KR100600687B1 - 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치 - Google Patents

트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치 Download PDF

Info

Publication number
KR100600687B1
KR100600687B1 KR1020037014812A KR20037014812A KR100600687B1 KR 100600687 B1 KR100600687 B1 KR 100600687B1 KR 1020037014812 A KR1020037014812 A KR 1020037014812A KR 20037014812 A KR20037014812 A KR 20037014812A KR 100600687 B1 KR100600687 B1 KR 100600687B1
Authority
KR
South Korea
Prior art keywords
polymer
transistor
electrode
organic layer
display device
Prior art date
Application number
KR1020037014812A
Other languages
English (en)
Other versions
KR20040000462A (ko
Inventor
마사노부 미즈사끼
모또히로 야마하라
Original Assignee
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 샤프 가부시키가이샤 filed Critical 샤프 가부시키가이샤
Publication of KR20040000462A publication Critical patent/KR20040000462A/ko
Application granted granted Critical
Publication of KR100600687B1 publication Critical patent/KR100600687B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/114—Poly-phenylenevinylene; Derivatives thereof
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/111—Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113—Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/761—Biomolecules or bio-macromolecules, e.g. proteins, chlorophyl, lipids or enzymes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • General Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Molecular Biology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Biophysics (AREA)
  • Biochemistry (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

트랜지스터가 제 1 전극, 제 2 전극, 제 1 전극 및 제 2 전극 사이에 제공된 유기 층 및 유기 층에 전계를 인가시키기 위해 사용되는 제 3 전극을 포함한다. 유기 층은 중합체 포함 복합체를 포함한다.
트랜지스터, 중합체 포함 복합체, 디스플레이 장치

Description

트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치{TRANSISTOR AND DISPLAY DEVICE INCLUDING THE TRANSISTOR}
본 발명은 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치에 관한 것이다. 보다 구체적으로, 본 발명은 전도성 중합체 포함 반도체 층으로서 유기 층을 갖는 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치에 관한 것이다. 본 명세서에서 사용되는 용어 "전도성 중합체"는 도체 또는 반도체로서 작용하는 신규 중합체를 지칭한다.
최근에는 스위칭 소자로서 박막 트랜지스터(TFT)와 같은 능동 소자를 사용하는 능동 매트릭스 액정 디스플레이 장치(LCD)가 노트북 컴퓨터, 데스크탑 컴퓨터, 워크스테이션 등의 모니터로서 그리고 액정 텔레비전에 빈번하게 사용되고 있다. 이것은 능동-매트릭스 LCD가 CRT에 비하여 전력을 적게 소비하고 작은 공간을 차지하면서, CRT에 전사되는 영상에 적어도 상응하거나 훨씬 양호한 고화질의 영상을 전사시킬 수 있기 때문이다. 능동-매트릭스 LCD가 이러한 장점들을 가지고는 있지만, 여전히 CRT에 비하여 상당히 고가이다. 따라서 이러한 유형의 디스플레이 장치가 보다 대중적으로 되기 위해서는, 가격이 인하되어야 한다.
그런 와중에 능동-매트릭스 유기 EL(전자발광) 디스플레이 장치가 또한 최근 에 집중적으로 연구 개발되었다. 능동-매트릭스 유기 EL 디스플레이 장치에 있어서, 그의 발광 소자(즉, 능동-매트릭스 유기 발광 다이오드(OLED))는 능동 소자에 의해 구동된다. 그러므로 그러한 유기 EL 장치용 능동 소자가 보다 저렴한 비용으로 제조되어야할 필요가 있다.
능동-매트릭스 LCD 또는 유기 EL 장치의 제조 비용을 절감하기 위하여 제안된 방법들 중 하나는 유기 전계 효과 트랜지스터(FET) 또는 유기 박막 트랜지스터(TFT)를 능동 소자로서 사용하는 것이다. 유기 FET 또는 유기 TFT는 유기 반도체 박막을 포함하는데, 이것은 현재 가능한 박막 증착 기술에 의해 용이하게 형성될 수 있다.
그러나 무정형 규소(a-Si) TFT 또는 폴리실리콘(p-Si) TFT용 절연 층 또는 반도체 층을 형성하기 위해 현재 종종 사용되는 플라즈마 화학 증착(CVD) 시스템과 상기 TFT용 전극을 형성하기 위해 사용되는 스퍼터링 시스템 모두가 고가이다. 또한 CVD 방법에 있어서, 절연 또는 반도체 층은 약 230℃ 내지 약 350℃의 고온에서 증착되어야 한다. 게다가, CVD 또는 스퍼터링 시스템은 보통 세정과 같은 관리를 빈번하게 수행해야하기 때문에 처리율이 낮다. 대조적으로, 예를 들어 유기 FET를 형성하는데 사용되는 코팅기 또는 잉크젯프린터는 CVD 또는 스퍼터링 시스템에 비하여 상당히 저렴하며 관리가 훨씬 간단하다. 또한, 유기 반도체 박막은 CVD 방법에 의해 형성된 종래의 절연 또는 반도체 층보다 현저히 낮은 온도에서 증착될 수 있다. 따라서 유기 FET를 액정 디스플레이 장치 또는 유기 EL 디스플레이 장치에 사용한다면, 비용을 상당히 절감할 수 있을 것이다.
유기 TFT는 보통 투명한 기판(예를 들면, 유리 기판), 게이트 전극, 게이트 절연 막, 소스 전극, 드레인 전극 및 유기 반도체 막을 포함한다. 유기 TFT에 있어서, 게이트 전극에 인가되는 전압을 변화시켜서, 게이트 절연 막 및 유기 반도체막 사이의 계면에 존재하는 전하의 양을 조절하고 소스 전극으로부터 드레인 전극으로 유기 반도체 막에 의해 흐르는 전류의 양을 변화시킬 수 있다. 이러한 방법으로, 유기 TFT를 선택적으로 키거나 끌 수 있으며 "유기 FET"로도 불린다.
예를 들면, 옌-이 린(Yen-Yi Lin), 데이비드 제이. 건들라크(David J. Gundlach), 쉘비 에프. 넬슨(Shelby F. Nelson) 및 토마스 엔. 잭슨(Thomas N. Jackson)은 문헌[IEEE Transactions on Electronic Devices, Vol. 44, No. 8, p. 1325(1997)]에 펜타센을 사용하여 유기 TFT를 형성하는 것을 개시했다.
그러나 펜타센으로 형성된 유기 반도체 막은 증발 방법에 의해 증착시켜야 한다. 따라서 그러한 막의 특성을 개선하기 위해서는, 막을 충분하게 결정화시킬 필요가 있다. 한편, 또 하나의 제안된 기술에 따르면, 제조되는 유기 막을 가용성으로 만들고 보다 용이하게 패턴화될 수 있도록 하기 위한 대안의 유기 막 재료로서 펜타센 유도체를 사용한다. 펜타센과 같은 저분자량 유기 반도체 물질의 박막을 증착시키기 위해서는 증발 방법이 수행되어야만 한다. 그러므로, 유기 TFT를 효율적으로 제조할 수 없다. 또한, 상기 물질은 보통 충분하게 결정화될 수 없기 때문에, 원하는 특성을 항상 달성하지는 못한다.
또한 일본 공개 공보 제 63-76378 호는 유기 반도체 막에 폴리티오펜 또는 그의 유도체를 사용하여 유기 TFT를 제조하는 방법을 개시한다.
전기화학 중합 방법 또는 용액 코팅 기술에 의해 폴리티오펜, 폴리티오펜 유도체 또는 티오펜 올리고머로 제조된 유기 반도체 박막을 용이하게 형성할 수 있다. 즉 그러한 유기 반도체는 용이하게 패턴화될 수 있는 물질이다. 그러나, 그러한 물질은 여전히 연구 개발되고 있는 중이며, 그의 성질은 아직은 완전히 만족스럽지 못하다.
일반적으로 말해서, 대부분의 종래의 전도성 중합체는 단단하고 불용해성이며 불용융성이다. 따라서 용융성 또는 용해성을 도입하거나 증진하기 위해 추가적인 측쇄를 갖는 중합체 유도체 또는 올리고머를 때때로 사용한다(예를 들면, 일본 공개 공보 제 4-133351 호, 제 63-76378 호 및 제 5-110069호를 참고한다). 그러나 측쇄가 도입되면, 중합체 사슬의 유연성이 과도하게 상승될 것이다. 그러면 유리 전이 온도가 조작 온도 범위 내에 포함될 것이다. 그 결과, 열변색이 미소-브라운 운동으로 인해 야기될 것이며, π전자는 그의 공액 길이를 증가시킬 것이고, 특성의 온도에 대한 안정성이 감소될 것이다.
한편으로, 올리고머가 사용되면 전도성 중합체의 신뢰도가 불리하게 감소된다. 또한 추가적인 올리고머를 갖는 물질은 충분한 이동도를 보장할 수 없다. 따라서 이동도를 상승시키기 위해서는, 전도성 유기 화합물의 중합도 또는 배열 성질이 상승되어야 한다. 예를 들면 일본 공개 공보 제 7-206599 호에 개시된 바와 같은 배열 막을 추가로 제공하여 전도성 유기 화합물의 배열 성질을 개선할 수 있다.
더구나 π공액 중합체는 공기 중 산소 또는 수분에 의해 쉽게 영향을 받으며 열화된다.
상기한 바와 같이, 종래의 유기 TFT는 불충분한 전기적 특성을 나타내고, 화학적 안정성이 부족하며, 수명이 짧다.
최근에 복수의 상이한 중합체들 또는 고분자량 화합물과 저분자량 화합물을 함께 비공유 상호작용에 의해 복합체화함으로써 얻어지는 중합체 복합체가 트랜지스터 기술 또는 디스플레이 기술과 관련되지 않은 특정 분야에서 신규한 기능 물질로서 많은 주목을 받고 있다. 예를 들면, 게스트 분자로서의 전도성 중합체와 호스트 분자로서의 시클로덱스트린(CD, 절연 환형 분자이다) 또는 시클로덱스트린으로부터 합성된 분자 나노튜브를 각각 포함하는 중합체 포함 복합체가 분자 도체로서 사용될 수 있을 것으로 기대된다. 예를 들면, 아베(Abe) 등의 문헌["Structure And Physical Properties of Molecular Wire Consisting Of Polyaniline And Molecular Nanotube", Polymer Preprints, Japan, Vol. 50, No. 13 2980(2001)] 및 시모무라(Shimomura) 등의 문헌["Molecular Coated Wire Consisting of Conductive Polymer And Molecular Nanotube", Polymer Preprints, Japan, Vol. 50, No. 13, 3265(2001)]을 참고한다. 그러나 어느 누구도 유기 TFT 또는 디스플레이 장치를 중합체 포함 복합체로 제조된 반도체 층을 사용하여 제조할 수 있다거나 제조해야 한다는 사실을 보고하거나 제안한 바가 없다.
상기한 문제점들을 극복하기 위해서, 본 발명의 바람직한 실시태양은 트랜지스터에 중합체 포함 복합체의 유기 층을 형성함으로써 트랜지스터의 특성 및 신뢰도를 개선하고 트랜지스터의 제조 방법을 상당히 간단화시키며 비용을 절감한다. 본 발명의 바람직한 실시태양은 또한 그러한 신규의 트랜지스터를 포함하는 디스플레이 장치를 제공한다.
하기에 설명되는 바와 같이, 본 발명의 다양한 바람직한 실시태양은 매우 높은 캐리어 이동도, 우수한 온-오프 비 및 전류-전압 비를 포함하는 매우 개선된 특성을 가지며, 제조 방법이 상당히 간단하고, 제조 비용이 상당히 저렴하며, 상승된 구경비, 상승된 휘도, 상승된 대비율, 개선된 시야각, 높은 안정성, 높은 신뢰도, 높은 내구성의 나노스케일 유기 TFT 구조를 갖는 트랜지스터 및 디스플레이 장치를 제공한다.
본 발명의 한 바람직한 실시태양에 따르면, 트랜지스터는 제 1 전극, 제 2 전극, 제 1 및 제 2 전극 사이에 제공된 유기 층 및 유기 층에 전계를 인가시키기 위한 제 3 전극을 포함하며, 여기에서 유기 층은 중합체 포함 복합체를 포함한다.
유기 층은 나노스케일의 크기를 갖는 유기 층인 것이 바람직하다.
중합체 포함 복합체를 포함하는 유기 층이 호스트 분자에 포함된 전기 전도성을 갖는 게스트 중합체를 포함하는 것이 또한 바람직하다. 호스트 분자는 가교결합 구조를 갖는 중합체를 가질 수 있으며 게스트 중합체의 1개 이상의 말단은 바람직하게는 게스트 중합체가 호스트 분자에 포함되는 상태를 안정화시키도록 배열된 벌크 말단기를 포함한다.
게스트 중합체는 바람직하게는 반응성 말단기를 가질 수 있는데, 여기에서 인접한 게스트 중합체의 반응성 말단기들은 바람직하게는 서로 결합된다.
또 하나의 바람직한 실시태양에 있어서, 게스트 중합체는 π공액 중합체일 수 있으며, 여기에서 말단기 및 게스트 중합체는 π공액 구조를 형성한다.
게다가 게스트 중합체는 선형 중합체일 수 있으며 호스트 분자는 원통형 호스트 분자일 수 있는데, 여기에서 원통형 호스트 분자는 저분자량 화합물 및 고분자량 화합물 중 1종이다.
또 하나의 바람직한 실시태양에 있어서, 게스트 중합체는 바람직하게는 적어도 10 내지 200의 중합도를 갖는다.
본 발명의 다양한 바람직한 실시태양에 따른 트랜지스터는 임의의 하부-게이트 배열, 상부-게이트 배열 및 평면 배열을 갖는 전계 효과 트랜지스터일 수 있다.
상기 본 발명의 다양한 바람직한 실시태양에 따른 트랜지스터는 본 발명의 또 하나의 바람직한 실시태양에 따른 디스플레이 장치에 제공될 수 있다. 그러한 디스플레이 장치는 액정 디스플레이 장치 또는 유기 EL 디스플레이 장치와 같은 평면판 디스플레이 장치일 수 있다.
그러한 디스플레이 장치는 바람직하게는 기판, 게이트 전극, 소스 전극, 드레인 전극, 중합체 포함 복합체를 포함하는 유기 층을 포함한다.
디스플레이 장치는 또한 게이트 전극을 피복하도록 배열되고 게이트 전극과 소스 및 드레인 전극 사이에 배치된 게이트 절연 층을 포함할 수 있다. 이 경우에 소스 및 드레인 전극은 유기 층의 상부에 배치된다. 유기 층은 소스 전극 및 드레인 전극과 직접 접할 수 있다.
본 발명의 또 하나의 바람직한 실시태양에 있어서는, 게이트 절연 층이 제공되지 않고 유기 층이 게이트 전극과 소스 및 드레인 전극 사이에 배치된다. 유기 층은 직접 각각의 게이트 전극, 소스 전극 및 드레인 전극과 접할 수 있다.
본 발명의 또 하나의 바람직한 실시태양에 따르면, 박막 트랜지스터의 제조 방법은 기판을 제공하고 중합체 포함 복합체를 포함하는 유기 층을 형성하는 단계를 포함하여 기판에 박막 트랜지스터를 형성하는 단계를 포함한다.
유기 층을 형성하는 단계는 바람직하게는 중합체 포함 복합체의 용액을 기판에, 스핀 코팅 기술, 딥 코팅 기술, 캐스팅 기술, 인쇄 기술, 미소-패턴화 기술 및 잉크젯 기술 중 한 방법에 의해 도포 또는 인쇄하여 중합체 포함 복합체의 막을 형성하는 단계를 포함한다.
트랜지스터를 제조하는 방법은 또한 바람직하게는 게이트 전극을 형성하고, 소스 전극을 형성하며, 드레인 전극을 형성하는 단계를 포함한다.
이 방법은 또한 게이트 절연 층을 게이트 전극에 형성하는 단계를 포함할 수 있는데, 여기에서 유기 층은 소스 전극 및 드레인 전극 위에 형성된다.
절연 층이 게이트 전극과 소스 및 드레인 전극사이에 형성되지 않는다면, 유기 층은 직접 각각의 게이트 전극, 소스 전극 및 드레인 전극과 접하게 되고, 유기 층은 게이트 전극을 피복하며, 소스 전극 및 드레인 전극은 유기 층 위에 위치한다.
트랜지스터를 제조하는 상기 방법은 액정 디스플레이 장치, 유기 EL 디스플레이 장치와 같은 평면판 디스플레이 장치 제조를 위한 디스플레이 장치 제조 방법에도 적용될 수 있다.
본 발명의 기타 특성, 요소, 방법, 단계, 특징 및 이점이 첨부 도면을 참고 로 하는 본 발명의 바람직한 실시태양의 하기 상세한 설명으로부터 보다 명백해질 것이다.
도 1A 및 1B는 본 발명의 바람직한 실시태양에 따른 트랜지스터에 사용되는 2가지 예의 중합체 포함 복합체의 구조를 개략적으로 설명한다.
도 2A 및 2B는 본 발명의 바람직한 실시태양에 따른 트랜지스터에 사용되는 다른 2가지 예의 중합체 포함 복합체의 구조를 개략적으로 설명한다.
도 3은 본 발명의 바람직한 실시태양에 따른 트랜지스터에 사용하기 위한 중합체 포함 복합체의 말단기 반응을 이용하는 이량체화 반응을 개략적으로 설명한다.
도 4는 본 발명의 특정한 바람직한 실시태양에 따른 전계 효과 트랜지스터(10)를 개략적으로 설명하는 단면도이다.
도 5는 도 4에 나타낸 트랜지스터에 사용하기 위한, 캡핑 말단기를 포함하는 중합체 포함 복합체의 합성 방법을 설명한다.
도 6은 본 발명의 또 하나의 특정한 바람직한 실시태양에 따른 액정 디스플레이 장치(100)를 개략적으로 설명하는 단면도이다.
도 7은 본 발명의 또 하나의 특정한 바람직한 실시태양에 따른 유기 EL 디스플레이 장치(200)를 개략적으로 설명하는 단면도이다.
도 8A는 발명의 또 하나의 특정한 바람직한 실시태양에 따른 전계 효과 트랜지스터(300)를 개략적으로 설명하는 단면도이다.
도 8B는 도 8A에 나타낸 트랜지스터에 사용하기 위한, 중합체 포함 복합체를 포함하는 유기 층의 형성 방법을 설명한다.
도 9A는 또 다른 배열의 중합체 포함 복합체를 포함하는 FET(400)의 일부분의 구조를 개략적으로 설명한다.
도 9B는 도 9A의 트랜지스터에 사용하기 위한 중합체 포함 복합체의 합성 방법을 설명한다.
도 10은 또 다른 배열의 중합체 포함 복합체를 포함하는 FET(500)의 일부분의 구조를 개략적으로 설명한다.
도 11은 또 다른 배열의 중합체 포함 복합체를 포함하는 FET(600)의 일부분의 구조를 개략적으로 설명한다.
본 발명을 수행하는 최상의 방법
하기에 첨부 도면을 참고로 하여 본 발명의 바람직한 실시태양을 설명할 것이다. 먼저 트랜지스터의 유기 층 재료로서의 중합체 포함 복합체를 설명할 것이다. 중합체 포함 복합체를 포함하는 유기 층은 반도체 층의 기능을 하거나 게이트 절연 층과 반도체 층의 기능을 할 수 있다.
일반적으로 "중합체 포함 복합체"는 복수의 상이한 중합체들 또는 고분자량 화합물 및 저분자량 화합물(금속 착물 포함)이 특별한 분자간 힘(예컨대 정전기 상호작용, 수소 결합, 전하 이동 상호작용, 반데르발스 힘, 소수성 상호작용 또는 배위 결합)에 의해서 서로 결합되어 있는 다수 분자의 복합체이다. 또한 각각의 "중합체 복합체"는 특정한 조성 및 특유한 성질을 갖는다. 예를 들면, 야스지 아베(Yasuji Abe)의 문헌["Polymer Complex", edited by The Society of Polymer Science, Japan, Kyoritsu Publisher, pp. 2-3]을 참고한다. 중합체 복합체는 형태에 따라서 여러 유형으로 분류된다. 이들 중에서, 포함 복합체가 전형적인 것이다.
"포함 복합체"는 게스트 분자가 호스트 분자에 의해 형성된 공동 내에 포함되거나 포획되어 있는 복합체를 의미한다. 호스트 분자의 공동 형태에 따라서, 포함 복합체는 원통형과 바구니형으로 분류된다. 본 발명의 바람직한 실시태양에서는, 선형 중합체가 바람직하게는 전기 전도성을 갖는 게스트 중합체로서 사용되며 원통형 호스트 분자가 바람직하게 호스트 분자로서 사용된다. 기타 유형의 중합체도 게스트 중합체로서 사용될 수 있으며 바구니 유형의 공동도 호스트 분자로서 사용될 수 있다는 것을 주목해야 한다.
전도성 게스트 중합체는 바람직하게는 캐리어 전도성이 있는 선형 π공액 중합체이다. 바람직한 π공액 중합체의 예는 폴리(p-페닐렌), 폴리-p(페닐렌비닐렌), 폴리티오펜, 폴리(메톡시-(에틸-헥스옥시)-페닐렌비닐렌), 폴리(디알콕시-페닐렌비닐렌) 및 폴리(나프탈렌비닐렌)을 포함한다. 폴리아닐린과 같은 전도성 중합체와 달리, 각각의 이들 π공액 중합체는 양성자의 분해 또는 결합을 그렇게 쉽게 야기하지는 않는다. 따라서, 이들 π공액 중합체 중 어느 것도 전해질 용액의 pH와 같은 외부 요인으로 인한 도체로부터 절연체로의 전이를 쉽게 야기하지 않는다.
기타 바람직한 중합체의 예는 폴리스티렌 술포네이트 및 폴리(N-메틸-4-비닐 피리디늄)을 포함하며, 이들 각각은 π공액 전도성 중합체(예를 들면, 폴리티오펜)에 대한 도펀트(dopant)로서 작용하며 그의 용해도를 상승시킬 수 있다. 또한, 폴리스티렌 술포네이트는 과도하게 많거나 적은 양의 전하를 가지며, 전하를 π공액 중합체와 교환할 수 있다. 이러한 방법으로, π공액 중합체에 전기전도성을 부여하거나 π공액 중합체의 전기 전도성을 상승시킬 수 있다.
전도성 게스트 중합체의 중합도는 바람직하게는 10 이상, 보다 바람직하게는 20 이상이다. 일반적으로 중합도가 높을수록, 게스트 중합체의 안정성 및 전도성이 상승된다. 그럼에도 불구하고, 중합도는 200을 초과해서는 안 되는데, 이러한 경우에는 용해도가 감소될 수 있기 때문이다.
원통형 호스트 분자는 저분자량 화합물 또는 고분자량 화합물일 수 있다. 바람직한 호스트 분자의 예는 시클로덱스트린, 왕관형 에테르, 칼릭스 아렌, 시클릭 실라잔, 시클릭 헤미아세탈 에스테르 및 그의 유도체를 포함한다. 자연적으로 그의 중합체도 사용될 수 있다. 이들 중에서, 시클로덱스트린, 그의 유도체 및 시클로덱스트린 분자 또는 그의 유도체가 서로 가교결합되어 있는 중합체가 바람직하게 사용된다.
선형 전도성 게스트 분자가 원통형 호스트 분자의 공동 내에 비공유 상호작용에 의해 포함될 수 있도록 게스트 분자 및 호스트 분자의 바람직한 조합이 선택되어야 한다. 외부적으로 극성기를 가지며 내부적으로는 소수성 공동을 갖는 원통형 호스트 분자(예컨대 시클로덱스트린 분자)가 여러 유형의 선형 전도성 중합체를 자연적으로 포함할 것이라는 것이 실험에 의해 확인되었다. 즉, 원통형 호스트 분 자 및 선형 전도성 중합체는 일종의 자체 조직 구조를 형성한다. 호스트 분자에 포함되는 선형 전도성 중합체(들)의 사슬 수는 전형적으로는 1 또는 2이지만 이것으로 제한되는 것은 아니다.
선형 전도성 중합체가 원통형 호스트 분자의 공동 내에 포함될 때, 선형 전도성 중합체의 움직임이 제약을 받게 되고 복합체의 형태를 이루게 된다. 그 결과, 캐리어 이동도가 선형 전도성 중합체의 사슬을 따라서 상승된다. 또한, 형태가 제한되기 때문에, 미소-브라운 운동으로 인한 열변색의 발생이 최소화되어서 복합체의 열 안정성이 상승된다.
게다가 원통형 호스트 분자들간의 상호작용에 의해 중합체 포함 복합체가 서로 평행하거나 실질적으로 평행하도록 배열된다. 그러므로 원통형 호스트 분자의 공동 내에 포함된 선형 전도성 중합체는 그의 사슬을 따라서 서로 실질적으로 평행하거나 평행하도록 배열된다. 결과적으로, 중합체 포함 복합체로 제조된 유기 층에 있어서, 캐리어 이동도는 선형 전도성 중합체의 사슬을 따라서 더 상승된다.
또한 원통형 호스트 분자는 보통 절연 성질을 갖기 때문에, 사슬에 대해 수직으로 서로 인접한 선형 전도성 중합체간의 호핑(hopping) 전도도 또한 최소화된다. 그러므로, 캐리어 이동도는 선형 중합체의 사슬을 따라서 더 상승된다. 일반적으로 말하면, 통상적인 전도성 중합체는 a-Si 또는 p-Si보다 낮은 전도성을 갖는데, 호핑 전도가 전도성 중합체의 호핑 부위에서 종종 야기되기 때문이다. 대조적으로, 본 발명의 바람직한 실시태양에 따르면, 중합체 포함 복합체는 전도성 중합체 및 원통형 호스트 분자로 구성되므로 사슬에 대해 수직의 호핑 전도가 최소화된 다. 결론적으로, 캐리어 이동도가 사슬을 따라서 증가되고 전도성은 현저한 비등방성을 나타낸다. 즉, 캐리어가 보다 효율적으로 이용될 수 있다. 중합체 포함 복합체의 배향 방향은 배열 처리를 거친 기판 표면을 이용하여 조절할 수 있다. 배열 처리는 폴리이미드 또는 폴리페닐렌비닐렌에 대해서 수행되는 러빙(rubbing) 처리일 수 있다. 공지되어 있는 기타 배열 처리도 사용될 수 있다.
원통형 호스트 분자는 저분자량 화합물 또는 고분자량 화합물일 수 있다. 고분자량 원통형 호스트 분자가 사용된다면, 캐리어 이동도 및 안정성이 상승될 것이다. 또는 선형 전도성 중합체가 각각의 복수의 저분자량 원통형 호스트 분자의 공동에 포함된 다음 저분자량 원통형 호스트 분자가 서로 중합될 수 있다. 이렇게 하면, 선형 전도성 중합체가 고분자량 원통형 호스트 분자의 공동 내에 포함된 중합체 포함 복합체를 얻을 수 있다.
분자 외측에 극성기를 갖는 원통형 호스트 분자를 사용함으로써 또는 원통형 호스트 분자 외측에 극성기를 도입함으로써, 복합체의 극성 용매 중 용해도를 상승시킬 수 있다. 즉, 선형 전도성 중합체가 단독으로는 용액 중에서 불용해성일지라도, 선형 전도성 중합체 및 원통형 호스트 분자로 구성된 중합체 포함 복합체는 동일한 용매 중에서 높은 백분율로 용해될 수 있다. 원통형 호스트 분자 외측의 극성은 화학적 변형을 통해 조절 가능하다. 또한, 원통형 호스트 분자 공동에 대한 선형 전도성 중합체의 친화성도 화학적 변형에 의해서 조절할 수 있다. 그러나 π공액 중합체가 선형 전도성 중합체로서 사용될 때 중합체 사슬은 근본적으로 소수성이라는 것을 이해해야 한다. 따라서 이 경우에 소수성 공동을 갖는 호스트 분자 는 바람직하게는 π공액 중합체에 대한 어떠한 화학적 변형 없이 사용된다. 이것은 화학적 변형이 π공액 중합체로 도입되면, 중합체 사슬의 크기가 너무 커져서 원통형 호스트 분자의 공동에 용이하게 포함될 수 없게 되거나 전체 중합체 포함 복합체에 대한 작용기 부분의 부피%가 감소될 것이기 때문이다.
또한 선형 전도성 중합체를 호스트 분자에 포함시킴으로써, 선형 전도성 중합체를 외부 환경으로부터 보호할 수 있다. 즉, 소수성 공동 내에 포함된 전도성 중합체는 공기 중 수분 또는 산소로부터 보호된다. 그러므로, 예를 들면 산화로 인한 중합체의 열화가 방지되고 그의 수명이 상당히 연장될 수 있다.
벌크 말단기는 바람직하게는 선형 전도성 중합체의 1개 이상의 말단으로 도입된다. 선형 전도성 중합체가 원통형 호스트 분자의 공동 내에 포함되는 반응은 일종의 평형 반응이다. 그러므로 호스트 분자의 공동 내에 일단 포함된 선형 전도성 중합체가 공동으로부터 분리될 수 있다. 그러나 벌크 말단기를 선형 전도성 중합체의 말단으로 도입해서, 이러한 분리를 방지할 수 있으며 중합체 포함 복합체가 안정화될 수 있다. 2개의 말단기를 선형 중합체의 양 말단으로 도입하는 것이 바람직하다. 그러나, 말단기가 선형 중합체의 단지 하나의 말단에 도입될 때에도 충분한 효과가 달성될 수 있다.
본 명세서에서 사용되는 "벌크" 말단기는 선형 전도성 중합체가 호스트 분자의 공동으로부터 분리되는 것을 방지하거나 적어도 최소화하기 위해 충분하게 큰 말단기를 지칭한다. 그러므로 "벌크도"는 선형 전도성 중합체의 공동의 크기 또는 구조에 따라서 변화될 수 있다. 시클로덱스트린이 호스트 분자로서 사용되는 것을 가정해본다. 예를 들면, 최소의 공동 크기를 갖는 α-시클로덱스트린이 사용된다면, 단일 벤젠 고리를 갖는 말단기도 캡으로서 충분하게 작용할 수 있을 것이다. 한편, 최대 공동 크기를 갖는 γ-시클로덱스트린이 사용될 때는, 3개 이상의 벤젠 고리를 갖는 말단기가 캡으로서 작용할 것이다.
바람직한 벌크 말단기의 예는 페릴렌 유도체>페릴렌>피렌 유도체>피렌>페난트렌 유도체, 안트라센 유도체>페난트렌, 안트라센>나프탈렌 유도체>나프탈렌과 같은 불포화 결합을 갖는 화합물을 포함한다(여기에서 >는 부피의 크기를 나타낸다). 바람직한 포화 화합물의 예는 시클로옥타데칸>시클로테트라데칸>시클로도데칸>시클로데칸, 아다만탄을 포함한다.
또한 말단기는 바람직하게는 반응성을 가지며 바람직하게는 서로 결합된다. 특히 π공액 중합체가 선형 중합체로서 사용될 때, 불포화 결합을 갖는 화합물이 바람직하게는 각각의 말단기로 도입되고 말단기는 바람직하게는 서로 결합된다. 그러면 π공액 길이는 증가될 것이며, 전도성 중합체의 말단기의 수는 감소될 것이고, 호핑 전도 부위의 수는 더 감소될 것이다. 그 결과, 캐리어 이동도는 전도성 중합체의 사슬을 따라서 더 상승될 수 있다. 또한, 불포화 결합을 갖는 말단기가 도입된다면, 이들 말단기는 광반응을 통해 서로 결합될 수 있다. 반응성 말단기를 서로 결합시키고 선형 전도성 중합체의 총 분자량을 증가시킴으로써 달성되는 효과는 벌크 말단기로만 달성되는 것이 아니라 기타 말단기에서도 달성될 수 있다는 것을 주목해야 한다.
하기 본 발명의 바람직한 실시태양에 따른 트랜지스터에 있어서, 시클로덱스 트린 화합물(이것은 그의 유도체 또는 가교결합 중합체일 수 있다)이 호스트 분자로서 사용되며 π공액 중합체가 전도성 게스트 중합체로서 사용된다.
먼저 트랜지스터의 유기 반도체 층에 효과적으로 사용될 수 있는 중합체 포함 복합체를 설명할 것이다.
전형적인 시클로덱스트린 분자는 하기 화학식 (1)로 표시되는 글루코스 단위의 시클릭 올리고머이다:
Figure 112003042934717-pct00001
시클로덱스트린 분자의 공동 크기는 글루코스 단위의 수(4 내지 10의 범위)에 따라서 변화될 수 있다. 고순도의 시클로덱스트린 화합물은 용이하게 구할 수 있으며 다양한 화학적 변형이 가능하다.
공동 크기에 따르면, 시클로덱스트린 화합물은 α-시클로덱스트린, β-시클로덱스트린 및 γ-시클로덱스트린 화합물로 분류된다. α-시클로덱스트린 화합물이 가장 작은 공동을 가지며 γ-시클로덱스트린 화합물이 가장 큰 공동을 갖는다. 서로 상이한 공동 크기의 이들 시클로덱스트린 화합물 중 임의의 것이 의도하는 적 용처 또는 목적에 따라서 선택적으로 사용될 수 있다.
시클로덱스트린 분자는 분자의 외측에 고도 극성 작용기(예컨대 히드록실기)를 갖는다. 따라서 시클로덱스트린 분자의 공동은 저극성 및 고소수성을 갖는다. 그러므로 시클로덱스트린 분자는 용이하게 고도 소수성 화합물, 예컨대 π공액 중합체를 그의 공동 내로 흡수해서 포함 복합체를 형성한다.
또한, 시클로덱스트린 분자 외측 극성기의 작용으로 인해, 중합체 포함 복합체가 극성 용매 중에 용이하게 용해될 수 있다. 게다가, 시클로덱스트린 분자의 공동 내로 흡수된 게스트 분자는 그의 움직임이 억압되어서 중합체 포함 복합체의 형태가 한정된다. 결과적으로, 상기한 바와 같이 캐리어 이동도 및 안정성이 상당히 상승된다. 또한, 인접한 전도성 중합체들간의 호핑 전도가 최소화되기 때문에, 캐리어 이동도가 더 상승되므로 매우 높은 캐리어 이동도가 제공된다.
도 1A 및 1B에 개략적으로 설명한 바와 같이, 시클로덱스트린 분자는 π공액 전도성 중합체를 포함한다. 도 1A 및 1B의 특정 예에서, 시클로덱스트린 분자는 원통으로 도시된다.
도 1A에 나타낸 중합체 포함 복합체는 단일 선형 전도성 중합체가 복수의 시클로덱스트린 분자의 공동을 통해 연장된 구조를 갖는다. 도 1A에 도시된 중합체 포함 복합체는 다수의 저분자량 시클로덱스트린 분자를 포함한다. 또는 도 1B에 도시된 바와 같이, 중합체 포함 복합체는 인접한 시클로덱스트린 분자가 서로 가교결합된 가교결합 시클로덱스트린 중합체를 포함할 수 있다. 가교결합 구조를 갖는 시클로덱스트린은, 예를 들면 일본 공개 공보 제 10-195108 호에 개시된 방법에 의 해 합성될 수 있다. 그러한 가교결합 시클로덱스트린 중합체를 포함하는 중합체 포함 복합체가 형성되면, 캐리어 이동도 및 안정성을 상승시키는 효과가 개선된다. 저분자량 시클로덱스트린 분자를 가교결합 시클로덱스트린 중합체에 결합하는 것이 가능하다.
시클로덱스트린 분자의 공동 크기는 글루코스 단위의 수에 따라서 변화된다. 따라서 도 2A 및 2B에 도시된 바와 같이, 중합체 포함 복합체는 2종의 선형 전도성 중합체의 2개 사슬이 복수의 시클로덱스트린 분자의 공동을 통해 연장되는 구조를 가질 수 있다. 시클로덱스트린 분자에 포함되는 전도성 중합체는 전형적으로는 동일한 유형이지만 서로 상이한 형태일 수 있다.
또한, 도 3에 도시된 바와 같이, 광반응성 작용기(예를 들면, 도 3에 설명된 예에서는 안트라센)를 각각의 선형 전도성 중합체의 양 말단에 도입할 수 있으며 선형 중합체의 말단은, 예를 들면 광반응을 통해 서로 결합될 수 있다. 그러면 호핑 부위의 수가 더 감소될 수 있다. 따라서 말단기를 도입해서, 보다 더 높은 캐리어 이동도를 달성한다. 바람직한 광반응성 작용기의 예는 광 이량체화 반응을 나타내는 안트라센 및 나프탈렌을 포함한다.
또한 이러한 바람직한 실시태양에 있어서 벌크 말단기가 도입되기 때문에, 선형 전도성 중합체가 시클로덱스트린 분자의 공동으로부터 분해되는 것을 방지할 수도 있다. 각각의 말단기의 크기는 시클로덱스트린 분자의 공동 크기에 따라서 적절하게 선택될 수 있다.
상기한 바람직한 실시태양에 있어서, 폴리-p-페닐렌비닐렌이 캐리어 전도성 을 갖는 π공액 선형 중합체 물질의 한 예로서 바람직하게 사용된다. 기타 바람직한 π공액 중합체 물질의 예는 폴리(p-페닐렌), 폴리티오펜, 폴리(메톡시-에틸-헥스옥시)-페닐렌비닐렌), 폴리(디알콕시-페닐렌)비닐렌 및 폴리(나프탈렌비닐렌)을 포함한다. 그의 중합도는 바람직하게는 10 이상, 보다 바람직하게는 20 이상이다. 기타 적합한 중합체 물질도 또한 사용될 수 있다.
반도체 층으로서 작용할 수 있는 중합체 포함 복합체의 유기 층은 임의의 다양한 공지된 막 증착 기술에 의해 형성될 수 있다. 일반적으로 말하면, 중합체 포함 복합체는 전도성 중합체 자체보다 용매 중에서 더 가용성이다. 따라서, 중합체 포함 복합체의 용액을 다양한 용매 중 임의의 것을 사용하여 제조할 수 있다. 중합체 포함 복합체의 용액을 스핀 코팅 기술, 딥 코팅 기술, 캐스팅 기술, 인쇄 기술 또는 잉크젯 인쇄 기술에 의해 기판에 도포 또는 인쇄한 다음 도포 또는 인쇄된 물질을 건조 및 가열(필요하다면)하는 것에 의해 중합체 포함 복합체의 막을 기판 위에 형성할 수 있다. 또는 유기 층을 지지 구조물 위에서 형성한 다음 지지 구조물로부터 기판 위로 이동시킬 수 있다.
하기에 본 발명의 특정 실시태양에 따른 중합체 포함 복합체의 유기 층을 포함하는 트랜지스터를 설명할 것이다. 하기 본 발명의 바람직한 실시태양에서, 전계 효과 트랜지스터(FET)가 능동-매트릭스 내장 디스플레이 장치의 능동 소자의 한 예로서 기술될 것이다. 그러나 본 발명은 FET로만 제한되는 것은 아니며 기타 유형의 트랜지스터에도 광범위하게 적용될 수 있다는 것을 주목해야 한다.
도 4는 본 발명의 바람직한 실시태양에 따른 하부-게이트 유형의 FET(10)를 개략적으로 설명하는 단면도이다. 그러나 본 발명은 이것으로만 제한되는 것은 아니며 하부-게이트 유형, 상부-게이트 유형 및 평면 유형(즉, 소스, 게이트 및 드레인 전극이 공통의 동일한 층에 나란히 배열된 비적층 배열)을 포함하는 임의 유형의 트랜지스터에도 적용될 수 있다. 도 4에 도시된 바와 같이, FET(10)는 절연 기판(1) 위의 게이트 전극(2), 게이트 전극(2)을 피복하는 게이트 절연 층(3), 게이트 절연 층(3) 위의 소스 및 드레인 전극(4 및 5), 소스 및 드레인 전극(4 및 5) 사이에 제공된 반도체 층(유기 층)(6)을 포함한다. 반도체 층(6)은 또한 소스 및 드레인 전극 (4 및 5)과 부분적으로 겹친다.
FET(10)는, 예를 들면 하기 방법으로 제조할 수 있다.
먼저 게이트 전극(2)이 절연 기판(1) 위에 형성된다. 게이트 전극(2) 재료의 바람직한 예는 무기 물질, 예컨대 Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Nd, 그의 합금, 폴리실리콘, 무정형 규소, 틴 옥사이드, 인듐 옥사이드 및 인듐 틴 옥사이드(ITO)와 유기 물질, 예컨대 도핑(doping)된 전도성 중합체를 포함한다. 도핑된 전도성 중합체는 폴리에틸렌디옥시티오펜(PEDOT) 및 폴리스티렌소듐 술포네이트의 혼합물일 수 있다. 게이트 전극(2)은 바람직하게는 2개 이상의 층의 적층물을 포함할 수 있다. 구체적으로, 증발, 스퍼터링, 코팅 및 인쇄 기술을 포함하며, 채택된 물질에 따라서 적절하게 선택되는 임의의 다양한 공지된 막 증착 기술에 의해 전도성 막을 기판(1) 위에 증착시킨다. 그 후에, 증착된 전도성 막을 석판술 및 부식 방법에 의해 소정의 형태로 패턴화해서 게이트 전극(2)을 형성한다.
다음에, 게이트 절연 층(3)을 형성해서 게이트 전극(2)을 피복한다. 게이트 절연 층(3) 재료의 바람직한 예는 무기 물질, 예컨대 SiO2, SiN 및 Al2O3과 중합체 물질, 예컨대 폴리클로로피렌폴리에틸렌 테레프탈레이트, 폴리옥시메틸렌, 폴리비닐클로라이드, 폴리비닐리덴플루오라이드, 폴리메틸 메타크릴레이트, 폴리카르보네이트, 폴리이미드, 폴리술폰 및 폴리오르가노실록산을 포함한다. 게이트 절연 층(3)은 또한 2개 이상의 층의 적층물을 포함할 수 있으며 또한 다양한 공지된 막 증착 기술 중 임의의 기술에 의해 증착된 다음 필요하다면 패턴화될 수 있다.
이어서, 소스 및 드레인 전극(4 및 5)을 게이트 절연 층(3) 위에 형성한다. 소스 및 드레인 전극(4 및 5)은, 게이트 전극(2)과, 동일한 재료로 제조될 수 있으며, 동일한 방법에 의해 형성될 수 있다. 또는 소스 및 드레인 전극(4 및 5)은 게이트 전극(2)과 상이한 재료로 제조될 수도 있다. 각각의 소스 및 드레인 전극(4 및 5)은 또한 2개 이상의 층의 적층물일 수도 있다.
그 후에, 중합체 포함 복합체를 포함하는 유기 반도체 층(6)이 형성된다. 상기한 바와 같이, 중합체 포함 복합체의 용액을 제조하고, 용액을 소스 및 드레인 전극(4 및 5)에 임의의 상기 기술에 의해 도포 또는 인쇄하고, 도포 또는 인쇄된 물질을 건조시킨 다음, 필요하다면 가열해서 중합체 포함 복합체를 포함하는 반도체 층(6)을 형성할 수 있다.
도 4에 도시된 FET(10)도 바람직하게는 이 방법으로 완성된다. 상기한 본 발명의 바람직한 실시태양에 있어서, FET(10)는 하부-게이트 유형 트랜지스터이다. 또는 본 발명은 상부-게이트 유형의 FET 또는 소스, 게이트 및 드레인 전극이 동일한 층에 나란히 배열된 평면 유형과 같은 비적층 FET를 제조하는데에도 효율적으로 적용될 수 있다.
본 발명의 다양한 바람직한 실시태양에 따른 유기 FET의 반도체 층은 상기한 바와 같은 중합체 포함 복합체를 포함하며 높은 캐리어 이동도를 갖는다. 또한 반도체 층은 공기 중 수분 또는 산소에 의해 영향을 별로 받지 않으며, 높은 안정성, 높은 신뢰도 및 높은 내구성을 나타낸다. 또한 중합체 포함 복합체는 서로 실질적으로 평행하거나 평행하도록 배열되기 때문에, 반도체 층은 전도성 및 비등방성을 나타낸다. 선택적으로, 반도체 층에 대한 하도 층은 형성되는 반도체 층의 중합체 포함 복합체가 게이트 길이 방향으로 배열될 수 있도록 배열 처리될 수 있다. 그러면 반도체 층의 캐리어 이동도가 매우 현저하게 상승될 수 있다.
또한 중합체 포함 복합체를 포함하는 용액을 단지 도포 또는 인쇄하여 이 반도체 층을 형성할 수 있으며 승온에서 가공시킬 필요가 없다. 따라서 반도체 층을 플라스틱 기판 위에서도 용이하게 형성할 수 있다.
또한 중합체 포함 복합체의 전도성 중합체의 유형을 적절하게 선택함으로써 또는 그의 도핑 정도를 적절하게 증가시킴으로써, 전극으로 되기에 충분히 높은 전도성을 갖는 막을 또한 형성할 수 있다. 따라서 각각의 게이트, 소스 및 드레인 전극(2, 4 및 5)을 중합체 포함 복합체를 포함하는 막으로 형성할 수 있다.
전극 재료로서 사용되는 종래의 전도성 중합체에 있어서, 프탈로시아닌 유도체, 아조 화합물 유도체, 페릴렌 유도체, 퀴난크리돈 유도체, 폴리시클릭 퀴논 유도체, 시아닌 유도체, 풀러렌 유도체, 질소 포함 시클릭 화합물 유도체, 예컨대 인돌 또는 카르바졸, 히드라존 유도체, 트리페닐아민 유도체 또는 폴리시클릭 방향족 화합물 유도체의 측쇄가 폴리스티렌 사슬, 폴리실록산 사슬, 폴리에테르 사슬, 폴리에스테르 사슬, 폴리아미드 사슬 또는 폴리이미드 사슬과 같은 주쇄로 도입된다. 기타 공지된 전도성 중합체의 예는 다음을 포함한다: 공액 중합체, 예컨대 방향족 공액 중합체(예를 들면, 폴리(p-페닐렌)), 지방족 공액 중합체(예를 들면, 폴리아세틸렌), 헤테로시클릭 공액 중합체(예를 들면, 폴리피롤 또는 폴리티오펜) 및 헤테로원자 포함 공액 중합체(예를 들면, 폴리아닐린 또는 폴리페닐렌 술피드); 탄소 유형 공액 중합체, 예컨대 공액 중합체의 복수의 구성 단위가 서로 연결되어 있는 구조를 갖는 복합 공액 중합체(예를 들면, 폴리(페닐렌비닐렌), 폴리(아릴렌비닐렌) 또는 폴리(페닐렌비닐렌)); 폴리실란; 디실라닐렌 중합체; 및 디실라닐렌-탄소 공액 중합체 구조.
상기한 본 발명의 바람직한 실시태양에 따른 FET는 액정 디스플레이 장치 또는 유기 EL 디스플레이 장치, 또는 트랜지스터 포함 기타 디스플레이 장치에 효율적으로 사용될 수 있다. 예를 들어 디스플레이 장치 제조 시에는, FET(10)의 드레인 전극(5)에 연결되는 픽셀 전극을 형성할 필요가 있다. 전송 액정 디스플레이 장치에 있어서, 틴 옥사이드, 인듐 옥사이드 또는 ITO의 투명한 전도성 막을 패턴화함으로써 픽셀 전극을 형성할 수 있다. 한편 반사 액정 디스플레이 장치에 있어서는, 픽셀 전극을 Al 또는 Ag의 금속 막으로 형성할 수 있다. 또한, 유기 EL 디스플레이 장치에 있어서는, 픽셀 전극을 Mg, Ca, Al 또는 Au의 금속 막으로 형성할 수 있다. 픽셀, 소스 및 드레인 전극이 모두 동일한 제조 방법 단계에서 형성될 수 있기 때문에, 픽셀 전극을 소스 및 드레인 전극과 동일한 재료로 제조하는 것이 바람직하다. 픽셀 전극이 소스 및 드레인 전극과 다른 재료로 제조될 때는, 픽셀 전극을 소스 및 드레인 전극의 형성 전 또는 후에 형성할 수 있다.
본 발명의 상기 바람직한 실시태양에 따라서 FET를 사용함으로써, 액정 디스플레이 장치 또는 유기 EL 디스플레이 장치와 같은 능동-매트릭스 내장 디스플레이 장치를 비용을 매우 절감하여 제조할 수 있다. 본 발명의 바람직한 실시태양에 따른 트랜지스터는 임의의 다양한 기타 유형의 장치에 적용될 수 있다.
하기에는, 본 발명의 바람직한 실시태양에 따른 트랜지스터의 반도체 층에 바람직하게 사용되는 중합체 포함 복합체의 합성 방법을 설명할 것이다.
선형 전도성 중합체를 종래 방법에 의해 시클로덱스트린 분자 내에 포함시킬 수 있다. 구체적으로, 시클로덱스트린 화합물을 소정의 용매에 용해시키고, 혼합물을 교반한 다음, 선형의 전도성 중합체를 혼합물에 첨가하여 포함 복합체를 형성할 수 있다. 교반 단계는 바람직하게는 대략 실온 내지 약 70℃, 보다 바람직하게는 약 20℃ 내지 약 40℃ 범위의 온도에서 수행된다. 다양한 덱스트린 화합물은 용이하게 입수할 수 있다. 예를 들면, 가교결합 시클로덱스트린 중합체는 상기한 일본 공개 공보 제 10-195108 호에 개시된 방법에 의해 합성할 수 있다.
하기에는 도 5를 참고로 하여 광반응성 작용기가 선형 전도성 중합체의 말단으로 도입된 중합체 포함 복합체를 합성하는 방법을 설명한다. 이러한 특정 예에서는 폴리티오펜이 전도성 중합체로서 사용된다.
먼저 화학식(2)의 폴리티오펜을 빌스마이어(Vilsmeier) 반응에 의해 포르밀 또는(알데히드)로 전환시켜서 화학식(3)의 화합물을 얻는다. 화학식(3)의 화합물이 토렌스(Tollens) 시약(즉, 은 암모늄 이온)으로 산화되면, 카르복실기로 변형된 말단을 포함하는 화학식(4)의 폴리티오펜을 얻을 수 있다.
또한, 화학식(4)의 폴리티오펜의 카르복실기가 티오닐 클로라이드와 같은 시약과 반응되면, 화학식(5)의 산 클로라이드를 얻을 수 있다. 다음에 화학식(5)의 폴리티오펜의 산 클로라이드가 시클로덱스트린에 포함된 다음 제조된 복합체가 안트라센 메탄올과 반응하게 되어서, 화학식(6)의 안트라센 말단기를 포함하는 폴리티오펜을 얻는다.
화학식(6)의 중합체 포함 복합체가 특정 파장을 갖는 방사선에 노출되면, 안트라센의 광-이량체화 반응이 야기된다. 그 결과 증가된 공액 길이를 갖는 원통형 중합체 포함 복합체를 도 3에 도시된 바와 같이 얻을 수 있다.
상기한 바람직한 합성예에서, 폴리티오펜이 전도성 중합체로서 사용된다. 그러나 폴리페닐렌, 폴리페닐렌비닐렌 또는 폴리플루오렌과 같은 임의의 기타 전도성 중합체의 말단도 또한 유사한 합성 방법에 의해 변형될 수도 있다.
하기에는 도 4에 나타낸 바와 같이 역으로 엇갈린 구조를 갖는 유기 박막 트랜지스터(10)의 제조 방법을 상세히 설명한다. 본 발명의 바람직한 실시태양의 이러한 특정 예에 있어서, 게이트 전극(2)은 바람직하게는 Ta로 제조될 수 있으며, 소스 및 드레인 전극(4 및 5)은 바람직하게는 Al로 제조될 수 있고, 유기 반도체 층(6)은 폴리티오펜이 시클로덱스트린 화합물에 포함된 임의의 다양한 중합체 포함 복합체로 제조될 수 있다.
트랜지스터(10)를 바람직하게는 하기 방법으로 제조할 수 있다.
(1) 마스크를 사용하는 증발 방법에 의해 Ta를 기판(1)에 증착시켜서, 기판(1) 위에 게이트 전극(2)을 형성한다.
(2) 게이트 전극(2)의 표면을 산화시켜서 그 위에 게이트 절연 층(3)을 형성한다.
(3) 마스크를 사용하는 증발 방법에 의해 알루미늄을 게이트 절연 층(3)에 증착시켜서, 소스 및 드레인 전극(4 및 5)을 형성한다. 방법의 이 단계에서는, 소스 및 드레인 전극(4 및 5) 사이의 틈을 조정하여 트랜지스터(10)가, 예를 들면 대략 12㎛의 채널 길이를 가질 수 있도록 한다.
(4) 잉크젯 인쇄 기술에 의해 중합체 포함 복합체를 포함하는 용액을 소정 부분에 도포한 다음 건조시켜서, 유기 반도체 층(6)을 형성한다. 유기 반도체 층(6)은 1개 이상의 분자 층을 포함할 수 있으며 바람직하게는 약 100nm 내지 약 1000nm의 두께를 갖는다.
화학식(2)의 폴리티오펜이 화학식(1)의 시클로덱스트린(n=7)에 포함된 중합체 포함 복합체가 사용된다면, 유기 박막 FET(10)는 약 0.3cm2V-1s-1 만큼 높은 캐리어 이동도를 가질 수 있다. 캐리어 이동도는, 예를 들면 비행시간법에 의해 측정할 수 있다. 또한 유기 박막 FET(10)의 전류-전압 특성은 대략 7디지트의 온-상태/오프-상태 전류비로 나타낼 수 있다. FET(10)의 캐리어 이동도 및 온-상 태/오프-상태 전류비는 현재 입수할 수 있는 a-Si 트랜지스터에 상응한다. 게다가 이 유기 박막 FET(10)의 수명은 화학식(2)의 폴리티오펜으로 본질적으로 구성된 반도체 층을 포함하는 종래의 유기 FET 수명의 적어도 5배일 수 있다. 유기 박막 FET(10)는, 예를 들면 10,000시간을 초과하는 수명을 가질 수 있다. 본질적으로 폴리티오펜(화학식(2))으로 구성된 반도체 층을 포함하는 종래의 유기 FET는 보통 약 8.5x10-5cm2V-1s-1의 캐리어 이동도 및 대략 3디지트의 온-상태/오프-상태 전류비를 갖는다.
중합체 포함 복합체의 시클로덱스트린 화합물이 가교결합 시클로덱스트린 중합체로 대체되면(도 1B 참고), 캐리어 이동도는 더 상승될 수 있다(예를 들면, 약 0.8cm2V-1s-1까지).
또한 중합체 포함 복합체의 폴리티오펜(또는 폴리티오펜 사슬)의 말단이 안트라센으로 캡핑되면, 약 1.3cm2V-1s-1의 보다 더 높은 캐리어 이동도가 달성된다. 게다가 이 안트라센 말단기가 광 이량체화 반응을 거치게되면, 캐리어 이동도는 약 8.5cm2V-1s-1로 더 상승될 수 있다.
다음으로 본 발명의 바람직한 실시태양에 따른 트랜지스터를 포함하는 액정 디스플레이 장치(100)가 설명될 것이다. 도 6은 액정 디스플레이 장치(100)를 개략적으로 설명하는 단면도이다. 이 액정 디스플레이 장치(100)는 전형적인 TN-방식 TFT 액정 디스플레이 장치이다. 액정 디스플레이 장치(100)는 이 액정 디스플 레이 장치(100)의 TFT가 중합체 포함 복합체로 제조된 반도체 층을 포함하는 FET(10)라는 것을 제외하고는 종래의 것과 동일한 구조를 갖는다. 그러므로, 중합체 포함 복합체로 제조된 반도체 층의 형성을 제외하고는 공지된 방법에 의해 액정 디스플레이 장치(100)를 제조할 수 있다.
도 6에 나타낸 바와 같이, 게이트 전극(12), 게이트 절연 층(13), 소스 및 드레인 전극(14 및 15)과 유기 반도체 층(16)을 포함하는 FET(10)가 유리 기판(11) 위에 제공된다. ITO로 제조된 픽셀 전극(17)이 FET(10)의 드레인 전극(15)에 연결된다. 카운터 기판으로서 제공되는 또 하나의 유리 기판(11) 위에 ITO의 카운터 전극(19)이 제공된다. 액정 층에 있어서, 액정 분자는 배열 막(18)에 의해 꼬인 네마틱 형태로 배열된다. 액정 층(20)과 접하는 이들 기판(11)의 내부 표면은 배열 막(18)으로 완전하게 피복된다. 바람직한 실시태양에 있어서, 액정층(20)은 바람직하게는 포지티브 유전 비등방성을 갖는 네마틱 액정 물질로 제조되며 배열 막(18)은 바람직하게는 약 2도의 프리틸트(pretilt) 각을 한정하도록 폴리이미드로 제조된다.
액정 디스플레이이 장치(100)는 약 4V의 인가 전압에서 구동될 수 있다. 상기한 바와 같이, 본 발명의 바람직한 실시태양에 따른 트랜지스터는 종래의 a-Si 트랜지스터에 비하여 보다 높은 캐리어 이동도 및 보다 큰 온-상태/오프-상태 전류비를 가지므로, 크기를 상당히 줄일 수 있다. 그러므로 구경비는 종래의 a-Si TFT의 약 65%에서 대략 85%로 상승될 수 있다. 따라서, 냉음극관 백라이트가 사용될 때, 야기된 휘도는 종래 TFT의 약 300Cd에서 약 500Cd로 상승될 수 있다. 또한 온-상태/오프-상태 전류비가 종래의 a-Si TFT보다 상당히 더 크기 때문에, 약 300:1의 종래의 정면 대비율은 약 500:1로 상승될 수 있다. 그 결과, 시야각 특성도 또한 개선된다. 구체적으로 약 10:1 이상의 대비율에 의한 시야각 범위는 수직 및 수평 모두 마찬가지로 약 80도 이상이다.
본 발명의 바람직한 실시태양에 따른 FET를 사용함으로써, 액정 디스플레이 장치의 성능을 매우 향상시킬 수 있다는 것을 알 수 있다. 또한 FET를 간단한 방법에 의해 제조할 수 있기 때문에, 액정 디스플레이 장치도 또한 절감된 제조 비용으로 제조할 수 있다. 그러나, 본 발명의 바람직한 실시태양에 따른 FET는 상기한 액정 디스플레이 장치에만 적용되는 것이 아니라 기타 유형의 다양한 액정 디스플레이 장치와 기타 디스플레이 장치에도 적용될 수 있다는 사실을 주목해야 한다.
하기에는 본 발명의 바람직한 실시태양에 따른 트랜지스터를 포함하는 유기 EL 디스플레이 장치(200)가 설명될 것이다. 도 7은 유기 EL 디스플레이 장치(200)를 개략적으로 설명하는 단면도이다. 유기 EL 디스플레이 장치(200)는 전형적인 TFT 유기 EL 디스플레이 장치이며 바람직하게는 이 유기 EL 디스플레이 장치(200)의 TFT가 상기한 본 발명의 바람직한 실시태양에 따른 중합체 포함 복합체의 반도체 층을 포함하는 FET(10)라는 것을 제외하고는 종래의 것과 동일한 구조를 갖는다. 상기한 바와 같이, FET(10)는 게이트 전극(102), 게이트 절연 층(103), 소스 전극(104), 드레인 전극(105) 및 유기 반도체 층(106)을 포함한다. 그러므로 중합체 포함 복합체로 제조된 유기 층을 포함하는 반도체 층을 형성하는 것을 제외하고는 공지된 방법에 의해 유기 EL 디스플레이 장치(200)를 제조할 수 있다.
유기 EL 디스플레이 장치(200)에 있어서, 전자발광 층(111) 및 정공 수송 층(112)이 ITO의 투명한 전극(107)으로 피복된 투명한 기판(101) 위에 이 순서로 적층된다. 정공수송 층(112) 위에는, 복수의 픽셀 전극(113)이 매트릭스 형태로 배열된다. FET(10)는 FET(10)의 드레인 전극(105)에 의해 각각의 픽셀 전극(113)에 전기적으로 연결된다.
유기 EL 디스플레이 장치(200)는 그의 방출 면에서 높은 구경비를 가질 수 있는데, 왜냐하면 방출면이 FET(10)의 크기에 의존하지 않고 형성될 수 있기 때문이다. 또한 픽셀 전극(113) 및 FET(10) 사이에 제공된 층간 유전층(114)은 평면화 층으로서의 기능을 할 수 있다. 따라서, 컬러 디스플레이 장치를 제조할 때, 각각의 픽셀의 FET(10)가 편평한 층(114) 위에 형성될 수 있다.
이 유기 EL 디스플레이 장치(200)는 약 5V의 소스 전압 및 약 5V의 게이트 전압에서 구동될 수 있다. 또한, 이 유기 EL 디스플레이 장치(200)는 약 7,000Cd/m2의 강도의 전계발광을 방출할 수 있는데, 이것은 약 2000Cd/m2 내지 약 3,000Cd/m2의 종래의 전계발광 강도보다 현저히 높은 것이다. 게다가 유기 EL 디스플레이 장치(200)는 또한 움직이는 화면을 그 위에 전사시킬 수 있다.
또한, 전계발광층(111)이 적색, 녹색 및 청색 방출 층의 띠형 배열로 형성되면, 컬러 디스플레이 장치가 제공될 수 있다. 이 컬러 디스플레이 장치가 예를 들면, 약 5V의 소스 전압 및 약 5V의 게이트 전압에서 그 위에 움직이는 화면을 나타내도록 작동된다면, 야기되는 전계발광 강도는 종래 디스플레이 장치의 약 1,000- 1,500Cd/m2에서 약 3,000Cd/m2으로 상승될 수 있다. 또한, FET(10)의 온-상태/오프-상태 전류비는 종래의 a-Si TFT보다 상당히 더 높기 때문에, 전면 대비율은 종래의 약 300:1에서 대략 550:1로 상승될 수 있다.
본 발명의 바람직한 실시태양에 따른 FET를 도입하면, 유기 EL 디스플레이 장치의 성능이 현저히 개선된다는 것을 알 수 있다. 또한 FET를 간단한 방법으로 제조할 수 있기 때문에, 유기 EL 디스플레이 장치도 또한 절감된 제조 비용으로 제조할 수 있다. 그러나 본 발명의 바람직한 실시태양에 따른 FET는 상기한 유기 EL 디스플레이 장치뿐만 아니라, 다양한 기타 유형의 유기 EL 디스플레이 장치에 적용될 수 있다는 사실을 주목해야 한다.
상기 본 발명의 바람직한 실시태양에 따른 트랜지스터는 바람직하게는 역으로 엇갈린 형태의 FET(10)이다. 또는 평면 FET도 또한 사용될 수 있다.
상기한 여러 디스플레이의 다양한 구조에 더해서, 중합체 포함 복합체를 포함하는 유기 층을 포함하는, 예를 들면 디스플레이 장치에 사용하기 위한, 다른 배열의 트랜지스터가 가능하다. 도 8A는 본 발명의 또 하나의 바람직한 실시태양에 따른 하부-게이트 유형의 FET(300)를 개략적으로 설명하는 단면도이다. 그러나, 본 발명은 이것으로 제한되는 것은 아니며 임의 유형의 FET 또는 상부-게이트 유형의 FET를 포함하는 기타 트랜지스터와 기타 트랜지스터에 적용될 수 있다. 도 8A에 나타낸 바와 같이, FET(300)는 절연 기판(301) 위에 게이트 전극(302)을 포함한다. 종래의 장치 및 상기 바람직한 실시태양과 달리, 이 FET(300)는 게이트 전극(302)을 피복하는 게이트 절연 층을 포함하지 않는다. 대신에, 게이트 전극(302) 위에 중합체 포함 복합체를 포함하는 유기 층(306)이 형성되어서 게이트 전극(302)을 피복한다. 소스 및 드레인 전극(304 및 305)은 유기 층(306) 위에 형성된다. 유기 층(306)은 반도체 층 및 게이트 절연 층의 기능을 갖는다. 유기 층(306)은 포함 복합체의 단층 또는 포함 복합체의 단분자일 수 있다.
FET(300)는, 예를 들면 하기 방법으로 제조할 수 있다.
먼저, 게이트 전극(302)을 절연 기판(301) 위에 형성한다. 게이트 전극(302) 재료의 바람직한 예는 무기 물질, 예컨대 Cr, Al, Ta, Mo, Nb, Cu, Ag, Au, Pt, Pd, In, Ni, Nd, 그의 합금, 폴리실리콘, 무정형 규소, 틴 옥사이드, 인듐 옥사이드 및 인듐 틴 옥사이드(ITP)와 유기 물질, 예컨대 도핑된 전도성 중합체를 포함한다. 도핑된 전도성 중합체는 폴리에틸렌디옥시티오펜(PEDOT) 및 폴리스티렌소듐 술포네이트의 혼합물일 수 있다. 게이트 전극(302)은 바람직하게는 2개 이상의 층의 적층물을 포함한다. 구체적으로 전도성 막은 기판(301) 위에 증발, 스퍼터링, 코팅 및 인쇄 기술을 포함하며, 이들 중 적절한 하나가 채택된 재료에 따라서 선택되는 임의의 다양한 공지된 막 증착 기술에 의해 증착된다. 그 후에, 증착된 전도성 막은 석판술 및 부식 방법에 의해 소정의 형태로 패턴화되어서 게이트 전극(302)을 형성한다.
다음에, 중합체 포함 복합체를 포함하는 유기 층(306)이 게이트 전극(302)을 피복하도록 형성된다. 중합체 포함 복합체의 용액을 제조하고, 용액을 게이트 전극(302) 위에 상기한 임의의 기술에 의해 도포 또는 인쇄하고, 도포 또는 인쇄된 물질을 건조시킨 다음, 도포 또는 인쇄된 물질을 필요하다면 가열하여 중합체 포함 복합체를 포함하는 유기 층(306)을 형성할 수 있다.
중합체 포함 복합체 용액의 제조 시에, 과량의 호스트 분자(예를 들면, CD)를 게스트 분자와 함께 도 8B에 나타낸 바와 같이 혼합한다. 절연 성질을 갖는 호스트 분자를 과량으로 포함하는 용액을 사용해서, 게스트 분자를 호스트 분자로 보다 완전하게 피복한다. 또한, 과량의 호스트 분자가 게이트 절연 층으로서 작용하는 층을 형성할 수 있다. 그러므로 반도체 층 및 게이트 절연 층으로서 작용하는 유기 층을 형성할 때, 과량의 호스트 분자를 포함하는 용액이 바람직하게 사용된다.
이어서, 소스 및 드레인 전극(304 및 305)이 유기 층(306) 위에 형성된다. 소스 및 드레인 전극(304 및 305)은, 게이트 전극(302)과, 동일한 재료로 제조될 수 있으며 동일한 방법으로 형성될 수 있다. 대안으로 소스 및 드레인 전극(304 및 305)은 또한 게이트 전극(302)과는 상이한 재료로도 제조될 수 있다. 소스 및 드레인 전극(304 및 305) 각각이 2개 이상의 층의 적층물을 포함할 수도 있다.
도 8A에 나타낸 같은 FET(300)는 바람직하게는 이 방법으로 완성된다. 상기한 본 발명의 바람직한 실시태양에 있어서, FET(300)는 하부-게이트 유형 트랜지스터이다. 또는 본 발명은 상부-게이트 유형의 FET 또는 소스, 게이트 및 드레인 전극이 동일한 층에 나란히 배열된 비적층 FET를 제조하는데에도 효과적으로 적용될 수 있다.
도 8A에 도시된 구조 및 배열은, 예를 들면 본 명세서에 개시된 것 이외의 것 또는 기타 적합한 디스플레이에 사용하기 위한 임의 유형의 트랜지스터에도 또한 사용될 수 있다.
중합체 포함 복합체를 포함하는 유기 층 및 게이트, 소스 및 드레인 전극의 다른 배열도 가능하다.
도 9A는 하나의 예의 중합체 포함 복합체의 또 다른 배열을 포함하는 FET(400)의 일부분의 구조를 개략적으로 설명한다. 도 9A에 있어서, 중합체 포함 복합체를 포함하는 유기 층(406), 게이트 전극(402), 소스 전극(404) 및 드레인 전극(405)의 형성 방법 및 배열은 바람직하게는 도 8A와 유사한데, 단 절연 포함 화합물의 일부가 제거되어 소스 전극(404) 및 드레인 전극(405)이 중합체 포함 복합체를 포함하는 유기 층(406)의 전도성 중합체 바로 위에 존재하며 전기적으로 접촉하게 된다는 점이 다르다.
유기 층(406)을 제조하는 방법이 도 9B를 참고로 하여 설명될 것이다. 이러한 특정 예에 있어서, 폴리티오펜이 전도성 중합체로서 사용된다.
먼저, 화학식(7)의 폴리티오펜을 빌스마이어 반응에 의해 디-포르밀(또는 디-알데히드)로 전환시켜서, 화학식(8)의 화합물을 얻는다. 화학식(8)의 화합물이 토렌스 시약(즉, 은 암모늄 이온)으로 산화되면, 카르복실기를 갖는 폴리티오펜을 얻을 수 있다. 또한 폴리티오펜의 카르복실기가 티오닐 클로라이드와 같은 시약과 반응되면, 화학식(9)의 산 클로라이드를 얻을 수 있다.
다음에, 화학식(9)의 폴리티오펜의 산 클로라이드를 시클로덱스트린에 포함시켜서 화학식(10)의 중합체 포함 복합체를 형성한다. 그 다음에 제조된 복합체(10)를 안트라센 메탄올과 반응시켜서, 화학식(11)의 안트라센 말단기를 갖는 폴리티오펜을 얻는다.
화학식(11)의 중합체 포함 복합체 및 화학식(12)의 안트라센 말단기를 갖는 폴리티오펜의 혼합물이 특정 파장을 갖는 방사선에 노출될 때, 안트라센의 광-이량체화 반응이 발생된다. 그 결과, 도 9B의 화학식(13)의 중합체의 양말단에 노출된 공액 중합체 사슬을 갖는 원통형 중합체 포함 복합체가 제조된다.
도 10은 하나의 예의 중합체 포함 복합체의 또 다른 배열을 포함하는 FET(500)의 일부분의 구조를 개략적으로 설명한다.
도 10의 구조는 소스 전극(504) 및 드레인 전극(505)과 중합체 포함 복합체를 포함하는 유기 층(506)의 전도성 중합체간의 전기적 접촉을 제공하는 소스 전극(504) 및 드레인 전극(505)의 배열에 있어서 도 8A와 상이하다. 게이트 전극(502), 소스 전극(504) 및 드레인 전극(505)은 금속 결정으로 제조된다. 소스 전극(504) 및 드레인 전극(505)은 중합체 포함 복합체의 게스트 분자인 전도성 중합체에, 중합체 포함 복합체의 양 말단에서 전기적으로 연결된다. 게이트 전극(502)은 절연 성질을 갖는 호스트 분자(예를 들면, CD)에 의해 전도성 중합체로부터 절연된다. 중합체 포함 복합체로서, 도 9B의 화학식(13)의 중합체의 양 말단에 노출된 공액 중합체 사슬을 갖는 중합체 포함 복합체가 바람직하게 사용된다.
도 10에 나타낸 상부-게이트 유형 구조는 예를 들면 다음과 같이 형성될 수 있다. 소스 전극(504) 및 드레인 전극(505)이 기판(도시되지 않음) 위에 공지된 다양한 막 증착 기술 및 패턴화 기술 중 임의의 기술에 의해 형성될 수 있다. 도 8A에 설명된 바와 동일한 방법으로 유기 층(506)을 형성한 후에, 게이트 전극(502)을 유기 층(506) 위에, 예를 들면 잉크젯 기술에 의해 형성할 수 있다. 유기 층(506), 게이트 전극(502), 소스 전극(504) 및 드레인 전극(505)의 형성 및 배열 방법은 도 8A와 유사할 수 있다.
도 11은 하나의 예의 중합체 포함 복합체의 또 다른 배열을 포함하는 FET(600)의 일부분의 구조를 개략적으로 설명한다.
도 11의 구조는 소스 전극(604) 및 드레인 전극(605)과 중합체 포함 복합체를 포함하는 유기 층(606)의 전도성 중합체간의 전기적 접촉을 제공하는 소스 전극(604) 및 드레인 전극(605)의 배열에 있어서 도 8A와 상이하다. 게이트 전극(602), 소스 전극(604) 및 드레인 전극(605)은 종래의 전도성 중합체(π공액 중합체 및 도펀트 중합체의 혼합물)로 제조된다. 소스 전극(604) 및 드레인 전극(605)은 중합체 포함 복합체의 게스트 분자인 전도성 중합체에, 중합체 포함 복합체의 양 말단에서 전기적으로 연결된다. 게이트 전극(602)은 절연 성질을 갖는 호스트 분자(예를 들면, CD)에 의해 전도성 중합체로부터 절연된다. 중합체 포함 복합체로서, 도 9B의 화학식(13)의 중합체의 양 말단에 노출된 공액 중합체 사슬을 갖는 중합체 포함 복합체가 바람직하게 사용된다.
도 11에 나타낸 상부-게이트 유형 구조는 예를 들면 다음과 같이 형성될 수 있다. 소스 전극(604) 및 드레인 전극(605)이 기판(도시되지 않음) 위에 공지된 다양한 막 증착 기술 및 패턴화 기술 중 임의의 기술에 의해 형성될 수 있다. 도 8A에 설명된 바와 동일한 방법으로 유기 층(606)을 형성한 후에, 게이트 전극(602) 을 유기 층(606) 위에, 예를 들면 잉크젯 기술에 의해 형성할 수 있다. 유기 층(606), 게이트 전극(602), 소스 전극(604) 및 드레인 전극(605)의 형성 및 배열 방법은 도 8A와 유사할 수 있다.
도 8A, 9A, 10 및 11에 개략적으로 설명된 바람직한 실시태양에서의 특유한 배열에 의해 몇 가지의 중요한 이점이 달성된다. 상기한 설명으로부터 명백한 바와 같이, 도 8A, 9A, 10 및 11의 바람직한 실시태양 어디에서도 절연 층이 사용되거나 형성되지 않는다. 이것은 중합체 포함 복합체를 포함하는 유기 층이 전도성 중합체를 둘러싸는 절연 화합물을 가져서 게이트 전극을 피복하고 게이트 전극과 소스 및 드레인 전극 사이에 배치될 수 있기 때문이다. 그 결과 다수의 제조 단계가 생략될 수 있고 트랜지스터의 비용 또한 절감된다.
또한, 도 8A, 9A, 10 및 11에 나타낸 바람직한 실시태양에서는 종래의 트랜지스터에서와 같이 게이트 절연 층의 두께와 반도체 층 두께의 비 및 표면 조건을 조절할 필요가 없어진다. 그 결과, 도 8A, 9A, 10 및 11에 도시된 바람직한 실시태양은 매우 개선된 전류-전압비 및 온-오프 비를 가지며 상기한 바와 같이 현저히 상승된 캐리어 이동도를 갖게 된다. 예를 들면, 비가교결합 CD 분자에 의해 피복된 폴리티오펜이 사용되는 경우에는, 약 104의 온-오프비가 달성된다. 이 온-오프비는 가교결합된 CD 분자를 사용하면 약 106으로 더 개선된다.
게다가, 도 8A, 9A, 10 및 11에 나타낸 바람직한 실시태양의 특유한 구조에 의해, 트랜지스터는 나노미터 범위의 크기를 가질 수 있으며, 종래 트랜지스터에 비하여 현저히 개선된 특성의 나노스케일 유기 트랜지스터가 제공된다. 예를 들면, 도 8A, 9A, 10 및 11에 나타낸 중합체 포함 복합체를 포함하는 유기 층은 약 0.5nm 내지 약 10nm의 두께 및 약 1nm 내지 약 20nm의 길이(채널 길이에 해당)의 치수를 가질 수 있다.
도 8A, 9A, 10 및 11의 바람직한 실시태양에 나타낸 구조 및 배열은, 예를 들면 본 명세서 개시된 디스플레이 이외의 것 또는 기타 적합한 디스플레이에 사용하기 위한 임의 유형의 트랜지스터에 사용될 수 있다.
디스플레이 장치용 트랜지스터로서 도 8A, 9A, 10 및 11에 도시된 바와 같은 바람직한 실시태양의 트랜지스터를 사용하면, 다음과 같은 이점이 달성된다. 디스플레이 장치의 픽셀 구경비가 상당히 상승될 수 있으며 디스플레이 장치의 휘도도 상승될 수 있다. 디스플레이 장치의 픽셀 크기도 또한 감소될 수 있으며 디스플레이 장치의 해상도가 개선될 수 있다. 특히 액정 디스플레이 장치보다 얇은 유기 EL 디스플레이 장치를 얻을 수 있다. 또한 종래의 트랜지스터를 포함하는 것보다 보다 양호한 성능을 유지하면서 변형(예를 들면, 구부러지거나 연장)될 수 있는 가요성 디스플레이 장치(예를 들면, LCD 또는 유기 EL)를 얻을 수 있다.
산업상 이용가능성
본 발명의 상기 다양한 바람직한 실시태양은 종래의 전도성 중합체를 사용하는 트랜지스터에 비교하여 현저히 개선된 특성 및(또는) 신뢰도를 갖는 유기 트랜지스터를 제공한다. 본 발명의 상기 임의의 바람직한 실시태양에 따른 트랜지스터를 능동-매트릭스 내장 디스플레이 장치용 능동 소자로서 효과적으로 사용할 수 있 다. 또한, 본 발명의 바람직한 실시태양에 따른 트랜지스터는 종래의 a-Si TFT에 적어도 상응하는 또는 훨씬 양호한 성능을 나타낼 수 있으며 상당히 절감된 비용으로 제조할 수 있다.
본 발명을 그의 바람직한 실시태양에 대하여 설명했지만, 개시된 발명이 다양한 방식으로 변형될 수 있으며 구체적으로 기술된 것들 이외의 다양한 실시태양이 가능할 수 있다는 사실이 당업계 숙련인에게 것이 명백할 것이다. 따라서 첨부된 청구의 범위는 본 발명의 가능한 모든 변형, 변화, 변경 등을 본 발명의 취지 및 범위 내에서 포함한다.

Claims (26)

  1. 제 1 전극;
    제 2 전극;
    제 1 전극 및 제 2 전극 사이에 제공된 유기 층; 및
    유기 층에 전계를 인가시키기 위해 사용되는 제 3 전극을 포함하며;
    여기에서 유기 층은 중합체 포함 복합체를 포함하는 것인 트랜지스터.
  2. 제 1 항에 있어서, 상기 중합체 포함 복합체가 호스트 분자 중에 포함되는 전기 전도성을 갖는 게스트 중합체를 갖는 것인 트랜지스터.
  3. 제 2 항에 있어서, 상기 호스트 분자가 가교결합 구조를 갖는 중합체를 포함하는 것인 트랜지스터.
  4. 제 2 항 또는 제 3 항에 있어서, 상기 게스트 중합체의 1개 이상의 말단이 상기 게스트 중합체가 상기 호스트 분자에 포함되는 상태를 안정화시키도록 배열되는 벌크 말단기를 포함하는 것인 트랜지스터.
  5. 제 2 항 또는 제 3 항에 있어서, 상기 게스트 중합체가 반응성 말단기를 가지며, 인접한 게스트 중합체의 반응성 말단기가 서로 결합되는 것인 트랜지스터.
  6. 제 2 항 또는 제 3 항에 있어서, 상기 게스트 중합체가 π공액 중합체이고, 여기에서 상기 게스트 중합체 및 말단기가 π공액 구조를 형성하는 것인 트랜지스터.
  7. 제 2 항 또는 제 3 항에 있어서, 상기 게스트 중합체가 선형 중합체인 트랜지스터.
  8. 제 2 항 또는 제 3 항에 있어서, 상기 호스트 분자가 원통형 호스트 분자인 트랜지스터.
  9. 제 8 항에 있어서, 상기 원통형 호스트 분자가 저분자량 화합물 및 고분자량 화합물 중 1종인 트랜지스터.
  10. 제 2 항 또는 제 3 항에 있어서, 상기 게스트 중합체가 적어도 10 내지 200의 중합도를 갖는 것인 트랜지스터.
  11. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 트랜지스터가 전계 효과 트랜지스터인 트랜지스터.
  12. 제 11 항에 있어서, 상기 전계 효과 트랜지스터가 하부-게이트 배열, 상부-게이트 배열 및 평면 배열 중 하나를 갖는 것인 트랜지스터.
  13. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 중합체 포함 복합체를 포함하는 유기 층의 두께가 0.5nm 내지 10nm이고, 길이가 1nm 내지 20nm인 유기 트랜지스터.
  14. 제 1 항 내지 제 3 항 중 어느 한 항에 따른 트랜지스터; 및
    트랜지스터에 연결된 픽셀을 포함하는 디스플레이 장치.
  15. 기판;
    기판 위에 배치된 박막 트랜지스터를 포함하며, 여기에서 박막 트랜지스터는 중합체 포함 복합체를 포함하는 유기 층을 포함하는 것인 디스플레이 장치.
  16. 제 15 항에 있어서, 게이트 전극, 소스 전극, 드레인 전극, 게이트 전극과 소스 및 드레인 전극 사이에 제공된 게이트 절연 층을 더 포함하며, 상기 유기 층은 소스 및 드레인 전극 사이에 배치되는 디스플레이 장치.
  17. 제 16 항에 있어서, 상기 유기 층이 상기 소스 전극 및 상기 드레인 전극과 직접 접하는 디스플레이 장치.
  18. 제 15 항에 있어서, 게이트 전극, 소스 전극 및 드레인 전극을 포함하며, 상기 유기 층과 게이트 전극, 소스 전극 및 드레인 전극 중 어느 하나와의 사이에 절연 층이 제공되지 않는 것인 디스플레이 장치.
  19. 제 18 항에 있어서, 상기 유기 층이 각각의 상기 게이트 전극, 소스 전극 및 드레인 전극과 직접 접하는 디스플레이 장치.
  20. 기판을 제공하고;
    중합체 포함 복합체를 포함하는 유기 층을 형성하는 단계를 포함하여 기판에 박막 트랜지스터를 형성하는 단계를 포함하는 박막 트랜지스터의 제조 방법.
  21. 제20항에 있어서, 상기 유기층은 소스 전극 및 드레인 전극 위에서 형성되며, 또한 게이트 전극 위에 게이트 절연층을 형성하는 단계를 더 포함하는 것인 박막 트랜지스터의 제조 방법.
  22. 제20항에 있어서, 게이트 전극과 소스 및 드레인 전극 사이에서 절연층이 형성되지 않는 것인 박막 트랜지스터의 제조 방법.
  23. 제 22 항에 있어서, 상기 유기 층이 각각의 상기 게이트 전극, 소스 전극 및 드레인 전극과 직접 접하는 방법.
  24. 제 22 항에 있어서, 상기 유기 층이 상기 게이트 전극을 피복하고, 상기 소스 전극 및 상기 드레인 전극이 유기 층 위에 배치되는 방법.
  25. 제 20 항 내지 제 24 항 중 어느 한 항에 있어서, 상기 유기 층 형성 단계가 중합체 포함 복합체의 용액을 기판 위에 스핀 코팅 기술, 딥 코팅 기술, 캐스팅 기술, 인쇄 기술, 미소-패턴화 기술 및 잉크젯 기술 중 하나에 의해 도포 또는 인쇄해서 중합체 포함 복합체의 막을 형성하는 단계를 포함하는 방법.
  26. 제 20 항 내지 제 24 항 중 어느 한 항의 방법에 따라서 트랜지스터를 형성하고;
    트랜지스터에 연결되도록 픽셀을 형성하는 단계를 포함하는 디스플레이 장치의 제조 방법.
KR1020037014812A 2001-12-25 2002-12-24 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치 KR100600687B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001391526 2001-12-25
JPJP-P-2001-00391526 2001-12-25
PCT/JP2002/013469 WO2003056640A1 (en) 2001-12-25 2002-12-24 Transistor and display device including the transistor

Publications (2)

Publication Number Publication Date
KR20040000462A KR20040000462A (ko) 2004-01-03
KR100600687B1 true KR100600687B1 (ko) 2006-07-19

Family

ID=19188532

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037014812A KR100600687B1 (ko) 2001-12-25 2002-12-24 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치

Country Status (8)

Country Link
US (1) US7432525B2 (ko)
EP (1) EP1459395B1 (ko)
JP (1) JP4360801B2 (ko)
KR (1) KR100600687B1 (ko)
CN (1) CN100356609C (ko)
AU (1) AU2002351437A1 (ko)
TW (1) TWI222223B (ko)
WO (1) WO2003056640A1 (ko)

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1456893A1 (en) * 2001-12-20 2004-09-15 Add-Vision, Inc. Screen printable electrode for organic light emitting device
US7186380B2 (en) * 2002-07-01 2007-03-06 Hewlett-Packard Development Company, L.P. Transistor and sensors made from molecular materials with electric dipoles
US7105462B2 (en) * 2003-07-22 2006-09-12 E. I. Du Pont De Nemours And Company Lamination of organic semiconductor
DE10340926A1 (de) * 2003-09-03 2005-03-31 Technische Universität Ilmenau Abteilung Forschungsförderung und Technologietransfer Verfahren zur Herstellung von elektronischen Bauelementen
JP4652718B2 (ja) * 2004-04-30 2011-03-16 ミクロ技研株式会社 液晶ディスプレイの製造方法
DE102004021989A1 (de) * 2004-05-04 2005-12-15 Covion Organic Semiconductors Gmbh Organische elektronische Vorrichtungen
KR100592270B1 (ko) * 2004-05-18 2006-06-21 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
KR100544145B1 (ko) * 2004-05-24 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 구비한 평판표시장치
JP2006005036A (ja) * 2004-06-16 2006-01-05 Sony Corp 有機化合物結晶及び電界効果型トランジスタ
US8241467B2 (en) * 2004-08-10 2012-08-14 Global Oled Technology Llc Making a cathode structure for OLEDs
CN1738069A (zh) 2004-08-17 2006-02-22 国际商业机器公司 其电极具有增强注入特性的电子器件制造方法和电子器件
JP4653441B2 (ja) * 2004-08-19 2011-03-16 リコー光学株式会社 積層構造体、光学素子、及び光学製品
CN100451779C (zh) * 2004-09-01 2009-01-14 财团法人工业技术研究院 一种有机薄膜晶体管的多重保护层方法及装置
US8030645B2 (en) * 2004-10-25 2011-10-04 Panasonic Corporation Electronic device, process for producing the same and electronic equipment making use thereof
JP4883898B2 (ja) * 2004-11-18 2012-02-22 パナソニック株式会社 電子デバイスおよびそれを用いた電子機器
US9000418B2 (en) 2004-11-19 2015-04-07 Panasonic Corporation Field effect transistor, method of manufacturing the same, and electronic device using the same
KR100659103B1 (ko) * 2005-10-24 2006-12-19 삼성에스디아이 주식회사 유기 박막 트랜지스터, 이를 구비한 평판 디스플레이 장치및 유기 박막 트랜지스터의 제조방법
KR101219035B1 (ko) * 2005-05-03 2013-01-07 삼성디스플레이 주식회사 유기 박막 트랜지스터 표시판 및 그 제조 방법
JP4708861B2 (ja) * 2005-05-25 2011-06-22 キヤノン株式会社 電界効果型トランジスタの製造方法
US7960040B2 (en) * 2006-02-28 2011-06-14 Fujifilm Corporation Organic electroluminescence device
JP4289385B2 (ja) 2006-05-18 2009-07-01 ソニー株式会社 有機電子デバイス及びその製造方法
US7923718B2 (en) * 2006-11-29 2011-04-12 Xerox Corporation Organic thin film transistor with dual layer electrodes
JP5138927B2 (ja) * 2006-12-25 2013-02-06 共同印刷株式会社 フレキシブルｔｆｔ基板及びその製造方法とフレキシブルディスプレイ
US8563380B2 (en) * 2008-01-07 2013-10-22 Shachar Richter Electric nanodevice and method of manufacturing same
JP5401812B2 (ja) * 2008-03-19 2014-01-29 住友化学株式会社 電子素子
US9028684B2 (en) * 2009-04-30 2015-05-12 Daicel Chemical Industries, Ltd. Separating agent for optical isomer
CN102779785A (zh) * 2012-07-25 2012-11-14 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板及其制备方法和显示装置
US10128441B2 (en) * 2012-09-07 2018-11-13 The Regents Of The University Of California Field-effect transistors based on macroscopically oriented polymers
JP7383401B2 (ja) 2019-05-27 2023-11-20 株式会社Ｅｇサイクル 任意染色植物の製造方法及び任意染色植物の製造装置並びに真空チャンバ

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6376378A (ja) 1986-09-18 1988-04-06 Mitsubishi Electric Corp 電界効果型トランジスタ
JPS63130164A (ja) * 1986-11-20 1988-06-02 Toshiba Corp 有機薄膜
DE69018348T2 (de) * 1989-07-25 1995-08-03 Matsushita Electric Ind Co Ltd Speicherbauelement aus organischem Halbleiter mit einer MISFET-Struktur und sein Kontrollverfahren.
JP2813428B2 (ja) * 1989-08-17 1998-10-22 三菱電機株式会社 電界効果トランジスタ及び該電界効果トランジスタを用いた液晶表示装置
JP3006718B2 (ja) 1990-09-25 2000-02-07 科学技術振興事業団 オリゴチオフェンを用いた電子素子
US5556706A (en) 1993-10-06 1996-09-17 Matsushita Electric Industrial Co., Ltd. Conductive layered product and method of manufacturing the same
KR100248392B1 (ko) * 1997-05-15 2000-09-01 정선종 유기물전계효과트랜지스터와결합된유기물능동구동전기발광소자및그소자의제작방법
US6011274A (en) * 1997-10-20 2000-01-04 Ois Optical Imaging Systems, Inc. X-ray imager or LCD with bus lines overlapped by pixel electrodes and dual insulating layers therebetween
EP0975027A2 (en) * 1998-07-23 2000-01-26 Sony Corporation Light emitting device and process for producing the same
US6830828B2 (en) 1998-09-14 2004-12-14 The Trustees Of Princeton University Organometallic complexes as phosphorescent emitters in organic LEDs
US6097147A (en) * 1998-09-14 2000-08-01 The Trustees Of Princeton University Structure for high efficiency electroluminescent device
TW465152B (en) * 1999-03-29 2001-11-21 Sony Corp Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
DE60031729T2 (de) 1999-05-13 2007-09-06 The Trustees Of Princeton University Lichtemittierende, organische, auf elektrophosphoreszenz basierende anordnung mit sehr hoher quantenausbeute
US6720572B1 (en) * 1999-06-25 2004-04-13 The Penn State Research Foundation Organic light emitters with improved carrier injection
JP2004506791A (ja) * 2000-08-21 2004-03-04 マサチューセッツ・インスティチュート・オブ・テクノロジー 高い内部自由体積を有するポリマー

Also Published As

Publication number Publication date
CN100356609C (zh) 2007-12-19
TWI222223B (en) 2004-10-11
KR20040000462A (ko) 2004-01-03
JP4360801B2 (ja) 2009-11-11
JP2003298067A (ja) 2003-10-17
EP1459395A1 (en) 2004-09-22
AU2002351437A1 (en) 2003-07-15
US7432525B2 (en) 2008-10-07
WO2003056640A1 (en) 2003-07-10
EP1459395B1 (en) 2013-04-24
US20040238814A1 (en) 2004-12-02
CN1526173A (zh) 2004-09-01
TW200400639A (en) 2004-01-01

Similar Documents

Publication Publication Date Title
KR100600687B1 (ko) 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치
US7390694B2 (en) Method for manufacturing an organic semiconductor device, as well as organic semiconductor device, electronic device, and electronic apparatus
EP1679752B1 (en) Conductive thin film and thin-film transistor
US7939819B2 (en) Circuit board, electro-optical device, and electric apparatus
US20060102894A1 (en) Electronic device, method of manufacturing an electronic device, and electronic apparatus
US20080036698A1 (en) Display
JP2008010541A (ja) 有機半導体材料、有機半導体膜、有機薄膜トランジスタ及び有機薄膜トランジスタの製造方法
US7875877B2 (en) Organic thin film transistor and flat panel display device having the same
JP5141476B2 (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2009176828A (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
JPWO2006129718A1 (ja) 有機薄膜トランジスタ
JP2005223048A (ja) 半導体装置、半導体装置の製造方法、および表示装置
JP4419425B2 (ja) 有機薄膜トランジスタ素子
JP4139096B2 (ja) トランジスタ及びそれを用いた表示装置
JP4408030B2 (ja) トランジスタ、表示装置、トランジスタの製造方法、および、表示装置の製造方法
JP2010080896A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
JP2005223049A (ja) 半導体装置、半導体装置の製造方法、および表示装置
JP5410032B2 (ja) 有機半導体装置
JP2004200365A (ja) 有機薄膜トランジスタ素子
JP4345317B2 (ja) 有機薄膜トランジスタ素子
JP4570341B2 (ja) 薄膜トランジスタおよびそれを用いた表示素子、ならびに液晶表示素子
KR101510898B1 (ko) 유기박막 트랜지스터
JP2004273678A (ja) 有機薄膜トランジスタ
JP5426274B2 (ja) トランジスタおよびそれを用いた表示素子、ならびに液晶表示素子
KR20050077514A (ko) 유기 박막 트랜지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150626

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160628

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170623

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 13