KR20050077514A - 유기 박막 트랜지스터 - Google Patents

유기 박막 트랜지스터 Download PDF

Info

Publication number
KR20050077514A
KR20050077514A KR1020040005044A KR20040005044A KR20050077514A KR 20050077514 A KR20050077514 A KR 20050077514A KR 1020040005044 A KR1020040005044 A KR 1020040005044A KR 20040005044 A KR20040005044 A KR 20040005044A KR 20050077514 A KR20050077514 A KR 20050077514A
Authority
KR
South Korea
Prior art keywords
electrode
insulating layer
thin film
film transistor
organic thin
Prior art date
Application number
KR1020040005044A
Other languages
English (en)
Inventor
이용욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020040005044A priority Critical patent/KR20050077514A/ko
Publication of KR20050077514A publication Critical patent/KR20050077514A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate

Abstract

유기 박막 트랜지스터가 개시되어 있다. 기판 상에 게이트 전극이 형성된다. 상기 게이트 전극 및 기판 상에 제1 절연층이 형성된다. 상기 제1 절연층 상에 제1 전극이 형성된다. 상기 제1 절연층 상에 상기 제1 전극의 일부분과 오버랩되도록 제1 절연층이 형성된다. 상기 제2 절연층 상에 제2 전극이 형성된다. 상기 제1 전극, 제2 절연층 및 제2 전극 상의 상기 게이트 전극에 대응되는 영역에 유기 액티브 패턴이 형성된다. 유기 박막 트랜지스터의 채널 길이가 제2 절연층의 두께로 정의되기 때문에, 채널 길이를 용이하게 조절할 수 있다.

Description

유기 박막 트랜지스터{Organic Thin Film Transistor}
본 발명은 유기 박막 트랜지스터에 관한 것으로, 보다 상세하게는 채널 길이를 용이하게 조절할 수 있는 유기 박막 트랜지스터에 관한 것이다.
최근, 음극 선관(cathode ray tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 이러한 평판 표시 장치는 액정 표시 장치(liquid crystal display; LCD), 전계 방출 표시 장치(field emission display; FED), 플라즈마 디스플레이 패널(plasma display panel; PDP), 일렉트로-루미네센스 표시 장치(electro-luminescence display; EL) 등이 있다.
상술한 각종 디스플레이 장치에 대한 미래 정보화 사회의 경향은 모바일 영역에서 표시 품질의 고성능화와 함께 편리함을 추구할 수 있는, 종이같은 플렉시블 디스플레이(paper-like flexible display)라는 새로운 시장이라고 할 수 있다. 이러한 플렉시블 디스플레이를 구현하기 위해서는 능동 구동 소자 어레이 개발에 있어서는 저원가 공정 적용이 용이하면서 소자의 유연성과 내구성이 우수할 것이 요구된다. 이러한 요건을 갖춘 소자로서 유기 반도체 소자를 예로 들 수 있다.
현재 연구되고 있는 유기 반도체 재료로서는 폴리페닐렌(poly(phenylene)s), 단부가 치환된 티오펜 올리고머(end-substituted thiophene oligomers), 펜타센(pentacene), 프탈로시아닌(phthalocyanine), 레지오레귤러 폴리(3-알킬티오펜)(regioregular poly(3-alkylthiophene)s) 등을 들 수 있다.
플렉시블 디스플레이의 개발에 있어서 중요한 분야 중 하나가 바로 상기 유기 반도체 재료를 이용한 패터닝 공정이라고 할 수 있다. 유기 반도체는 반도체 특성을 나타내는 공액성 유기 고분자인 폴리아세틸렌이 개발된 후, 유기물의 특성 즉 합성 방법의 다양함, 섬유나 필름 형태로의 성형이 용이함, 유연성, 전도성, 저렴한 생산비 때문에 새로운 전기 전자 재료로서 기능성 전자 소자 및 광소자 등 광범위한 분야에서 활발한 연구가 이루어지고 있다.
이러한 전도성 고분자를 이용한 소자 중에서 유기물을 액티브층으로 사용하는 유기 박막 트랜지스터(Organic TFT; OTFT)에 관한 연구는 1980년 이후부터 시작되었으며, 근래에는 전 세계에서 많은 연구가 진행 중에 있다.
유기 박막 트랜지스터는 비정질실리콘 또는 폴리실리콘으로 액티브층을 형성하는 실리콘 박막 트랜지스터와 구조적으로 거의 같은 형태로서, 반도체 영역에 실리콘 대신 유기물을 사용한다는 차이점이 있다. 하지만, 유기 박막 트랜지스터는 제작 공정 면에서 실리콘 박막 트랜지스터에 비하여 간단하고 비용이 저렴하다는 장점을 가지고 있다. 이와 같이 무기 물질을 저렴한 유기 화합물로 대체하는 것이 현재 큰 관심이 되고 있다. π-컨쥬게이트된 다수의 유기 물질이 박막 트랜지스터 내의 액티브층으로 사용되어 왔으나 이들 물질은 불량한 전기적 성능을 갖고 있고, 대량 생산 공정으로 제조하기가 곤란하거나 대기중의 산소 및 물의 공격에 대한 불충분한 내성으로 인하여 장치의 수명이 단축되는 등의 문제점을 가지고 있는 것으로 알려져 있다.
도 1은 종래의 상부 콘택(Top contact)형 유기 박막 트랜지스터의 단면도로서, 이를 참조하면, 유리 또는 가요성 플라스틱 재료로 이루어진 기판(10) 상에 게이트 전극(12) 및 게이트 절연막(14)이 순차적으로 적층되고, 상기 게이트 절연막(14) 위의 채널 영역에 유기 반도체로 이루어진 액티브 패턴(15)이 진공 증착(evaporation) 또는 잉크젯 프린팅 방법으로 형성된다.
상기 액티브 패턴(15) 및 게이트 절연막(14) 상에는 소오스/드레인 전극(16a, 16b)이 형성된다. 상기 소오스/드레인 전극(16a, 16b)은 유기 액티브 패턴(15) 위에 형성되기 때문에, 상기 유기 액티브 패턴(15)에 대한 영향을 최소화하기 위하여 섀도우 마스크(shadow mask)를 이용하여 패터닝된다.
도 2는 종래의 하부 콘택(Bottom contact)형 유기 박막 트랜지스터의 단면도로서, 이를 참조하면, 유리 또는 가요성 플라스틱 재료로 이루어진 기판(50) 상에 게이트 전극(52) 및 게이트 절연막(54)이 순차적으로 적층되고, 상기 게이트 절연막(54) 상에 소오스/드레인 전극(56a, 56b)이 형성된다. 상기 소오스/드레인 전극(56a, 56b) 및 게이트 절연막(54) 상에는 유기 반도체로 이루어진 액티브 패턴(58)이 진공 증착(evaporation) 또는 잉크젯 프린팅 방법으로 형성된다.
상술한 종래의 상부 콘택형 유기 박막 트랜지스터에 의하면, 섀도우 마스크를 이용하여 소오스/드레인 전극을 패터닝하기 때문에 소오스 전극과 드레인 전극 사이에 정의되는 유기 박막 트랜지스터의 채널이 약 수십 ㎛의 길이로 형성된다. 따라서, 채널 길이를 감소시키기가 매우 어렵다.
이에 반하여, 종래의 하부 콘택형 유기 박막 트랜지스터에 의하면, 소오스/드레인 전극을 형성한 후 유기 액티브 패턴을 형성하기 때문에 통상의 사진식각 공정을 이용하여 소오스/드레인 전극을 패터닝할 수 있다. 따라서, 소오스 전극과 드레인 전극 사이의 채널 길이가 수 ㎛ 정도로 상부 콘택형에 비해 채널 길이를 줄일 수 있다는 장점이 있다.
그러나, 종래의 하부 콘택형 유기 박막 트랜지스터 역시 채널 길이를 수 ㎛ 이하로 더욱 줄이거나 정교하게 조절하는 데에는 한계가 있다.
본 발명의 목적은 채널 길이를 용이하게 조절할 수 있는 유기 박막 트랜지스터를 제공하는데 있다.
상기 목적을 달성하기 위하여 본 발명은 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 및 기판 상에 형성된 제1 절연층; 상기 제1 절연층 상에 형성된 제1 전극; 상기 제1 전극의 일부분과 오버랩되면서 상기 제1 절연층 상에 형성된 제2 절연층; 상기 제2 절연층 상에 형성된 제2 전극; 및 상기 제1 전극, 제2 전극 및 제2 절연층 상의 상기 게이트 전극에 대응되는 영역에 형성된 유기 액티브 패턴을 구비하고, 상기 제1 전극과 제2 전극 사이의 채널 길이가 상기 제2 절연층의 두께로 정의되는 것을 특징으로 하는 유기 박막 트랜지스터를 제공한다.
상기 제1 전극은 소오스 전극이고, 상기 제2 전극은 드레인 전극이다.
상기 제1 전극과 제2 전극은 서로 반대 방향으로 신장되도록 형성된다.
상기 제1 절연층 및 제2 절연층은 동일한 물질로 형성하거나, 서로 다른 물질로 형성할 수 있다.
또한, 본 발명의 상기한 목적은, 기판; 상기 기판 상에 형성된 게이트 전극; 상기 게이트 전극 및 기판 상에 형성된 제1 절연층; 상기 제1 절연층 상에 형성된 제1 전극; 상기 제1 전극 상에 형성된 제2 절연층; 상기 제2 절연층 상에 형성된 제2 전극; 및 상기 제1 절연층, 제1 전극, 제2 절연층 및 제2 전극 상의 상기 게이트 전극에 대응되는 영역에 형성된 유기 액티브 패턴을 구비하고, 상기 제1 전극과 제2 전극 사이의 채널 길이가 상기 제2 절연층의 두께로 정의되는 것을 특징으로 하는 유기 박막 트랜지스터에 의해 달성될 수도 있다.
상기 제1 전극과 제2 전극은 동일한 방향으로 신장되도록 형성된다.
본 발명에 의하면, 소오스 전극과 드레인 전극 사이의 채널 길이를 제2 절연층의 두께로 정의한다. 따라서, 제2 절연층의 두께를 조절하여 채널 길이를 용이하게 조절할 수 있으므로, 채널 길이를 더욱 작게 만들 수 있다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다.
실시예 1
도 3은 본 발명의 제1 실시예에 의한 유기 박막 트랜지스터의 단면도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 의한 유기 박막 트랜지스터는 기판(100) 상에 형성된 게이트 전극(102) 및 상기 게이트 전극(102) 및 기판(100) 상에 형성된 제1 절연층(104)을 포함한다.
상기 제1 절연층(104) 상에는 제1 전극, 예컨대 소오스 전극(106)이 형성되고, 상기 소오스 전극(106) 및 제1 절연층(104) 상에 제2 절연층(108)이 형성된다.
상기 제2 절연층(108) 상에는 제2 전극, 예컨대 드레인 전극(110)이 형성된다. 본 실시예에서, 상기 소오스 전극(106)과 드레인 전극(110)이 서로 반대 방향으로 신장되도록 형성된다.
상기 소오스/드레인 전극(106, 110) 및 제2 절연층(108) 상의 상기 게이트 전극(102)에 대응되는 채널 영역에는 유기 반도체로 이루어진 액티브 패턴(112)이 형성된다.
본 발명에 의한 유기 박막 트랜지스터의 채널 길이는 소오스 전극(106)과 드레인 전극(110) 사이에 형성된 제2 절연층(108)의 높이, 즉 두께로 정의된다. 따라서, 제2 절연층(108)의 두께를 조절하여 유기 박막 트랜지스터의 채널 길이를 용이하게 조절할 수 있다.
상기 기판(100)은 유리 또는 폴리에테르술폰(PES), 폴리에틸렌테레프탈레이트(PET) 등의 가요성 플라스틱 재료로 이루어진다.
상기 게이트 전극(102)은 얻어지는 트랜지스터의 기능에 악영향을 미치지 않는 한 어느 재료이어도 되며, 예를 들어 금속 물질, 인듐 주석 산화물(ITO), 산화 주석(SnO2) 등의 무기 화합물계 재료 또는 도핑된 폴리아닐린, 폴리피롤, 폴리티오펜 등의 도전성 고분자 재료를 사용할 수 있다.
상기 제1 절연층(104)은 게이트 절연막으로 제공되며, 폴리아크릴로니트릴, 폴리불화비닐리덴, 시아노에틸화 플루란 등의 고유전율 유기물로 이루어진다.
상기 소오스/드레인 전극(106, 110)은 얻어지는 트랜지스터의 기능에 악영향을 미치지 않는 한 어느 재료이어도 되며, 예를 들어 금속 물질, 인듐 주석 산화물(ITO), 산화 주석(SnO2) 등의 무기 화합물계 재료 또는 도핑된 폴리아닐린, 폴리피롤, 폴리티오펜 등의 도전성 고분자 재료를 사용할 수 있다.
상기 제2 절연층(108)은 상기 제1 절연층(104)과 동일한 물질로 형성하여도 되고, 상기 제1 절연층(104)과는 서로 다른 물질로 형성하여도 된다.
상기 유기 액티브 패턴(112)은 펜타센, 테트라센, 프탈로시아닌, 레지오레귤라 폴리(3-알킬티오펜), 단부 치환된 티오펜 올리고머 등과 같은 저분자량의 유기 반도체 물질이나 고분자량의 유기 반도체 물질을 모두 사용할 수 있다.
이하, 상술한 구조를 갖는 본 실시예에 의한 유기 박막 트랜지스터의 제조 방법에 대해 살펴보고자 한다.
먼저, 유리 또는 폴리에테르술폰(PES), 폴리에틸렌테레프탈레이트(PET) 등의 가요성 플라스틱 재료로 이루어진 기판(100) 위에 적절한 제1 도전막을 증착 또는 스퍼터링한 후, 사진식각 공정으로 상기 제1 도전막을 패터닝하여 게이트 전극(102)을 형성한다.
상기 게이트 전극(102)으로 사용되는 제1 도전막은 금속 물질, 인듐 주석 산화물(ITO), 산화 주석(SnO2) 등의 무기 화합물계 재료 또는 도핑된 폴리아닐린, 폴리피롤, 폴리티오펜 등의 도전성 고분자 재료를 사용할 수 있다.
상기 게이트 전극(102) 및 기판(100) 상에 폴리아크릴로니트릴, 폴리불화비닐리덴, 시아노에틸화 플루란 등의 고유전율 유기물을 도포한 후, 상기 고유전율의 유기물을 경화시켜 제1 절연층(104)을 형성한다. 상기 제1 절연층(104)은 게이트 절연막으로 제공된다.
이어서, 상기 제1 절연층(104) 상에 제2 도전막을 증착 또는 스퍼터링한 후, 사진식각 공정으로 상기 제2 도전막을 패터닝하여 유기 박막 트랜지스터의 제1 전극, 예컨대 소오스 전극(106)을 형성한다.
상기 소오스 전극(106) 및 제1 절연층(104) 상에 제2 절연층(108)을 형성한다. 상기 제2 절연층(108)은 상기 제1 절연층(104)과 동일한 물질로 형성하여도 되고, 상기 제1 절연층(104)과는 서로 다른 물질로 형성하여도 된다.
상기 제2 절연층(108) 및 소오스 전극(106) 상에 제3 도전막을 증착 또는 스퍼터링한 후, 상기 제3 도전막을 패터닝하여 드레인 전극(110)을 형성한다.
바람직하게는, 상기 드레인 전극(110)은 상기 제2 절연층(108)과 동일한 패턴으로 패터닝한다. 또한, 상기 소오스 전극(106)과 드레인 전극(110)은 서로 반대 방향으로 신장되도록 패터닝된다.
상기 소오스/드레인 전극(106, 110)으로 사용되는 제2 및 제3 도전막은 금속 물질, 인듐 주석 산화물(ITO), 산화 주석(SnO2) 등의 무기 화합물계 재료 또는 도핑된 폴리아닐린, 폴리피롤, 폴리티오펜 등의 도전성 고분자 재료를 사용할 수 있다.
이와 같이 드레인 전극(110)을 형성한 후, 상기 소오스 전극(106), 드레인 전극(110) 및 제2 절연층(108) 상의 상기 게이트 전극(102)에 대응되는 채널 영역에 유기 액티브 패턴(112)을 진공 증착, 잉크젯 프린팅 또는 인쇄(stamping) 방법으로 형성한다.
상기 유기 액티브 패턴(112)은 펜타센, 테트라센, 프탈로시아닌, 레지오레귤라 폴리(3-알킬티오펜), 단부 치환된 티오펜 올리고머 등과 같은 저분자량의 유기 반도체 물질이나 고분자량의 유기 반도체 물질을 모두 사용할 수 있다.
이상과 같은 일련의 제조 공정을 거쳐 제조된 유기 박막 트랜지스터에서 소오스 전극(106)과 드레인 전극(110) 간에 흐르는 전류량은 게이트 전압에 의해서 조절할 수 있다. 또한, 여기에서 설명하기 위해 사용된 기판(100)은 가요성 플라스틱 기판이지만, 실리콘 기판 및 그 밖의 가요성이 없는 기판에서도 동일한 효과를 얻을 수 있다. 따라서, 플라스틱 기판 상에 제작된 전계 효과 트랜지스터뿐만 아니라, 고이동화와 간편한 공정으로 저비용화가 요구되는 다른 전자 소자에도 본 발명의 유기 박막 트랜지스터 형성 방법은 응용이 가능하다.
상술한 방법에 의해 제조된 유기 박막 트랜지스터의 경우, 기판이 가요성을 갖는다면 박막 트랜지스터도 가요성이 있으므로 소자 전체가 가요성을 갖게 된다. 따라서, 본 발명의 방법을 적용하면 플랙시블 디스플레이 소자를 용이하게 제조할 수 있는 것이다.
실시예 2
도 4는 본 발명의 제2 실시예에 의한 유기 박막 트랜지스터의 단면도이다. 도면에서, 동일한 참조 부호는 동일한 부재를 나타낸다.
도 4를 참조하면, 본 발명의 제2 실시예에 의한 유기 박막 트랜지스터는 소오스 전극(106)과 드레인 전극(110)이 동일한 방향으로 신장되도록 형성된 것을 제외하고는 상술한 실시예 1과 동일하다.
구체적으로, 유리 또는 가요성 플라스틱 재료로 이루어진 기판(100) 상에 게이트 전극(102)이 형성된다. 상기 게이트 전극(102) 및 기판(100) 상에는 게이트 절연막으로 제공되는 제1 절연층(104)이 형성된다.
상기 제1 절연층(104) 상에는 제1 전극, 예컨대 소오스 전극(106)이 형성되고, 상기 소오스 전극(106) 상에 제2 절연층(108)이 형성된다.
상기 제2 절연층(108) 상에는 제2 전극, 예컨대 드레인 전극(110)이 형성된다. 상기 제1 절연층(104), 소오스 전극(106), 제2 절연층(108) 및 드레인 전극(110) 상의 상기 게이트 전극(102)에 대응되는 채널 영역에는 유기 반도체로 이루어진 유기 액티브 패턴(112)이 형성된다.
따라서, 본 발명에 의한 유기 박막 트랜지스터의 채널 길이는 소오스 전극(106)과 드레인 전극(110) 사이에 삽입된 제2 절연층(108)의 높이, 즉 두께로 정의된다.
상술한 바와 같이 본 발명의 유기 박막 트랜지스터에 의하면, 소오스 전극과 드레인 전극 사이의 채널 길이를 제2 절연층의 두께로 정의한다.
따라서, 제2 절연층의 두께를 낮추어 채널 길이를 더욱 작게 만들 수 있으며, 상기 제2 절연층의 두께에 따라 채널 길이를 용이하게 조절할 수 있다.
이상, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술분야의 숙련된 당업자라면 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 종래의 상부 콘택형 유기 박막 트랜지스터의 단면도이다.
도 2는 종래의 하부 콘택형 유기 박막 트랜지스터의 단면도이다.
도 3은 본 발명의 제1 실시예에 의한 유기 박막 트랜지스터의 단면도이다.
도 4는 본 발명의 제2 실시예에 의한 유기 박막 트랜지스터의 단면도이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102 : 게이트 전극
104 : 제1 절연층 106 : 소오스 전극
108 : 제2 절연층 110 : 드레인 전극
112 : 유기 액티브 패턴

Claims (10)

  1. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 및 기판 상에 형성된 제1 절연층;
    상기 제1 절연층 상에 형성된 제1 전극;
    상기 제1 전극의 일부분과 오버랩되면서 상기 제1 절연층 상에 형성된 제2 절연층;
    상기 제2 절연층 상에 형성된 제2 전극; 및
    상기 제1 전극, 제2 전극 및 제2 절연층 상의 상기 게이트 전극에 대응되는 영역에 형성된 유기 액티브 패턴을 구비하고,
    상기 제1 전극과 제2 전극 사이의 채널 길이가 상기 제2 절연층의 두께로 정의되는 것을 특징으로 하는 유기 박막 트랜지스터.
  2. 제1항에 있어서, 상기 제1 전극은 소오스 전극이고, 상기 제2 전극은 드레인 전극인 것을 특징으로 하는 유기 박막 트랜지스터.
  3. 제1항에 있어서, 상기 제1 전극과 상기 제2 전극은 서로 반대 방향으로 신장되도록 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  4. 제1항에 있어서, 상기 제1 절연층 및 제2 절연층은 동일한 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
  5. 제1항에 있어서, 상기 제1 절연층과 제2 절연층은 서로 다른 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
  6. 기판;
    상기 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 및 기판 상에 형성된 제1 절연층;
    상기 제1 절연층 상에 형성된 제1 전극;
    상기 제1 전극 상에 형성된 제2 절연층;
    상기 제2 절연층 상에 형성된 제2 전극; 및
    상기 제1 절연층, 제1 전극, 제2 절연층 및 제2 전극 상의 상기 게이트 전극에 대응되는 영역에 형성된 유기 액티브 패턴을 구비하고,
    상기 제1 전극과 제2 전극 사이의 채널 길이가 상기 제2 절연층의 두께로 정의되는 것을 특징으로 하는 유기 박막 트랜지스터.
  7. 제6항에 있어서, 상기 제1 전극은 소오스 전극이고, 상기 제2 전극은 드레인 전극인 것을 특징으로 하는 유기 박막 트랜지스터.
  8. 제6항에 있어서, 상기 제1 전극과 상기 제2 전극은 동일한 방향으로 신장되도록 형성된 것을 특징으로 하는 유기 박막 트랜지스터.
  9. 제6항에 있어서, 상기 제1 절연층 및 제2 절연층은 동일한 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
  10. 제6항에 있어서, 상기 제1 절연층과 제2 절연층은 서로 다른 물질로 이루어진 것을 특징으로 하는 유기 박막 트랜지스터.
KR1020040005044A 2004-01-27 2004-01-27 유기 박막 트랜지스터 KR20050077514A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040005044A KR20050077514A (ko) 2004-01-27 2004-01-27 유기 박막 트랜지스터

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040005044A KR20050077514A (ko) 2004-01-27 2004-01-27 유기 박막 트랜지스터

Publications (1)

Publication Number Publication Date
KR20050077514A true KR20050077514A (ko) 2005-08-03

Family

ID=37264965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040005044A KR20050077514A (ko) 2004-01-27 2004-01-27 유기 박막 트랜지스터

Country Status (1)

Country Link
KR (1) KR20050077514A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691106B1 (ko) * 2005-12-29 2007-03-12 동부일렉트로닉스 주식회사 유기박막트랜지스터의 제조방법
KR101048676B1 (ko) * 2009-08-25 2011-07-12 홍익대학교 산학협력단 광 감응성 유기 박막 트랜지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691106B1 (ko) * 2005-12-29 2007-03-12 동부일렉트로닉스 주식회사 유기박막트랜지스터의 제조방법
KR101048676B1 (ko) * 2009-08-25 2011-07-12 홍익대학교 산학협력단 광 감응성 유기 박막 트랜지스터

Similar Documents

Publication Publication Date Title
US8283200B2 (en) Manufacturing method of thin film transistor and thin film transistor, and display
US8253910B2 (en) Display employing organic material
US7382040B2 (en) Organic field effect transistor and display using same
JP5575105B2 (ja) 有機薄膜トランジスタ
KR100600687B1 (ko) 트랜지스터 및 그 트랜지스터를 포함하는 디스플레이 장치
US20080169462A1 (en) Thin film transistor, electro-optical device, and electronic apparatus
US20070058101A1 (en) Liquid crystal display device
KR100508545B1 (ko) 수직 구조의 반도체 박막 트랜지스터
CN1870235A (zh) 有机tft,其制造方法以及平板显示器件
US7368336B2 (en) Organic insulator, organic thin film transistor array panel including organic insulator, and manufacturing method therefor
JP2005175386A (ja) 有機半導体素子
EP1648040B1 (en) Thin-layer chemical transistors and their manufacture
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US20110101326A1 (en) Organic field effect transistor
US20170221968A1 (en) Thin-film transistor array and method of manufacturing the same
JP2008066510A (ja) 薄膜トランジスタとその製造方法及び表示装置
US7897216B2 (en) Method for manufacturing organic device and electronic apparatus
US20070278492A1 (en) Thin film transistor array panel and method of manufacturing the same
KR20050077514A (ko) 유기 박막 트랜지스터
KR20050077525A (ko) 유기 반도체 패턴의 형성 방법과 이를 이용한 유기 박막트랜지스터의 제조 방법
JP2012169419A (ja) 有機薄膜トランジスタ
JP2006165234A (ja) 電界効果型トランジスタ
KR101144474B1 (ko) 유기 박막트랜지스터 및 그 제조방법
KR100730223B1 (ko) 유기 박막 트랜지스터의 제조방법
KR101435474B1 (ko) 유기 박막트랜지스터 액정표시장치용 어레이 기판 및 그제조방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid