JP2008066510A - 薄膜トランジスタとその製造方法及び表示装置 - Google Patents

Abstract

【課題】キャリア移動の際の鏡像力を低減し、さらにトンネリングを容易にすることで、動作周波数が大きく、低消費電力である有機ＴＦＴを提供すること。
【解決手段】絶縁基板２上に、ゲート電極３と、ゲート絶縁膜４と、ソース電極５・ドレイン電極６と、半導体層７と、を順次積層した薄膜トランジスタにおいて、前記ソース電極５と前記半導体層７との界面、または前記ドレイン電極６と前記半導体層７との界面に、選択的に有機化合物層８を設けることを特徴とする。
【選択図】図１

Description

本発明は、有機半導体分子の集合体で構成された半導体膜を用いる薄膜トランジスタ及びその製造方法に係り、特に選択的に配置された自己組織単分子膜を用いて、半導体と電極界面に生じる接触抵抗を低減することを特徴とする薄膜トランジスタ、トランジスタアレイ、該トランジスタアレイを用いた表示装置、及び上記薄膜トランジスタの製造方法に関する。

情報化の進展に伴い、紙に代わる薄くて軽い電子ペーパーや、商品１つ１つを瞬時に識別可能なＩＤタグ等の開発が注目されている。現行では、これらのデバイスにアモルファスシリコン（ａ−Ｓｉ）や多結晶シリコン（ｐ−Ｓｉ）を半導体に用いた薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下、ＴＦＴ）をスイッチング素子として使用している。しかし、これらのシリコン系半導体を用いたＴＦＴを作製するには、高価なプラズマ化学気相成長（ＣＶＤ）装置やスパッタリング装置等が必要なために製造コストがかかるうえに、真空プロセス、フォトリソグラフィー、加工等のプロセスをいくつも経るため、スループットが低いという問題がある。

さらに、既存のシリコン薄膜トランジスタでは、外部の衝撃によって容易に砕け、また、３００℃以上の高温工程によって生産されるため、プラスチック基板を使用できないという問題点がある。

このため、プリント形成ができ、安価に製品を提供することが可能な、有機材料を半導体層に用いた有機薄膜トランジスタが注目されている。

有機薄膜トランジスタを用いたアクティブマトリックス・ディスプレイは、プラスチック基板上に作成できるため、高画質、軽量、フレキシブル（可撓性）、省スペースといった点で、最近大きな注目を集めている。

有機半導体材料は、耐薬品性、耐熱性が無機半導体材料に比べて劣ることが知られているが、電極や絶縁膜は高温プロセス及びウエットエッチング、または、塗布プロセスによって形成される。このため、有機半導体と電極用の金属や絶縁膜等の別の有機材料が混在する有機ＴＦＴでは、各層を形成するプロセス時に、有機半導体膜が劣化する懸念がある。こうした点から、絶縁基板上にゲート電極、ゲート絶縁膜、ソース・ドレイン電極を形成した後、有機半導体層を形成するボトムコンタクト構造が有機ＴＦＴに適している。

一般的なボトムコンタクト型有機薄膜トランジスタは、基板上にゲート電極を設け、該ゲート電極上にゲート絶縁膜を形成し、該ゲート絶縁膜上にソース電極とドレイン電極を互いに離して設け、さらに前記ソース電極と、前記ドレイン電極と、前記ゲート絶縁膜の上に有機半導体を積層して構成されてなり、ソース電極とドレイン電極との間の横方向にチャネルが形成される。ゲート電極への印加電圧により、絶縁膜と有機半導体膜の界面に蓄積されるキャリア量を過剰状態から不足状態へ変調することで、ドレイン電極とソース電極の間を流れる電流量を変化させてスイッチング動作を行う。有機半導体膜は低分子または高分子からなる有機半導体分子の集合体からなり、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリチオフェン系でポリ（３−ヘキシルチオフェン）、ポリフルオレン系ではフルオレンビチオフェン（Ｆ８Ｔ２）の共重合体、またポリフェニレンビニレン（ＰＰＶ）などが知られている。

有機ＴＦＴのソース電極とドレイン電極との間に電圧（ソース−ドレイン間電圧）を印加すると共に、ゲート電極に印加する電圧（ゲート電圧：Ｖｇ）を変化させると、ゲート電圧に依存して有機半導体層とゲート絶縁膜との界面における電荷量が変化し、ソース電極とドレイン電極との間における有機半導体層の部分（チャネル）を流れる電流（ソース−ドレイン電流）を変化させることができる。このようにして有機ＴＦＴでは、ゲート電圧を制御することによりドレイン電極から得られるドレイン電流Ｉｄを制御することができる。

ここで、有機ＴＦＴのゲインｇｍ、即ちゲート電圧の変化に対するドレイン電流の変化（ｄＩｄ／ｄＶｇ）は、ソース−ドレイン電流が流れるチャネルが長方形であるとすると、式（１）のように表される。

ｇｍ＝Ｗ／Ｌ・ε０・ε／ｄ・μ・（Ｖｇ−ＶＴ） ・・・（１）

ここで、Ｗはチャネル幅、Ｌはチャネル長（ソース−ドレイン距離）、ε０は真空誘電率、εはゲート絶縁膜の比誘電率、ｄはゲート絶縁膜の厚さ、μはキャリア移動度、ＶＴは閾値電圧である。

式（１）によれば、チャネル幅Ｗとチャネル長Ｌとの比Ｗ／Ｌが大きいほど有機ＴＦＴのゲインも大きくなるため、キャリア移動度の大きい有機半導体層を形成することが望ましい。

しかし有機ＴＦＴの場合、ソース電極及びドレイン電極と有機半導体膜との接触抵抗が大きいという問題点がある。前記ソース電極及びドレイン電極は、通常、電荷のフローを円滑にするために仕事関数が低い金属が備えられているが、このような金属は半導体層と接触するときに接触抵抗が発生するため、素子の特性を低下させ、また消費電力の増加をもたらす。

そこで、前述した半導体と電極界面で生じる接触抵抗を低減させるために、特許文献１ではソース電極の端部のうち、基板と平行であり、かつ有機半導体層に接しつつドレイン電極に対向する部分の長さの和が、ドレイン電極の端部のうち、基板と平行であり、かつ有機半導体層に接しつつソース電極に対向する部分の長さの和より大きくする構成が開示されている。しかしながら、上記構成ではみかけ上のキャリア注入効率は向上するが、電極／半導体間の出に障壁は改善されておらず、キャリア注入がチャンネル全域では行われず、その結果トランジスタとしての周波数特性が下がり、また消費電力も増大する不具合がある。

また特許文献２では、有機ＴＦＴのソース・ドレイン電極と半導体層との間に、前記半導体層とは異なる有機化合物層１Å以上１０Å以下の厚さで介在させることで接触抵抗を低減する構成が開示されている。しかしながら、上記構成ではソース電極と半導体の界面及びドレイン電極と半導体界面の両方に有機化合物を介在させているため、鏡像力の低減とトンネリング効果がトレードオフとなり、その結果トランジスタとしての周波数特性が下がり、また消費電力も増大する不具合がある。

さらに特許文献３では、ソースおよびドレイン電極と有機半導体層との間に介された有機アクセプタ膜を備えることで接触抵抗を低減する構成が開示されている。しかしながら、上記構成ではソース電極と半導体の界面及びドレイン電極と半導体界面の両方に有機アクセプタ膜を介在させているため、キャリアの注入及び抽出を両立することができない。

特開２００５−３５４０５３号公報 特開２００５−９３５４２号公報 特開２００５−３１７９２３号公報

本発明は上記課題を鑑みてなされたものであり、キャリア移動の際の鏡像力を低減し、さらにトンネリングを容易にすることで、動作周波数が大きく、低消費電力である有機ＴＦＴを提供することを目的とする。

即ち本発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層した薄膜トランジスタにおいて、前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に有機化合物層を設けることを特徴とする薄膜トランジスタである。

また本発明は、前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に設けられる有機化合物層が、自己組織化単分子膜（ＳＡＭ：Ｓｅｌｆ Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏｌａｙｅｒ）からなることを特徴とする薄膜トランジスタである。

さらに本発明は、前記自己組織化単分子膜がチオール基を有することを特徴とする薄膜トランジスタである。

さらにまた本発明は、前記自己組織化単分子膜がアルカンチオールであることを特徴とする薄膜トランジスタである。

また本発明は、前記半導体層が有機半導体で形成されることを特徴とする薄膜トランジスタである。

さらに本発明は、前記ソース・ドレイン電極が金属材料で形成されることを特徴とする薄膜トランジスタである。

さらにまた本発明は、前記有機化合物層が接するソース電極またはドレイン電極は、チャネル側にテーパ部を有することを特徴とする薄膜トランジスタ。である

そして本発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を有し、前記ソース電極と、前記半導体層と、前記ドレイン電極が前記基板と垂直方向に積層した薄膜トランジスタにおいて、前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に有機化合物層を設けることを特徴とする薄膜トランジスタである。

そしてまた本発明は、絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層し、前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に有機化合物層を設けた薄膜トランジスタの製造方法であって、前記有機化合物層が、マイクロコンタクトプリント法により形成されることを特徴とする薄膜トランジスタの製造方法である。

そして本発明は、絶縁膜と、複数のゲート配線と、該ゲート配線に対してマトリクス状に交差した複数の信号配線と、保護膜と、画素電極とを有し、前記複数のゲート配線と信号配線との交差部に上記薄膜トランジスタが配置され、前記ゲート配線とゲート電極、前記信号配線とソース電極、及び前記画素電極とドレイン電極が接続されることを特徴とするアクティブマトリクス型薄膜トランジスタアレイである。

また本発明は、上記アクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することを特徴とするアクティブマトリクス駆動表示装置である。

本発明によれば、半導体層へ注入されたキャリアが有機化合物層と接する電極からの鏡像力の影響を受けにくくなるため、スムーズに有機化合物層と接する電極に流れ込み、オンの時の電流が増加する。さらに、有機化合物層と接さない電極と半導体層との界面において、キャリアが有機化合物層と接さない電極から半導体層をトンネリングする際に余分なエネルギーを必要とせず、その結果、素子特性が向上し、消費電力が低下する。つまり、有機化合物層を電極／半導体界面に対して選択的にパターニングすることが極めて重要であり、動作周波数が大きく、かつ低消費電力な薄膜トランジスタが提供される。
さらに、有機化合物層を自己組織化単分子膜とすることで電極と半導体界面とのコンタクト抵抗を低減し、薄膜トランジスタの性能を向上させる効果があり、動作周波数が大きく、かつ低消費電力な薄膜トランジスタが提供される。
また本発明によれば、チャネル長を短くすることで動作周波数が大きい薄膜トランジスタが提供される。

さらに本発明によれば、有機化合物層の形成が簡便かつ均質になり、動作周波数が大きく、かつ低消費電力である薄膜トランジスタを、生産性良く、低コストで得られる。

そして本発明によれば、上記トランジスタを用いることで、画素のバラツキの小さいアクティブマトリクス型薄膜トランジスタアレイ、及び該トランジスタアレイを用いたアクティブマトリクス駆動表示装置が提供される。

本発明の薄膜トランジスタ、トランジスタアレイ、該トランジスタアレイを用いた表示装置に関して図を用いて以下に説明する。なお、以下に述べる実施の形態は、本発明の好適な実施の形態であるから、技術的に好ましい種種の限定が付されているが、本発明の範囲は以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。

［実施例１］
図１は実施例１のＴＦＴ１の断面概略図である。ＴＦＴ１は、絶縁基板２、ゲート電極３、ゲート絶縁膜４、ソース電極５、ドレイン電極６、半導体層７、ドレイン電極６と半導体層７との界面にのみ、選択的に設けられた有機化合物層８からなる。有機化合物層８は図面で分かりやすくするため、実際よりも厚く示している。

以下に実施例１のＴＦＴ１の詳細な形状寸法を記載する。
ゲート電極幅：５μｍ、ゲート電極厚さ：１００ｎｍ、ゲート絶縁膜厚さ：２００ｎｍ、ソース電極厚さ：１００ｎｍ、ドレイン電極厚さ：１００ｎｍ、チャネル長：５μｍ、有機化合物厚さ：１．５ｎｍ

次に、ＴＦＴ１製造の構成及び動作を示す。
絶縁基板２として厚さ５０μｍのポリカーボネートフィルムを用い、その上に厚さ１００ｎｍのクロムをスパッタ成膜後、フォトリソグラフィー法で幅５μｍのゲート電極３を形成した。次に、厚さ２００ｎｍのポリイミドをスピンコートで成膜し、１５０℃で焼成してゲート絶縁膜４を形成した。さらに、銀ナノペーストをインクジェット装置で描画し、１５０℃で焼成して厚さ１００ｎｍ、テーパ部のついたソース電極５、ドレイン電極６を形成した。

その次に、マイクロコンタクトプリント法（以下、μＣＰ法）により、有機化合物層８を形成した。図２に工程概略図を示す。スタンプ９はレジストパターンをＰＤＭＳで反転コピーする方法で製造した。さらに、ヘキサデカンチオールをインクとして、ドレイン電極６と半導体層７との界面となる箇所に、選択的に自己組織化単分子膜を形成した。最後に、ポリチオフェンをチャネル部分にインクジェット装置で描画して半導体層７を形成して、ＴＦＴ１を製造した。

本実施例の薄膜トランジスタ１は、ドレイン電極６と半導体層７との界面にのみ、選択的に有機化合物層８を形成している。ドレイン電極６と半導体層７との界面にのみ、選択的に有機化合物層８を形成したことで、キャリア注入の電位障壁となる界面をショットキーからオーミック接触に変更でき、動作周波数が大きく、かつ低消費電力な薄膜トランジスタを製造することができる。

絶縁基板２にはポリカーボネートフィルムを用いたが、絶縁性でありプロセス温度に対する耐熱を有する材料であれば広い範囲から選択することが可能である。具体的には、ガラス、石英、アルミナ焼結体等の無機材料や、ポリイミド膜、ポリエステル膜、ポリエチレン膜、ポリフェニルレンスルフィド膜、ポリパラキシレン膜等の絶縁プラスチック、及びこれら無機材料と絶縁プラスチックとを組み合わせたハイブリッド基板等が使用可能である。

ゲート電極３にはクロムを用いたが、タンタル、アルミニウム、金、銀、銅、白金、パラジウム、クロム、モリブデン、ニッケル等や、これらの金属を用いた合金、ポリアニリン、ポリピロール、ポリ−３、４−エチレンジオキシチオフェン（ＰＥＤＯＴ）等の導電性高分子が使用可能である。また本実施例では、ゲート電極３はスパッタ成膜後、フォトリソグラフィーにより形状を形成したが、インクジェットや印刷法等を用いることも可能である。

ゲート絶縁膜４にはポリイミドを用いたが、例えばゲート電極２にタンタルやアルミニウムを用いた場合には、ゲート電極２を陽極酸化して得られる酸化タンタル、酸化アルミニウムを用いても良いし、ＣＶＤによってＳｉＮ、ＳｉＯ₂等を形成しても良い。また、ポリビニルフェノール（ＰＶＰ）、ポリビニルアルコール（ＰＶＡ）、酸化ケイ素等を塗布し、１００℃〜２００℃で焼成しても構わない。

ソース電極５、ドレイン電極６には銀ナノペーストを用いたが、ゲート電極と同様、金、銀、銅、白金、パラジウム、クロム、モリブデン等であっても構わない。但し、有機半導体とのショットキー障壁を減らすため、仕事関数が４．５ｅＶ程度の材料、例えば、上述した材料の他に、ＩＴＯ、ＩＺＯやＰＥＤＯＴ等が望ましい。また、インクジェット装置で描画したが、ベタ膜形成後、フォトリソグラフィーを行う方法や、マスク蒸着、その他にもμＣＰ等の印刷法を用いても構わない。

半導体層７にはポリチオフェンを用いたが、低分子系としては、ペンタセン、チオフェンオリゴマーに代表されるアセン系材料、高分子系としては、ポリチオフェン系でポリ（３−ヘキシルチオフェン）(Ｐ３ＨＴ)、ポリフルオレン系ではフルオレン−ビチオフェン(Ｆ８Ｔ２)の共重合体、またポリフェニレンビニレン（ＰＰＶ）等を用いることもできる。

有機化合物層８にはヘキサデカンチオールを用いたが、アルキルチオール、スルフィド、ジスルフィド、有機シラン等を用いることもできる。その中でも電極に金などの貴金属類を用いる場合にはチオール系の自己組織化単分子膜が好ましく、好適な膜厚とすることを考慮するとテトラデカンチオール、ペンタデカンチオール、ヘキサデカンチオール、ヘプタチカンデオール、オクタデカンチオールが特に好ましい。

有機化合物層８の厚さは、均質な自己組織化単分子膜を形成し、かつ、鏡像力を低減するためには０．５〜２ｎｍ(５〜２０Å)が好ましい。

有機化合物層８の製造工程は、μＣＰ法により行うことで自己組織化単分子膜をパターニングすることが可能になり、生産性に優れ、かつ低コストの薄膜トランジスタを製造することができる。有機化合物層８の製造工程はμＣＰ法に限定されるものではなく、有機化合物を所望の精細なパターンにパターニングをすることが可能であれば良いが、例えば、ＬＢ（Ｌａｎｇｍｕｉｒ−Ｂｌｏｄｇｅｔｔ）膜等で使用されるディッピング等のプロセスを用いる場合には、所望の場所に選択的に自己組織化単分子膜を形成することができず、後述する比較例２と同様の原因で素子特性の低下、消費電力の増大などの問題が生じる。

実施例１では、ボトムゲート・ボトムコンタクトの薄膜トランジスタを採用しているが、本発明はトランジスタ構造によるものではなく、ソース電極と前記半導体層との界面もしくは前記ドレイン電極と前記半導体層との界面のどちらかにのみ、選択的に有機化合物層を設けることを特徴としており、ボトムゲート・トップコンタクト構造、トップゲート・ボトムコンタクト、トップゲート・トップコンタクト等あらゆるトランジスタ構造で適用可能である。また、横型のトランジスタだけでなく、縦型構造のトランジスタであっても適用可能である。

［比較例１］
図３（ａ）は比較例１のＴＦＴ１の断面概略図である。
比較例１では、ドレイン電極６と半導体層７との界面に有機化合物層８を設けず、それ以外は実施例１と同様の構成とした。

［比較例２］
図３（ｂ）は比較例２のＴＦＴ１の断面概略図である。
比較例２では、ソース電極５と半導体層７との界面およびドレイン電極６と半導体層７との界面の両方に有機化合物層８を設けた以外は実施例１と同様の構成とした。

比較例１、比較例２、実施例１のドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）依存性を比較する。
比較例１では、ドレイン電極６と半導体層７との界面に有機化合物層８を持たないため、半導体へ注入されるキャリアは、電極からの鏡像力の影響を受け、結果、接触抵抗が大きく、素子特性の低下、消費電力の増大などの問題が生じる。

比較例２では、ドレイン電極６と半導体層７との界面に有機化合物層８を有するため、半導体層７へ注入されたキャリアはドレイン電極６からの鏡像力の影響を受けにくくなり、スムーズにドレイン電極６に流れ込み、オンの時の電流が増加する。しかしながら、比較例２では、ソース電極５と半導体層７との界面にも有機化合物層８を有するため、キャリアがソース電極５から半導体層７をトンネリングする際に大きなエネルギーが必要になり、ドレイン電極６に到達する数が減少し、素子特性の低下、消費電力の増大などの問題が生じる。

これら比較例１及び２に対して実施例１では、ドレイン電極６と半導体層７との界面に有機化合物層８を有するため、半導体層７へ注入されたキャリアはドレイン電極６からの鏡像力の影響を受けにくくなる。そのため、キャリアはスムーズにドレイン電極に流れ込み、オンの時の電流が増加する。さらに、ソース電極５と半導体層７との界面に有機化合物層８を持たないため、キャリアがソース電極５から半導体層７をトンネリングする際に余分なエネルギーを必要とせず、結果、素子特性の向上、消費電力の低下が実現できている。つまり、実施例１のように、有機化合物層を電極／半導体界面に対して、選択的にパターニングすることが極めて重要であり、有機化合物層は、自己組織化単分子膜であることで電極／半導体界面のコンタクト抵抗を低減し、ＴＦＴの性能を向上させる効果があった。

［実施例２］
図４は実施例２の縦型薄膜トランジスタ２５の断面図である。
縦型薄膜トランジスタ２５は、絶縁基板２、ソース電極５、半導体下層２６、ゲート電極３、半導体上層２７、ドレイン電極６と半導体上層２７との界面にのみ選択的に設けられた有機化合物層８、ドレイン電極６からなっている。有機化合物層８は、図面では分かりやすくするため実際よりも厚く示している。

以下に実施例２のＴＦＴ１の詳細な形状寸法を記載する。
ソース電極厚さ：１００ｎｍ、ゲート電極厚さ：３０ｎｍ、チャネル長：２３０ｎｍ、半導体下層厚さ：１００ｎｍ、半導体上層厚さ：１００ｎｍ、ドレイン電極厚さ：１００ｎｍ、有機化合物層厚さ：１．５ｎｍ

次に、縦型薄膜トランジスタ２５製造の構成及び動作を示す。
絶縁基板２として、厚さ５０μｍのポリエチレンテレフタレートフィルムを用い、その上に厚さ１００ｎｍの金を真空蒸着し、ソース電極５を形成した。次に、ポリ（３−ヘキシルチオフェン）(Ｐ３ＨＴ)をインクジェット装置で描画し、半導体下層２６を形成した。次に、厚さ３０ｎｍの金を真空蒸着し、ゲート電極３を形成した。ここで、もう一度、ポリ（３−ヘキシルチオフェン）(Ｐ３ＨＴ)をインクジェット装置で描画し、半導体上層２７を形成した。

さらにμＣＰ法により、有機化合物層８を形成した。スタンプ９はレジストパターンをＰＤＭＳで反転コピーし、ヘキサデカンチオールをインクとして、ドレイン電極６と半導体上層２７との界面となる箇所に自己組織化単分子膜からなる有機化合物層８を形成した。最後に、もう一度、厚さ１００ｎｍの金を真空蒸着し、ドレイン電極６を形成して、縦型薄膜トランジスタ２５を製造した。

実施例２の縦型薄膜トランジスタ２５は、ドレイン電極６と半導体上層２７との界面にのみ、選択的に有機化合物層８を形成している。ドレイン電極６と半導体上層２７との界面にのみ、選択的に有機化合物層８を形成したことで、キャリア注入の電位障壁となる界面をショットキーからオーミック接触に変更でき、かつチャネル長を短くできるため、動作周波数が大きく、低消費電力な薄膜トランジスタを製造することができる。

［実施例３］
図５は実施例１の薄膜トランジスタをアクティブ素子に用いたアクティブマトリクス型薄膜トランジスタアレイ１７の平面図である。
絶縁基板２上に、図中水平方向にｍ本のゲート走査配線１０が配置され、図中垂直方向にｎ本の信号配線１１が配置され、マトリクス状に配置された前記の交差部に実施例１の薄膜トランジスタが配置され、各薄膜トランジスタのゲート電極３はゲート走査配線１０に接続され、ソース電極５は信号配線１１に接続され、ドレイン電極６はパッシベーション膜（層間絶縁膜）１２に開口されたビアホール（ｖｉａ ｈｏｌｅ）１３を介して画素電極１４と接続される。ゲート走査配線１０はゲート電極２と併せて形成され、信号配線１１はソース電極５、ドレイン電極６と併せて形成される。パッシベーション膜１２のビアホール１３は、ドレイン電極６以外に、各ゲート走査配線１０の端子部１５と各信号配線１１の端子部１６にも開口する。

図６と図７に、上記したアクティブマトリクス型薄膜トランジスタアレイ１７を用いた電気泳動表示装置の主要部品構成の平面図と断面図を示す。アクティブマトリクス型薄膜トランジスタアレイ１７のゲート走査配線の端子部１５にはゲート走査回路１８が、信号配線の端子部１６には信号回路１９が接続され、さらに両回路はコントロール回路２０に接続される。

画素電極１４には対向して透明電極２１が配置されている。透明電極２１は各画素電極１４に対向する対向電極を構成し、この透明電極２１と画素電極１４の間に電気泳動分散液層２２が備えられている。電気泳動分散液層２２は分散した光反射用電気泳動粒子２３と光吸収用電気泳動粒子２４からなっている。

透明電極２１は光透過性を有するもの、好ましくは実質的に透明（無色透明、着色透明または半透明）なものである。これにより、前記電気泳動分散液層２２中における光反射用電気泳動粒子２３と光吸収用電気泳動粒子２４の状態、すなわち表示された所望の情報を目視により容易に認識することができる。

実施例３の電気泳動表示装置は以下のように動作する。ゲート走査回路１８から出力される走査電圧が印加されたゲート走査配線１０／ゲート電極３に接続された薄膜トランジスタ１が動作して、この薄膜トランジスタ１に接続された画素電極１４に、走査電圧と同期して信号回路１９から供給される信号電圧が加わり、電気泳動粒子がいわゆる線順次駆動されて、各画素の反射光量が変化するかたちで表示装置が動作する。この表示装置は携帯電話，デジタルカメラ、フラットテレビ、ノートＰＣ等のフラットパネルディスプレイのほか、電子ペーパー等のフレキシブルディスプレイ等にも適用できる。

画素電極１４の材料としては、例えば、アルミニウム、ニッケル、コバルト、白金、金、銀、銅、モリブデン、チタン、タンタル等の金属、または、これらを含む合金等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。
透明電極２１は、電気泳動分散液層２２に電圧を印加する他方の電極として機能するものであり、フィルム状（膜状）をなしている。

透明電極２１の構成材料としては、例えば、インジウムティンオキサイド（ＩＴＯ）、フッ素ドープした酸化スズ（ＦＴＯ）、酸化インジウム（ＩＯ）、酸化スズ（ＳｎＯ₂）のような導電性金属酸化物の他、ポリアセチレンのような導電性樹脂、導電性金属微粒子を含有する導電性樹脂等が挙げられ、これらのうちの１種または２種以上を組み合わせて用いることができる。

電気泳動分散液層２２としては、比較的高い絶縁性を有する有機溶媒を用いることができる。この有機溶媒としては、例えば、トルエン、キシレン、アルキルベンゼンなどの芳香族炭化水素、ぺンタン、ヘキサン、オクタン等の脂肪族炭化水素、シクロへキサン、メチルシクロへキサン等の脂環式炭化水素、塩化メチレン、クロロホルム、四塩化炭素、１，２−ジクロロエタン等のハロゲン化炭化水素、シリコン系オイル、フッ素系オイル、オリーブ油等の種々の鉱物油および植物油類、高級脂肪酸エステル等が挙げられ、これらを単独あるいは混合して用いることができる。

電気泳動粒子は、光反射用電気泳動粒子２３として酸化チタンを、光吸収用電気泳動粒子２４としてカーボンブラックを使用したが、有機または無機の粒子、または、これらを含む複合体を用いることができる。この粒子としては、例えば、アニリンブラック、カーボンブラック等の黒色粒子、二酸化チタン、亜鉛華、三酸化アンチモン等の白色粒子があげられる。さらに、カラー化をするためには、モノアゾ、ジイスアゾン、ポリアゾ等のアゾ系粒子、イソインドリノン、黄鉛、黄色酸化鉄、カドミウムイエロー、チタンイエロー、アンチモン等の黄色粒子、キナクリドンレッド、クロムバーミリオン等の赤色粒子、フタロシアニンブルー、インダスレンブルー、アントラキノン系染料、紺青、群青、コバルトブルー等の青色粒子、フタロシアニングリーン等の緑色粒子等が挙げられる。

実施例３では、電気泳動分散液層２２として用いているが、マイクロカプセス内に分散液、電気泳動粒子を内包する方式であっても本発明は適用可能である。

また、実施例３では実施例１のＴＦＴを搭載しているが、実施例２のＴＦＴやその他本発明のＴＦＴであっても良く、特に上記構成に限定されるものではない。

さらに、実施例３ではモノクロディスプレイであるが、例えば、カラーフィルタ等を介することでカラーディスプレイとして使用することも可能である。

本発明に係るＴＦＴの断面概略図である。 本発明に係るＴＦＴの工程概略図である。 従来のＴＦＴの断面概略図である。 本発明に係る縦型ＴＦＴの断面概略図である。 本発明に係るアクティブマトリクス型薄膜トランジスタアレイの平面図である。 本発明に係る電気泳動表示装置の主要部品構成の平面図である。 本発明に係る電気泳動表示装置の主要部品構成の断面図である。

符号の説明

１ 薄膜トランジスタ
２ 絶縁基板
３ ゲート電極
４ ゲート絶縁膜
５ ソース電極
６ ドレイン電極
７ 半導体層
８ 有機化合物層
９ スタンプ
１０ ゲート走査配線
１１ 信号配線
１２ パッシベーション膜
１３ ビアホール
１４ 画素電極
１５ ゲート走査配線の端子部
１６ 信号配線の端子部
１７ アクティブマトリクス型薄膜トランジスタアレイ
１８ ゲート走査回路
１９ 信号回路
２０ コントロール回路
２１ 透明電極
２２ 電気泳動分散液層
２３ 光反射用電気泳動粒子
２４ 光吸収用電気泳動粒子
２５ 縦型薄膜トランジスタ
２６ 半導体下層
２７ 半導体上層

Claims (11)

1. 絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層した薄膜トランジスタにおいて、
   前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に有機化合物層を設けることを特徴とする薄膜トランジスタ。
2. 前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に設けられる有機化合物層が、自己組織化単分子膜（ＳＡＭ：Ｓｅｌｆ Ａｓｓｅｍｂｌｅｄ Ｍｏｎｏｌａｙｅｒ）からなることを特徴とする請求項１に記載の薄膜トランジスタ。
3. 前記自己組織化単分子膜がチオール基を有することを特徴とする請求項２に記載の薄膜トランジスタ。
4. 前記自己組織化単分子膜がアルカンチオールであることを特徴とする請求項２または３に記載の薄膜トランジスタ。
5. 前記半導体層が有機半導体で形成されることを特徴とする請求項１乃至４の何れか１項に記載の薄膜トランジスタ。
6. 前記ソース・ドレイン電極が金属材料で形成されることを特徴とする請求項１乃至５の何れか１項に記載の薄膜トランジスタ。
7. 前記有機化合物層が接するソース電極またはドレイン電極は、チャネル側にテーパ部を有することを特徴とする請求項１乃至６の何れか１項に記載の薄膜トランジスタ。
8. 絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を有し、
   前記ソース電極と、前記半導体層と、前記ドレイン電極が前記基板と垂直方向に積層した薄膜トランジスタにおいて、
   前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に有機化合物層を設けることを特徴とする薄膜トランジスタ。
9. 絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層し、前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に有機化合物層を設けた薄膜トランジスタの製造方法であって、
   前記有機化合物層が、マイクロコンタクトプリント法により形成されることを特徴とする薄膜トランジスタの製造方法。
10. 絶縁膜と、複数のゲート配線と、該ゲート配線に対してマトリクス状に交差した複数の信号配線と、保護膜と、画素電極とを有し、
    前記複数のゲート配線と信号配線との交差部に請求項１乃至８の何れか１項記載の薄膜トランジスタが配置され、
    前記ゲート配線とゲート電極、前記信号配線とソース電極、及び前記画素電極とドレイン電極が接続されることを特徴とするアクティブマトリクス型薄膜トランジスタアレイ。
11. 請求項１０記載のアクティブマトリクス型薄膜トランジスタアレイを用いて表示素子を駆動することを特徴とするアクティブマトリクス駆動表示装置。

Images