CN111769162B - 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法 - Google Patents

一种顶栅结构非晶氧化物薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN111769162B
CN111769162B CN202010598018.1A CN202010598018A CN111769162B CN 111769162 B CN111769162 B CN 111769162B CN 202010598018 A CN202010598018 A CN 202010598018A CN 111769162 B CN111769162 B CN 111769162B
Authority
CN
China
Prior art keywords
film
amorphous oxide
channel layer
thin film
oxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010598018.1A
Other languages
English (en)
Other versions
CN111769162A (zh
Inventor
岳兰
孟繁新
任达森
罗胜耘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guizhou Minzu University
Original Assignee
Guizhou Minzu University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guizhou Minzu University filed Critical Guizhou Minzu University
Priority to CN202010598018.1A priority Critical patent/CN111769162B/zh
Publication of CN111769162A publication Critical patent/CN111769162A/zh
Application granted granted Critical
Publication of CN111769162B publication Critical patent/CN111769162B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明属于薄膜晶体管技术领域,具体涉及一种顶栅结构非晶氧化物薄膜晶体管及其制备方法,由下至上依次为玻璃基底、沟道层、介质层、栅极,所述沟道层与介质层之间设置源电极和漏电极;所述沟道层为锌锡钛氧化物薄膜;所述介质层为有机聚合物多层膜;所述源电极和漏电极为金属铝薄膜;所述栅电极为金属铝薄膜;所述有机聚合物多层膜由上至下依次为非极性疏水聚合物薄膜、聚乙烯醇薄膜、非极性疏水聚合物薄膜;本发明所得的非晶氧化物薄膜晶体管为顶栅结构,不仅降低了生产成本,还避免了沟道层暴露于空气中,隔绝了沟道层与空气中氧分子和水分子的接触,进而提升了晶体管的稳定性以及延长了其使用寿命,同时保证了TFT的高迁移率和低能耗。

Description

一种顶栅结构非晶氧化物薄膜晶体管及其制备方法
技术领域
本发明属于薄膜晶体管技术领域,具体涉及一种顶栅结构非晶氧化物薄膜晶体管及其制备方法。
背景技术
目前,平板显示进入了快速发展的关键时期。一方面,主流的液晶显示技术(如AMLCD)需要向大尺寸、超高清和快速响应的方向发展;另一方面,市场对以有机发光二极管为代表的新型显示技术(如AMOLED)的需求也日益增强。事实上,平板显示领域的发展与薄膜晶体管(TFT)技术的发展密不可分。当前,以非晶氧化物半导体作为沟道层的TFT凭借其迁移率高和电学均一性好的优势,有潜力替代传统硅基半导体(如非晶硅和多晶硅)TFT技术,从而推动平板显示产业的发展。
非晶氧化物TFT具有迁移率高、对可见光透明、可低温制备、生产车成本低等优异性能,但是在实现AMOLED产业化的过程中仍存在一些问题,比如TFT器件阈值电压的负向漂移、源漏电极与沟道层之间较大的接触电阻等;为了加快非晶氧化物TFT在平板显示中的实际应用,其需要满足如下条件:(1)大尺寸、超高清的AMLCD和电流驱动的AMOLED中要求非晶氧化物TFT的迁移率大于30cm2/Vs;(2)实现良好的稳定性;(3)降低能耗,即:实现非晶氧化物TFT兼具低关态电流(<10-10A)和低阈值电压(正值且接近0V);(4)制作低成本。为实现上述目标,自2004年开始,研究者们对非晶氧化物TFT器件展开了大量研究,研究内容主要涉及:(1)新型非晶氧化物沟道层材料的研究;(2)高K介质层材料的研究;(3)成膜制备技术及其工艺条件的研究。然而,从已报道的结果来,非晶氧化物TFT主要采用了底栅结构,基于如下原因:在非晶氧化物TFT的研究中主要以传统无机材料(如SiO2、Si3N4、Al2O3等)作为介质层。对于这类无机介质层薄膜的制备,基于传统溅射法成膜常常需借助较大的溅射功率来提高溅射产额,基于低成本的溶液法成膜则往往需要涉及至少350℃的高温退火过程。为了避免介质层后继高能或高温制备过程中对沟道层性能造成负面影响,底栅结构成为目前非晶氧化物TFT研究中采用最普遍的器件结构。但在底栅结构中沟道层暴露于大气中,环境湿度及氧气会劣化器件的稳定性。尽管利用脉冲增强化学气相沉积法(PECVD)或原子层沉积技术(ALD)来增加钝化层(即非晶氧化物的保护层)已成为提升底栅结构非晶氧化物TFT稳定性的一种有效途径,然而却增加了生产工艺的复杂性,同时还大幅增加了工艺成本。
另外,目前非晶氧化物半导体的阳离子候选者基本从元素周期表的4-6行和11-15列的交汇处选择,这一共包含15种元素:Cu、Zn、Ga、Ge、As、Ag、Cd、In、Sn、Sb、Au、Hg、Tl、Pb和Bi,这15种元素可以形成多种非晶氧化物半导体,但是只有少数能同时通过元素评定标准(元素丰富度、产量、成本和毒性)和器件评定标准(有源层半导体的金属靶最高温度、低温工艺性能和可刻蚀性能),所以对于非晶氧化物的研究仍至关重要。
因此,制备一种具有顶栅结构、低成本的非晶氧化物薄膜晶体管至关重要。
发明内容
本发明针对现有技术的不足,提出了一种顶栅结构非晶氧化物薄膜晶体管及其制备方法。
具体是通过以下技术方案来实现的:
一种顶栅结构非晶氧化物薄膜晶体管,由下至上依次为玻璃基底、沟道层、介质层、栅极,所述沟道层与介质层之间设置源电极和漏电极;所述沟道层为锌锡钛氧化物薄膜;所述介质层为有机聚合物多层膜;所述源电极和漏电极为金属铝薄膜;所述栅电极为金属铝薄膜。
所述介质层,其下表面与源电极、漏电极、沟道层相接触,其上表面与栅电极相接触。
所述有机聚合物多层膜由上之下依次为非极性疏水聚合物薄膜、聚乙烯醇薄膜、非极性疏水聚合物薄膜。
所述非极性疏水聚合物薄膜是指聚甲基丙烯酸甲酯薄膜、聚四乙烯苯酚薄膜中任一种。
一种顶栅结构非晶氧化物薄膜晶体管的制备方法,包括如下步骤:
1)将含锌、锡、钛的前驱体溶胶在玻璃基底上表面进行浸渍提拉,形成锌锡钛氧化物薄膜,静置于200-250℃条件下烘烤20-60min,后经400-500℃退火2-6h,形成沟道层;
2)利用掩模、真空热蒸发工艺在沟道层上形成源电极、漏电极;
3)在沟道层、漏电极、源电极上表面,将非极性疏水聚合物前驱体溶液进行浸渍提拉形成非极性疏水聚合物薄膜,置于80-120℃条件下烘烤30-60min后,调节提拉速度后,将聚乙烯醇去离子水溶液进行浸渍提拉形成聚乙烯醇薄膜,置于100-120℃条件下烘烤30-60min,再次调节提拉速度后形成非极性疏水聚合物薄膜,置于80-120℃条件下烘烤30-60min,最终形成“三明治”结构的介质层;
4)在介质层上,利用掩模、真空热蒸发工艺,制备栅电极。
在步骤1)中所述含锌、锡、钛的前驱体溶胶,其制备方法为:将醋酸锌、氯化锡、氯化钛溶于乙二醇中,并添加乙醇胺作为稳定剂,在50~80℃下搅拌2~10h制得;其中,所述前驱体溶胶浓度为0.2M,前驱体溶胶中锌离子、锡离子和钛离子的摩尔比为1:2:0.6、1:1:0.25、2:1:0.05、1:1.5:0.3中的任一比例,乙醇胺与乙二醇体积之比为(0.1-1):100。
在步骤1)中所述浸渍提拉,其提拉速度为0.1-0.3mm/s。
在步骤1)中所述浸渍提拉、烘烤、退火,其重复次数2-3次。
在步骤2)中所述真空热蒸发,其工艺参数如下:电流70A,电压40-55V。
在步骤3)中所述的非极性疏水聚合物前驱体溶液浓度为(50-70)mg/mL,有机溶剂为丙酮,其提拉速度为1.0-1.45mm/s,提拉次数1次。
在步骤3)中所述的聚乙烯醇去离子水溶液的浓度为5wt%,所述制备聚乙烯醇薄膜时的提拉速度为0.45mm/s,提拉次数为1次。
在步骤4)中所述真空热蒸发,其工艺参数如下:电流70A,电压40-55V。
有益效果:
相比带钝化层的底栅结构器件,本发明所得的非晶氧化物薄膜晶体管为顶栅结构,不仅降低了生产成本,还避免了沟道层暴露于空气中,隔绝了沟道层与空气中氧分子和水分子的接触,进而提升了晶体管的稳定性以及延长了其使用寿命,同时保证了TFT的高迁移率和低能耗。同时,本发明中器件结构同时选用共面结构,有效避免了在层错结构器件中载流子输运过程中还需受重直方向上沟道层中缺陷态的负面影响(即劣化器件迁移率)。本发明采用“三明治”结构的有机聚合物多层膜,具体是结构为非极性聚合物薄膜/聚乙烯醇薄膜/非极性聚合物薄膜;其中水溶性聚合物聚乙烯醇具备高的介电常数(k~7.8),而本申请中选择聚甲基丙烯酸甲酯或聚四乙烯苯酚作为非极性疏水聚合物具备良好的环境稳定性,能够隔绝空气中的水分子和氧分子,进而制备出具有良好绝缘性、高机械强度、材料丰富的介质层,更重要的是,本发明中的介质层能够采用溶液法进行低温(<150℃)成膜,不仅降低了制作成本,而且其制备工艺与沟道层间具有较好的兼容性,实现了顶栅结构;若单独采用聚甲基丙烯酸甲酯、聚四乙烯苯酚、聚苯乙烯作为介质层,由于聚甲基丙烯酸甲酯、聚四乙烯苯酚、聚苯乙烯的介电常数(k)较低(如:聚甲基丙烯酸甲酯k~3.5、聚四乙烯苯酚k~4.0、聚苯乙烯k~2.6),导致基于其作为介质层的非晶氧化物TFT器件的阈值电压(即驱动电压)往往较大,即增加了器件能耗,虽然可通过调整非晶氧化物沟道层的材料组分、沟道层成膜工艺或增加介质层厚度来降低器件的阈值电压,但这会使得非晶氧化物TFT的器件迁移率降低。此外,往往基于低k有机介质层的非晶氧化物TFT的关态电流(>10-10A)也较高,这也会增加器件的能耗。
本发明采用溶液法浸渍提拉的工艺形成沟道层和介质层,降低了TFT制作成本,保证了表面良好的平整性;本发明中沟道层采用锌锡钛氧化物作为沟道层,虽然钛元素不是非晶氧化物半导体的阳离子候选者,但引入了钛元素,具有降低锌锡氧化物中氧空位缺陷的优势,与锌、锡结合,获得了高Hall迁移率和表面平整的锌锡钛氧化物薄膜,形成了良好的锌锡钛氧化物/介质层的界面,提升了器件的迁移率和稳定性。
附图说明
图1是有机聚合物多层膜介质层的截面示意图;
图2是基于有机聚合物多层膜介质层的非晶氧化物TFT结构的截面示意图。
具体实施方式
下面对本发明的具体实施方式作进一步详细的说明,但本发明并不局限于这些实施方式,任何在本实施例基本精神上的改进或代替,仍属于本发明权利要求所要求保护的范围。
实施例1
使用玻璃作为基底,以锌锡钛氧化物薄膜作为沟道层,以有机聚合物多层膜作为介质层,以铝薄膜作为源电极、漏电极和栅电极,所述有机聚合物多层膜由上至下依次为非极性疏水聚合物薄膜、聚乙烯醇薄膜、非极性疏水聚合物薄膜,其结构如图1所示;本实施例中,实施非极性疏水聚合物薄膜为聚甲基丙烯酸甲酯薄膜;所述非晶氧化物薄膜晶体管由下至上依次为玻璃基底、沟道层、介质层、栅极,所述沟道层与介质层之间设置源电极和漏电极,为顶栅共面结构,其结构如图2所示;
所述非晶氧化物薄膜晶体管的制备方法,具体步骤如下:
第一步 制备锌锡钛氧化物薄膜作为沟道层
按照锌、锡和钛的摩尔比为1:2:0.6,将醋酸锌、氯化锡、氯化钛溶于乙二醇中,按照乙醇胺与乙二醇的体积比为0.5:100的比例添加稳定剂乙醇胺,在70℃下搅拌4h,形成浓度为0.2M的溶胶溶液;然后用该溶胶在玻璃基底上进行浸渍提拉镀膜,提拉后的湿锌锡钛氧化物薄膜静置于250℃下烘烤处理20min,后经400℃退火6h,得到锌锡钛氧化物薄膜;整个提拉和退火过程重复两次,两次的提速依次为0.2mm/s、0.1mm/s,制得锌锡钛氧化物沟道层;
第二步 制备源电极和漏电极
利用真空热蒸发法,设置热蒸发电流为70A,热蒸发电压为55V,用宽长比为400μm/100μm的氧化铝掩膜制备金属铝薄膜作为源电极和漏电极;
第三步 制备介质层
将包含沟道层、源电极、漏电极的基底浸入到浓度为60mg/mL的聚甲基丙烯酸甲酯丙酮前驱体溶液中,经1.2mm/s提速提拉后在烘箱中105℃烘烤45min,获得聚甲基丙烯酸甲酯薄膜;再浸入到浓度为5wt%的聚乙烯醇去离子水溶液中,经0.45mm/s提速提拉后,在烘箱中115℃下烘烤50min,获得聚乙烯醇薄膜;最后再浸入到浓度为60mg/mL的聚甲基丙烯酸甲酯丙酮前驱体溶液中,经1.2mm/s提速提拉后在烘箱中105℃烘烤40min,获得聚甲基丙烯酸甲酯薄膜,最终获得如图1所示结构的有机聚合物多层膜介质层;
第四步 制备栅电极
利用真空热蒸发的方法,设置热蒸发电流为70A,热蒸发电压为50V,结合氧化铝掩膜制备金属铝薄膜作为栅电极;
本实例中,非晶氧化物TFT具备较高的饱和迁移率(46.7cm2/Vs),接近于零的阈值电压(0.40V)以及较低的关态电流(<10-10A)。
实施例2
使用玻璃作为基底,以锌锡钛氧化物薄膜作为沟道层,以有机聚合物多层膜作为介质层,以铝薄膜作为源电极、漏电极和栅电极,所述有机聚合物多层膜由上至下依次为非极性疏水聚合物薄膜、聚乙烯醇薄膜、非极性疏水聚合物薄膜,其结构如图1所示;本实施例中,实施非极性疏水聚合物薄膜为聚甲基丙烯酸甲酯薄膜;所述非晶氧化物薄膜晶体管由下至上依次为玻璃基底、沟道层、介质层、栅极,所述沟道层与介质层之间设置源电极和漏电极,为顶栅共面结构,其结构如图2所示;
所述非晶氧化物薄膜晶体管的制备方法,具体步骤如下:
第一步 制备锌锡钛氧化物薄膜作为沟道层
按照锌、锡和钛的摩尔比为1:1:0.25,将醋酸锌、氯化锡、氯化钛溶于乙二醇中,按照乙醇胺与乙二醇的体积比为0.1:100的比例添加稳定剂乙醇胺,在50℃下搅拌10h,形成浓度为0.2M的溶胶溶液;然后用该溶胶在玻璃基底上进行浸渍提拉镀膜,提拉后的湿锌锡钛氧化物薄膜静置于200℃下烘烤处理60min,后经500℃退火2h,得到锌锡钛氧化物薄膜;整个提拉和退火过程重复两次,两次的提速依次为0.1mm/s、0.2mm/s,制得锌锡钛氧化物沟道层;
第二步 制备源电极和漏电极
利用真空热蒸发法,设置热蒸发电流为70A,热蒸发电压为45V,用宽长比为400μm/100μm的氧化铝掩膜制备金属铝薄膜作为源电极和漏电极;
第三步 制备介质层
将包含沟道层、源电极、漏电极的基底浸入到浓度为70mg/mL的聚甲基丙烯酸甲酯丙酮前驱体溶液中,经1.0mm/s提速提拉后在烘箱中100℃烘烤40min,获得聚甲基丙烯酸甲酯薄膜;再浸入到浓度为5wt%的聚乙烯醇去离子水溶液中,经0.45mm/s提速提拉后,在烘箱中110℃下烘烤35min,获得聚乙烯醇薄膜;最后再浸入到浓度为70mg/mL的聚甲基丙烯酸甲酯丙酮前驱体溶液中,经1.45mm/s提速提拉后在烘箱中100℃烘烤40min,获得聚甲基丙烯酸甲酯薄膜,最终获得如图1所示结构的有机聚合物多层膜介质层;
第四步 制备栅电极
利用真空热蒸发的方法,设置热蒸发电流为70A,热蒸发电压为55V,结合氧化铝掩膜制备金属铝薄膜作为栅电极;
本实例中,非晶氧化物TFT具备较高的饱和迁移率(43.1cm2/Vs),接近于零的阈值电压(0.35V)以及较低的关态电流(<10-10A)。
实施例3
使用玻璃作为基底,以锌锡钛氧化物薄膜作为沟道层,以有机聚合物多层膜作为介质层,以铝薄膜作为源电极、漏电极和栅电极,所述有机聚合物多层膜由上至下依次为非极性疏水聚合物薄膜、聚乙烯醇薄膜、非极性疏水聚合物薄膜,其结构如图1所示;本实施例中,实施非极性疏水聚合物薄膜为聚四乙烯苯酚薄膜;所述非晶氧化物薄膜晶体管由下至上依次为玻璃基底、沟道层、介质层、栅极,所述沟道层与介质层之间设置源电极和漏电极,为顶栅共面结构,其结构如图2所示;
所述非晶氧化物薄膜晶体管的制备方法,具体步骤如下:
第一步 制备锌锡钛氧化物薄膜作为沟道层
按照锌、锡和钛的摩尔比为2:1:0.05,将醋酸锌、氯化锡、氯化钛溶于乙二醇中,按照乙醇胺与乙二醇的体积比为1:100的比例添加稳定剂乙醇胺,在80℃下搅拌2h,形成浓度为0.2M的溶胶溶液;然后用该溶胶在玻璃基底上进行浸渍提拉镀膜,提拉后的湿锌锡钛氧化物薄膜静置于220℃下烘烤处理30min,后经450℃退火2h,得到锌锡钛氧化物薄膜;整个提拉和退火过程重复两次,两次的提速依次为0.2mm/s、0.2mm/s,制得锌锡钛氧化物沟道层;
第二步 制备源电极和漏电极
利用真空热蒸发法,设置热蒸发电流为70A,热蒸发电压为50V,用宽长比为400μm/100μm的氧化铝掩膜制备金属铝薄膜作为源电极、漏电极;
第三步 制备介质层
将包含沟道层、源电极、漏电极的基底浸入到浓度为50mg/mL的聚四乙烯苯酚前驱体溶液中,经1.45mm/s提速提拉后在烘箱中80℃烘烤60min,获得聚四乙烯苯酚薄膜;再浸入到浓度为5wt%的聚乙烯醇去离子水溶液中,经0.45mm/s提速提拉后,在烘箱中100℃下烘烤60min,获得聚乙烯醇薄膜;最后再浸入到浓度为50mg/mL的聚四乙烯苯酚前驱体溶液中,经1.45mm/s提速提拉后在烘箱中80℃烘烤60min,获得聚四乙烯苯酚薄膜,最终获得如图1所示结构的有机聚合物多层膜介质层;
第四步 制备栅电极
利用真空热蒸发的方法,设置热蒸发电流为70A,热蒸发电压为45V,结合氧化铝掩膜制备金属铝薄膜作为栅电极;
本实例中,非晶氧化物TFT具备较高的饱和迁移率(38.9cm2/Vs),接近于零的阈值电压(0.21V)以及较低的关态电流(<10-10A)。
实施例4
使用玻璃作为基底,以锌锡钛氧化物薄膜作为沟道层,以有机聚合物多层膜作为介质层,以铝薄膜作为源电极、漏电极和栅电极,所述有机聚合物多层膜由上至下依次为非极性疏水聚合物薄膜、聚乙烯醇薄膜、非极性疏水聚合物薄膜,其结构如图1所示;本实施例中,实施非极性疏水聚合物薄膜为聚四乙烯苯酚薄膜;所述非晶氧化物薄膜晶体管由下至上依次为玻璃基底、沟道层、介质层、栅极,所述沟道层与介质层之间设置源电极和漏电极,为顶栅共面结构,其结构如图2所示;
所述非晶氧化物薄膜晶体管的制备方法,具体步骤如下:
第一步 制备锌锡钛氧化物薄膜作为沟道层
按照锌、锡和钛的摩尔比为1:1.5:0.3,将醋酸锌、氯化锡、氯化钛溶于乙二醇中,按照乙醇胺与乙二醇的体积比为0.8:100的比例添加稳定剂乙醇胺,在75℃下搅拌2h,形成浓度为0.2M的溶胶溶液;然后用该溶胶在玻璃基底上进行浸渍提拉镀膜,提拉后的湿锌锡钛氧化物薄膜静置于230℃下烘烤处理60min,后经430℃退火4h,得到锌锡钛氧化物薄膜;整个提拉和退火过程重复两次,两次的提速依次为0.3mm/s、0.1mm/s,制得锌锡钛氧化物沟道层;
第二步 制备源电极和漏电极
利用真空热蒸发法,设置热蒸发电流为70A,热蒸发电压为40V,用宽长比为400μm/100μm的氧化铝掩膜制备金属铝薄膜作为源电极和漏电极;
第三步 制备介质层
将包含沟道层、源电极和漏电极的基底浸入到浓度为55mg/mL的聚四乙烯苯酚前驱体溶液中,经1.40mm/s提速提拉后在烘箱中120℃烘烤30min,获得聚四乙烯苯酚薄膜;再浸入到浓度为5wt%的聚乙烯醇去离子水溶液中,经0.45mm/s提速提拉后,在烘箱中120℃下烘烤30min,获得聚乙烯醇薄膜;最后再浸入到浓度为55mg/mL的聚四乙烯苯酚前驱体溶液中,经1.0mm/s提速提拉后在烘箱中120℃烘烤30min,获得聚四乙烯苯酚薄膜,最终获得如图1所示结构的有机聚合物多层膜介质层;
第四步 制备栅电极
利用真空热蒸发的方法,设置热蒸发电流为70A,热蒸发电压为40V,结合氧化铝掩膜制备金属铝薄膜作为栅电极;
本实例中,非晶氧化物TFT具备较高的饱和迁移率(40.1cm2/Vs),接近于零的阈值电压(0.37V)以及较低的关态电流(<10-10A)。
本实施例1-4所得的顶栅结构非晶氧化物TFT的电学特性采用Keithley 4200-SCS型半导体性能测试仪进行测试。所有器件的转移特性和输出特性曲线的测试均在常温大气环境下进行。将实施例1-4所得的顶栅结构非晶氧化物TFT的饱和迁移率、关态电流、阈值电压进行对比:
饱和迁移率 关态电流 阈值电压
实施例1 46.7cm2/Vs <10-10A 0.40V
实施例2 43.1cm2/Vs <10-10A 0.32V
实施例3 38.9cm2/Vs <10-10A 0.21V
实施例4 40.1cm2/Vs <10-10A 0.17V
以上数据可说明,采用本发明方法能够制备出低成本、良好性能的顶栅结构非晶氧化物TFT。

Claims (8)

1.一种顶栅结构非晶氧化物薄膜晶体管,其特征在于,由下至上依次为玻璃基底、沟道层、介质层、栅极,所述沟道层与介质层之间设置源电极和漏电极;所述沟道层为锌锡钛氧化物薄膜;所述介质层为有机聚合物多层膜;所述源电极和漏电极为金属铝薄膜;所述栅极为金属铝薄膜;
所述有机聚合物多层膜由上至下依次为非极性疏水聚合物薄膜、聚乙烯醇薄膜、非极性疏水聚合物薄膜;
所述非极性疏水聚合物薄膜是指聚甲基丙烯酸甲酯薄膜、聚四乙烯苯酚薄膜中任一种。
2.如权利要求1所述顶栅结构非晶氧化物薄膜晶体管的制备方法,其特征在于,包括如下步骤:
1)将含锌、锡、钛的前驱体溶胶在玻璃基底上表面进行浸渍提拉,形成锌锡钛氧化物薄膜,静置于200-250℃条件下烘烤20-60min,后经400-500℃退火2-6h,形成沟道层;
2)利用掩模、真空热蒸发工艺在沟道层上形成源电极和漏电极;
3)在沟道层、漏电极、源电极上表面,将非极性疏水聚合物前驱体溶液进行浸渍提拉形成非极性疏水聚合物薄膜,置于80-120℃条件下烘烤30-60min后,调节提拉速度后,将聚乙烯醇去离子水溶液进行浸渍提拉形成聚乙烯醇薄膜,置于100-120℃条件下烘烤30-60min,再次调节提拉速度后形成非极性疏水聚合物薄膜,置于80-120℃条件下烘烤30-60min,最终形成“三明治”结构的介质层;
4)在介质层上,利用掩模、真空热蒸发工艺,制备栅极。
3.如权利要求2所述顶栅结构非晶氧化物薄膜晶体管的制备方法,其特征在于,在步骤1)中所述含锌、锡、钛的前驱体溶胶,其制备方法为:将醋酸锌、氯化锡、氯化钛溶于乙二醇中,并添加乙醇胺作为稳定剂,在50~80℃下搅拌2~10h制得;其中,所述前驱体溶胶浓度为0.2M,前驱体溶胶中锌离子、锡离子和钛离子的摩尔比为1:2:0.6、1:1:0.25、2:1:0.05、1:1.5:0.3中的任一比例,乙醇胺与乙二醇体积之比为(0.1-1):100。
4.如权利要求2所述顶栅结构非晶氧化物薄膜晶体管的制备方法,其特征在于,在步骤1)中所述浸渍提拉,其提拉速度为0.1-0.3mm/s。
5.如权利要求2所述顶栅结构非晶氧化物薄膜晶体管的制备方法,其特征在于,在步骤2)中所述真空热蒸发,其工艺参数如下:电流70A,电压40-55V。
6.如权利要求2所述顶栅结构非晶氧化物薄膜晶体管的制备方法,其特征在于,在步骤3)中所述的非极性疏水聚合物前驱体溶液浓度为(50-70)mg/mL,有机溶剂为丙酮,其提拉速度为1.0-1.45mm/s,提拉次数1次。
7.如权利要求2所述顶栅结构非晶氧化物薄膜晶体管的制备方法,其特征在于,在步骤3)中所述的聚乙烯醇去离子水溶液的浓度为5wt%,其提拉速度为0.45mm/s,提拉次数为1次。
8.如权利要求2所述顶栅结构非晶氧化物薄膜晶体管的制备方法,其特征在于,在步骤4)中所述真空热蒸发,其工艺参数如下:电流70A,电压40-55V。
CN202010598018.1A 2020-06-28 2020-06-28 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法 Active CN111769162B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010598018.1A CN111769162B (zh) 2020-06-28 2020-06-28 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010598018.1A CN111769162B (zh) 2020-06-28 2020-06-28 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN111769162A CN111769162A (zh) 2020-10-13
CN111769162B true CN111769162B (zh) 2024-05-07

Family

ID=72722256

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010598018.1A Active CN111769162B (zh) 2020-06-28 2020-06-28 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法

Country Status (1)

Country Link
CN (1) CN111769162B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577912A (zh) * 2003-07-03 2005-02-09 三星电子株式会社 包含多层栅绝缘体的有机薄膜晶体管
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008066510A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd 薄膜トランジスタとその製造方法及び表示装置
KR20090051439A (ko) * 2007-11-19 2009-05-22 고려대학교 산학협력단 유기 박막 트랜지스터 및 그의 제조방법
CN101669225A (zh) * 2007-04-25 2010-03-10 默克专利股份有限公司 电子器件的制备方法
CN102664154A (zh) * 2012-05-21 2012-09-12 上海交通大学 一种用于金属氧化物半导体薄膜晶体管的封装方法
CN108682614A (zh) * 2018-04-25 2018-10-19 贵州民族大学 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
WO2007136351A1 (en) * 2006-05-22 2007-11-29 Nanyang Technological University Solution-processed inorganic films for organic thin film transistors
GB0724774D0 (en) * 2007-12-19 2008-01-30 Cambridge Display Tech Ltd Organic thin film transistors, active matrix organic optical devices and methods of making the same
US20100019239A1 (en) * 2008-07-23 2010-01-28 Electronics And Telecommunications Research Institute Method of fabricating zto thin film, thin film transistor employing the same, and method of fabricating thin film transistor
KR101343570B1 (ko) * 2008-12-18 2013-12-20 한국전자통신연구원 보론이 도핑된 산화물 반도체 박막을 적용한 박막 트랜지스터 및 그의 제조방법
US8309954B2 (en) * 2009-05-12 2012-11-13 Toppan Printing Co., Ltd. Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit
GB201517629D0 (en) * 2015-10-06 2015-11-18 Isis Innovation Device architecture

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1577912A (zh) * 2003-07-03 2005-02-09 三星电子株式会社 包含多层栅绝缘体的有机薄膜晶体管
JP2007115807A (ja) * 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP2008066510A (ja) * 2006-09-07 2008-03-21 Ricoh Co Ltd 薄膜トランジスタとその製造方法及び表示装置
CN101669225A (zh) * 2007-04-25 2010-03-10 默克专利股份有限公司 电子器件的制备方法
KR20090051439A (ko) * 2007-11-19 2009-05-22 고려대학교 산학협력단 유기 박막 트랜지스터 및 그의 제조방법
CN102664154A (zh) * 2012-05-21 2012-09-12 上海交通大学 一种用于金属氧化物半导体薄膜晶体管的封装方法
CN108682614A (zh) * 2018-04-25 2018-10-19 贵州民族大学 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
TiZnSnO非晶氧化物半导体薄膜制备及应用研究;孙汝杰;万方数据;5-60 *
Top‑gate In–Al–Zn–O thin film transistor based on organic poly(methyl methacrylate) dielectric layer;Lan Yue等;Journal of Materials Science: Materials in Electronics;第13卷(第30期);11976-11983 *
薄膜晶体管的功能层修饰与性能关系的研究;黄伟;万方数据;36-42 *

Also Published As

Publication number Publication date
CN111769162A (zh) 2020-10-13

Similar Documents

Publication Publication Date Title
CN106558592B (zh) 阵列基板、显示装置及阵列基板的制备方法
JP5430113B2 (ja) 電界効果型トランジスタ及びその製造方法
US8742412B2 (en) Thin film transistor using an oxide semiconductor and display
CN100530607C (zh) 一种ZnO基透明薄膜晶体管阵列的制备方法
US8513720B2 (en) Metal oxide semiconductor thin film transistors
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN102332404A (zh) 基于阳极氧化绝缘层的薄膜晶体管的制备方法
CN103065972B (zh) 一种金属氧化物半导体薄膜及其制备方法与应用
JP5274165B2 (ja) 薄膜電界効果型トランジスタ及びその製造方法
CN109767989A (zh) 柔性衬底的薄膜晶体管及其制备方法
CN109659369A (zh) 一种金属氧化物薄膜晶体管及其钝化层的制备方法
CN104022159B (zh) 用作薄膜晶体管沟道层的非晶氧化物薄膜及其制备方法
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
CN111769162B (zh) 一种顶栅结构非晶氧化物薄膜晶体管及其制备方法
CN107104151A (zh) 一种双栅电极金属氧化物薄膜晶体管及其制备方法
CN109887991A (zh) 一种叠层硅掺杂氧化锡薄膜晶体管及其制备方法
CN105304468B (zh) 一种n2处理的非晶igzo透明氧化物薄膜及其制备方法
CN111969067A (zh) 一种氧化铟薄膜晶体管及其制备方法
CN102969364A (zh) 一种改善器件均匀性的顶栅结构金属氧化物薄膜晶体管及其制作方法
CN108682614B (zh) 一种以锌锡铝钾氧化物为沟道层的薄膜晶体管及其制备方法
CN105185708B (zh) 一种h2处理的非晶igzo透明氧化物薄膜及其制备方法
KR20090016993A (ko) 박막 트랜지스터 및 그 제조방법, 이를 포함하는 표시장치
CN102185121B (zh) 一种倒置结构有机发光装置的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant