CN109659369A - 一种金属氧化物薄膜晶体管及其钝化层的制备方法 - Google Patents

一种金属氧化物薄膜晶体管及其钝化层的制备方法 Download PDF

Info

Publication number
CN109659369A
CN109659369A CN201811405391.XA CN201811405391A CN109659369A CN 109659369 A CN109659369 A CN 109659369A CN 201811405391 A CN201811405391 A CN 201811405391A CN 109659369 A CN109659369 A CN 109659369A
Authority
CN
China
Prior art keywords
metal
oxide
substrate
passivation layer
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811405391.XA
Other languages
English (en)
Inventor
陈荣盛
钟伟
邓孙斌
尹雪梅
李国元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201811405391.XA priority Critical patent/CN109659369A/zh
Publication of CN109659369A publication Critical patent/CN109659369A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种金属氧化物薄膜晶体管及其钝化层的制备方法,所述制备方法包括以下步骤:在衬底上沉积一层设定厚度的金属氧化物薄膜;将沉积有金属氧化物薄膜的衬底置于结晶皿中,并覆盖结晶皿,使结晶皿密封;所述结晶皿中设有装有有机硅烷溶液的容器,所述沉积有金属氧化物薄膜的衬底与硅烷溶液不直接接触;将结晶皿放入真空烘箱,并将真空烘箱设置在40~300℃下保持0.5~24小时,在金属氧化物薄膜表面得到自组装单分子层作为钝化层。本发明采用气相法制备自组装单分子层作为钝化层,其消除了基材与硅烷溶液的直接接触,避免了过量的水分,金属氧化物薄膜上能够沉积出光滑的硅烷单层。本发明可以广泛应用于半导体技术。

Description

一种金属氧化物薄膜晶体管及其钝化层的制备方法
技术领域
本发明涉及半导体技术,尤其是一种金属氧化物薄膜晶体管及其钝化层的制备方法。
背景技术
薄膜晶体管(TFT,Thin Film Transistor)主要应用于控制和驱动液晶显示(LCD,Liquid Crystal Display)、有机发光二极管(OLED,Organic Light-Emitting Diode)显示器的子像素,是平板显示领域中最重要的电子器件之一。随着下一代有源矩阵平板显示技术正朝着大尺寸、超高清、高帧率及外围电路全集成等方向发展,薄膜晶体管(TFT)作为显示面板的构成要素,要求其必须提供足够的电学驱动能力。无机金属氧化物薄膜晶体管因其成本低廉、制备温度低、可见光透过率高和电学性能适中等特点,近来愈发受到关注与研究。其中,以非晶型铟镓锌氧化物(a-InGaZnO)为有源层的底栅型薄膜晶体管最具代表性。然而,IGZO TFT在实际使用中的场效应迁移率通常限制在约10cm2/Vs,这不能满足高分辨率显示的要求。因此,开发高迁移率的无机金属氧化物薄膜晶体管是亟待解决的一个问题。
同时,由于氧化物半导体对外界环境诸如水分子,吸附氧等非常敏感,容易造成氧化物薄膜晶体管的电学稳定性差,因此,需要通过保护层或钝化层来改善器件性能。
自组装单分子膜(SAMs)可用于钝化层,因为紧密堆积的SAM可抵抗化学和物理损伤,并且足够坚固以承受额外的工艺,如热退火和等离子体处理。相比于传统钝化层工艺,如PECVD,PLD等,自组装单分子膜技术有许多优点,包括:1、原位自发形成;2、具有稳定的热力学性质;3、对基材的形状没有限制,基材表面形成的SAMs均匀平整;4、表面功能分子的密度高、表面缺陷极少;5、功能分子的排列整齐有序,与基体表面的结合力强;6、SAMs的分子结构可根据需要进行设计来控制表面结构从而得到具有目标功能的表面;7、SAMs的合成和制备方法比较灵活。因此,单分子膜的自组装技术可广泛应用在微电子电路、传感技术、材料表面工程、金属表面防腐、分子器件等许多领域,具有广阔的发展前景。
传统的自组装方法是液相法,其对湿度和实际纯度要求高,其主要问题是前驱体在溶剂中存在少量水的情况下易形成共聚合,导致金属氧化物半导体表面上的无序和结块层,从而导致钝化层质量差。
发明内容
为解决上述技术问题,本发明的目的在于:提供一种产物质量高的金属氧化物薄膜晶体管的钝化层的制备方法,以及一种具备高质量钝化层的金属氧化物薄膜晶体管。
本发明所采取的第一种技术方案是:
一种金属氧化物薄膜晶体管的钝化层的制备方法,包括以下步骤:
在衬底上沉积一层设定厚度的金属氧化物薄膜;
将沉积有金属氧化物薄膜的衬底置于结晶皿中,并覆盖结晶皿,使结晶皿密封;所述结晶皿中设有装有有机硅烷溶液的容器,所述沉积有金属氧化物薄膜的衬底与硅烷溶液不直接接触;
将结晶皿放入真空烘箱,并将真空烘箱设置在40~300℃下保持0.5~24小时,在金属氧化物薄膜表面得到自组装单分子层作为钝化层。
进一步,在将沉积有金属氧化物薄膜的衬底置于结晶皿中之前,还包括以下步骤:
对沉积在衬底上的金属氧化物薄膜的表面进行plasma处理。
进一步,所述plasma处理使用等离子表面处理机在含有氧气的气氛中进行。
进一步,所述金属氧化物薄膜的成分为具有半导体材料特性的无机金属氧化物。
进一步,所述具有半导体材料特性的无机金属氧化物为铟锌氧化物、锡锌氧化物、铟锡锌氧化物、铟镓锌氧化物或者氟锡锌氧化物。
进一步,所述在衬底上沉积一层设定厚度的金属氧化物薄膜,其具体为:
通过磁控溅射法或者蒸发法将至少一种金属氧化物靶材沉积在衬底上,得到一层设定厚度的金属氧化物薄膜。
进一步,所述自组装单分子层是通过烷基取代的硅氮烷气相热处理所述金属氧化物薄膜的表面所得到的。
进一步,所述自组装单分子层是通过烷基或苯基取代的三乙氧基硅烷气相热处理所述金属氧化物薄膜的表面所得到的。
本发明所采取的第二种技术方案是:
一种金属氧化物薄膜晶体管,包括用第一种技术方案的制备方法制备的自组装单分子层。
进一步,还包括基板、栅极、绝缘层、氧化物半导体层、源极和漏极,所述栅极位于基板上方,所述绝缘层覆盖在栅极上,所述氧化物半导体层位于绝缘层上方,所述源极、漏极和自组装单分子层均位于氧化物半导体层上方。
本发明的有益效果是:本发明采用气象法制备自组装单分子层作为钝化层,其消除了基材与硅烷溶液的直接接触,避免了过量的水分,金属氧化物薄膜上能够沉积出光滑的硅烷单层;通常,气相反应对湿度和实际纯度的变化并不敏感,相对于液相法更加实用,并且可以产生重复的结果,同时,包含本方法制备的钝化层的金属氧化物薄膜晶体管具有稳定的电学性能。
附图说明
图1为在沉积有金属氧化物薄膜的衬底上制备自组装单分子层作为钝化层后的横截面示意图;
图2为OTES自组装单分子层沉积在铟锡锌氧化物薄膜上的AFM图;
图3为OTES自组装单分子层沉积在铟锡锌氧化物薄膜上的接触角对比测试图;
图4为以OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管的横截面示意图;
图5为以OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管的转移特性曲线图;
图6为以OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管在不同空气湿度条件下的转移特性曲线图;
图7为以OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管在一定空气湿度条件下施加正栅极偏压应力后的转移特性曲线。
具体实施方式
本实施例公开了一种金属氧化物薄膜晶体管的钝化层的制备方法,包括以下步骤:
S1、在衬底上沉积一层设定厚度的金属氧化物薄膜;所述衬底是相对而言的,在本实施例中,衬底是指金属氧化物薄膜所附着的物质。所述衬底可以是玻璃也可以是晶体管的半成品。
S3、将沉积有金属氧化物薄膜的衬底置于结晶皿中,并覆盖结晶皿,使结晶皿密封;所述结晶皿中设有装有有机硅烷溶液的容器,所述沉积有金属氧化物薄膜的衬底与硅烷溶液不直接接触。
S4、将结晶皿放入真空烘箱,并将真空烘箱设置在40~300℃下保持0.5~24小时,在金属氧化物薄膜表面得到自组装单分子层作为钝化层。
作为优选的实施例,在步骤S3和步骤S1之间,还包括以下步骤:
S2、对沉积在衬底上的金属氧化物薄膜的表面进行plasma处理。plasma处理即用离子化的气体轰击金属氧化物薄膜的表面,这样做主要有两个方面好处,一方面可以对金属氧化物薄膜的表面进行清洁,另一方面在含有氧气的气氛中可在金属氧化物薄膜的表面增加羟基-OH基团,更有利于后续自组装过程的实施。
作为优选的实施例,所述plasma处理使用等离子表面处理机在含有氧气的气氛中进行。
作为优选的实施例,所述金属氧化物薄膜的成分为具有半导体材料特性的无机金属氧化物。
作为优选的实施例,所述具有半导体材料特性的无机金属氧化物为铟锌氧化物、锡锌氧化物、铟锡锌氧化物、铟镓锌氧化物或者氟锡锌氧化物。
作为优选的实施例,所述步骤S1具体为:
通过磁控溅射法或者蒸发法将至少一种金属氧化物靶材沉积在衬底上,得到一层设定厚度的金属氧化物薄膜。在本实施例中我们可以同时磁控溅射或者蒸发一种或者两种以上的金属氧化物靶材,以在衬底上得到金属氧化物薄膜。例如,我们可以直接磁控溅射铟镓锌氧化物,从而在衬底上得到铟镓锌氧化物薄膜。我们也可以按照特定的比例同时磁控溅射氧化锌、氧化镓和氧化铟三种靶材,这样我们也可以在衬底上得到铟镓锌氧化物薄膜。
作为优选的实施例,所述自组装单分子层是通过烷基取代的硅氮烷气相热处理所述金属氧化物薄膜的表面所得到的。所述烷基取代的硅氮烷包括HMDS(六甲基二硅胺)、DPDS(1,3-二-正-丙基-1,1,3,3-四甲基二硅氮烷)、DBDS(1,3-二丁基-1,1,3,3-四甲基硅氮烷)、DODS(1,3-二正辛基四甲基二硅氮烷)等。烷基取代的硅氮烷如六甲基二硅胺(HMDS,化学式为(CH3)3SiNHSi(CH3)3),这类有机物包含-Si(CH3)3基团,能饱和氧化物半导体的悬挂键,消除氧化物半导体表面-OH基团,形成稳定且牢固的Si-O-M键,从而形成自主装的单分子层,其中,Si-O-M中的M为氧化物半导体中的金属氧离子如Zn、In、Ga或Sn等。
作为优选的实施例,所述自组装单分子层是通过烷基或苯基取代的三乙氧基硅烷气相热处理所述金属氧化物薄膜的表面所得到的。烷基或苯基取代的三乙氧基硅烷如n-辛基三乙氧基硅烷(OTES,化学式为CH3(CH2)7Si(OC2H5)3),这类有机物能通过消除氧化物半导体表面-OH基团而在表面形成稳定且牢固的Si-O-M键,从而形成自主装的单分子层。
与其它界面材料如十八烷基三氯硅氧烷(Octadecyltrichlorosilane,OTS)等相比,上述的烷基取代的硅氮烷和烷基或苯基取代的三乙氧基硅烷,在处理氧化物半导体时不会产生具有酸性的副产物,因此不会腐蚀氧化物半导体表面,从而不会对氧化物半导体层造成破坏。
下面结合说明书附图和具体的实施例对本发明进行进一步的说明。
参照图1,衬底101是玻璃,当然也可以是陶瓷衬底,在衬底101上通过同时使用直流电源磁控溅射多晶氧化铟锡靶材(In2O3:SnO2=90:10wt%)和射频电源磁控溅射多晶氧化锌靶材的方式,沉积具有复合晶型的铟锡锌氧化物薄膜,即金属氧化物薄膜102,如图1所示。对于自组装处理,将沉积有金属氧化物薄膜的衬底置于具有含有n-辛基三乙氧基硅烷(OTES)的小瓶的结晶皿中,将结晶皿用铝箔覆盖并置于真空烘箱中。根据SAM的沸点适当调节真空炉的压力。将真空烘箱温度设置在120℃并保持2h,然后冷却至室温。至此,自组装单分子层103(即OTES自组装单分子层)作为金属氧化物薄膜102的保护层或钝化层而存在。如图2所示,据此方法制备的自组装单分子层103具有光滑的表面,其表面粗糙度<1nm。图3左侧是没有经过自组装处理的金属氧化物薄膜,即对应untreated,右侧是经过自组装处理的金属氧化物薄膜,即对应OTES,我们可以看出,设有自组装单分子层的金属氧化物薄膜上的水滴具有更大的接触角,因此其具有更好的疏水性。通过气相法制备的自组装单分子层能在不损伤氧化物半导体层的前提下有效修饰氧化物表面以降低氧化物半导体的表面能,减少水、氧吸附和解吸附现象,从而提高器件的稳定性。自组装单分子层能填充氧化物半导体上的悬挂键和一些结构缺陷,提高载流子的迁移率。此外,这层自组装单分子层还能提高氧化物半导体的抗蚀性,减少后续镀膜或刻蚀对其造成的损伤。
参照图4,本实施例公开了一种以自组装单分子层作为钝化层的金属氧化物薄膜晶体管。如图4所示,该薄膜晶体管设置有基板201、栅极202、绝缘层203、氧化物半导体层204、源极205A、漏极205B和自组装单分子层206。
该氧化物薄膜晶体管的制备步骤如下:
首先在玻璃材质的基板201上通过溅射的方法制备一层厚度为300nm的铝-钕合金薄膜,并通过光刻的方法图形化制备栅极202;
绝缘层203通过阳极氧化法制备,阳极氧化中使用的电解质溶液为酒石酸铵和乙二醇的混合液,将制备好栅极202的基片和不锈钢板放入电解质溶液中分别作为阳极和阴极,先在阳极和阴极之间加恒定的电流,阳极和阴极之间的电压将随时间线性升高,当电压达到100V时保持电压恒定,直至阳极和阴极之间的电流减小至约为0.001mA/cm2时,铝钕合金表面便形成一层厚度为200nm的氧化铝钕层,即绝缘层203;
接着,通过同时使用直流电源磁控溅射多晶氧化铟锡靶材(功率密度约为5.4W/cm2)和射频电源磁控溅射多晶氧化锌靶材(功率密度约为7.4W/cm2)的方式,沉积60nm具有复合晶型的铟锡锌氧化物薄膜,即氧化物半导体层204;
源极205A和漏极205B的材料为ITO,通过溅射法制备厚度为240nm的ITO薄膜,并通过遮挡掩膜的方法使其图形化,使得形成宽度和长度分别为300μm和300μm、宽长比为1:1的沟道;
利用高温热台将制备的薄膜晶体管在300℃空气气氛中退火2.5小时;
对于自组装单分子层的处理,将上述退火后的金属氧化物薄膜晶体管置于具有含有OTES溶液的小瓶的结晶皿中,其中,金属氧化物薄膜晶体管与OTES溶液不直接接触,即金属氧化物薄膜晶体管不泡在OTES溶液里面,将结晶皿用铝箔覆盖并置于真空烘箱中。根据SAM的沸点适当调节真空炉的压力。将真空烘箱温度设置在120℃下保持2h,然后冷却至室温。
为证明本发明所制备的基于自组装单分子层作为钝化层的金属氧化物薄膜晶体管表现出优越的电学性能与稳定性,将实施例中基于OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管进行测试,所述测试使用Agilent4155C半导体参数分析仪进行。在本实施例中,基于OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管的转移特性曲线如图5所示,可发现其电学性能优越。特别地,经过自组装处理的器件的场效应迁移率可达20cm2/Vs,亚阈值摆幅低于0.13V/decade,开关电流比达到108以上,说明基于OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管的载流子迁移率较高,缺陷态较少,关态电流小,并且自组装单分子层与金属氧化物薄膜之间具有极高质量的界面。在本实施例中,以OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管在不同湿度条件下测得的转移特性曲线如图6所示,我们可以发现由于自组装单分子层的高疏水特性,使得制备的铟锡锌氧化物薄膜晶体管能够在不同湿度条件下,测试曲线几乎完全重叠,图6证明了以OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管在不同湿度下保持极好的电学稳定性。
另外,实施例中基于OTES自组装单分子层作为钝化层的铟锡锌氧化物薄膜晶体管在相对湿度为60%的空气中的正栅极偏压应力测试的结果如图7所示,经过一小时测试后,多条测试曲线基本重叠,说明器件并无发生明显的退化现象,因此说明器件偏压应力稳定性也很好。总的说来,通过气相法制备的自组装单分子层能在不损伤氧化物半导体层的前提下有效修饰氧化物表面以降低氧化物半导体的表面能,减少水、氧吸附和解吸附现象,从而提高器件的稳定性。自组装单分子层能填充氧化物半导体上的悬挂键和一些结构缺陷,提高载流子的迁移率。此外,这层自组装单分子层还能提高氧化物半导体的抗蚀性,减少后续镀膜或刻蚀对其造成的损伤。
综上所述,本发明采用气相法制备自组装单分子层作为钝化层,其消除了基材与硅烷溶液的直接接触,避免了过量的水分,金属氧化物薄膜上能够沉积出光滑的硅烷单层;通常,气相反应对湿度和实际纯度的变化并不敏感,相对于液相法更加实用,并且可以产生重复的结果。通过气相法制备的自组装单分子层能在不损伤氧化物半导体层的前提下有效修饰氧化物表面以降低氧化物半导体的表面能,减少水、氧吸附和解吸附现象,从而提高器件的稳定性,特别是能在金属氧化物半导体表面形成一个超疏水界面,能显著提高器件在不同空气湿度下器件的稳定性。自组装单分子层能填充氧化物半导体上的悬挂键和一些结构缺陷,提高载流子的迁移率。此外,这层自组装单分子层还能提高氧化物半导体的抗蚀性,减少后续镀膜或刻蚀对其造成的损伤。故本发明方法具有工艺简单、成本低廉的特点,所制备的氧化物薄膜晶体管稳定性好。
对于上述方法实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
以上是对本发明的较佳实施进行了具体说明,但本发明并不限于所述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (10)

1.一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:包括以下步骤:
在衬底上沉积一层设定厚度的金属氧化物薄膜;
将沉积有金属氧化物薄膜的衬底置于结晶皿中,并覆盖结晶皿,使结晶皿密封;所述结晶皿中设有装有有机硅烷溶液的容器,所述沉积有金属氧化物薄膜的衬底与硅烷溶液不直接接触;
将结晶皿放入真空烘箱,并将真空烘箱设置在40~300℃下保持0.5~24小时,在金属氧化物薄膜表面得到自组装单分子层作为钝化层。
2.根据权利要求1所述的一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:在将沉积有金属氧化物薄膜的衬底置于结晶皿中之前,还包括以下步骤:
对沉积在衬底上的金属氧化物薄膜的表面进行plasma处理。
3.根据权利要求2所述的一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:所述plasma处理使用等离子表面处理机在含有氧气的气氛中进行。
4.根据权利要求1所述的一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:所述金属氧化物薄膜的成分为具有半导体材料特性的无机金属氧化物。
5.根据权利要求4所述的一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:所述具有半导体材料特性的无机金属氧化物为铟锌氧化物、锡锌氧化物、铟锡锌氧化物、铟镓锌氧化物或者氟锡锌氧化物。
6.根据权利要求1所述的一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:所述在衬底上沉积一层设定厚度的金属氧化物薄膜,其具体为:
通过磁控溅射法或者蒸发法将至少一种金属氧化物靶材沉积在衬底上,得到一层设定厚度的金属氧化物薄膜。
7.根据权利要求1所述的一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:所述自组装单分子层是通过烷基取代的硅氮烷气相热处理所述金属氧化物薄膜的表面所得到的。
8.根据权利要求1所述的一种金属氧化物薄膜晶体管的钝化层的制备方法,其特征在于:所述自组装单分子层是通过烷基或苯基取代的三乙氧基硅烷气相热处理所述金属氧化物薄膜的表面所得到的。
9.一种金属氧化物薄膜晶体管,其特征在于:包括通过如权利要求1-8任一项所述的制备方法制备的自组装单分子层。
10.根据权利要求9所述的一种金属氧化物薄膜晶体管,其特征在于:还包括基板、栅极、绝缘层、氧化物半导体层、源极和漏极,所述栅极位于基板上方,所述绝缘层覆盖在栅极上,所述氧化物半导体层位于绝缘层上方,所述源极、漏极和自组装单分子层均位于氧化物半导体层上方。
CN201811405391.XA 2018-11-23 2018-11-23 一种金属氧化物薄膜晶体管及其钝化层的制备方法 Pending CN109659369A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811405391.XA CN109659369A (zh) 2018-11-23 2018-11-23 一种金属氧化物薄膜晶体管及其钝化层的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811405391.XA CN109659369A (zh) 2018-11-23 2018-11-23 一种金属氧化物薄膜晶体管及其钝化层的制备方法

Publications (1)

Publication Number Publication Date
CN109659369A true CN109659369A (zh) 2019-04-19

Family

ID=66111459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811405391.XA Pending CN109659369A (zh) 2018-11-23 2018-11-23 一种金属氧化物薄膜晶体管及其钝化层的制备方法

Country Status (1)

Country Link
CN (1) CN109659369A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416087A (zh) * 2019-07-29 2019-11-05 北方民族大学 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN111243971A (zh) * 2020-01-22 2020-06-05 华南理工大学 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法
CN113241327A (zh) * 2021-04-23 2021-08-10 华南理工大学 抗紫外复合钝化层、金属氧化物薄膜晶体管和阵列基板
CN113539801A (zh) * 2021-06-23 2021-10-22 华南理工大学 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2362459A1 (en) * 2010-02-24 2011-08-31 University College Cork-National University of Ireland, Cork Modified graphene structure and method of manufacture thereof
CN103413832A (zh) * 2013-07-08 2013-11-27 复旦大学 一种金属氧化物薄膜晶体管及其制备方法
CN105636968A (zh) * 2014-06-13 2016-06-01 香港中文大学 作为高性能有机薄膜晶体管的电介质表面的膦酸自组装单分子膜

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2362459A1 (en) * 2010-02-24 2011-08-31 University College Cork-National University of Ireland, Cork Modified graphene structure and method of manufacture thereof
CN103413832A (zh) * 2013-07-08 2013-11-27 复旦大学 一种金属氧化物薄膜晶体管及其制备方法
CN105636968A (zh) * 2014-06-13 2016-06-01 香港中文大学 作为高性能有机薄膜晶体管的电介质表面的膦酸自组装单分子膜

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
WEI ZHONG,GUOYUAN LI,LINFENG LAN,BIN LI,AND RONGSHENG CHEN: "InSnZnO Thin-Film Transistors", 《IEEE ELECTRON DEVICE LETTERS》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110416087A (zh) * 2019-07-29 2019-11-05 北方民族大学 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN111243971A (zh) * 2020-01-22 2020-06-05 华南理工大学 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法
WO2021147284A1 (zh) * 2020-01-22 2021-07-29 华南理工大学 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法
CN113241327A (zh) * 2021-04-23 2021-08-10 华南理工大学 抗紫外复合钝化层、金属氧化物薄膜晶体管和阵列基板
CN113539801A (zh) * 2021-06-23 2021-10-22 华南理工大学 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管

Similar Documents

Publication Publication Date Title
CN109659369A (zh) 一种金属氧化物薄膜晶体管及其钝化层的制备方法
JP5718072B2 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP6068232B2 (ja) 薄膜トランジスタの半導体層用酸化物、薄膜トランジスタ、表示装置およびスパッタリングターゲット
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
KR101509115B1 (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
CN103413832A (zh) 一种金属氧化物薄膜晶体管及其制备方法
CN102420288B (zh) 一种带介电修饰层的有机场效应晶体管及制备方法
CN102522429A (zh) 一种基于金属氧化物的薄膜晶体管及其制备方法和应用
WO2021147284A1 (zh) 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法
CN103311313B (zh) 氧化物薄膜晶体管及其制备方法
CN106169480A (zh) 具有高可靠性金属氧化物半导体材料的薄膜晶体管基板
CN105321827A (zh) 湿法刻蚀型氧化物薄膜晶体管的制备方法及所制备的薄膜晶体管
Xia et al. High mobility and low operating voltage ZnGaO and ZnGaLiO transistors with spin-coated Al2O3 as gate dielectric
CN111969067A (zh) 一种氧化铟薄膜晶体管及其制备方法
CN113539801A (zh) 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管
Kodzasa et al. Thin film transistor performance of amorphous indium–zinc oxide semiconductor thin film prepared by ultraviolet photoassisted sol–gel processing
JP2019102793A (ja) 酸化物半導体薄膜、薄膜トランジスタ及びスパッタリングターゲット
CN107833927A (zh) 一种氧化物薄膜晶体管及其制备方法
CN113241327A (zh) 抗紫外复合钝化层、金属氧化物薄膜晶体管和阵列基板
CN108288651B (zh) 一种全磁控溅射制备全透明顶栅结构薄膜晶体管的方法
KR101389451B1 (ko) 산화물 박막용 조성물, 이를 이용한 액상 공정 산화물 박막의 제조 방법, 이를 이용한 전자 소자 및 박막 트랜지스터
CN112701046B (zh) 钝化层及其制备方法、柔性薄膜晶体管及其制备方法、阵列基板
Lim et al. Optimization of the Solution-Based Indium-Zinc Oxide/Zinc-Tin Oxide Channel Layer for Thin-Film Transistors
KR102290124B1 (ko) Rf 파워 기반의 플라즈마 처리를 이용한 용액공정형 다채널 izo 산화물 박막 트랜지스터 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20190419

RJ01 Rejection of invention patent application after publication