CN113539801A - 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管 - Google Patents

一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管 Download PDF

Info

Publication number
CN113539801A
CN113539801A CN202110696226.XA CN202110696226A CN113539801A CN 113539801 A CN113539801 A CN 113539801A CN 202110696226 A CN202110696226 A CN 202110696226A CN 113539801 A CN113539801 A CN 113539801A
Authority
CN
China
Prior art keywords
metal oxide
nitrogen
thin film
layer
self
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110696226.XA
Other languages
English (en)
Inventor
陈荣盛
陈雅怡
钟伟
吴朝晖
李斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN202110696226.XA priority Critical patent/CN113539801A/zh
Publication of CN113539801A publication Critical patent/CN113539801A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管,其中方法包括:在衬底上沉积一层预设厚度的金属氧化物薄膜;将获得的金属氧化物薄膜置于蒸发容器中,封闭所述蒸发容器,其中所述蒸发容器内还设有第一容器,所述第一容器内装有含氮元素有机物,所述属氧化物薄膜不与含氮元素有机物接触;将所述蒸发容器放入真空恒温环境中进行分子自组装,以在金属氧化物薄膜表面形成含氮的自组装分子层作为钝化层。本发明采用含氮的自组装分子层作为钝化层,提高ITZO TFT的稳定性;同时,含氮的钝化层通过背沟道对本方法制备的金属氧化物薄膜晶体管进行氮掺杂,优化器件在大气环境中的稳定性,可广泛应用于半导体技术。

Description

一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管
技术领域
本发明涉及半导体技术,尤其涉及一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管。
背景技术
无机非晶金属氧化物薄膜晶体管以其低成本、低制备温度、高可见光透过率、易弯折性及良好的电学性能等优点,在柔性平板显示领域得到了广泛的应用。其中,非晶InSnZnO(ITZO)薄膜晶体管(TFT)因其优异的电学特性,尤其是较高的迁移率而受到广泛关注。然而,由于TFT背沟道处的水和氧气吸附/解吸反应,它们也显示出较差的偏置稳定性。因此,在其应用于实际生产中前,需要解决ITZO TFT在大气环境中的稳定性问题。
目前存在一些方法可以提高ITZO TFT的环境相关稳定性。一方面,钝化层可以有效地隔离环境中的O2及H2O,从而抑制O2和H2O与环境的吸附/解吸反应。自组装单分子层/多层膜(SAMs)因其优异的化学稳定性、快速成膜、高覆盖率和低成本而适用于制备钝化层。传统的SAMs制备方法是液相法,其对湿度和溶剂纯度要求较高。与传统的液相法相比,气相法直接将聚合物材料沉积在基底表面,因此SAMs的质量不受溶剂的影响。另一方面,通过氮元素掺杂来优化非晶氧化物半导体薄膜中的氧含量,可以调节薄膜的电特性和提高环境稳定性;而目前ITZO TFT的掺氮方法主要是通过在薄膜沉积过程中引入含有氮元素的反应气体来进行。
发明内容
为至少一定程度上解决现有技术中存在的技术问题之一,本发明的目的在于提供一种可以有效通过钝化层对金属氧化物薄膜晶体管进行氮掺杂的方法,以及一种具备优化的电性能及可靠性的金属氧化物薄膜晶体管。
本发明所采用的技术方案是:
一种金属氧化物氮掺杂方法,包括以下步骤:
在衬底上沉积一层预设厚度的金属氧化物薄膜;
将获得的金属氧化物薄膜置于蒸发容器中,封闭所述蒸发容器,其中所述蒸发容器内还设有第一容器,所述第一容器内装有含氮元素有机物,所述属氧化物薄膜不与含氮元素有机物接触;
将所述蒸发容器放入真空恒温环境中进行分子自组装,以在金属氧化物薄膜表面形成含氮的自组装分子层作为钝化层;
其中,真空恒温环境的温度设为40~150℃。
进一步,所述蒸发容器放入真空恒温环境内进行加热的时间为0.5~24小时。
进一步,所述金属氧化物薄膜的成分为具有n型半导体材料特性的无机金属氧化物。
进一步,所述无机金属氧化物为铟锌氧化物、锡锌氧化物、铟锡锌氧化物、铟镓锌氧化物或者氟锡锌氧化物。
进一步,所述在衬底上沉积一层预设厚度的金属氧化物薄膜,包括:
通过磁控溅射法将预设的金属氧化物沉积在衬底上,得到预设厚度的金属氧化物薄膜。
进一步,所述自组装分子层通过含氮有机物气相热处理所述金属氧化物薄膜的表面获得。
进一步,所述自组装分子层通过长链脂肪胺气相热处理所述金属氧化物薄膜的表面获得。
本发明所采用的另一技术方案是:
一种金属氧化物薄膜晶体管,包括金属氧化物薄膜和钝化层,所述金属氧化物薄膜和所述钝化层通过上所述的一种金属氧化物氮掺杂方法制备获得。
进一步,所述金属氧化物薄膜晶体管还包括衬底、栅极、栅氧化层、金属氧化物有源层、源极、漏极和绝缘层,所述栅极沉积于所述衬底上方,所述栅氧化层覆盖在所述栅极上,所述金属氧化物有源层位于绝缘层上方,所述源极、漏极和钝化层均位于金属氧化物有源层上方。
本发明的有益效果是:本发明采用含氮的自组装分子层作为钝化层,其有效隔离了环境中的水和氧气,提高了ITZO TFT的稳定性;同时,含氮的钝化层通过背沟道对本方法制备的金属氧化物薄膜晶体管进行氮掺杂,在调节其电学性能的同时进一步的优化了器件在大气环境中的稳定性。
附图说明
为了更清楚地说明本发明实施例或者现有技术中的技术方案,下面对本发明实施例或者现有技术中的相关技术方案附图作以下介绍,应当理解的是,下面介绍中的附图仅仅为了方便清晰表述本发明的技术方案中的部分实施例,对于本领域的技术人员而言,在无需付出创造性劳动的前提下,还可以根据这些附图获取到其他附图。
图1为本发明实施例中在沉积有金属氧化物薄膜的衬底上制备十八胺(ODA)自组装分子层作为钝化层后的横截面示意图;
图2为本发明实施例中ODA自组装分子层沉积在铟锡锌氧化物薄膜上的接触角对比测试图;
图3为本发明实施例中ODA自组装分子层沉积在铟锡锌氧化物薄膜上之后,铟锡锌氧化物薄膜内部氮元素变化的XPS测试对比图;
图4为本发明实施例中ODA自组装分子层沉积在铟锡锌氧化物薄膜上之后,铟锡锌氧化物薄膜表面氧元素变化的XPS测试对比图;
图5为本发明实施例中带有ODA的自组装分子层的底栅ITZO TFT的结构;
图6为本发明实施例中以ODA自组装分子层作为钝化层的铟锡锌氧化物薄膜晶体管的转移特性曲线图;
图7为本发明实施例中以ODA自组装分子层作为钝化层的铟锡锌氧化物薄膜晶体管的输出特性曲线图;
图8为本发明实施例中以自组装分子层作为钝化层的铟锡锌氧化物薄膜晶体管在一定空气湿度条件下施加正栅极偏压应力后的转移特性曲线。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,仅用于解释本发明,而不能理解为对本发明的限制。对于以下实施例中的步骤编号,其仅为了便于阐述说明而设置,对步骤之间的顺序不做任何限定,实施例中的各步骤的执行顺序均可根据本领域技术人员的理解来进行适应性调整。
在本发明的描述中,需要理解的是,涉及到方位描述,例如上、下、前、后、左、右等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,若干的含义是一个或者多个,多个的含义是两个以上,大于、小于、超过等理解为不包括本数,以上、以下、以内等理解为包括本数。如果有描述到第一、第二只是用于区分技术特征为目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中,除非另有明确的限定,设置、安装、连接等词语应做广义理解,所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
本实施提供一种金属氧化物氮掺杂方法,包括以下步骤:
S1、在衬底上沉积一层设定厚度的金属氧化物薄膜。
该衬底是相对而言的,在本实施例中,衬底是指金属氧化物薄膜所附着的物质,例如玻璃、柔性材料或者是晶体管的半成品。
S2、将获得的金属氧化物薄膜置于蒸发容器中,封闭所述蒸发容器,其中所述蒸发容器内还设有第一容器,所述第一容器内装有含氮元素有机物,所述属氧化物薄膜不与含氮元素有机物接触。其中,蒸发容器可为蒸发皿。
S4、将蒸发容器放入真空恒温箱,将温度设为40~150℃下加热0.5~24小时,在金属氧化物薄膜表面形成含氮的自组装分子层作为钝化层。
一种可选的实施例中,所述金属氧化物薄膜的成分为具有n型半导体材料特性的无机金属氧化物。
无机金属氧化物具体可为铟锌氧化物、锡锌氧化物、铟锡锌氧化物、铟镓锌氧化物或者氟锡锌氧化物。
一种可选的实施例中,步骤S1具体为:
通过磁控溅射法将一种以上的金属氧化物沉积在衬底上,得到设定厚度的金属氧化物薄膜。在本实施例中我们可以同时使用一种及以上的金属氧化物靶材进行磁控溅射,以在衬底上得到金属氧化物薄膜。例如,我们可以使用铟锡锌氧化物靶材进行直流溅射,从而在衬底上得到铟锡锌氧化物薄膜。我们也可以按照特定的比例同时磁控溅射氧化锌和铟锡氧两种靶材,同样能够在衬底上沉积铟锡锌氧化物薄膜。
一种可选的实施例中,所述自组装分子层是通过长链脂肪胺气相热处理所述金属氧化物薄膜的表面所得到的。所述长链脂肪胺包括十二胺、十六胺、十八胺等。长链脂肪胺如十二胺(CH3(CH2)11NH2),这类有机物包含-NH2官能团,能化学吸附在金属氧化物半导体表面,消除氧化物半导体表面-OH基团,形成稳定且牢固的NH-M键,从而形成自组装分子层,其中M为氧化物半导体中的金属氧离子如Zn、In、Ga或Sn等。同时,-NH2官能团中的氮元素在自组装过程中可以由金属氧化物薄膜的表面渗透进入其体内,以实现对金属氧化物薄膜的氮掺杂。
一种可选的实施例中,所述自组装分子层是通过十八胺(ODA,化学式为CH3(CH2)16CH2NH2)气相热处理所述金属氧化物薄膜的表面所得到的。该含氮有机物能通过消除氧化物半导体表面-OH基团而在表面形成稳定且牢固的NH-M键,从而形成自组装的分子层。同时,-NH2官能团中的氮元素在自组装过程中可以实现对金属氧化物薄膜的氮掺杂。
与其它界面材料如十二胺相比,上述的十八胺具有相对较长的烷基链长度,因而形成的自组装分子层具有更高的致密性和疏水性,可以有效抑制空气中的水和氧气在氧化物半导体层的吸附/解吸反应。
下面结合说明书附图和具体的实施例对本发明进行进一步的说明。
参照图1,衬底101是玻璃或是柔性衬底材料,通过共溅射多晶氧化铟锡(In2O3:SnO2=90:10wt%)靶材和多晶氧化锌靶材的方式,在衬底101上形成非晶铟锡锌氧化物薄膜,即金属氧化物薄膜102,如图1所示。对于自组装工艺,将沉积得到的金属氧化物薄膜连同衬底置于含有十八胺(ODA)固体的蒸发皿中,将蒸发皿用玻璃盖密封并放置于真空恒温箱中。根据ODA的熔点,将真空烘箱温度设置在70℃并保持1h,然后冷却至室温。至此,ODA自组装分子层103沉积于金属氧化物薄膜102的表面,作为其钝化层。图2(a)是没有自组装钝化层的金属氧化物薄膜表面,图2(b)是具有自组装分子层的金属氧化物薄膜表面。如图2所示,有自组装钝化层的金属氧化物薄膜上的水接触角超过90°,说明该表面表现出高疏水性。该钝化层能有效增强氧化物表面的疏水性以降低氧化物半导体的表面能,减少水氧在薄膜表面的吸附和解吸附现象,从而提高器件的稳定性。该自组装钝化层还能提高氧化物半导体的抗蚀性,减少后续工艺对其造成的损伤。另外,如图3所示,通过XPS深度剖析测试,可以观察到具有自组装分子层的金属氧化物薄膜内部存在氮元素N1s峰,证明ODA中的氮元素有效地进入到金属氧化物薄膜中。图4显示了与没有自组装分子层的金属氧化物相比,具有自组装分子层的金属氧化物薄膜内部氧元素O1s峰的变化。与金属氧化物中氧空位相关的O2子峰的相对峰面积减小,表明通过含氮钝化层对金属氧化物薄膜进行氮掺杂的方法可以有效控制金属氧化物半导体中的氧空位含量;而与金属氧化物中松散结合的氧杂质相关的O3峰的相对峰面积大幅度下降,表明该含氮钝化层可以有效减少氧化物薄膜表面吸附的水和氧杂质,从而抑制周围环境中水和氧在薄膜表面的吸附/解吸反应。
参照图5,本实施例公开了一种具有含氮元素的自组装分子层作为钝化层的金属氧化物薄膜晶体管。如图4所示,该薄膜晶体管设置有衬底201、栅极202、栅氧化层203、有源层204、源极205A、漏极205B和自组装分子层206。
该氧化物薄膜晶体管的制备步骤如下:
(1)通过直流磁控溅射法,在柔性聚酰亚胺(PI)衬底201上制备一层300nm厚的铝-钕合金薄膜,并通过通过光刻和湿法蚀刻工艺进行图形化以制备栅极202;
(2)通过阳极氧化法制备氧化铝钕栅氧化层203,使用酒石酸铵和乙二醇的混合液作为电解质溶液,将栅极202附着的衬底作为阳极,不锈钢板作为阴极浸没入电解质溶液中,在阳极和阴极之间加恒定的电流以提高阴阳两电极之间的电压。当电压达到100V时保持电压恒定,使两电极之间的电流减小至约0.001mA/cm2。此时栅极表面生成厚度为200nm的氧化铝钕绝缘层203层;
(3)通过共溅射多晶氧化铟锡靶材(功率约为100W)和多晶氧化锌靶材(功率约为130W)的方式,沉积30nm的非晶铟锡锌氧化物薄膜作为有源层204;
(4)通过直流溅射沉积厚度为240nm的铟锡氧(ITO)薄膜作为源极205A和漏极205B,并通过掩膜版使其图形化,得到宽长比为100μm/100μm的沟道;
(5)通过高温热台将得到的金属氧化物薄膜晶体管在350℃的空气中退火3小时;
(6)对于自组装钝化层的处理,将沉积得到的金属氧化物薄膜连同衬底置于含有十八胺(ODA)固体的蒸发皿中,将蒸发皿用玻璃盖密封并放置于真空恒温箱中。根据ODA的熔点,将真空烘箱温度设置在70℃并保持1h,然后冷却至室温。至此,ODA自组装分子层206沉积于金属氧化物有源层的表面,作为其钝化层。
为证明本发明中以含氮元素的自组装分子层作为钝化层的金属氧化物薄膜晶体管具有优越的电学性能与稳定性,将实施例中基于ODA自组装分子层作为钝化层的铟锡锌氧化物薄膜晶体管进行测试,所述测试使用AgilentB1500半导体参数分析仪进行。在本实施例中,以ODA自组装分子层作为钝化层的铟锡锌氧化物薄膜晶体管的转移特性曲线如图6所示,输出特性曲线如图7所示。可发现其电学性能与未经钝化处理的原始器件相比电学性能具有较大的提升。经过自组装处理的器件的场效应迁移率可达19.9cm2/Vs,亚阈值摆幅低于0.15V/decade,开关电流比达到108以上,说明基于ODA的含氮自组装钝化层的铟锡锌氧化物薄膜晶体管的载流子迁移率高,缺陷态少,开态电流大且关态电流小。图6和图7证明了以ODA自组装分子层作为钝化层的铟锡锌氧化物薄膜晶体管优越的电学特性。
另外,实施例中基于ODA的含氮自组装分子层作为钝化层的铟锡锌氧化物薄膜晶体管在相对湿度为60%的空气中的正栅极偏压应力测试的结果如图8所示,经过一小时测试后,多条测试曲线的偏移小于1V,说明器件偏压应力稳定性也很好。总而言之,气相法制备的ODA自组装分子层即可作为隔绝空气的钝化层,也可作为有效的氮掺杂源。在自组装过程之后,氧空位的分布通过在ITZO TFT的沟道中进行N掺杂来改变,因此具有ODA自组装钝化层的铟锡锌氧化物薄膜晶体管显示出电性能的改善。此外,器件背通道的水氧吸附/解吸反应受到大气隔离和氮掺杂效应的抑制,从而提高了器件的正偏压稳定性。
综上所述,本发明采用气相法制备含氮自组装分子层作为钝化层,其消除了金属氧化物薄膜与含氮有机物的直接接触,与液相法相比避免了环境湿度及溶剂纯度对自组装分子层的影响,因此更易于实现且可重复性高。含氮的自组装分子层作为钝化层有效提高了金属氧化物表面的疏水性,其有效抑制了水、氧吸附和解吸附现象,提高了器件的稳定性;同时,该钝化层还能提高金属氧化物的抗蚀性,减少后续工艺流程对其表面造成的损伤。此外,含氮的钝化层通过背沟道对本方法制备的金属氧化物薄膜晶体管进行氮掺杂,在调节其电学性能的同时进一步的减少了大气中水、氧吸附和解吸附现象,从而提高了器件在大气环境中的稳定性。故本发明方法具有工艺简单、成本低廉的特点,所制备的氧化物薄膜晶体管电学性能和稳定性均得到了优化。
在本说明书的上述描述中,参考术语“一个实施方式/实施例”、“另一实施方式/实施例”或“某些实施方式/实施例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
尽管已经示出和描述了本发明的实施方式,本领域的普通技术人员可以理解:在不脱离本发明的原理和宗旨的情况下可以对这些实施方式进行多种变化、修改、替换和变型,本发明的范围由权利要求及其等同物限定。
以上是对本发明的较佳实施进行了具体说明,但本发明并不限于上述实施例,熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换,这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (9)

1.一种金属氧化物氮掺杂方法,其特征在于,包括以下步骤:
在衬底上沉积一层预设厚度的金属氧化物薄膜;
将获得的金属氧化物薄膜置于蒸发容器中,封闭所述蒸发容器,其中所述蒸发容器内还设有第一容器,所述第一容器内装有含氮元素有机物,所述属氧化物薄膜不与含氮元素有机物接触;
将所述蒸发容器放入真空恒温环境中进行分子自组装,以在金属氧化物薄膜表面形成含氮的自组装分子层作为钝化层;
其中,真空恒温环境的温度设为40~150℃。
2.根据权利要求1所述的一种金属氧化物氮掺杂方法,其特征在于,所述蒸发容器放入真空恒温环境内进行加热的时间为0.5~24小时。
3.根据权利要求1所述的一种金属氧化物氮掺杂方法,其特征在于,所述金属氧化物薄膜的成分为具有n型半导体材料特性的无机金属氧化物。
4.根据权利要求3所述的一种金属氧化物氮掺杂方法,其特征在于,所述无机金属氧化物为铟锌氧化物、锡锌氧化物、铟锡锌氧化物、铟镓锌氧化物或者氟锡锌氧化物。
5.根据权利要求1所述的一种金属氧化物氮掺杂方法,其特征在于,所述在衬底上沉积一层预设厚度的金属氧化物薄膜,包括:
通过磁控溅射法将预设的金属氧化物沉积在衬底上,得到预设厚度的金属氧化物薄膜。
6.根据权利要求1所述的一种金属氧化物氮掺杂方法,其特征在于,所述自组装分子层通过含氮有机物气相热处理所述金属氧化物薄膜的表面获得。
7.根据权利要求1所述的一种金属氧化物氮掺杂方法,其特征在于,所述自组装分子层通过长链脂肪胺气相热处理所述金属氧化物薄膜的表面获得。
8.一种金属氧化物薄膜晶体管,其特征在于,包括金属氧化物薄膜和钝化层,所述金属氧化物薄膜和所述钝化层通过权利要求1-7任一项所述的一种金属氧化物氮掺杂方法制备获得。
9.根据权利要求8所述的一种金属氧化物薄膜晶体管,其特征在于,所述金属氧化物薄膜晶体管还包括衬底、栅极、栅氧化层、金属氧化物有源层、源极、漏极和绝缘层,所述栅极沉积于所述衬底上方,所述栅氧化层覆盖在所述栅极上,所述金属氧化物有源层位于绝缘层上方,所述源极、漏极和钝化层均位于金属氧化物有源层上方。
CN202110696226.XA 2021-06-23 2021-06-23 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管 Pending CN113539801A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110696226.XA CN113539801A (zh) 2021-06-23 2021-06-23 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110696226.XA CN113539801A (zh) 2021-06-23 2021-06-23 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管

Publications (1)

Publication Number Publication Date
CN113539801A true CN113539801A (zh) 2021-10-22

Family

ID=78096422

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110696226.XA Pending CN113539801A (zh) 2021-06-23 2021-06-23 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管

Country Status (1)

Country Link
CN (1) CN113539801A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954273A (zh) * 2023-03-13 2023-04-11 山东科技大学 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659369A (zh) * 2018-11-23 2019-04-19 华南理工大学 一种金属氧化物薄膜晶体管及其钝化层的制备方法
CN110416087A (zh) * 2019-07-29 2019-11-05 北方民族大学 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109659369A (zh) * 2018-11-23 2019-04-19 华南理工大学 一种金属氧化物薄膜晶体管及其钝化层的制备方法
CN110416087A (zh) * 2019-07-29 2019-11-05 北方民族大学 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
SIDHARAM P. PUJARI,ETAL: "Covalent Surface Modification of Oxide Surfaces", 《ANGEWANDTE CHEMIE - INTERNATIONAL EDITION》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115954273A (zh) * 2023-03-13 2023-04-11 山东科技大学 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法
CN115954273B (zh) * 2023-03-13 2023-06-16 山东科技大学 一种气相碘掺杂的金属氧化物薄膜晶体管及制备方法

Similar Documents

Publication Publication Date Title
Huang et al. High-mobility solution-processed tin oxide thin-film transistors with high-κ alumina dielectric working in enhancement mode
Barquinha et al. Toward high-performance amorphous GIZO TFTs
Ohara et al. 21.3: 4.0 In. QVGA AMOLED Display Using In‐Ga‐Zn‐Oxide TFTs with a Novel Passivation Layer
EP2195849B1 (en) Oxide semiconductor device including insulating layer and display apparatus using the same
US8513720B2 (en) Metal oxide semiconductor thin film transistors
US9449990B2 (en) Thin film transistor and display device
US9647126B2 (en) Oxide for semiconductor layer in thin film transistor, thin film transistor, display device, and sputtering target
US20120037897A1 (en) Thin film transistor and method for manufacturing thin film transistor
US8957416B2 (en) Thin film transistor, manufacturing method of the same and electronic equipment
TW201248783A (en) Wiring structure and sputtering target
Hwang et al. Fabrication and characterization of sol-gel-derived zinc oxide thin-film transistor
US8044402B2 (en) Amorphous insulator film and thin-film transistor
US9362116B2 (en) Methods of forming oxide thin film and electrical devices and thin film transistors using the methods
JP2012049489A (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
CN103022143A (zh) 薄膜晶体管、用于制造该薄膜晶体管的方法、以及显示设备
CN110416087A (zh) 具有钝化增强层的金属氧化物薄膜晶体管及其制作方法
WO2021147284A1 (zh) 柔性衬底金属氧化物薄膜晶体管及其钝化层的制备方法
CN109659369A (zh) 一种金属氧化物薄膜晶体管及其钝化层的制备方法
JP2012028481A (ja) 電界効果型トランジスタ及びその製造方法
CN113539801A (zh) 一种金属氧化物氮掺杂方法及金属氧化物薄膜晶体管
JP2014502038A (ja) 薄膜電極および薄膜スタックを堆積させる方法
CN103311313A (zh) 氧化物薄膜晶体管及其制备方法
Cho et al. Electrical and chemical stability engineering of solution-processed indium zinc oxide thin film transistors via a synergistic approach of annealing duration and self-combustion process
CN111969067A (zh) 一种氧化铟薄膜晶体管及其制备方法
KR20090102899A (ko) 산화물 반도체 박막 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20211022

RJ01 Rejection of invention patent application after publication