JP2014502038A - 薄膜電極および薄膜スタックを堆積させる方法 - Google Patents
薄膜電極および薄膜スタックを堆積させる方法 Download PDFInfo
- Publication number
- JP2014502038A JP2014502038A JP2013535360A JP2013535360A JP2014502038A JP 2014502038 A JP2014502038 A JP 2014502038A JP 2013535360 A JP2013535360 A JP 2013535360A JP 2013535360 A JP2013535360 A JP 2013535360A JP 2014502038 A JP2014502038 A JP 2014502038A
- Authority
- JP
- Japan
- Prior art keywords
- transparent conductive
- conductive oxide
- oxide film
- thin film
- gas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 106
- 238000000151 deposition Methods 0.000 title claims abstract description 64
- 238000000034 method Methods 0.000 title claims abstract description 35
- 239000010408 film Substances 0.000 claims abstract description 126
- 239000000463 material Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 238000004544 sputter deposition Methods 0.000 claims description 69
- 230000008021 deposition Effects 0.000 claims description 31
- 239000002243 precursor Substances 0.000 claims description 25
- 239000000203 mixture Substances 0.000 claims description 17
- 229910052802 copper Inorganic materials 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 229910016027 MoTi Inorganic materials 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052750 molybdenum Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 6
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 6
- 229910006404 SnO 2 Inorganic materials 0.000 claims description 5
- 229910004116 SrO 2 Inorganic materials 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 3
- 238000000427 thin-film deposition Methods 0.000 claims description 3
- 239000007789 gas Substances 0.000 description 86
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 13
- 239000001257 hydrogen Substances 0.000 description 11
- 238000012986 modification Methods 0.000 description 10
- 230000004048 modification Effects 0.000 description 10
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000001552 radio frequency sputter deposition Methods 0.000 description 2
- 238000007792 addition Methods 0.000 description 1
- 239000012300 argon atmosphere Substances 0.000 description 1
- 150000001768 cations Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- -1 deposition time Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005546 reactive sputtering Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
透明導電酸化膜（４０５）上へ少なくとも１つの薄膜電極（４０２、４０３）を堆積させる方法が提供される。最初に、処理すべき基板（１０１）上へ透明導電酸化膜（４０５）を堆積させる。次いで、透明導電酸化膜（４０５）に対するドナー材料またはアクセプタ材料として作用する処理ガス（２０７）を含有する処理環境に、基板（１０１）および透明導電酸化膜（４０５）をさらす。透明導電酸化膜（４０５）の少なくとも部分上へ、少なくとも１つの薄膜電極（４０２、４０３）を堆積させる。透明導電酸化膜（４０５）の少なくとも部分上へ少なくとも１つの薄膜電極（４０２、４０３）を堆積させながら、透明導電酸化膜（４０５）に対するドナー材料またはアクセプタ材料として作用する処理ガス（２０７）の分圧を変動させる。このように、界面抵抗（４０８）および体抵抗（４０９’）が低減されて改質された透明導電酸化膜（４１０）を得ることができる。
Description
本発明の実施形態は、透明酸化物薄膜トランジスタを製造する処理ステップを実施するスパッタ堆積システムに関する。詳細には、本発明の実施形態は、薄膜トランジスタに適した透明導電酸化膜上へ薄膜電極を堆積させるように適合された堆積装置に関する。さらに、本発明の実施形態は、薄膜トランジスタでの使用に適合された薄膜スタックに関する。さらに、本発明の実施形態は、透明導電酸化膜上へ薄膜電極を堆積させる方法に関する。
薄膜トランジスタ（ＴＦＴ）は、たとえば表示デバイス内でスイッチング要素として広く使用されている。したがって薄膜トランジスタは、表示技術において濃度値を制御することができ、様々な表示デバイスを駆動することができる。従来の表示デバイスでは、各ピクセルを駆動する半導体要素は、少なくとも１つの活性層を有する薄膜トランジスタから形成される。ＴＦＴで使用するための薄膜スタックは、基板上へ堆積した透明導電酸化物（ＴＣＯ）膜を含むことができる。ＴＣＯ膜は広い用途を有し、これらのＴＣＯ膜は、液晶ディスプレイ、タッチパネルデバイス、光起電セル、および透明薄膜トランジスタなどの電子デバイスに使用することができる。多くの電子デバイスでは薄膜トランジスタがますます重要になっているため、電気特性およびデバイス性能を改善することが問題である。
上記に照らして、透明導電酸化膜上へ薄膜電極を堆積させる独立請求項１に記載の方法が提供される。さらに、透明導電酸化膜上へ薄膜電極を堆積させるように適合された独立請求項７に記載の堆積装置が提供される。上記に加えて、薄膜トランジスタでの使用に適合された独立請求項１０に記載の薄膜スタックが提供される。
一実施形態によれば、透明導電酸化膜上へ薄膜電極を堆積させる方法が提供され、この方法は、基板上へ透明導電酸化膜を堆積させることと、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスを含有する処理環境に、基板および透明導電酸化膜をさらすことと、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させることとを含み、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させながら、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧を変動させる。
さらなる実施形態によれば、透明導電酸化膜上へ薄膜電極を堆積させるように適合された堆積装置が提供され、堆積装置は、処理すべき基板を保持するように適合された基板キャリアと、基板上へ透明導電酸化膜をスパッタリングし、透明導電酸化膜の少なくとも部分上へ少なくとも１つの薄膜電極をスパッタリングするように適合されたスパッタリングデバイスと、基板および透明導電酸化膜の処理環境の組成を制御するように適合されたガス流コントローラであって、処理環境が透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスを含有する、ガス流コントローラとを含み、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させながら、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧を変動させる。
さらなる実施形態によれば、薄膜トランジスタでの使用に適合された薄膜スタックが提供され、薄膜スタックは、基板と、基板上へ堆積した透明導電酸化膜と、透明導電酸化膜上へ堆積した前駆体層と、透明導電酸化膜の少なくとも部分上へ堆積した薄膜電極とを含む。
本発明の上記の特徴を詳細に理解できるように、実施形態を参照することによって、上記で簡単に要約した本発明のより詳細な説明を得ることができる。添付の図面は本発明の実施形態に関するものであり、それについて以下に説明する。
本発明の様々な実施形態を詳細に参照し、図にはこれらの実施形態の１つまたは複数の例を示す。以下の図面の説明の範囲内では、同じ参照番号は同じ構成要素を指す。全体として、個々の実施形態に関する違いのみについて説明する。各例は、本発明を説明するために提供されるものであり、本発明を限定するものではない。たとえば、一実施形態の一部として例示または記載する特徴を、他の実施形態で、または他の実施形態とともに使用して、さらなる実施形態を得ることができる。本発明は、そのような修正形態および変形形態を含むものとする。
本明細書に記載の実施形態は、とりわけ、透明導電膜上へ薄膜電極を堆積させる方法を参照する。透明導電酸化膜は、ガラス基板などの透明基板上に堆積され、次いで透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスを含有する処理環境にさらされる。透明導電酸化膜の少なくとも部分上へ薄膜電極が堆積されるとき、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧を変動させることができる。このように、薄膜トランジスタで使用できる薄膜スタックが得られる。
薄膜スタックは、基板と、基板上へ堆積した透明導電酸化膜と、透明導電酸化膜上へ堆積した前駆体層と、透明導電酸化膜の少なくとも部分上へ堆積した薄膜電極とを含むことができる。薄膜トランジスタで使用するための薄膜スタックを製造するために、透明導電酸化膜上へ薄膜電極を堆積させるように適合された堆積装置を提供することができる。堆積装置は、処理すべき基板を保持するように適合された基板キャリアを含む。
スパッタリングデバイスは、基板上に透明導電酸化膜をスパッタリングし、透明導電酸化膜の少なくとも部分上へ少なくとも１つの薄膜電極をスパッタリングするように適合される。ガス流コントローラは、基板および透明導電酸化膜の処理環境の組成を制御するように適合される。処理環境は、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスを含有することができる。
透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧は、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させながら変動させることができる。したがって、電子薄膜デバイスの良好な電気特性を提供するために、透明導電酸化膜と少なくとも１つの薄膜電極との間の接触抵抗を低減させることを考慮しなければならない。具体的には、薄膜抵抗の半導体層と半導体層上へ被覆されたそれぞれのソース／ドレイン層との間の接触抵抗を低減させることができる。したがって、薄膜トランジスタデバイスは、改善された効率を提示することができる。
図１は、典型的な実施形態によるスパッタ堆積システム２００の概略ブロック図である。図１に示すように、スパッタ堆積システム２００は、様々な薄膜を基板１０１上に堆積させることができるスパッタリングリアクタ２０５と、ガス流コントローラ３００とを含む。スパッタリングリアクタ２０５では、処理すべき基板１０１を保持するように適合された基板キャリア１０２が構成される。
スパッタリングリアクタ２０５は、基板キャリア１０２および基板１０１を所望の温度まで加熱するように基板キャリア１０２に隣接して構成された加熱デバイス１０３をさらに含むことができる。スパッタリングリアクタ２０５の内部には、基板１０１上へ薄膜を形成する堆積材料２０４を提供するスパッタリングターゲット２０１が構成される。スパッタリングガス入り口２０６を介してスパッタリングリアクタ２０５内へ導入されるスパッタリングガス２０２が、スパッタリングターゲット２０１から堆積材料２０４をスパッタリングする。
スパッタリングリアクタ２０５内に含まれるスパッタリングシステムは、それだけに限定されるものではないが、ＤＣスパッタリングシステム、ＲＦスパッタリングシステム、またはマグネトロンスパッタリングシステムから形成することができる。スパッタリングリアクタ２０５は真空ポンプ２０３に接続され、真空ポンプ２０３は、スパッタリングリアクタ２０５内に所望の内圧を提供することができる。スパッタリングガス２０２およびドナーガスまたはアクセプタガス２０７は、スパッタリングガス入り口２０６を介してスパッタリングリアクタ２０５内へ導入される。
スパッタリングガス２０２およびドナーガスまたはアクセプタガス２０７は、ガス流コントローラ３００によって提供される。ガス流コントローラ３００は、とりわけ、スパッタリングガス源３０３と、ドナーガスまたはアクセプタガス２０７を提供するガス源３０４とを含む。スパッタリングガス源３０３とガス源３０４はそれぞれ、パイプを介してガスミキサ３０２へ接続され、ガスミキサ３０２は、スパッタリングガス２０２とドナーまたはアクセプタガス２０７の混合物を提供する。ここでは、スパッタリングガス２０２内のドナーガスまたはアクセプタガス２０７の含有量を変動させることができることに留意されたい。
ガス流コントローラ３００内には、スパッタリングガス２０２およびドナーガスまたはアクセプタガス２０７の所望のガス流をスパッタリングリアクタ２０５内へ提供するために、ガスバルブ３０１が含まれる。スパッタリングデバイスは、基板１０１の上に少なくとも１つの透明導電酸化膜（ＴＣＯ膜）をスパッタリングし、透明導電酸化膜の少なくとも部分上へ少なくとも１つの薄膜電極（図２および図３に関して本明細書に後述）をスパッタリングするように適合される。
ガス流コントローラ３００は、スパッタリングリアクタ２０５の内部で基板１０１および透明導電酸化膜を取り囲む処理環境の組成の制御を提供する。処理環境は、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用するドナーガスまたはアクセプタガス２０７を含有する。
透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガス、すなわちドナーガスまたはアクセプタガス２０７の分圧は、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させながら、スパッタリングガス２０２の圧力に対して変動させることができる（図２、図３、および図４も参照）。ここでは、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガス、すなわちドナーガスまたはアクセプタガス２０７の分圧は、スパッタリングリアクタ２０５内へ導入されるガスの流量比によって表すことができることに留意されたい。スパッタリングガス２０２に対するドナーガスまたはアクセプタガス２０７の流量比は、０．５％〜６０％の範囲内で変動させることができ、通常は約１０％である。
ここでは、詳細には説明しないが、薄膜堆積処理中に少なくとも１つの堆積パラメータを制御することができるに留意されたい。少なくとも１つの堆積パラメータは、スパッタリングカソード（スパッタリングターゲット２０１）で印加される電力、スパッタリングガス２０２の圧力、堆積混合ガスの組成、基板温度、堆積時間、およびこれらの任意の組合せからなる群から選択することができる。
処理環境は、Ａｒ、Ｈ２、Ａｒ／Ｈ２、ＮＨ３、Ａｒ／ＮＨ３、Ｎ２、Ａｒ／Ｎ２およびこれらの任意の組合せからなる群から選択されるガス組成物を含むことができる。スパッタリング処理は、マグネトロンスパッタリング、ＲＦスパッタリング、またはＤＣスパッタリング、および反応性スパッタリングまたは非反応性スパッタリングによって提供することができる。本明細書に記載の他の実施形態と組み合わせることができる典型的な実施形態によれば、スパッタリング堆積システム２０５は、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択される金属をスパッタリングするように適合されたマグネトロンスパッタリングユニットとして提供することができる。
図２は、処理すべき基板１０１上に複数の層を含む薄膜スタック１００の側面断面図である。図２に示すような薄膜スタック１００は、上下逆さで互い違いに配置した構造における薄膜トランジスタの一部とすることができる。基板１０１は、ガラス基板として提供することができる。基板１０１上へ、ゲート接点４０１が堆積される。ゲート接点４０１および基板表面の残り部分は、ゲート誘電体層４０４によって被覆される。ゲート誘電体層４０４の少なくとも部分上へ、透明導電酸化膜４０５（ＴＣＯ膜、ＴＣＯ層）が堆積される。透明導電酸化膜４０５は、ＺｎＯ、ＩＧＺＯ、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＣｄＯ、およびこれらの任意の組合せからなる群から選択されるｎ型材料、またはＣｕ２Ｏ、ＣｕＡｌＯ２、Ｃｕ２ＳｒＯ２、ＣｕＧａＯ２、およびこれらの任意の組合せからなる群から選択されるｐ型材料を含むことができる。
これらの材料における導電性と透光性の共存は、結晶またはアモルファス酸化物構造内の金属カチオンの性質、数、および原子配列、常駐形態、ならびに固有の欠陥または意図的に導入された欠陥の存在にさらに依存することがある。
透明導電酸化膜４０５の少なくとも部分上へ、ドレイン接点４０２およびソース接点４０３などの薄膜電極が堆積される。ソース接点４０３とドレイン接点４０２との間には、エッチング停止層４０６が位置する。薄膜構造全体を保護するために、薄膜構造全体上へパッシベーション層４０７が堆積される。
本明細書に記載の他の実施形態と組み合わせることができる別の典型的な実施形態によれば、薄膜電極４０３、４０２を堆積させる前に、透明導電酸化膜上へ前駆体層を堆積させることができる。前駆体層は、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択されるスパッタリングされた金属を含むことができる。薄膜電極、たとえばドレイン接点４０２およびソース接点４０３は、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択されるスパッタリングされた金属の形で提供される材料を含むことができる。
図３は、典型的な実施形態による薄膜スタック１００の別の側面断面図であり、図３は、体抵抗４０９／４０９’と界面抵抗４０８の組合せの存在を示す。ここでは、図示しないが、薄膜電極４０３、４０２、すなわちソース接点４０３およびドレイン接点４０２を堆積させる前に、前駆体層が堆積されることに留意されたい。
本明細書に記載の他の実施形態と組み合わせることができる典型的な実施形態によれば、前駆体層は、１つの原子層から１００ｎｍまでの範囲内の厚さを有することができ、通常は約１０ｎｍの厚さを有する。
図３に２つの矢印で示すドレイン／ソース電極の下の体抵抗４０９’は、水素を含有する前駆体層を提供することによって低減させることができる。水素の含有量により、ｎ型透明導電酸化膜４０５のキャリア濃度を約１０１９原子／ｃｍ３にすることができる。さらに、図３に２つの矢印で示すドレイン／ソース電極の下の体抵抗４０９’は、窒素を含有する前駆体層を提供することによって低減させることができる。窒素の含有量により、ｐ型透明導電酸化膜４０５のキャリア濃度を約１０１９原子／ｃｍ３にすることができる。抵抗全体、たとえば界面抵抗４０８と体抵抗４０９／４０９’の和は、以下の等式によって得られる。
ＲＣ＝Ｒｉｎｔｅｒｆａｃｅ＋Ｒｂｕｌｋ＝Ｒ４０８＋Ｒ４０９＋Ｒ４０９’ （１）
ＲＣ＝Ｒｉｎｔｅｒｆａｃｅ＋Ｒｂｕｌｋ＝Ｒ４０８＋Ｒ４０９＋Ｒ４０９’ （１）
図４は、本明細書に記載の他の実施形態と組み合わせることができるさらなる実施形態による薄膜スタック１００の別の側面断面図である。図４は、透明導電酸化膜４０５上へ薄膜電極、たとえばドレイン接点４０２および／またはソース接点４０３を堆積させる前の状況を示す。図１に関して本明細書に上述したように、ドナーガスまたはアクセプタガス２０７とスパッタリングガス２０２を組み合わせるため、薄膜電極を堆積させる前に、ドナーガスまたはアクセプタガス２０７の少なくとも一部分を前駆体層内に取り込むことができる。
図４には、処理すべき基板１０１を示し、基板１０１は、ゲート接点４０１と、ゲート接点４０１の上のゲート誘電体層４０４と、処理すべき基板１０１の表面の残り部分と、ゲート誘電体層４０４の少なくとも部分上へドナーガスまたはアクセプタガス４１１を取り込むことによって改質された透明導電酸化膜４１０と、改質された透明導電酸化膜４１０の上のエッチング停止層４０６とを含む層を有する。ここでは、透明導電酸化膜４０５のうち、エッチング停止層４０６の下に位置する部分は、ドナーガスまたはアクセプタガス２０７によって改質されないことに留意されたい。
ここでは、「改質された透明導電酸化膜」という用語は、透明導電酸化膜内へドナーガスまたはアクセプタガス２０７が拡散して体抵抗４０９’を低減させたことを示すことに留意されたい。スパッタリングリアクタ２０５（図１参照）内の処理環境内に含有されるドナーガスまたはアクセプタガス２０７は、透明導電酸化膜４１０に対するドナー材料またはアクセプタ材料として作用することができる。
ドナー材料として、水素を提供することができる。スパッタリングガス入り口２０６によってスパッタリングリアクタ２０５内へ導入されるスパッタリングガス２０２内にドナーガス２０７として含まれる水素ガスは、体抵抗４０９’を低減させることに加えて、透明導電酸化膜４１０と薄膜電極４０３、４０４（図４には図示せず）との間の界面の界面抵抗４０８も低減させる。このように、水素ガスはスパッタリング処理に添加され、水素含有量を有するソース／ドレイン材料から最初のいくつかの原子層を生成し、残りの薄膜電極は、層厚さに対する設定点値に到達するまで、スパッタプロセスガス内に水素がない状態で堆積される。
上記のように、透明導電酸化膜４０５は、ＺｎＯ、ＩＧＺＯ、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＣｄＯ、Ｃｕ２Ｏ、およびこれらの任意の組合せからなる群から選択されるｎ型材料を含むことができる。代替形態として、透明導電酸化膜４０５は、Ｃｕ２Ｏ、ＣｕＡｌＯ２、Ｃｕ２ＳｒＯ２、ＣｕＧａＯ２、およびこれらの任意の組合せからなる群から選択されるｐ型材料を含むことができる。具体的には、ＴＦＴ活性層材料として求めることができるｐ型ＴＣＯとしてＣｕ２Ｏが使用される例として、前述の処理は、Ｎ２、Ｎ２Ｏ、またはこれらの組合せなどの窒素含有処理ガスをアクセプタガスとして利用することによって適用することができる。窒素は、Ｃｕ２Ｏに対して有効なｐ型ドーパントである。このように、前駆体層を提供して、窒素含有ガスのためにドープされていないＣｕ２Ｏ内にアクセプタ状態をもたらすことで、接触抵抗を改善することもできる。
このように、ソース／ドレイン電極は、活性チャネルアイランド上へ直接堆積されるのではなく、透明導電酸化膜４１０と薄膜電極との間に前駆体層が設けられる。したがって、水素は、たとえばＺｎＯ、ＩＧＺＯ、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＣｄＯ、およびこれらの任意の組合せから作られた透明導電酸化膜４１０内でドナーとして作用することができ、スパッタリング処理中の水素の取込みは、本明細書で上述した等式（１）によって得られる全体的な抵抗に影響を与える。さらに、窒素は、たとえばＣｕ２Ｏ、ＣｕＡｌＯ２、Ｃｕ２ＳｒＯ２、ＣｕＧａＯ２、およびこれらの任意の組合せから作られた透明導電酸化膜４１０内でアクセプタとして作用することができ、スパッタリング処理中の窒素の取込みは、本明細書で上述した等式（１）によって得られる全体的な抵抗に影響を与える。
このようにして、全体的な抵抗、すなわち界面抵抗４０８と体抵抗４０９／４０９’の和を低減させることができる。界面抵抗４０８と体抵抗４０９’はどちらも、水素含有雰囲気または窒素含有雰囲気内の金属化材料をスパッタリングすることによって低減させることができる。薄い前駆体層は、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、またはこれらの任意の組合せなどの純粋なソース／ドレイン金属の静的反応性マグネトロンスパッタリングによって堆積させることができ、薄い前駆体層の堆積は、エッチング停止層４０６の画定後に実行される。この処理に適当な雰囲気は、ｎ型ＴＣＯ膜に対するドナー材料を提供するＡｒ／Ｈ２もしくはＡｒ／ＮＨ３雰囲気、またはｐ型ＴＣＯ膜に対するアクセプタ材料を提供するＮ２、Ａｒ／Ｎ２、Ａｒ／Ｎ２Ｏ雰囲気とすることができる。したがって、スパッタリング雰囲気内に存在する水素または窒素は、透明導電酸化膜４１０と、たとえば純粋なアルゴン雰囲気内で前駆体膜上に直接スパッタリングされたソース／ドレイン金属化との間の界面抵抗４０８を低減させることができる。
上記に加えて、インシトゥＨ２拡散により、体抵抗４０９’を低減させることができる。上記の等式（１）によって得られる全体的な抵抗ＲＣを低減させる範囲は、スパッタリングカソードの電力、スパッタリングガスの圧力、アルゴン／水素またはアルゴン／窒素混合物の組成、堆積時間、基板温度など、前駆体膜の異なる堆積パラメータを制御することによって提供することができる。
図５は、透明導電酸化膜上へ薄膜電極を堆積させる方法を示す流れ図である。この処理は、ブロック５０１から開始する。次いで、基板１０１上へ透明導電酸化膜４０５、４１０を堆積させる（ブロック５０２）。ブロック５０３で、透明導電酸化膜４０５に対するドナー材料またはアクセプタ材料として作用する処理ガスを含有する処理環境に、基板および基板１０１上へ堆積した透明導電酸化膜をさらす。
次いで、透明導電酸化膜４０５の少なくとも部分上へ、薄膜電極、たとえばソース接点４０３およびドレイン接点４０２を堆積させる。薄膜電極の堆積中、ブロック５０５に示すように、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧を変動させることができる。ドナーガス２０７の分圧のこの変動は、透明導電酸化膜４０５の少なくとも部分上へ薄膜電極４０２、４０３を堆積させながら実行される。このように、ドナー材料、たとえば水素、またはアクセプタ材料、たとえば窒素を取り込んで改質された透明導電酸化膜４１０（図４参照）が得られる。この手順は、ブロック５０６で終了する。
上記に照らして、複数の実施形態について説明した。たとえば、一実施形態によれば、透明導電酸化膜上へ薄膜電極を堆積させる方法が提供され、この方法は、基板上へ透明導電酸化膜を堆積させることと、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスを含有する処理環境に、基板および透明導電酸化膜をさらすことと、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させることとを含み、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させながら、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧を変動させる。処理環境は、Ａｒ、Ｈ２、Ａｒ／Ｈ２、ＮＨ３、Ａｒ／ＮＨ３、およびこれらの任意の組合せからなる群、またはＡｒ、Ｎ２、Ａｒ／Ｎ２、およびこれらの任意の組合せからなる群から選択されるガス組成物を含むことができる。上記の他の実施形態および修正形態のいずれかと組み合わせることができるさらなる実施形態によれば、この方法は、薄膜電極を堆積させる前に、透明導電酸化膜上へ前駆体層を堆積させることをさらに含むことができる。上記に加えて、前駆体層は、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択される金属をスパッタリングすることによって堆積させることができる。さらなる追加または代替の修正形態によれば、薄膜堆積処理中に少なくとも１つの堆積パラメータが制御され、少なくとも１つの堆積パラメータは、スパッタリングカソードで印加される電力、スパッタリングガスの圧力、堆積混合ガスの組成、基板温度、およびこれらの任意の組合せからなる群から選択される。本発明の任意選択の修正形態によれば、透明導電膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧が変動される。スパッタリングガスに対するドナーガスの流量比は、０．５％〜６０％の範囲内で変動させることができ、通常は約１０％である。別の実施形態によれば、透明導電酸化膜上へ薄膜電極を堆積させるように適合された堆積装置が提供され、堆積装置は、処理すべき基板を保持するように適合された基板キャリアと、基板上へ透明導電酸化膜をスパッタリングし、透明導電酸化膜の少なくとも部分上へ少なくとも１つの薄膜電極をスパッタリングするように適合されたスパッタリングデバイスと、基板および透明導電酸化膜の処理環境の組成を制御するように適合されたガス流コントローラであって、処理環境が透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスを含有する、ガス流コントローラとを含み、透明導電酸化膜の少なくとも部分上へ薄膜電極を堆積させながら、透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する処理ガスの分圧を変動させる。さらなる追加または代替の修正形態によれば、堆積装置は、処理すべき基板を加熱するように適合された加熱デバイスを含むことができる。上記の他の実施形態および修正形態のいずれかと組み合わせることができるさらなる実施形態によれば、スパッタリングデバイスは、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択される金属をスパッタリングするように適合されたマグネトロンスパッタリングユニットとして提供される。さらに別の実施形態によれば、薄膜トランジスタでの使用に適合された薄膜スタックが提供され、薄膜スタックは、基板と、基板上へ堆積した透明導電酸化膜と、透明導電酸化膜上へ堆積した前駆体層と、透明導電酸化膜の少なくとも部分上へ堆積した薄膜電極とを含む。上記の他の実施形態および修正形態のいずれかと組み合わせることができるさらなる実施形態によれば、透明導電酸化膜は、ＺｎＯ、ＩＧＺＯ、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＣｄＯ、およびこれらの任意の組合せからなる群から選択されるｎ型材料、およびＣｕ２Ｏ、ＣｕＡｌＯ２、Ｃｕ２ＳｒＯ２、ＣｕＧａＯ２、およびこれらの任意の組合せからなる群から選択されるｐ型材料を含むことができる。本発明の任意選択の修正形態によれば、前駆体層は、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択されるスパッタリングされた金属を含む。さらに、前駆体層は、１つの原子層から１００ｎｍまでの範囲内の厚さを有することができ、通常は約１０ｎｍの厚さを有する。上記の他の実施形態および修正形態のいずれかと組み合わせることができるさらなる実施形態によれば、透明導電酸化膜の一部分のキャリア濃度は、１０１７原子／ｃｍ３〜１０２０原子／ｃｍ３の範囲内であり、通常は約１０１９原子／ｃｍ３である。透明導電酸化膜の別の部分のキャリア濃度は、１０１６原子／ｃｍ３〜１０１９原子／ｃｍ３の範囲内とすることができ、通常は約１０１８原子／ｃｍ３である。さらに追加または代替の修正形態によれば、薄膜電極は、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択されるスパッタリングされた金属を含むことができる。
上記は本発明の実施形態を対象とするが、本発明の基本的な範囲から逸脱することなく、本発明の他のさらなる実施形態を考案することができ、本発明の範囲は、以下の特許請求の範囲によって決定される。
Claims (15)
- 透明導電酸化膜上へ薄膜電極を堆積させる方法であって、前記方法は、
基板上へ前記透明導電酸化膜を堆積させることと、
スパッタリングガスおよび処理ガスを含有する処理環境に、前記基板および前記透明導電酸化膜をさらすことと、前記処理ガスが前記透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用し、
前記透明導電酸化膜の少なくとも部分上へ前記薄膜電極を堆積させることとを含み、
前記透明導電酸化膜の少なくとも部分上へ前記薄膜電極を堆積させながら、前記透明導電酸化膜に対する前記ドナー材料または前記アクセプタ材料として作用する前記処理ガスの分圧を前記スパッタリングガスの圧力に対して変動させる、方法。 - 前記処理環境が、Ａｒ、Ｈ２、Ａｒ／Ｈ２、ＮＨ３、Ａｒ／ＮＨ３、およびこれらの任意の組合せからなる群から選択されるガス組成物を含み、または前記処理環境が、Ａｒ、Ｎ２、Ａｒ／Ｎ２、Ａｒ／Ｎ２Ｏ、およびこれらの任意の組合せからなる群から選択されるガス組成物を含む、請求項１に記載の方法。
- 前記薄膜電極を堆積させる前に、前記透明導電酸化膜上へ前駆体層を堆積させることをさらに含む、請求項１または２に記載の方法。
- 前記前駆体層が、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択される金属をスパッタリングすることによって堆積される、請求項３に記載の方法。
- 前記薄膜堆積処理中に少なくとも１つの堆積パラメータが制御され、前記少なくとも１つの堆積パラメータが、スパッタリングカソードに印加される電力、スパッタリングガスの圧力、堆積混合ガスの組成、基板温度、およびこれらの任意の組合せからなる群から選択される、請求項１ないし４のいずれか一項に記載の方法。
- 前記スパッタリングガスに対する前記ドナー材料または前記アクセプタ材料として作用する前記処理ガスの流量比が、０．５％〜６０％の範囲内で変動され、通常は約１０％である、請求項１ないし５のいずれか一項に記載の方法。
- 透明導電酸化膜上へ薄膜電極を堆積させるように適合された堆積装置であって、前記堆積装置は、
処理すべき基板を保持するように適合された基板キャリアと、
前記基板上へ前記透明導電酸化膜をスパッタリングし、前記透明導電酸化膜の少なくとも部分上へ少なくとも１つの薄膜電極をスパッタリングするように適合されたスパッタリングデバイスと、
ガスミキサを有し、スパッタリングガスおよびドナーガスまたはアクセプタガスの所望のガス流を前記スパッタリングデバイス内へ提供し、前記基板および前記透明導電酸化膜の処理環境の組成を制御するように適合されたガス流コントローラであって、前記処理環境が前記スパッタリングガスおよび処理ガスを含有し、前記処理ガスが前記透明導電酸化膜に対するドナー材料またはアクセプタ材料として作用する、ガス流コントローラとを備え、
前記ガス流コントローラが、前記透明導電酸化膜の少なくとも部分上へ前記薄膜電極を堆積させながら、前記透明導電酸化膜に対する前記ドナー材料またはアクセプタ材料として作用する前記処理ガスの分圧を前記スパッタリングガスの圧力に対して変動させるようにさらに適合される、堆積装置。 - 処理すべき前記基板を加熱するように適合された加熱デバイスをさらに備える、請求項７に記載の堆積装置。
- 前記スパッタリングデバイスが、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択される金属をスパッタリングするように適合されたマグネトロンスパッタリングユニットとして提供される、請求項７または８に記載の堆積装置。
- 薄膜トランジスタでの使用に適合された薄膜スタックであって、前記薄膜スタックは、
基板と、
前記基板上へ堆積した透明導電酸化膜と、
前記透明導電酸化膜に対するドナー材料またはアクセプタ材料を含有し、前記透明導電酸化膜上へ堆積した前駆体層と、
前記透明導電酸化膜の少なくとも部分上へ堆積した薄膜電極とを備える薄膜スタック。 - 前記透明導電酸化膜が、ＺｎＯ、ＩＧＺＯ、ＩＴＯ、Ｉｎ２Ｏ３、ＳｎＯ２、ＣｄＯ、およびこれらの任意の組合せからなる群から選択されるｎ型材料、またはＣｕ２Ｏ、ＣｕＡｌＯ２、Ｃｕ２ＳｒＯ２、ＣｕＧａＯ２、およびこれらの任意の組合せからなる群から選択されるｐ型材料を含む、請求項１０に記載の薄膜スタック。
- 前記前駆体層が、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択されるスパッタリングされた金属を含む、請求項１０または１１に記載の薄膜スタック。
- 前記前駆体層が、１つの原子層から１００ｎｍまでの範囲内の厚さを有し、通常は約１０ｎｍの厚さを有する、請求項１０ないし１２のいずれか一項に記載の薄膜スタック。
- 前記透明導電酸化膜の一部分のキャリア濃度が、１０１８原子／ｃｍ３〜１０２０原子／ｃｍ３の範囲内であり、通常は約１０１９原子／ｃｍ３である、請求項１０ないし１３のいずれか一項に記載の薄膜スタック。
- 前記薄膜電極が、Ｍｏ、Ｔｉ、ＭｏＴｉ、Ａｌ、Ｃｕ、およびこれらの任意の組合せからなる群から選択されるスパッタリングされた金属を含む、請求項１０ないし１４のいずれか一項に記載の薄膜スタック。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP10189508.4 | 2010-10-29 | ||
| EP10189508A EP2447999A1 (en) | 2010-10-29 | 2010-10-29 | Method for depositing a thin film electrode and thin film stack |
| PCT/EP2011/068191 WO2012055728A1 (en) | 2010-10-29 | 2011-10-18 | Method for depositing a thin film electrode and thin film stack |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2014502038A true JP2014502038A (ja) | 2014-01-23 |
| JP2014502038A5 JP2014502038A5 (ja) | 2014-08-28 |
| JP5615442B2 JP5615442B2 (ja) | 2014-10-29 |
Family
ID=43836679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013535360A Active JP5615442B2 (ja) | 2010-10-29 | 2011-10-18 | 薄膜電極および薄膜スタックを堆積させる方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8361897B2 (ja) |
| EP (1) | EP2447999A1 (ja) |
| JP (1) | JP5615442B2 (ja) |
| KR (1) | KR101760839B1 (ja) |
| CN (1) | CN103201839B (ja) |
| TW (1) | TWI515793B (ja) |
| WO (1) | WO2012055728A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9379247B2 (en) * | 2012-06-28 | 2016-06-28 | Cbrite Inc. | High mobility stabile metal oxide TFT |
| KR20140104792A (ko) * | 2013-02-21 | 2014-08-29 | 삼성디스플레이 주식회사 | 박막 트랜지스터 및 그 제조 방법 |
| US9576984B1 (en) * | 2016-01-14 | 2017-02-21 | Hon Hai Precision Industry Co., Ltd. | Thin film transistor array panel and conducting structure |
| KR101829970B1 (ko) | 2016-02-01 | 2018-02-19 | 연세대학교 산학협력단 | 산화물 박막 트랜지스터 및 그 제조 방법 |
| CN114630920A (zh) * | 2020-05-25 | 2022-06-14 | 应用材料公司 | 用于产生层堆叠物的方法和用于制造图案化层堆叠物的方法 |
| CN113233870B (zh) * | 2021-04-25 | 2023-01-13 | 先导薄膜材料（广东）有限公司 | 一种掺杂氧化镉靶材及其制备方法与应用 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| JP2008124269A (ja) * | 2006-11-13 | 2008-05-29 | Matsushita Electric Works Ltd | 有機エレクトロルミネッセンス素子 |
| JP2010258423A (ja) * | 2009-03-30 | 2010-11-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0197315A (ja) * | 1987-10-08 | 1989-04-14 | Toshiba Glass Co Ltd | 酸化錫導電膜の形成方法 |
| ES2185454B1 (es) | 2000-08-28 | 2004-05-01 | Centro De Investigaciones Energeticas, Medioambientales Y Tecnologicas (C.I.E.M.A.T.) | Metodo de obtencion de oxidos conductores electricos y transparentes mediante pulverizacion catodica. |
| US8138364B2 (en) | 2001-08-27 | 2012-03-20 | Northwestern University | Transparent conducting oxide thin films and related devices |
| US8038857B2 (en) * | 2004-03-09 | 2011-10-18 | Idemitsu Kosan Co., Ltd. | Thin film transistor, thin film transistor substrate, processes for producing the same, liquid crystal display using the same, and related devices and processes; and sputtering target, transparent electroconductive film formed by use of this, transparent electrode, and related devices and processes |
| WO2005091375A1 (en) | 2004-03-19 | 2005-09-29 | Semiconductor Energy Laboratory Co., Ltd. | Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device |
| EP1624333B1 (en) | 2004-08-03 | 2017-05-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, manufacturing method thereof, and television set |
| US8747630B2 (en) | 2007-01-16 | 2014-06-10 | Alliance For Sustainable Energy, Llc | Transparent conducting oxides and production thereof |
| TWI371112B (en) | 2007-10-02 | 2012-08-21 | Univ Chang Gung | Solar energy photoelectric conversion apparatus |
| KR101455304B1 (ko) * | 2007-10-05 | 2014-11-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법 |
| MX2010004936A (es) | 2007-11-02 | 2010-12-21 | Agc Flat Glass Na Inc | Recubrimiento de oxido conductivo transparente para aplicaciones fotovoltaicas de peliculas delgadas y metodos de fabricar el mismo. |
| KR20090095026A (ko) * | 2008-03-04 | 2009-09-09 | 삼성전자주식회사 | 표시 장치 제조 방법 |
| US8129718B2 (en) * | 2008-08-28 | 2012-03-06 | Canon Kabushiki Kaisha | Amorphous oxide semiconductor and thin film transistor using the same |
| US8043981B2 (en) * | 2009-04-21 | 2011-10-25 | Applied Materials, Inc. | Dual frequency low temperature oxidation of a semiconductor device |
| CN101993032B (zh) * | 2009-08-14 | 2013-03-27 | 京东方科技集团股份有限公司 | 微结构薄膜图形和tft-lcd阵列基板制造方法 |
| WO2011039853A1 (ja) * | 2009-09-30 | 2011-04-07 | キヤノン株式会社 | 薄膜トランジスタ |
-
2010
- 2010-10-29 EP EP10189508A patent/EP2447999A1/en not_active Withdrawn
- 2010-11-04 US US12/939,855 patent/US8361897B2/en active Active
-
2011
- 2011-10-12 TW TW100136956A patent/TWI515793B/zh not_active IP Right Cessation
- 2011-10-18 JP JP2013535360A patent/JP5615442B2/ja active Active
- 2011-10-18 WO PCT/EP2011/068191 patent/WO2012055728A1/en active Application Filing
- 2011-10-18 CN CN201180051782.6A patent/CN103201839B/zh active Active
- 2011-10-18 KR KR1020137013633A patent/KR101760839B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250983A (ja) * | 2006-03-17 | 2007-09-27 | Canon Inc | 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法 |
| JP2008124269A (ja) * | 2006-11-13 | 2008-05-29 | Matsushita Electric Works Ltd | 有機エレクトロルミネッセンス素子 |
| JP2010258423A (ja) * | 2009-03-30 | 2010-11-11 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2012055728A1 (en) | 2012-05-03 |
| TW201234481A (en) | 2012-08-16 |
| CN103201839B (zh) | 2016-11-16 |
| US20120104616A1 (en) | 2012-05-03 |
| KR101760839B1 (ko) | 2017-08-04 |
| JP5615442B2 (ja) | 2014-10-29 |
| EP2447999A1 (en) | 2012-05-02 |
| TWI515793B (zh) | 2016-01-01 |
| US8361897B2 (en) | 2013-01-29 |
| KR20140074861A (ko) | 2014-06-18 |
| CN103201839A (zh) | 2013-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI422034B (zh) | 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備 | |
| EP2741335B1 (en) | Transistors, methods of manufacturing transistors, and electronic devices including transistors | |
| US8435843B2 (en) | Treatment of gate dielectric for making high performance metal oxide and metal oxynitride thin film transistors | |
| JP6204917B2 (ja) | アルゴンガス希釈によるシリコン含有層を堆積するための方法 | |
| JP5017282B2 (ja) | 配線膜の形成方法 | |
| JP5615442B2 (ja) | 薄膜電極および薄膜スタックを堆積させる方法 | |
| CN107004721B (zh) | 薄膜晶体管阵列基板 | |
| WO2009136645A2 (en) | Thin film transistor and method of manufacturing the same | |
| TWI405335B (zh) | 半導體結構及其製造方法 | |
| JP2010080936A (ja) | アモルファス酸化物半導体及び該アモルファス酸化物半導体を用いた薄膜トランジスタ | |
| US9076721B2 (en) | Oxynitride channel layer, transistor including the same and method of manufacturing the same | |
| JP2009152293A (ja) | 薄膜トランジスタ、及びその製造方法、並びに表示装置 | |
| JPWO2008081805A1 (ja) | 配線膜の形成方法、トランジスタ、及び電子装置 | |
| CN102646715A (zh) | 薄膜晶体管及其制造方法 | |
| KR20160060848A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| KR102145978B1 (ko) | 어레이기판 및 이의 제조방법 | |
| JP2021097221A (ja) | 導電領域の形成方法、及び薄膜トランジスタの製造方法 | |
| CN118173611A (zh) | 半导体结构、半导体结构的制备方法及显示基板 | |
| KR20200057372A (ko) | 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법 | |
| Cho et al. | Novel oxide thin film transistors for transparent AMOLED | |
| Moon et al. | Control of trap density in channel layer for the higher stability of oxide thin film transistors under gate bias stress |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140709 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20140709 |
|
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20140807 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140812 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140909 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5615442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |