CN103201839B - 沉积薄膜电极与薄膜堆迭的方法 - Google Patents

沉积薄膜电极与薄膜堆迭的方法 Download PDF

Info

Publication number
CN103201839B
CN103201839B CN201180051782.6A CN201180051782A CN103201839B CN 103201839 B CN103201839 B CN 103201839B CN 201180051782 A CN201180051782 A CN 201180051782A CN 103201839 B CN103201839 B CN 103201839B
Authority
CN
China
Prior art keywords
transparent conductive
conductive oxide
oxide film
gas
membrane electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201180051782.6A
Other languages
English (en)
Other versions
CN103201839A (zh
Inventor
F·皮耶拉利西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103201839A publication Critical patent/CN103201839A/zh
Application granted granted Critical
Publication of CN103201839B publication Critical patent/CN103201839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physical Vapour Deposition (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本申请提供沉积至少一个薄膜电极(402、403)至透明导电氧化物膜(405)上的方法。首先,沉积透明导电氧化物膜(405)至待处理基板(101)上。接着,使基板(101)和透明导电氧化物膜(405)经受含有处理气体(207)的处理环境,该处理气体相对于透明导电氧化物膜(405)作为施体材料或受体材料。沉积至少一个薄膜电极(402、403)至至少部分的透明导电氧化物膜(405)上。当沉积至少一个薄膜电极(402、403)至至少部分的透明导电氧化物膜(405)上时,改变相对于透明导电氧化物膜(405)作为施体材料或受体材料的处理气体(207)的分压。如此可得到具有较低界面电阻(408)与体电阻(409’)的改性透明导电氧化物膜(410)。

Description

沉积薄膜电极与薄膜堆迭的方法
技术领域
本发明的实施例涉及溅射沉积系统,该系统用以施行制造透明氧化物薄膜晶体管的工艺步骤。特别地,本发明的实施例涉及沉积设备,该设备适于沉积薄膜电极至适合薄膜晶体管的透明导电氧化物膜上。另外,本发明的实施例涉及适用于薄膜晶体管的薄膜堆迭。此外,本发明的实施例涉及沉积薄膜电极至透明导电氧化物膜上的方法。
背景技术
薄膜晶体管(TFT)已广为使用,例如作为显示装置的切换元件。薄膜晶体管从而可控制显示技术中的灰阶,并可驱动各种显示装置。在常规显示装置中,驱动各画素的半导体元件由具至少一个主动层的薄膜晶体管构成。用于TFT的薄膜堆迭可包括透明导电氧化物(TCO)膜,TCO膜沉积于基板上。TCO膜的应用广泛,例如TCO膜可用于诸如液晶显示器、触控面板装置、光伏电池和透明薄膜晶体管的电子装置。由于薄膜晶体管在许多电子装置中日益重要,因此改善薄膜晶体管的电属性和装置性能亦成为重要课题。
发明内容
鉴于上述,提供沉积薄膜电极至透明导电氧化物膜上的方法。另外,提供适于沉积薄膜电极至透明导电氧化物膜上的沉积设备。此外,提供适用于薄膜晶体管的薄膜堆迭。
根据一个实施例,提供沉积薄膜电极至透明导电氧化物膜上的方法,该方法包括沉积透明导电氧化物膜至基板上;使该基板和透明导电氧化物膜经受含有处理气体的处理环境,该处理气体相对于透明导电氧化物膜作为施体材料或受体材料;以及沉积薄膜电极至至少部分的透明导电氧化物膜上,其中当沉积薄膜电极至至少部分的透明导电氧化物膜上时,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。
根据另一实施例,提供适于沉积薄膜电极至透明导电氧化物膜上的沉积设备,该沉积设备包括:适于支承待处理基板的基板载具、溅射装置、以及气流控制器,该溅射装置适于溅射透明导电氧化物膜至基板上且适于溅射至少一个薄膜电极至至少部分的透明导电氧化物膜上,该气流控制器适于控制基板与透明导电氧化物膜的处理环境组成,该处理环境含有相对于透明导电氧化物膜作为施体材料或受体材料的处理气体,其中当沉积薄膜电极至至少部分的透明导电氧化物膜上时,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。
根据又一实施例,提供适用于薄膜晶体管的薄膜堆迭,该薄膜堆迭包括基板、沉积于基板上的透明导电氧化物膜、沉积于透明导电氧化物膜上的前驱物层、以及沉积于至少部分的透明导电氧化物膜上的薄膜电极。
附图说明
通过参阅实施例,可获得上文所简要概述的本发明的更为详细的描述,从而可详细理解本发明的上述特征。所附附图与本发明的实施例有关并说明如下。
图1为根据一典型实施例,溅射沉积系统的示意方块图;
图2为根据另一典型实施例,适用于薄膜晶体管的薄膜堆迭的侧视图;
图3为图2所示薄膜堆迭的侧视图,其中显示产生有界面电阻与体电阻;
图4为根据又一典型实施例的薄膜堆迭侧视图,用于示出气体并入透明导电氧化物膜内;以及
图5为沉积用于薄膜晶体管的薄膜电极至透明导电膜上的方法流程图。
具体实施方式
现将详细参阅本发明各实施例,实施例的一或多个实例在附图中示出。在下列各图说明中,相同的附图标记表示相同的部件。大致上,只描述各个实施例的相异之处。每一实例仅提供作为说明之用,而无意限制本发明。例如,被示例或描述为某一个实施例的一部分的特征可应用于或结合于其他实施例而产生另一实施例。本发明旨在包括这些修改和变化。
本文所述实施例尤其关于沉积薄膜电极至透明导电膜上的方法。透明导电氧化物膜被沉积于透明基板上,例如玻璃基板,然后经受含有处理气体的处理环境,该处理气体相对于透明导电氧化物膜作为施体材料或受体材料。沉积薄膜电极至至少部分的透明导电氧化物膜上时,可改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。由此,可得到可用于薄膜晶体管的薄膜堆叠。
薄膜堆迭可包括基板、沉积于基板上的透明导电氧化物膜、沉积于透明导电氧化物膜上的前驱物层、以及沉积于至少部分的透明导电氧化物膜上的薄膜电极。为制造薄膜堆迭用于薄膜晶体管,可提供沉积设备,该沉积设备适于沉积薄膜电极至透明导电氧化物膜上。沉积设备包括基板载具,该基板载具适于支承待处理基板。
溅射装置适于溅射透明导电氧化物膜至基板上且适于溅射至少一个薄膜电极至至少部分的透明导电氧化物膜上。气流控制器适于控制基板与透明导电氧化物膜的处理环境组成。处理环境可含有相对于透明导电氧化物膜作为施体材料或受体材料的处理气体。
当沉积薄膜电极至至少部分的透明导电氧化物膜上时,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。为提供良好的电子薄膜装置电性,须考量的是透明导电氧化物膜与至少一个薄膜电极间有较小的接触电阻。特别地,薄膜电阻器的半导体层与涂覆于上的各源极/漏极层间的接触电阻将减小。因而薄膜晶体管装置可展现较高的效率。
图1为根据一典型实施例,溅射沉积系统200的示意方块图。如图1所示,溅射沉积系统200包括溅射反应器205,在该溅射反应器205处可沉积各种薄膜至基板101上,溅射沉积系统200还包括气流控制器300。基板载具102配置在溅射反应器205中,基板载具102适于支承待处理基板101。
溅射反应器205可进一步包括加热装置103,加热装置103配置为邻接基板载具102,以加热基板载具102和基板101达预定温度。溅射靶材201提供沉积材料204来形成薄膜至基板101上,该溅射靶材201配置在溅射反应器205内。溅射气体202经由溅射气体入口206引入溅射反应器205,并从溅射靶材201溅射出沉积材料204。
溅射反应器205所含溅射系统可由直流(DC)溅射系统、射频(RF)溅射系统或磁控管溅射系统构成,但不以此为限。溅射反应器205连接至真空泵203,真空泵203提供溅射反应器205内的所需内部压力。溅射气体202和施体气体或受体气体207经由溅射气体入口206引入溅射反应器205。
溅射气体202和施体气体或受体气体207由气流控制器300提供。此外,气流控制器300还包括溅射气源303和提供施体气体或受体气体207的气源304。溅射气源303和气源304各自经由管路连接至气体混合器302,该气体混合器302提供溅射气体202与施体或受体气体207的混合物。在此应注意溅射气体202中的施体气体或受体气体207含量可不相同。
气阀301包含于气流控制器300中,以提供溅射气体202与施体气体或受体气体207的所需气流至溅射反应器205。溅射装置适于溅射至少一个透明导电氧化物膜(TCO膜)至基板101上且适于溅射至少一个薄膜电极(如以下图2及图3所述)至至少部分的透明导电氧化物膜上。
气流控制器300提供对溅射反应器205内基板101与透明导电氧化物膜周围的处理环境组成的控制。处理环境含有施体气体或受体气体207,该施体气体或受体气体207相对于透明导电氧化物膜作为施体材料或受体材料。
当沉积薄膜电极至至少部分的透明导电氧化物膜上时(亦参见图2、图3及图4),可相对溅射气体202的压力,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体(即施体气体或受体气体207)的分压。在此应注意相对于透明导电氧化物膜作为施体材料或受体材料的处理气体(即施体气体或受体气体207)的分压可以引入溅射反应器205的气体流率表示。施体气体或受体气体207相对溅射气体202的流率可在0.5%至60%的范围内变化,且通常为约10%。
在此应注意,尽管未详细描述,但在薄膜沉积工艺期间,可控制至少一个沉积参数。该至少一个沉积参数可选自由施予溅射阴极(溅射靶材201)的功率、溅射气体202的压力、沉积气体混合物的组成、基板温度、沉积时间和上述参数的任何组合物所组成的群组。
处理环境可包括气体组成,该气体组成选自由Ar、H2、Ar/H2、NH3、Ar/NH3N2、Ar/N2和上述物质的任何组合物所组成的群组。可利用磁控管溅射、RF溅射或DC溅射及利用反应溅射或无反应溅射来提供溅射工艺。根据可结合于本文所述其他实施例的典型实施例,溅射沉积系统205可被提供为磁控管溅射单元,该磁控管溅射单元适于溅射选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成群组的金属。
图2为薄膜堆迭100的侧视图,薄膜堆迭100包括在待处理基板101上的一些层。如图2所示,薄膜堆迭100可为呈反转交错型结构的薄膜晶体管的一部分。基板101可提供为玻璃基板。栅极触点401沉积在基板101上。栅极触点401和基板表面的其余部分涂覆有栅介电层404。透明导电氧化物膜405(TCO膜、TCO层)沉积在至少部分的栅介电层404上。透明导电氧化物膜405可包括选自由ZnO、IGZO、ITO、In2O3、SnO2、CdO和上述物质的任何组合物所组成群组的n型材料,或选自由Cu2O、CuAlO2、Cu2SrO2、CuGaO2和上述物质的任何组合物所组成群组的p型材料。
这些材料中导电性和光学透通性的共存进一步取决于结晶或无定形氧化物结构中金属阳离子的本性、数量与原子排列,取决于驻留形态,和取决于固有或蓄意引入的缺陷的存在。
薄膜电极(例如漏极触点402和源极触点403)沉积在至少部分的透明导电氧化物膜405上。蚀刻终止层406位于源极触点403与漏极触点402之间。为保护整个薄膜结构,钝化层407沉积在整个薄膜结构上。
根据可结合于本文所述其他实施例的另一典型实施例,在沉积薄膜电极403、402前,沉积前驱物层至透明导电氧化物膜上。前驱物层可包括选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成群组的溅射金属。薄膜电极(例如漏极触点402和源极触点403)可包括以溅射金属形式提供的材料,该溅射金属选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成的群组。
图3为根据一典型实施例的薄膜堆迭100另一侧视图,其中图3显示体电阻409/409’与界面电阻408共存。在此应注意,尽管未在图中示出,但前驱物层可于沉积薄膜电极403、402(即源极触点403和漏极触点402)前沉积。
根据可结合于本文所述其他实施例的典型实施例,前驱物层的厚度范围为一个原子层到至多达100nm,且通常厚度为约10nm。
藉由提供含氢的前驱物层,可降低漏极/源极电极下方的体电阻409’(如图3的两个箭头所示)。氢含量可造成n型透明导电氧化物膜405的载流子浓度为约1019个原子/cm3。此外,藉由提供含氮的前驱物层,可降低漏极/源极电极下方的体电阻409’(如图3的两个箭头所示)。氮含量可造成p型透明导电氧化物膜405的载流子浓度为约1019个原子/cm3。整体电阻(例如界面电阻408与体电阻409/409’的总和)可依下式表示:
RC=R界面+R=R408+R409+R409’ (1)。
图4为根据又一实施例的薄膜堆迭100另一侧视图,该实施例可结合于所述其他实施例。图4图示沉积薄膜电极(例如漏极触点402及/或源极触点403)至透明导电氧化物膜405上之前的情况。由于施体气体或受体气体207与溅射气体202结合(此已参照图1描述如上),因而在沉积薄膜电极前,至少一部分的施体气体或受体气体207可并入前驱物层内。
在图4中,待处理基板101具有栅极触点层401、位于栅极触点401和待处理基板101其余部分表面的栅介电层404、藉由将施体气体或受体气体411并入至少部分的栅介电层404上而改性的透明导电氧化物膜410以及位于改性透明导电氧化物膜410上的蚀刻终止层406。在此应注意蚀刻终止层406底下的部分透明导电氧化物膜405未经施体气体或受体气体207改性。
在此应注意“改性透明导电氧化物膜”一词表示施体气体或受体气体207已扩散到透明导电氧化物膜内,从而降低体电阻409’。溅射反应器205中的处理环境所含施体气体或受体气体207(参见图1)可相对于透明导电氧化物膜410作为施体材料或受体材料。
可提供氢作为施体材料。氢气包含在溅射气体202内作为施体气体207,溅射气体202利用溅射气体入口206引入溅射反应器205,该氢气不但降低体电阻409’,还降低透明导电氧化物膜410与薄膜电极403、404(图4未图示)间界面的界面电阻408。因此,氢气被加入到溅射工艺,以产生第一若干个源极/漏极材料的含氢原子层,其中在溅射工艺气体不含氢的情况下沉积其余薄膜电极,直到达层厚度设定值为止。
如上所述,透明导电氧化物膜405可包括选自由ZnO、IGZO、ITO、In2O3、SnO2、CdO和上述物质的任何组合物所组成群组的n型材料。又或者,透明导电氧化物膜405可包括选自由Cu2O、CuAlO2、Cu2SrO2、CuGaO2和上述物质的任何组合物所组成群组的p型材料。特别是就Cu2O作为p型TCO的实例而言,Cu2O作为TFT主动层材料,上述工艺施行时可使用含氮处理气体(例如N2、N2O和上述物质的任何组合物)作为受体气体。氮对Cu2O而言为有效p型掺杂剂。因含氮气体所致,未掺杂Cu2O中将形成受体状态,故提供前驱物层也可改善接触电阻。
因此,源极/漏极不直接沉积于主动通道岛状区上,而是在透明导电氧化物膜410与薄膜电极间提供前驱物层。故氢可作为透明导电氧化物膜410中的施体,例如由ZnO、IGZO、ITO、In2O3、SnO2、CdO和上述物质的任何组合物制成,其中溅射工艺期间并入氢会影响上式(1)所示的整体电阻。另外,氮可作为透明导电氧化物膜410中的受体,例如由Cu2O、CuAlO2、Cu2SrO2、CuGaO2和上述物质的任何组合物制成,其中溅射工艺期间并入氮会影响上式(1)所示的整体电阻。
依此,可降低整体电阻,即界面电阻408与体电阻409/409’的总和。藉由在含氢气氛或含氮气氛下溅射金属材料,可降低界面电阻408和体电阻409’。利用静态反应磁控管溅射纯源极/漏极金属,例如Mo、Ti、MoTi、Al、Cu或上述物质的任何组合物,可沉积薄前驱物层,其中薄前驱物层沉积在定义蚀刻终止层406后进行。适用此工艺的气氛可为Ar/H2或Ar/NH3气氛,以相对于n型TCO膜提供施体材料,或者该气氛可为N2、Ar/N2、Ar/N2O气氛,以相对于p型TCO膜提供受体材料。故溅射气氛中存有氢或氮可降低透明导电氧化物膜410与源极/漏极金属间的界面电阻408,源极/漏极金属例如在纯氩气氛下直接溅射于前驱物膜上。
此外,原位H2扩散能降低体电阻409’。上式(1)所示整体电阻RC的降低程度可藉由控制前驱物膜的不同沉积参数而提供,该参数例如为施予溅射阴极的功率、溅射气体的压力、氩/氢或氩/氮混合物的组成、沉积时间、基板温度等。
图5为沉积薄膜电极至透明导电氧化物膜上的方法流程图。工艺始于方块501。接着,沉积透明导电氧化物膜405、410至基板101上(方块502)。在方块503中,使基板和沉积于基板101上的透明导电氧化物膜经受含有处理气体的处理环境,该处理气体相对于透明导电氧化物膜405作为施体材料或受体材料。
接着,沉积薄膜电极(例如源极触点403和漏极触点402)至至少部分的透明导电氧化物膜405上。如方块505所示,沉积薄膜电极期间,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。沉积薄膜电极402、403至至少部分的透明导电氧化物膜405上时,使施体气体207的分压产生变化。如此可得改性的透明导电氧化物膜410(参见图4),改性透明导电氧化物膜410并入施体材料(例如氢)或受体材料(例如氮)。程序于方块506结束。
根据上文,已描述多个实施例。例如,根据一个实施例,提供沉积薄膜电极至透明导电氧化物膜上的方法,方法包括沉积透明导电氧化物膜至基板上;使基板和透明导电氧化物膜经受含有处理气体的处理环境,该处理气体相对于透明导电氧化物膜作为施体材料或受体材料;以及沉积薄膜电极至至少部分的透明导电氧化物膜上,其中当沉积薄膜电极至至少部分的透明导电氧化物膜上时,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。处理环境可包括气体组成,该气体组成选自由Ar、H2、Ar/H2、NH3、Ar/NH3和上述物质的任何组合物所组成的群组,或者该气体组成选自由Ar、N2、Ar/N2和上述物质的任何组合物所组成的群组。根据可结合于上述任何其他实施例与修改例的又一实施例,方法进一步包括在沉积薄膜电极前,沉积前驱物层至透明导电氧化物膜上。此外,可藉由溅射金属来沉积前驱物层,该金属选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成的群组。根据再一附加或替代修改例,在薄膜沉积工艺期间,控制至少一个沉积参数,其中该至少一个沉积参数选自由施予溅射阴极的功率、溅射气体的压力、沉积气体混合物的组成、基板温度和上述参数的任何组合物所组成的群组。根据一选择性修改例,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。施体气体相对溅射气体的流率可在0.5%至60%的范围内变化,且通常为约10%。根据另一实施例,提供适于沉积薄膜电极至透明导电氧化物膜上的沉积设备,该沉积设备包括适于支承待处理基板的基板载具、溅射装置、以及气流控制器,该溅射装置适于溅射透明导电氧化物膜至基板上及适于溅射至少一个薄膜电极至至少部分的透明导电氧化物膜上,该气流控制器适于控制基板与透明导电氧化物膜的处理环境组成,该处理环境含有相对于透明导电氧化物膜作为施体材料或受体材料的处理气体,其中当沉积薄膜电极至至少部分的透明导电氧化物膜上时,改变相对于透明导电氧化物膜作为施体材料或受体材料的处理气体的分压。根据又一附加或替代修改例,沉积设备可包括适于加热待处理基板的加热装置。根据可结合于上述任何其他实施例与修改例的再一实施例,溅射装置被提供为磁控管溅射单元,磁控管溅射单元适于溅射选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成群组的金属。根据又一实施例,提供适用于薄膜晶体管的薄膜堆迭,该薄膜堆迭包括基板、沉积于基板上的透明导电氧化物膜、沉积于透明导电氧化物膜上的前驱物层以及沉积于至少部分的透明导电氧化物膜上的薄膜电极。根据可结合于上述任何其他实施例与修改例的再一实施例,透明导电氧化物膜可包括选自由ZnO、IGZO、ITO、In2O3、SnO2、CdO和上述物质的任何组合物所组成群组的n型材料或选自由Cu2O、CuAlO2、Cu2SrO2、CuGaO2和上述物质的任何组合物所组成群组的p型材料。根据一选择性修改例,前驱物层包括选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成群组的溅射金属。另外,前驱物层的厚度范围可为一个原子层至100nm,且厚度通常为约10nm。根据可结合于上述任何其他实施例与修改例的又一实施例,一部分透明导电氧化物膜的载流子浓度为1017个原子/cm3至1020个原子/cm3,且通常为约1019个原子/cm3。另一部分透明导电氧化物膜的载流子浓度为1016个原子/cm3至1019个原子/cm3,且通常为约1018个原子/cm3。根据再一附加或替代修改例,薄膜电极包括选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成群组的溅射金属。
虽然上文针对于本发明实施例,但在不脱离本发明基本范围的情况下,当可构思本发明的其他和进一步实施例,因此本发明的保护范围由后附的权利要求来确定。

Claims (13)

1.一种沉积薄膜电极至透明导电氧化物膜上的方法,该方法包含:
沉积所述透明导电氧化物膜至基板上;
使所述基板和所述透明导电氧化物膜经受含有溅射气体与处理气体的处理环境,所述处理气体相对于所述透明导电氧化物膜作为施体材料或受体材料;以及
沉积所述薄膜电极至至少部分的所述透明导电氧化物膜上,其中:
当沉积所述薄膜电极至至少部分的所述透明导电氧化物膜上时,相对所述溅射气体的压力,改变相对于所述透明导电氧化物膜作为所述施体材料或所述受体材料的所述处理气体的分压。
2.如权利要求1所述的方法,其中相对于所述溅射气体作为所述施体材料或所述受体材料的所述处理气体的流率在0.5%至60%的范围内变化。
3.如权利要求1所述的方法,其中所述处理环境包含选自由Ar、H2、Ar/H2、NH3、Ar/NH3和上述物质的任何组合物所组成群组的气体组成,或者,其中所述处理环境包含选自由Ar、N2、Ar/N2、Ar/一氧化二氮(N2O)和上述物质的任何组合物所组成群组的气体组成。
4.如权利要求1所述的方法,进一步包含在沉积所述薄膜电极前,沉积前驱物层至所述透明导电氧化物膜上。
5.如权利要求2所述的方法,进一步包含在沉积所述薄膜电极前,沉积前驱物层至所述透明导电氧化物膜上。
6.如权利要求3所述的方法,进一步包含在沉积所述薄膜电极前,沉积前驱物层至所述透明导电氧化物膜上。
7.如权利要求4所述的方法,其中所述前驱物层藉由溅射金属而沉积,所述金属选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成的群组。
8.如权利要求5所述的方法,其中所述前驱物层藉由溅射金属而沉积,所述金属选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成的群组。
9.如权利要求1至8中任一项所述的方法,其中在所述薄膜沉积工艺期间,控制至少一个沉积参数,所述至少一个沉积参数选自由施予溅射阴极的功率、溅射气体的压力、沉积气体混合物的组成、基板温度和上述参数的任何组合物所组成的群组。
10.如权利要求2至8中任一项所述的方法,其中作为所述施体材料或所述受体材料的所述处理气体相对所述溅射气体的流率为约10%。
11.一种适于沉积薄膜电极至透明导电氧化物膜上的沉积设备,所述沉积设备包含:
基板载具,所述基板载具适于支承待处理基板;
溅射装置,所述溅射装置适于溅射所述透明导电氧化物膜至所述基板上且适于溅射至少一个薄膜电极至至少部分的所述透明导电氧化物膜上;以及
气流控制器,所述气流控制器具有气体混合器,且所述气流控制器适于提供溅射气体与施体气体或受体气体的预定气流至所述溅射装置内且适于控制所述基板与所述透明导电氧化物膜的处理环境的组成,所述处理环境含有所述溅射气体与处理气体,所述处理气体相对于所述透明导电氧化物膜作为施体材料或受体材料,其中:
所述气流控制器还适于当沉积所述薄膜电极至至少部分的所述透明导电氧化物膜上时,相对所述溅射气体的压力,改变相对于所述透明导电氧化物膜作为所述施体材料或所述受体材料的所述处理气体的分压。
12.如权利要求11所述的沉积设备,进一步包含加热装置,所述加热装置适于加热所述待处理基板。
13.如权利要求11或12所述的沉积设备,其中所述溅射装置被提供为磁控管溅射单元,所述磁控管溅射单元适于溅射选自由Mo、Ti、MoTi、Al、Cu和上述物质的任何组合物所组成群组的金属。
CN201180051782.6A 2010-10-29 2011-10-18 沉积薄膜电极与薄膜堆迭的方法 Active CN103201839B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10189508A EP2447999A1 (en) 2010-10-29 2010-10-29 Method for depositing a thin film electrode and thin film stack
EP10189508.4 2010-10-29
PCT/EP2011/068191 WO2012055728A1 (en) 2010-10-29 2011-10-18 Method for depositing a thin film electrode and thin film stack

Publications (2)

Publication Number Publication Date
CN103201839A CN103201839A (zh) 2013-07-10
CN103201839B true CN103201839B (zh) 2016-11-16

Family

ID=43836679

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201180051782.6A Active CN103201839B (zh) 2010-10-29 2011-10-18 沉积薄膜电极与薄膜堆迭的方法

Country Status (7)

Country Link
US (1) US8361897B2 (zh)
EP (1) EP2447999A1 (zh)
JP (1) JP5615442B2 (zh)
KR (1) KR101760839B1 (zh)
CN (1) CN103201839B (zh)
TW (1) TWI515793B (zh)
WO (1) WO2012055728A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379247B2 (en) * 2012-06-28 2016-06-28 Cbrite Inc. High mobility stabile metal oxide TFT
KR20140104792A (ko) * 2013-02-21 2014-08-29 삼성디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US9728650B1 (en) * 2016-01-14 2017-08-08 Hon Hai Precision Industry Co., Ltd. Thin film transistor array panel and conducting structure
KR101829970B1 (ko) 2016-02-01 2018-02-19 연세대학교 산학협력단 산화물 박막 트랜지스터 및 그 제조 방법
CN114630920A (zh) * 2020-05-25 2022-06-14 应用材料公司 用于产生层堆叠物的方法和用于制造图案化层堆叠物的方法
CN113233870B (zh) * 2021-04-25 2023-01-13 先导薄膜材料(广东)有限公司 一种掺杂氧化镉靶材及其制备方法与应用

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN101661952A (zh) * 2008-08-28 2010-03-03 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
CN101859798A (zh) * 2009-03-30 2010-10-13 株式会社半导体能源研究所 半导体装置以及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0197315A (ja) * 1987-10-08 1989-04-14 Toshiba Glass Co Ltd 酸化錫導電膜の形成方法
ES2185454B1 (es) 2000-08-28 2004-05-01 Centro De Investigaciones Energeticas, Medioambientales Y Tecnologicas (C.I.E.M.A.T.) Metodo de obtencion de oxidos conductores electricos y transparentes mediante pulverizacion catodica.
US8138364B2 (en) 2001-08-27 2012-03-20 Northwestern University Transparent conducting oxide thin films and related devices
WO2005091375A1 (en) 2004-03-19 2005-09-29 Semiconductor Energy Laboratory Co., Ltd. Method for forming pattern, thin film transistor, display device and method for manufacturing the same, and television device
EP1624333B1 (en) 2004-08-03 2017-05-03 Semiconductor Energy Laboratory Co., Ltd. Display device, manufacturing method thereof, and television set
JP4886476B2 (ja) * 2006-11-13 2012-02-29 パナソニック電工株式会社 有機エレクトロルミネッセンス素子
US8747630B2 (en) 2007-01-16 2014-06-10 Alliance For Sustainable Energy, Llc Transparent conducting oxides and production thereof
TWI371112B (en) 2007-10-02 2012-08-21 Univ Chang Gung Solar energy photoelectric conversion apparatus
KR101455304B1 (ko) * 2007-10-05 2014-11-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박막트랜지스터, 및 박막트랜지스터를 가지는 표시장치, 및그들의 제작방법
EP2217542A1 (en) 2007-11-02 2010-08-18 AGC Flat Glass North America, Inc. Transparent conductive oxide coating for thin film photovoltaic applications and methods of making the same
KR20090095026A (ko) * 2008-03-04 2009-09-09 삼성전자주식회사 표시 장치 제조 방법
US8043981B2 (en) * 2009-04-21 2011-10-25 Applied Materials, Inc. Dual frequency low temperature oxidation of a semiconductor device
CN101993032B (zh) * 2009-08-14 2013-03-27 京东方科技集团股份有限公司 微结构薄膜图形和tft-lcd阵列基板制造方法
CN102549757A (zh) * 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1918672A (zh) * 2004-03-09 2007-02-21 出光兴产株式会社 薄膜晶体管及薄膜晶体管基板及它们的制造方法及使用了它们的液晶显示装置及相关的装置及方法以及溅射靶及使用它成膜的透明导电膜及透明电极及相关的装置及方法
CN101401213A (zh) * 2006-03-17 2009-04-01 佳能株式会社 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN101661952A (zh) * 2008-08-28 2010-03-03 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
CN101859798A (zh) * 2009-03-30 2010-10-13 株式会社半导体能源研究所 半导体装置以及其制造方法

Also Published As

Publication number Publication date
KR101760839B1 (ko) 2017-08-04
CN103201839A (zh) 2013-07-10
JP5615442B2 (ja) 2014-10-29
TWI515793B (zh) 2016-01-01
WO2012055728A1 (en) 2012-05-03
JP2014502038A (ja) 2014-01-23
US20120104616A1 (en) 2012-05-03
EP2447999A1 (en) 2012-05-02
US8361897B2 (en) 2013-01-29
TW201234481A (en) 2012-08-16
KR20140074861A (ko) 2014-06-18

Similar Documents

Publication Publication Date Title
TWI422034B (zh) 包含絕緣層之氧化物半導體裝置及使用氧化物半導體裝置之顯示設備
CN103201839B (zh) 沉积薄膜电极与薄膜堆迭的方法
CN101312912B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
CN103238217B (zh) 配线结构和溅射靶材
US8119462B2 (en) Method for forming conductive film, thin-film transistor, panel with thin-film transistor, and method for manufacturing thin-film transistor
CN101309864B (zh) 半导体薄膜及其制造方法以及薄膜晶体管
JP5017282B2 (ja) 配線膜の形成方法
Bukke et al. Lanthanum doping in zinc oxide for highly reliable thin-film transistors on flexible substrates by spray pyrolysis
CN107004721B (zh) 薄膜晶体管阵列基板
CN102683422B (zh) 氧化物薄膜晶体管及制作方法、阵列基板、显示装置
TW200903810A (en) Thin film transistor manufacturing method, thin film transistor, thin film transistor substrate and image display apparatus, image display apparatus and semiconductor device
KR101067364B1 (ko) 도전막 형성 방법, 박막 트랜지스터, 박막 트랜지스터를 갖는 패널 및 박막 트랜지스터의 제조 방법
TW200902740A (en) Sputtering target, oxide semiconductor film and semiconductor device
KR20130064116A (ko) 배선 구조 및 표시 장치
KR20130018300A (ko) 박막 트랜지스터의 반도체층용 산화물 및 스퍼터링 타깃, 및 박막 트랜지스터
JPWO2008081805A1 (ja) 配線膜の形成方法、トランジスタ、及び電子装置
Kim et al. Highly dense and stable p-type thin-film transistor based on atomic layer deposition SnO fabricated by two-step crystallization
WO2010013636A1 (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2010222214A (ja) 金属酸化物薄膜及びその製造方法
JP2009280834A (ja) ターゲット、配線膜形成方法、薄膜トランジスタの製造方法
JP2008124450A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法
JP2012222166A (ja) 配線膜、薄膜トランジスタ、ターゲット、配線膜の形成方法
JP2008112989A (ja) ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法
CN106298953A (zh) 一种高性能氧化镍基p型薄膜晶体管及其制备方法
CN106711199A (zh) 一种p型CuNSnO非晶氧化物半导体薄膜及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant