CN101661952A - 非晶氧化物半导体和使用其的薄膜晶体管 - Google Patents

非晶氧化物半导体和使用其的薄膜晶体管 Download PDF

Info

Publication number
CN101661952A
CN101661952A CN200910167482.9A CN200910167482A CN101661952A CN 101661952 A CN101661952 A CN 101661952A CN 200910167482 A CN200910167482 A CN 200910167482A CN 101661952 A CN101661952 A CN 101661952A
Authority
CN
China
Prior art keywords
thin
film transistor
channel layer
film
oxide semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910167482.9A
Other languages
English (en)
Other versions
CN101661952B (zh
Inventor
林享
大村秀之
云见日出也
重里有三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to CN201310008995.1A priority Critical patent/CN103077961B/zh
Publication of CN101661952A publication Critical patent/CN101661952A/zh
Application granted granted Critical
Publication of CN101661952B publication Critical patent/CN101661952B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

提供非晶氧化物半导体，其包括铟(In)和锌(Zn)中的至少一种元素与氢，该非晶氧化物半导体含有1×1020cm－3～1×1022cm－3的氢原子和氘原子中的一种，并且在该非晶氧化物半导体中，除了过剩氧(OEX)和氢之间的键之外的氧和氢之间的键密度小于等于1×1018cm－3。

Description

非晶氧化物半导体和使用其的薄膜晶体管
技术领域
[0001]本发明涉及非晶氧化物半导体、使用该非晶氧化物半导体膜的薄膜晶体管以及制造该薄膜晶体管的方法。
背景技术
[0002]近年来，使用金属氧化物半导体薄膜的半导体器件引人瞩目。这些薄膜的特征在于能在低温下形成，并且具有大的光学带隙以致对于可见光透明。因此，可以在塑料基板、膜基板等上形成柔性透明薄膜晶体管(TFT)等(美国专利No.6727522)。
[0003]以往，为了控制膜的电特性，用作TFT活性层的氧化物半导体膜一般在其中引入了氧气的气氛中形成。例如，美国专利申请公开No.2007/0194379公开了形成薄膜晶体管(TFT)的方法，其中使用含有铟镓锌氧化物(In-Ga-Zn-O)的n-型氧化物半导体作为沟道层并且使用铟锡氧化物(ITO)作为源电极和漏电极。在美国专利申请公开No.2007/0194379中记载的成膜方法中，通过控制其中形成In-Ga-Zn-O膜的气氛中的氧分压来控制载流子密度，由此得到高载流子迁移率。
[0004]此外，日本专利申请公开No.2007-073697公开了作为使用上述氧化物半导体膜作为沟道层的制造高性能薄膜晶体管方法，在溅射中的氛围气中包括水蒸汽的技术。另外，美国专利申请公开No.2009/0045397和日本专利申请公开No.2007-194594公开了通过将氢引入用作薄膜晶体管的沟道层的氧化物半导体中来控制载流子密度的技术。
[0005]但是，在常规的氧化物半导体膜中，即使如美国专利申请公开No.2009/0045397和日本专利申请公开No.2007-194594中公开那样通过引入氢来控制载流子密度时，氧化物半导体中氢的量以数量级大于载流子密度。换句话说，存在不可能仅通过膜中氢的量来控制载流子密度的问题。另外，本发明的发明人研究了通过溅射形成包括非晶In-Ga-Zn-O基半导体的非晶氧化物半导体，发现非晶氧化物半导体非常易于吸收氢。例如，发现了即使将氧化物半导体溅射装置的背压设定在小于等于2×10-4Pa时，也存在含有大于等于1×1020cm-3的氢的情形。这些研究已经表明不经预处理例如热处理难以在室温下低成本地形成含有大于等于1×1020cm-3的氢的非晶氧化物半导体并且难以使其电阻率适合非晶氧化物薄膜晶体管。
发明内容
[0006]鉴于上述问题而完成了本发明，本发明的目的是提供具有优异的晶体管特性的非晶氧化物薄膜晶体管。
[0007]根据本发明，提供非晶氧化物半导体，其含有铟(In)和锌(Zn)中的至少一种元素与氢，其中：该非晶氧化物半导体含有1×1020cm-3～1×1022cm-3的氢原子和氘原子中的一种；并且在该非晶氧化物半导体中除了过剩氧(OEX)(此处，过剩氧意指组成非晶氧化物半导体的一部分的几个原子的大小时微区中过剩的氧)和氢之间的键(OEX-H键和H-OEX-H键)之外的氧和氢之间的键的密度小于等于1×1018cm-3。
[0008]根据本发明，还提供显示装置，其包括显示器件和薄膜晶体管，该显示器件包括在基板上与薄膜晶体管的源电极和漏电极中的一者连接的电极，其中该薄膜晶体管是上述的薄膜晶体管。
[0009]根据本发明，还提供薄膜晶体管的制造方法，该薄膜晶体管至少包括基板、沟道层、栅极绝缘层、源电极、漏电极和栅电极，该沟道层包括含有铟(In)和锌(Zn)中至少一种元素与氢的非晶氧化物半导体，该方法包括：通过使用含水蒸汽的成膜气体的溅射而形成沟道层；以及在形成该沟道层后在150℃～500℃下进行热处理。
[0010]根据本发明，还提供薄膜晶体管的制造方法，该薄膜晶体管至少包括基板、沟道层、栅极绝缘层、源电极、漏电极和栅电极，该沟道层包括含有铟(In)和锌(Zn)中至少一种元素与氢的非晶氧化物半导体，该方法包括：通过施涂溶液而形成沟道层；以及在形成该沟道层后在低于等于500℃下进行热处理。
[0011]根据本发明，还提供薄膜晶体管的制造方法，该薄膜晶体管至少包括基板、沟道层、栅极绝缘层、源电极、漏电极和栅电极，该沟道层包括含有铟(In)和锌(Zn)中至少一种元素与氢的非晶氧化物半导体，该方法包括：通过电沉积形成沟道层；以及在形成该沟道层后在低于等于500℃下进行热处理。
[0012]本发明能以低成本提供TFT器件，该TFT器件中使用非晶氧化物半导体作为其沟道层并且其可以精确控制载流子密度和具有令人满意的晶体管特性。
[0013]由以下参照附图对示例性实施方案的说明本发明进一步的特征变得明了。
附图说明
[0014]图1A、1B、1C、1D、1E和1F示出通过计算根据本发明的非晶InGaZnO4(a-IGZO)结构模型的结构弛豫(structural relaxation)而得到的原子构造。
[0015]图2A、2B、2C、2D、2E、2F和2G示出对于图1A～1F中示出的模型使用400eV截止能量和4×5×6Monkhost-Pack特殊k点网格(mesh)计算而得到的态密度(DOS)。
[0016]图3是示出由测定a-IGZO的Hall效应而得到的载流子密度、Hall迁移率和电阻率与通过溅射形成膜时水蒸汽分压之间的关系。
[0017]图4是根据本发明实施方案的薄膜晶体管的剖面示意图。
[0018]图5是示出根据本发明实施方案的薄膜晶体管的传输特性的图。
[0019]图6是根据本发明另一实施方案的显示装置实例的剖面图。
[0020]图7是根据本发明另一实施方案的显示装置另一实例的剖面图。
[0021]图8示出根据本发明另一实施方案的显示装置的结构，在该显示装置中二维地设置包括有机电致发光(EL)器件和薄膜晶体管的像素。
[0022]图9是示出根据本发明另一实施方案的薄膜晶体管的剖面示意图。
[0023]图10是示出实施例1中制备的非晶氧化物半导体膜中氢的量和溅射气体中水蒸汽分压之间关系的图。
[0024]图11是示出实施例2中制备的薄膜晶体管的传输特性的图。
[0025]图12是实施例4中制备的薄膜晶体管的剖面示意图。
具体实施方式
[0026]以下参照附图说明本发明的实施方案。
[0027]首先，说明本发明发明人对其进行了积极研究和开发的关于非晶In-Ga-Zn-O的氢和载流子密度之间的关系。
[0028]现在已知通过将氢离子注入用于非晶氧化物半导体TFT的非晶In-Ga-Zn-O薄膜中，使该薄膜的电导率提高并且氢在该膜中用作给体(参见美国专利申请公开No.2009/0045397)。另一方面，在通过溅射等形成的非晶In-Ga-Zn-O薄膜中，即使不进行离子注入等时，也含有至多约1×1020cm-3的氢原子。这源自含有氢例如H2和H2O的分子种类的残余气体，它们存在于形成膜的腔室中。取决于成膜条件，以此方式形成的非晶In-Ga-Zn-O薄膜具有约1×1018cm-3或更小的载流子电子密度。该膜中氢原子的浓度和载流子电子密度之间的差为约1×102cm-3或更大，因此，认为该膜中存在的大部分氢原子并未起到给体的作用。
[0029]通过计算电子结构，本发明的发明人的反复研究表明，取决于膜中存在的氧和氢之间的键合状态，存在着并未起到给体作用的氢，以下对其详细说明。要注意的是，在本发明中，不仅氢原子而且氘原子均视作包括在载流子密度中的氢。
[0030](计算模型)
[0031]如下得到非晶InGaZnO4(a-IGZO)结构模型。通过经典分子动力学(MD)在8000K下以2f秒的时间步长熔融含2016个原子的结晶InGaZnO4晶胞模型20p秒。以125K/p秒的速率从8000K快速冷却到12K后，在1K下进行经典MD模拟100p秒。以此方式，得到经典MD模拟中非晶a-IGZO的稳定结构。从该模型切割出能根据第一原理计算进行的含有84个原子的晶胞并在上述条件下再次通过经典MD模拟将其熔融和快速冷却以得到84原子a-IGZO模型。在这些经典MD模拟中使用了Buckingham电势(potential)。确定该电势的参数以使分别以小于等于2％和小于等于10％的误差再现a-IGZO膜的第一最近相邻距离和质量密度的实验值。
[0032]以得到的84原子a-IGZO模型作为单位晶胞，使用基于平面波基底和投影幅角波(argument wave)法的第一原理能带计算来计算结构弛豫以得到其中不含杂质的a-IGZO模型的稳定结构(下文称为“纯a-IGZO”)。使用以下说明的第一原理能带计算计算的结构弛豫，在单位晶胞中电荷是中性的条件下使用具有400eV截止能量的平面波基底和4×4×1 Monkhost-Pack特殊k点网格。
[0033]对于作为含杂质的a-IGZO结构模型的具有向其添加的1个氢原子的a-IGZO(下文称为“a-IGZO+H”)和具有向其添加的作为过剩氧的1个氧原子OEX的a-IGZO(下文称为“a-IGZO+O”)计算结构弛豫。这些原子分别位于距离图1A和1B的结构模型a-IGZO+H和a-IGZO+O中示出的氧O(A)约0.15nm的位置。
[0034]然后，对于结构弛豫后的a-IGZO+O模型计算结构弛豫，其在远离添加的氧原子OEX的位置具有另外向其添加的1个氢原子或两个氢原子(a-IGZO+OH或a-IGZO+OH2)。另外，对于该结构弛豫后的a-IGZO+O模型计算结构弛豫，其在添加的氧原子OEX附近位置具有另外向其添加的1个氢原子或两个氢原子(a-IGZO+OEXH或a-IGZO+OEXH2)。
[0035]对于通过计算上述结构弛豫得到的结构模型，计算态密度(DOS)。结构模型意指a-IGZO、a-IGZO+H、a-IGZO+O、a-IGZO+OH、a-IGZO+OH2、a-IGZO+OEXH和a-IGZO+OEXH2。要注意的是，态密度(DOS)的计算中，使用400eV的截止能量和4×5×6Monkhost-Pack特殊k点网格。
[0036](计算的结果)
[0037]图1A～1F示出通过结构弛豫得到的上述模型的弛豫原子构造。在a-IGZO+H(图1A)中，作为杂质添加的氢与纯a-IGZO模型中存在的氧(该图中的O(A))形成键。在a-IGZO+O(图1B)中，作为过剩氧添加的氧OEX与纯a-IGZO模型中附近存在的氧(该图中的O(A))形成O-OEX键。在a-IGZO+OH(图1C)和a-IGZO+OH2(图1D)中，过剩氧维持O-OEX键，并且添加的氢与纯a-IGZO模型中附近存在的氧形成键。另一方面，在a-IGZO+OEXH(图1E)和a-IGZO+OEXH2(图1F)中，位于过剩氧附近的氢使O-OEX键断裂，并在过剩氧和氢之间形成OEX-H-O键或H-OEX-H键。特别地，从示出a-IGZO+OEXH2的图1F，可以看出H-OEX-H的结构与水相似。
[0038]图2A～2G示出对于上述模型得到的DOS。另外，为了比较，示出纯a-IGZO的DOS(图2A)。在这些图中，纯a-IGZO的价带最高能量是0eV。这些图中的实线表示Fermi能级。在a-IGZO+H(图2B)的DOS中，Fermi能级位于导带中。这意味着电子作为载流子掺杂在导带中，这与氢表现出给体行为的事实相一致。在a-IGZO+O(图2C)的DOS中，Fermi能级并不存在于导带中。另外，在价带之上观察到来自O-O键的能级峰。因为该能级完全由电子占据，过剩氧并不影响n型TFT的电特性。a-IGZO+O结构模型在远离过剩氧的位置具有向其添加的氢的a-IGZO+OH(图2D)和a-IGZO+OH2(图2E)的DOS中，在价带之上观察到来自O-OEX键的峰并且Fermi能级位于导带中。过剩氧和氢彼此独立地显示出它们各自的特性，这表明存在即使过剩氧存在时过剩氧也没有起到载流子消除剂的作用的情形。另一方面，a-IGZO+O结构模型在过剩氧附近的位置具有向其添加的氢的a-IGZO+OEXH(图2F)的DOS中，在带隙中观察到来自过剩氧和氢的O-H-OEX键的陡峰。因此，从Fermi能级的位置判断，可以看出能级是未完全占据的能级。因此，能级起到捕集载流子电子的阱的作用。在a-IGZO+OEXH2(图2G)的DOS中，在a-IGZO+OEXH(图2F)中观察到的带隙中的能级消失，Fermi能级并不存在于导带中，DOS与纯a-IGZO相似。因此，在此情形中，氢不能作为大大影响TFT电性能的杂质。
[0039]由上可知，虽然实验事实表明非晶氧化物半导体中的氢起到给体的作用，但存在于膜中的氢原子的浓度并不与载流子电子密度良好吻合，据认为该事实的原因如下。通过向非晶氧化物半导体薄膜注入离子而引入氢的情形对应于上述的a-IGZO+H的情形，并且将氢离子化以起到给体的作用。另一方面，表明在利用受控的氧分压或水分压而形成的薄膜中，存在于膜中的大部分氢并未起到给体的作用。由上述计算可知，当具有组成比不同于a-IGZO中其化学计量组成比的过剩氧与氢形成化学键O-H-OEX或OEX-H2时，氢并未起到给体的作用。在此情形中，O-H-OEX起到载流子阱的作用，而OEX-H2不影响TFT的电性能。因此认为在形成的膜中，因为大比例存在的氢以O-H-OEX或OEX-H2的键合状态存在，保持了实现常闭TFT器件的载流子电子密度。
[0040]本文中使用的过剩氧并不意味着氧与整个非晶氧化物半导体中的其化学计量组成比相比过剩，而是意指氧在非晶氧化物半导体一部分中作为单位尺寸的具有特定数目原子的微区中过剩。因此，即使当氧根据其化学计量组成比存在于整个非晶氧化物半导体中时，如果氧缺乏的量和过剩氧的量程度相同，则具有本文中所用的过剩氧。
[0041]具体地，过剩氧的存在意指尽管氧与金属元素M(M为In、Zn或Ga)键合并且键合状态为M-O-M，但该键合状态实际上为包括O-O的M-O-O-M。氧的该键合状态表示为O-OEX键。当氢与该O-OEX键键合时，键合状态表示为OEX-H或H-OEX-H。
[0042]本文中使用的O-H键意指上述的a-IGZO+OH键。另外，由与其相对于金属元素的化学计量组成比相比过剩氧和氢形成的OEX-H键意指具有将氢插入过剩氧的O-OEX键中的结构的上述a-IGZO+OEXH键。另外，由过剩氧和氢形成的H-OEX-H键意指上述的a-IGZO+OEXH2键。
[0043]如上所述，已经发现当氢附近的氧局部过剩时非晶氧化物半导体中的氢没有起到给体的作用。具体地，在含有相对于载流子密度过剩氢的非晶氧化物半导体中，作为载流子源的a-IGZO+OH键的数目决定非晶氧化物半导体的最终载流子密度。换句话说，O-H键的密度为载流子密度。
[0044]当大量(大于等于1×1020cm-3)的氢原子包含在非晶氧化物半导体中时，重要的是当非晶氧化物半导体中吸收过剩氧原子和氢原子时，过剩氧原子数与氢原子数的比例大于等于1∶2。按此方式，可以含有大于等于5×1019cm-3过剩氧原子并且载流子密度可以为1×1018cm-3，这足以起到TFT的沟道层半导体的作用。当氢原子数小于1×1020cm-3时，由于氢以外的载流子源例如氧缺乏产生的载流子密度与由于O-H键产生的载流子密度竞争(密度差变小)，因此存在并未保持根据本发明的关系的情形(O-H键的密度落在根据本发明的范围之外)，这是不优选的。
[0045]另外，当大量(大于等于1×1021cm-3)的氢原子包含在非晶氧化物半导体中时，起到载流子阱作用的O-H-OEX的浓度增加。为了抑制该阱的增加，更重要的是向作为溅射气体的Ar气不添加氧而是只添加水蒸汽。作为例子，可以通过向Ar气只添加水蒸汽来形成溅射气体。图3示出由测定根据该实施方案制备的a-IGZO的Hall效应得到的载流子密度、Hall迁移率和电阻率对于通过溅射形成膜时水蒸汽分压的依赖性。取决于溅射成膜的条件例如气体压力和施加电力的密度，通过引入高于或等于1×10-2Pa的水蒸汽分压，a-IGZO的电阻率可以增加。另外，可以使载流子密度小于等于1×1018cm-3。氢量的上限为1×1022cm-3。设定此上限是因为难以通过水蒸汽向非晶氧化物半导体薄膜稳定地提供更多的氢。另外，因为起到载流子阱作用的O-H-OEX的密度变得更高，不可能得到对于TFT操作必需的电特性。例如，TFT的阈值变得极高。
[0046]图4是根据该实施方案制备的TFT器件的结构示意图。通过在基板10上依次设置栅电极15、栅绝缘膜14、源电极12和漏电极11、沟道层13和保护层16而形成TFT器件。
[0047]可应用于本发明的半导体器件的结构并不限于如上所述的底栅结构的TFT。例如，TFT可以具有其中在栅电极上依次设置栅绝缘膜和半导体沟道层，然后在其上形成源电极和漏电极的逆交错(reversestagger)结构，或者可以具有作为上下颠倒的逆交错结构的交错结构(顶栅结构)。
[0048]根据本发明的发明人的发现，优选使用含有In与Zn中至少一种元素和氢的非晶氧化物半导体层作为沟道层的薄膜晶体管取决于组成而具有如下特性：当使用具有大于约10Ωcm且小于约1×106Ωcm的电阻率的半绝缘氧化物膜时，可以得到令人满意的TFT特性。例如，当电阻率小于等于10Ωcm时，不可能得到常闭晶体管或大的开/关比。在极端的情况中，即使施加栅电压时，源电极和漏电极之间的电流没有打开/关闭，晶体管未工作。另一方面，当电阻率大于等于1×106Ωcm时，不可能得到大的开电流。在极端的情况中，即使施加栅电压时，源电极和漏电极之间的电流没有打开/关闭，晶体管未工作。
[0049]通常，通过形成膜时引入的氧分压来控制氧化物的电阻率和载流子密度。更具体地，通过控制氧分压，主要控制薄膜中氧缺乏的量，由此来控制电子载流子密度。但是，根据本发明，通过仅控制图3中所示的水蒸汽分压来控制电子载流子密度。
[0050]以下详细说明根据本发明的形成沟道层的方法。
[0051]首先，制备由玻璃等制成的基板10。利用气相法例如DC溅射、RF溅射、脉冲激光沉积、原子层沉积或电子束沉积、其组合等，形成非晶氧化物半导体膜。此处，在非晶氧化物半导体膜的电阻率高于得到TFT沟道层的满意特性的电阻率的条件下形成膜。这基本上通过取决于非晶氧化物半导体膜的组成和成膜装置，将引入的水蒸汽分压设定在高于或等于8×10-4Pa的范围内来实现。特别地，当引入的水蒸汽的分压高于或等于1×10-2Pa时，这可以容易地实现。当使用真空装置成膜时，引入的水蒸汽的分压的上限为成膜气体的压力。为了防止由于气相中聚合导致的膜的密度下降和成膜速度下降，希望引入的水蒸汽的分压为约10Pa或更低。为了严格控制电阻率，可同时引入并控制水蒸汽和其量比水蒸汽小的氧。
[0052]本文中使用的引入的水蒸汽的分压意指通过流速控制器有意引入成膜装置的水蒸汽的分压。从成膜装置等的内壁不可避免地释放的水蒸汽、因为成膜装置泄漏而从外部进入的水蒸汽和从靶释放的水蒸汽取决于成膜历史而大幅变化，因此非常难于控制。使真空成膜装置的背压为低于或等于1×10-8Pa的超高真空并控制非晶氧化物中的氢浓度小于载流子密度在技术上是可能的。但是，如果这样做，会产生使制造成本增加的问题，包括增加的成膜装置的成本和延长的制造间歇时间。但是，当剩余水蒸汽的压力超过引入的水蒸汽的分压的上限时，难以得到本发明的效果，因此优选本发明中使用的成膜装置的背压低于或等于5×10-4Pa。要指出的是，流速控制器是例如质流控制器。
[0053]另外，此处从TFT器件性能的观点考虑，优选在非晶氧化物半导体膜的电阻率大于或等于1×102Ωcm的条件下成膜。要指出的是，根据本发明，金属膜形成后，取决于氧化物膜的组成和成膜条件，电阻率的下限例如为大于或等于1×10Ωcm。
[0054]之后，可以对制备的非晶氧化物半导体膜进行热处理。此处，设定热处理条件以使非晶氧化物半导体膜具有使TFT沟道层获得满意特性的电阻率。为了在短时间内均匀控制电阻率，可以在气氛温度为150℃～500℃、优选200℃～350℃下进行热处理。另外，从均匀性的观点考虑，使用氧化气氛有效，因此这也是优选的。
[0055]当进行热处理时，据认为有如下现象发生：在非晶氧化物中使氢原子热扩散；扩散的氢与起到载流子阱作用的O-H-OEX键合以产生不影响TFT电特性的OEX-H2；并使载流子阱密度降低。
[0056]以低成本形成TFT的优选方法是通过施涂溶液来形成非晶氧化物半导体膜。例如，首先，通过喷墨印刷施涂溶解在作为溶剂的2-甲氧基乙醇中的Zn(CH3COO)22H2O(可由Aldrich得到)和In(CH3COO)3(可由Aldrich得到)的溶液作为材料。然后，在低于或等于500℃温度的气氛中进行热处理以得到非晶InZnO膜。为了充分地挥发溶剂，可以在150℃～500℃下、优选在200℃～350℃下进行热处理。热处理的温度的上限受氧化物半导体膜的结晶化限制。此处，大于或等于1×1020cm-3的氢原子残留在非晶氧化物半导体膜中，并且可以实现获得本发明载流子密度的小于或等于1×1018cm-3的M-OH键数。电沉积可以用作使用其它溶剂的成膜方法。例如，利用含有硝酸铟、硝酸镓、硝酸锌和二甲胺-硼烷(DMAB)的水溶液作为原料，可以在绝缘基板(例如，Corning 1737)上形成In-Ga-Zn-O基非晶氧化物薄膜。在对其未施加电场的情况下沉积起始沉积层后，可以使用不含二甲胺-硼烷(DMAB)的水溶液并且使用外部电力施加电场以通过电沉积形成非晶氧化物膜。此处，水溶液的温度是60℃。此处以此方式形成的非晶氧化物膜具有大量(大于或等于1×1020cm-3)的残留氢原子。通过在低于或等于500℃下热处理该膜，可以实现本发明中的小于或等于1×1018cm-3的M-OH键数以及小于或等于1×1018cm-3的载流子密度。以此方式，可以形成可作为TFT工作的非晶氧化物半导体膜。为了使包含在膜中的大量的水分挥发，可以在150℃～500℃下、优选在200℃～350℃下进行热处理。热处理的温度上限受氧化物半导体膜的结晶化限制。
[0057]然后，通过在含氧的气氛中溅射形成氧化物绝缘体保护膜，由其可以抵消由于保护膜的形成对沟道层的损伤和还原效果。
[0059]以下对TFT结构的部件进行详细说明。
[0059](栅极绝缘层)
[0060]在本发明中，希望将SiO2用于栅极绝缘层。或者，也优选将含有SiO2、Y2O3、Al2O3、HfO2和TiO2中至少一种的材料用于栅极绝缘层。也可使用其中将这些层层叠的任何膜。
[0061]作为栅极绝缘层的成膜方法，可使用气相法例如溅射、脉冲激光沉积和电子束沉积。但成膜方法并不限于这些方法。
[0062](电极)
[0063]对用于源电极、漏电极和栅电极的材料无特别限制，只要这些材料能使满意的导电性和与沟道层的满意的电连接实现。例如，可使用由In2O3:Sn或ZnO形成的透明导电膜和由Mo、Au、Pt、Al、Ni和Cu形成的金属膜。此外，为了提高粘合性，可以在沟道层或绝缘层和电极之间设置由Ti、Ni、Cr等形成的层。
[0064](基板)
[0065]作为基板，取决于沟道层的热处理条件等可以使用玻璃基板、金属基板、塑料基板、塑料膜等。
[0066](沟道层)
[0067]沟道层是含有In和Zn中至少一种元素和氢的非晶氧化物。
[0068]作为沟道层的成膜方法，可以使用气相法例如溅射、脉冲激光沉积和电子束沉积。但是成膜方法并不限于这些方法。
[0069]为了确保在非晶氧化物半导体中吸收固定量的氢，并因此为了防止在成膜开始前水蒸汽被吸附到沟道层的底层或真空装置的腔室壁，希望在高于或等于80℃下形成沟道层。
[0070]希望热处理的温度等于或低于玻璃化转变温度，并且在本发明中，希望热处理的温度为150℃～500℃。热处理温度的下限是150℃，因为作为将金属铟从中精制时使用的公知材料，In(OH)3的分解在150℃开始。从缩短热处理时间的观点考虑，优选热处理温度在200℃～350℃。
[0071]因为可以通过使用形成沟道层的温度进行热处理，可以在形成沟道层的同时进行热处理。另外，可以在形成保护膜后或在完成TFT后进行热处理。
[0072](保护膜)
[0073]作为保护膜，使用含有至少一种金属元素的金属氧化物膜。在金属氧化物中，作为保护膜，优选使用含有以下中至少一种的物质：SiO2、Al2O3、Ga2O3、In2O3、MgO、CaO、SrO、BaO、ZnO、Nb2O5、Ta2O5、TiO2、ZrO2、HfO2、CeO2、Li2O、Na2O、K2O、Rb2O、Sc2O3、Y2O3、La2O3、Nd2O3、Sm2O3、Gd2O3、Dy2O3、Er2O3和Yb2O3。
[0074]或者，除这些金属氧化物外，还可以使用硅氧氮化物(SiOxNy)。
[0075]作为在TFT上形成上述金属氧化物或SiOxNy作为保护膜的方法，可以使用化学气相沉积(CVD)、溅射等。当通过溅射形成保护膜时，在含氧的气氛中溅射期间进行成膜。这是因为其中例如在Ar气气氛中形成保护膜的器件与保护膜形成之前相比，在TFT特性上劣化。可以想象，TFT特性劣化的原因是由于保护膜形成期间从沟道层界面的氧释放导致载流子产生而造成沟道层电阻的下降。因此，在溅射保护膜期间要求在含氧的气氛中进行成膜。全部溅射气体中氧含量希望为10％～80％。
[0076](TFT特性)
[0077]图5示出本发明的TFT的典型传输特性(Vg-Id特性)。在源电极和漏电极之间施加12V的电压Vd时，通过在-20V和20V之间扫过栅电压Vg，可以控制源电极和漏电极之间的电流Id(开闭)。
[0078]特别地，当将本发明应用于使用由于无粒界散射和优异的界面特性而最初具有高载流子迁移率的非晶氧化物作为沟道层的TFT时，可以实现具有高场效应迁移率和优异特性的TFT。在此情形中，通过在氧化物膜中引入Ga和Sn中至少一种元素将非晶相稳定化。此外，从将非晶相稳定化的观点出发，可以想到将热处理时的氧化气氛的温度优选设定在低于或等于500℃。
[0079]此处，通过以下观测可以识别非晶状态：当以约0.5度的低入射角将X射线衍射到作为测试目标的薄膜时，没有检测到明显的衍射峰(换句话说，观测到光晕图案)。应当指出的是，当将上述材料用于薄膜晶体管的沟道层时，本发明并未排除沟道层含有微晶态组分材料的情形。
[0080]通过将显示器件例如有机或无机电致发光(EL)器件或者液晶器件的电极连接到作为上述薄膜晶体管输出终端的漏电极，可以形成显示装置。以下参照显示装置的剖面图说明显示装置结构的具体例子。
[0081]图6为作为本发明的另一实施方案的示例性显示装置的剖面图。在基板611上形成TFT。TFT包括栅电极612、栅绝缘膜613、非晶氧化物半导体膜614、保护层615、源(漏)电极616和漏(源)电极617。
[0082]将电极618经中间层绝缘膜619连接到漏(源)电极617。电极618与发射层620接触。发射层620与电极621接触。
[0083]以这样的结构，可以利用经过在非晶氧化物半导体膜614中形成的沟道由源(漏)电极616通入漏(源)电极617的电流值来控制注入发射层620中的电流。
[0084]因此，可以通过TFT的栅电极612处的电压控制电流。此处，电极618、发射层620和电极621形成无机或有机电致发光器件。
[0085]图7是作为本发明另一实施方案的另一示例性显示装置的剖面图。将漏(源)电极717延长以致也作为电极718。可以将电极723和对电极718做成将电压施加到夹设在高电阻膜720和722之间的液晶单元或者电泳颗粒单元721的结构。图7也示出基板711、栅绝缘膜713、保护层715和中间层绝缘膜719。
[0086]液晶单元或电泳颗粒单元721、高电阻膜720和722、电极718和电极723形成显示器件。
[0087]可以通过经过在非晶氧化物半导体膜714中形成的沟道由源电极716通入漏电极717的电流值控制施加到显示器件的电压。
[0088]因此，可以利用TFT的栅电极712处的电压控制电压。此处，当显示器件的显示介质是具有封装在其绝缘膜中的流体和颗粒的封装体时，可以省去高电阻膜720和722。
[0089]以上对作为具有底栅逆交错结构的TFT的两个实例TFT进行了说明，但本发明并不限于这样的结构。
[0090]例如，只要在作为TFT的输出终端的漏电极和显示器件之间的连接拓扑上相同，其它结构例如共平面结构也可以。
[0091]另外，在上述的两个实例TFT中，用于驱动显示器件的成对的电极设置成与基板平行，但是本发明并不限于这样的结构。
[0092]例如，只要作为TFT的输出终端的漏电极和显示器件之间的连接拓扑上相同，可以将电极的一个或两个设置成与基板垂直。
[0093]另外，关于上述两个实例TFT，只有一个TFT示出与显示器件相连，但本发明并不限于这样的结构。例如，在图中示出的TFT还可以与根据本发明的另一TFT连接，只要图中示出的TFT在包括这些TFT的电路的最后阶段。
[0094]此处，当用于驱动显示器件的成对电极设置成与基板平行时，如果显示器件是反射显示器件例如EL器件或反射液晶器件，要求电极的任意一个对发射光或反射光的波长透明。
[0095]如果显示器件是透射显示器件例如透射液晶器件，要求两个电极对透射光透明。
[0096]另外，在根据此实施方案的TFT中，所有部件可以是透明的以致可以形成透明显示器件。
[0097]另外，可以在具有低热阻的基板例如轻质、柔性并且透明的塑料树脂基板上设置这样的显示器件。
[0098]其次，参照图8说明两维地布置多个包括EL器件(此处，为有机EL器件)和薄膜晶体管的像素的显示装置。
[0099]在图8中，晶体管801驱动有机EL层804。晶体管802选择像素。电容器803保持选择的状态，在共通电极线807和晶体管802的源之间保持电荷，并保持晶体管801的栅信号。通过扫描电极线805和信号电极线806选择像素。
[00100]更具体地，将图像信号作为脉冲信号从驱动电路(未示出)经扫描电极线805施加到栅电极。同时，还施加信号作为从另一驱动电路(未示出)经信号电极线806到晶体管802的脉冲信号以选择像素。此处，打开晶体管802并且在信号电极线806和晶体管802的电源之间的电容器803中储存电荷。
[00101]这使晶体管801的栅保持在希望的电压并且将晶体管801打开。将此状态维持到接收下一信号。
[00102]在晶体管801打开的期间，持续向有机EL层804供给电压和电流并且维持发光。
[00103]尽管图8中示出的结构每个像素具有两个晶体管和一个电容器，为了提高性能可以引入更多的晶体管等。
[00104]必要的是：通过使用透明并且可以在低温下形成的In-Ga-Zn-O基TFT用于晶体管部分，可以得到有效的EL器件。
[00105]尽管以下参照实施例进一步说明本发明，但本发明并不限于此。
[00106](实施例1)
[00107]在该实施例中，对本发明的TFT器件的实施方案进行说明。
[00108]首先，在玻璃基板上形成In-Ga-Zn-O膜作为非晶氧化物半导体。通过DC溅射成膜在氩气氛中形成In-Ga-Zn-O膜。
[00109]作为靶(材料来源)，使用具有InGaZnO4组成的3英寸大小的烧结体，并且施加的RF功率为50W。靶和基板之间的距离为60mm。在5.0×10-1Pa的氩和水蒸汽的混合气氛中形成In-Ga-Zn-O膜。引入的水蒸汽的分压为8.0×10-4Pa～6.0×10-2Pa。注意没有引入氧。成膜时基板温度为25℃。
[00110]对于得到的膜，测定了Hall效应。结果示出在图3中，其中示出了In-Ga-Zn-O膜的载流子密度、Hall迁移率和电阻率对利用溅射成膜时水蒸汽分压的依赖性。通过引入等于或高于1×10-2Pa的水蒸汽分压，能使In-Ga-Zn-O膜的电阻率增加。另外，能使载流子密度为小于等于1×1018cm-3。对于In-Ga-Zn-O膜，以小到约0.5度的膜表面上的入射角进行X射线衍射。对于所有情形，没有观察到清晰的衍射峰，确认了制备的In-Ga-Zn-O膜为非晶膜。另外，进行AFM测定并分析图案，发现薄膜的表面粗糙度(Ra)约为0.4nm。膜厚度约为200nm。作为X射线光电子分光(XPS)分析的结果，发现薄膜中金属的组成比为In∶Ga∶Zn＝1∶1∶0.9。
[00111]另外，使用InZnO(ZnO：10.7wt％)的3英寸大小的烧结体作为靶(材料来源)，进行相似的实验。通过引入等于或高于1×10-2Pa的水蒸汽分压，能使InZnO膜的电阻率增加，并能得到非晶IZO膜。
[00112]对于得到的非晶In-Ga-Zn-O膜和IZO膜，进行二次离子质谱(SIMS)测定以对膜中氢的量定量。结果示出在图10中。发现在膜中，根据引入的水蒸汽的分压，得到了大于根据本发明的1×1020cm-3的1×1021～1×1022cm-3的氢。另外，因为膜中氢的量和引入的水蒸汽分压的两条对数曲线显示非常好的线性，发现膜中氢的量可通过引入的水蒸汽的分压进行精确控制。
[00113](实施例2)
[00114]在该实施例中，参照图9说明本发明的TFT器件的另一实施方案。
[00115]首先，作为沟道层，在n型低电阻硅基板900上形成In-Ga-Zn-O膜903，在硅基板900上具有以100nm厚度形成的热生长氧化硅膜904。在氩气气氛中利用DC溅射，形成In-Ga-Zn-O膜。
[00116]作为靶(材料来源)，使用具有InGaZnO4组成的3英寸大小的烧结体，并且施加的RF功率为50W。靶和基板之间的距离为60mm。在引入的水蒸汽的分压为6.0×10-2Pa的情况下在5.0×10-1Pa的氩-水蒸汽的混合气体气氛中形成In-Ga-Zn-O膜。要注意的是没有引入氧。成膜时基板的温度为25℃。非晶InGaZnO4沟道层的厚度是30nm。此后，利用光刻法对沟道层布图。然后从更接近沟道层的一侧使用电子束加热气相沉积依次以约5nm的厚度层叠Ti层并以约100nm的厚度层叠Au层，并利用光刻法和剥离法形成源电极902和漏电极901。以此方式，完成具有30μm沟道长度和180μm沟道宽度的底栅逆交错TFT。在该TFT器件中，100nm厚度的热生长氧化硅膜904起到栅极绝缘层的作用，而n型低电阻硅膜900起到栅电极905的作用。
[00117]其次，对以此方式得到的TFT器件的特性进行评价。图11示出在该实施例中制备的TFT器件的Id-Vg特性(传输特性)，对于形成TFT后没有热处理的情形、在气氛中在200℃进行30分钟热处理的情形和在250℃进行30分钟热处理的情形，在室温下当Vd＝20V时测定Id-Vg特性。发现能仅通过水蒸汽分压控制非晶InGaZnO4沟道层的电阻率并且TFT器件具有与晶体管相当的开/关比和等于或大于104的TFT特性。
[00118](实施例3)
[00119]在该实施例中，参照图4说明本发明的TFT器件的另一实施方案。
[00120]首先，通过溅射在玻璃基板10上形成Mo电极作为栅电极。然后利用光刻法进行布图。利用溅射形成SiO2膜作为栅绝缘膜14后，形成源电极12和漏电极11。然后，和实施例2的情形相似，在其上形成In-Ga-Zn-O膜作为沟道层13。非晶InGaZnO4沟道层的厚度是30nm。引入的水蒸汽的分压为1.6×10-2Pa、6.2×10-2Pa和8.6×10-2Pa。注意的是没有引入氧。成膜时基板的温度为25℃。
[00121]另外，利用溅射在其上以100nm厚度沉积SiO2膜作为保护膜16。
[00122]在该实施例中，施加的RF功率是300W。成膜时气氛的总压力为0.1Pa，气体流速比为Ar∶O2＝90∶10。基板温度为25℃。
[00123]最后，通过利用光刻法和蚀刻除去在栅电极15、漏电极11和源电极12中每一个上的一部分形成接触孔，然后，在大气中在250℃下进行60分钟热处理。以此方式，完成具有30μm沟道长度和180μm沟道宽度的底栅TFT。
[00124]其次，对这样得到的TFT器件的特性进行评价。图5为示出该实施例中制备的TFT器件在室温下进行测定时在Vd＝20V的Id-Vg特性(传输特性)的图。在Vd＝20V时约Id＝1×10-5A的电流流动。此外，在引入的水蒸汽分压为8.6×10-2Pa下由输出特性计算场效应迁移率，在饱和区得到约3cm2/Vs的场效应迁移率。
[00125](实施例4)
[00126]在该实施例中，对使用示出在图12中的薄膜晶体管的显示装置进行说明。在使用的薄膜晶体管中形成沟道层的过程和实施例3中引入的水蒸汽分压为8.6×10-2Pa时的情形相似。
[00127]在上述薄膜晶体管中，在绝缘层(保护层)16覆盖并对其布图后，将形成漏电极12的ITO膜的岛的短边延伸至100μm，并将具有90μm长度的延伸部分留出以确保对源电极11和对栅电极15的布线。将聚酰亚胺膜施加在其上并进行摩擦过程。同时，相似地，制备具有在其上形成的ITO膜和聚酰亚胺膜并且然后经历摩擦过程的塑料基板，并与在其上形成有薄膜晶体管的上述基板以它们之间具有5μm的间隙相对，并将向列液晶注入该间隙。另外，设置一对偏振板使该偏振板之一位于该结构的一侧，而另一偏振板位于该结构的另一侧。此处，当对薄膜晶体管的源电极施加电压并且改变施加到栅电极的电压时，光透射率仅在作为由漏电极延伸的ITO膜的岛的部分的30μm×90μm的区域中变化。另外，当施加栅电压使薄膜晶体管打开时还可以通过源-漏电压连续地改变透射率。以此方式，制备与图7中所示相对应并且具有液晶显示单元作为显示器件的显示装置。要注意的是图12也示出了基板10、沟道层13和栅绝缘膜14。
[00128]在该实施例中，使用白色塑料基板作为基板，在其上形成薄膜晶体管。薄膜晶体管的电极由金来代替，省去聚酰亚胺膜和偏振板。制作具有封装在其绝缘膜中的颗粒和流体的封装体以填充白色透明塑料基板之间的间隙。在具有上述结构的显示装置的情形中，控制在薄膜晶体管中延伸的漏电极和上ITO膜之间的电压，由此使封装体中的粒子上下运动。因此，通过控制由透明基板侧看到的延伸的漏电极区中的反射率，可以进行显示。
[00129]另外，在该实施例中，可以形成多个薄膜晶体管以使互相邻近以形成具有例如包括四个晶体管和一个电容器的常用结构的电流控制电路，其最终阶段的一个晶体管是示出在图12中的薄膜晶体管，从而驱动EL器件。例如，使用具有上述ITO膜用作其漏电极的薄膜晶体管。在作为从漏电极延伸的ITO膜的岛的一部分的30μm×90μm区域中形成包括电子注入层和发射层的有机电致发光器件。以此方式，可以形成图6中所示的使用EL器件的显示装置。
[00130](实施例5)
[00131]在该实施例中，将实施例4的显示器件和薄膜晶体管两维地设置。例如，包括显示器件例如液晶单元或EL器件的每个占据约30μm×115μm面积的像素和实施例4的薄膜晶体管以40μm的间距沿着短边方向设置并以120μm的间距沿着长边方向设置以形成7425×1790像素的长方形。另外，设置穿过长边方向上7425个薄膜晶体管的栅电极的1790根栅布线和在短边方向上穿过具有由非晶氧化物半导体膜的岛延伸5μm的1790个薄膜晶体管的源电极部分的7425根信号布线，将它们分别和栅驱动电路和源驱动电路连接。在液晶显示器件的情形中，通过在其表面上设置具有和液晶显示器件相同尺寸并且与液晶显示器件对齐的滤色器，并且通过在循环中在长边方向上重复设置这样的RGB滤色器，可以形成具有约211ppi分辨率的A4大小的有源矩阵(active matrix)彩色图像显示装置。
[00132]在EL器件的情形中，一个EL器件中包括的两个薄膜晶体管的第一薄膜晶体管的栅电极与栅线连接，而第二薄膜晶体管的源电极和信号线连接。另外，在长边方向上在RGB中的循环中改变EL器件的发光波长。以此方式，可以形成具有相同分辨率的发光彩色图像显示装置。
[00133]此处，驱动有源矩阵的驱动电路可以使用和像素的薄膜晶体管相同的根据本发明的薄膜晶体管来形成，或者可以使用已存在的IC芯片形成。
[00134]尽管已参考示例性实施方案说明了本发明，应当理解，该发明并不限制于公开的示例性实施方案。对以下权利要求的范围应予以最宽泛的解释以包括所有这样的变形和等同的结构及功能。

Claims (12)

1.非晶氧化物半导体，其含有铟(In)和锌(Zn)中至少一种元素与氢，其中：
该非晶氧化物半导体含有1×1020cm-3～1×1022cm-3的氢原子和氘原子中的一种；并且
在该非晶氧化物半导体中，除了过剩氧(OEX)和氢之间的键之外的氧和氢之间的键密度小于等于1×1018cm-3。
2.薄膜晶体管，其包括沟道层、栅极绝缘层、源电极、漏电极和栅电极，
其中该沟道层包括根据权利要求1的非晶氧化物半导体。
3.根据权利要求2的薄膜晶体管，其中该非晶氧化物半导体的电阻率大于10Ω且小于1×106Ω。
4.根据权利要求2的薄膜晶体管，其中该非晶氧化物半导体还包括镓(Ga)和锡(Sn)中的至少一种。
5.显示装置，其包括显示器件和薄膜晶体管，
该显示器件包括在基板上与薄膜晶体管的源电极和漏电极中的一者连接的电极，
其中该薄膜晶体管包括根据权利要求2的薄膜晶体管。
6.根据权利要求5的显示装置，其中该显示器件包括电致发光器件。
7.根据权利要求5的显示装置，其中该显示器件包括液晶单元。
8.根据权利要求5的显示装置，其中在基板上二维地设置多个显示器件和多个薄膜晶体管。
9.制造薄膜晶体管的方法，该薄膜晶体管包括基板、沟道层、栅极绝缘层、源电极、漏电极和栅电极，该沟道层包括含有铟(In)和锌(Zn)中至少一种元素与氢的非晶氧化物半导体，该方法包括：
通过使用含水蒸汽的成膜气体的溅射形成沟道层；和
形成该沟道层后在150℃～500℃下进行热处理。
10.根据权利要求9的制造薄膜晶体管的方法，其中在成膜气体中引入的水蒸汽的分压为大于等于8×10-4Pa。
11.制造薄膜晶体管的方法，该薄膜晶体管包括基板、沟道层、栅极绝缘层、源电极、漏电极和栅电极，该沟道层包括含有铟(In)和锌(Zn)中至少一种元素与氢的非晶氧化物半导体，该方法包括：
通过施涂溶液形成沟道层；和
形成该沟道层后在低于等于500℃下进行热处理。
12.制造薄膜晶体管的方法，该薄膜晶体管包括基板、沟道层、栅极绝缘层、源电极、漏电极和栅电极，该沟道层包括含有铟(In)和锌(Zn)中至少一种元素与氢的非晶氧化物半导体，该方法包括：
通过电沉积形成沟道层；和
形成该沟道层后在低于等于500℃下进行热处理。
CN200910167482.9A 2008-08-28 2009-08-25 非晶氧化物半导体和使用其的薄膜晶体管 Expired - Fee Related CN101661952B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310008995.1A CN103077961B (zh) 2008-08-28 2009-08-25 非晶氧化物半导体和使用其的薄膜晶体管

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008219888 2008-08-28
JP2008219888 2008-08-28
JP2008-219888 2008-08-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310008995.1A Division CN103077961B (zh) 2008-08-28 2009-08-25 非晶氧化物半导体和使用其的薄膜晶体管

Publications (2)

Publication Number Publication Date
CN101661952A true CN101661952A (zh) 2010-03-03
CN101661952B CN101661952B (zh) 2013-02-06

Family

ID=41426348

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200910167482.9A Expired - Fee Related CN101661952B (zh) 2008-08-28 2009-08-25 非晶氧化物半导体和使用其的薄膜晶体管
CN201310008995.1A Active CN103077961B (zh) 2008-08-28 2009-08-25 非晶氧化物半导体和使用其的薄膜晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310008995.1A Active CN103077961B (zh) 2008-08-28 2009-08-25 非晶氧化物半导体和使用其的薄膜晶体管

Country Status (6)

Country Link
US (3) US8129718B2 (zh)
EP (1) EP2159844B1 (zh)
JP (1) JP5725698B2 (zh)
KR (1) KR101194255B1 (zh)
CN (2) CN101661952B (zh)
AT (1) ATE534146T1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102790095A (zh) * 2011-05-19 2012-11-21 株式会社半导体能源研究所 制造半导体器件的方法
CN103201839A (zh) * 2010-10-29 2013-07-10 应用材料公司 沉积薄膜电极与薄膜堆迭的方法
CN104022044A (zh) * 2013-03-01 2014-09-03 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN106206745A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种高迁移率金属氧化物tft的制作方法
TWI640492B (zh) * 2016-02-29 2018-11-11 日商住友金屬礦山股份有限公司 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體

Families Citing this family (94)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7998372B2 (en) * 2005-11-18 2011-08-16 Idemitsu Kosan Co., Ltd. Semiconductor thin film, method for manufacturing the same, thin film transistor, and active-matrix-driven display panel
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5616012B2 (ja) * 2008-10-24 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2010071034A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor
KR101064402B1 (ko) * 2009-01-12 2011-09-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를 구비하는 평판 표시 장치
KR101906751B1 (ko) 2009-03-12 2018-10-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
EP2256814B1 (en) 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
KR101968855B1 (ko) * 2009-06-30 2019-04-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
WO2011001880A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101810699B1 (ko) * 2009-06-30 2018-01-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
KR101420025B1 (ko) 2009-06-30 2014-07-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101857405B1 (ko) 2009-07-10 2018-05-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
CN104835850B (zh) 2009-07-10 2018-10-26 株式会社半导体能源研究所 半导体器件
WO2011004723A1 (en) * 2009-07-10 2011-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method the same
KR102526493B1 (ko) 2009-07-31 2023-04-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 디바이스 및 그 형성 방법
KR101716918B1 (ko) 2009-07-31 2017-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011013596A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013502A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
WO2011013523A1 (en) 2009-07-31 2011-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2011027701A1 (en) 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and method for manufacturing the same
CN104934483B (zh) * 2009-09-24 2018-08-10 株式会社半导体能源研究所 半导体元件及其制造方法
KR101914026B1 (ko) * 2009-09-24 2018-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체막 및 반도체 장치
CN110061144A (zh) * 2009-10-16 2019-07-26 株式会社半导体能源研究所 逻辑电路和半导体器件
TWI415794B (zh) * 2009-10-23 2013-11-21 Nat Univ Tsing Hua 合成銦鎵鋅氧化物之方法及使用其形成銦鎵鋅氧化物薄膜之方法
EP2494692B1 (en) * 2009-10-30 2016-11-23 Semiconductor Energy Laboratory Co. Ltd. Logic circuit and semiconductor device
KR101800852B1 (ko) * 2009-11-20 2017-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103151266B (zh) 2009-11-20 2016-08-03 株式会社半导体能源研究所 用于制造半导体器件的方法
WO2011068025A1 (en) * 2009-12-04 2011-06-09 Semiconductor Energy Laboratory Co., Ltd. Dc converter circuit and power supply circuit
WO2011070892A1 (en) 2009-12-08 2011-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR101835300B1 (ko) 2009-12-08 2018-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR101768433B1 (ko) 2009-12-18 2017-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
US8759917B2 (en) * 2010-01-04 2014-06-24 Samsung Electronics Co., Ltd. Thin-film transistor having etch stop multi-layer and method of manufacturing the same
KR101884798B1 (ko) * 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20170092716A (ko) * 2010-04-22 2017-08-11 이데미쓰 고산 가부시키가이샤 성막 방법
WO2011132625A1 (en) 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
DE112011101410B4 (de) 2010-04-23 2018-03-01 Semiconductor Energy Laboratory Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung
WO2011135987A1 (en) 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI514585B (zh) 2010-05-07 2015-12-21 Japan Science & Tech Agency A manufacturing method of a functional element, a thin film transistor, and a piezoelectric ink jet head
KR101808198B1 (ko) 2010-05-21 2017-12-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
WO2011162177A1 (ja) * 2010-06-21 2011-12-29 株式会社アルバック 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
CN107452630B (zh) * 2010-07-02 2020-11-27 株式会社半导体能源研究所 半导体装置
US8785241B2 (en) 2010-07-16 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
JP2012064201A (ja) * 2010-08-19 2012-03-29 Semiconductor Energy Lab Co Ltd 入出力装置及び入出力装置の駆動方法
JP5679417B2 (ja) * 2010-08-25 2015-03-04 富士フイルム株式会社 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP2012049208A (ja) * 2010-08-25 2012-03-08 Fujifilm Corp 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置
JP5780902B2 (ja) * 2010-10-12 2015-09-16 出光興産株式会社 半導体薄膜、薄膜トランジスタ及びその製造方法
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
TWI541904B (zh) * 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
TWI521612B (zh) 2011-03-11 2016-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
US9219159B2 (en) 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
US9012904B2 (en) * 2011-03-25 2015-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI545652B (zh) 2011-03-25 2016-08-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
US8541266B2 (en) 2011-04-01 2013-09-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9478668B2 (en) 2011-04-13 2016-10-25 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5965107B2 (ja) * 2011-06-13 2016-08-03 出光興産株式会社 薄膜トランジスタ
US8901554B2 (en) 2011-06-17 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including channel formation region including oxide semiconductor
KR101259000B1 (ko) * 2011-07-08 2013-04-29 단국대학교 산학협력단 박막의 물성을 변화시키는 방법
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
JP6076038B2 (ja) 2011-11-11 2017-02-08 株式会社半導体エネルギー研究所 表示装置の作製方法
JP6122275B2 (ja) 2011-11-11 2017-04-26 株式会社半導体エネルギー研究所 表示装置
US9082861B2 (en) * 2011-11-11 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Transistor with oxide semiconductor channel having protective layer
KR102254731B1 (ko) 2012-04-13 2021-05-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5846563B2 (ja) * 2012-06-14 2016-01-20 国立研究開発法人物質・材料研究機構 薄膜トランジスタ、薄膜トランジスタの製造方法および半導体装置
US8653516B1 (en) * 2012-08-31 2014-02-18 Eastman Kodak Company High performance thin film transistor
KR101991338B1 (ko) * 2012-09-24 2019-06-20 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판 및 그 제조방법
TWI613813B (zh) 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置
WO2014103323A1 (ja) * 2012-12-28 2014-07-03 出光興産株式会社 薄膜電界効果型トランジスタ
US9105658B2 (en) 2013-01-30 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Method for processing oxide semiconductor layer
US9373711B2 (en) 2013-02-27 2016-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
US9153650B2 (en) 2013-03-19 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor
US9882058B2 (en) * 2013-05-03 2018-01-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9356156B2 (en) * 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
TWI652822B (zh) * 2013-06-19 2019-03-01 日商半導體能源研究所股份有限公司 氧化物半導體膜及其形成方法
TWI608523B (zh) * 2013-07-19 2017-12-11 半導體能源研究所股份有限公司 Oxide semiconductor film, method of manufacturing oxide semiconductor film, and semiconductor device
KR102317297B1 (ko) 2014-02-19 2021-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물, 반도체 장치, 모듈, 및 전자 장치
JP2015158572A (ja) * 2014-02-24 2015-09-03 株式会社Ｊｏｌｅｄ 表示装置、電子機器
KR20150136726A (ko) * 2014-05-27 2015-12-08 한양대학교 산학협력단 산화물 반도체 박막 트랜지스터의 제조방법
US20160163869A1 (en) * 2014-12-08 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Transistor
JP2016134489A (ja) * 2015-01-19 2016-07-25 三菱電機株式会社 酸化物半導体薄膜およびそれを用いた薄膜トランジスタ素子、表示素子
CN105514286B (zh) * 2016-01-08 2019-01-04 中国计量学院 一种基于氟化锂缓冲层的光敏有机场效应管薄膜封装技术
JP7082976B2 (ja) * 2016-11-14 2022-06-09 アルマ マータ ストゥディオルム－ウニベルシータ ディ ボローニャ 感応性電界効果デバイス及びその製造方法
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
CN111628017A (zh) * 2020-06-16 2020-09-04 深圳先进技术研究院 掺杂氢的铟镓锌氧化物膜层、其制备方法及其应用、晶体管及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3352118B2 (ja) 1992-08-25 2002-12-03 キヤノン株式会社 半導体装置及びその製造方法
US6058945A (en) 1996-05-28 2000-05-09 Canon Kabushiki Kaisha Cleaning methods of porous surface and semiconductor surface
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3445187B2 (ja) 1999-08-03 2003-09-08 キヤノン株式会社 半導体素子の欠陥補償方法
JP2002206168A (ja) 2000-10-24 2002-07-26 Canon Inc シリコン系薄膜の形成方法、シリコン系半導体層の形成方法及び光起電力素子
US6858308B2 (en) 2001-03-12 2005-02-22 Canon Kabushiki Kaisha Semiconductor element, and method of forming silicon-based film
JP2003007629A (ja) 2001-04-03 2003-01-10 Canon Inc シリコン系膜の形成方法、シリコン系膜および半導体素子
JP2004289034A (ja) 2003-03-25 2004-10-14 Canon Inc 酸化亜鉛膜の処理方法、それを用いた光起電力素子の製造方法
CN1806322A (zh) * 2003-06-20 2006-07-19 夏普株式会社 半导体装置及其制造方法以及电子设备
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP4767616B2 (ja) * 2005-07-29 2011-09-07 富士フイルム株式会社 半導体デバイスの製造方法及び半導体デバイス
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP4981282B2 (ja) 2005-09-06 2012-07-18 キヤノン株式会社 薄膜トランジスタの製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP5099740B2 (ja) 2005-12-19 2012-12-19 財団法人高知県産業振興センター 薄膜トランジスタ
JP5110803B2 (ja) * 2006-03-17 2012-12-26 キヤノン株式会社 酸化物膜をチャネルに用いた電界効果型トランジスタ及びその製造方法
US20070215945A1 (en) 2006-03-20 2007-09-20 Canon Kabushiki Kaisha Light control device and display
US20080023703A1 (en) 2006-07-31 2008-01-31 Randy Hoffman System and method for manufacturing a thin-film device
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
JP5105842B2 (ja) 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
KR101146574B1 (ko) 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
JP5354862B2 (ja) 2007-02-19 2013-11-27 キヤノン株式会社 アモルファス絶縁体膜及び薄膜トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
US9082857B2 (en) * 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
WO2010071034A1 (en) * 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing transistor

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103201839A (zh) * 2010-10-29 2013-07-10 应用材料公司 沉积薄膜电极与薄膜堆迭的方法
CN103201839B (zh) * 2010-10-29 2016-11-16 应用材料公司 沉积薄膜电极与薄膜堆迭的方法
CN102790095A (zh) * 2011-05-19 2012-11-21 株式会社半导体能源研究所 制造半导体器件的方法
CN102790095B (zh) * 2011-05-19 2017-03-01 株式会社半导体能源研究所 制造半导体器件的方法
CN104022044A (zh) * 2013-03-01 2014-09-03 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN104022044B (zh) * 2013-03-01 2017-05-10 北京京东方光电科技有限公司 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
US9818605B2 (en) 2013-03-01 2017-11-14 Boe Technology Group Co., Ltd. Oxide TFT, preparation method thereof, array substrate, and display device
TWI640492B (zh) * 2016-02-29 2018-11-11 日商住友金屬礦山股份有限公司 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體
CN106206745A (zh) * 2016-08-31 2016-12-07 深圳市华星光电技术有限公司 一种高迁移率金属氧化物tft的制作方法
CN106206745B (zh) * 2016-08-31 2019-12-31 深圳市华星光电技术有限公司 一种高迁移率金属氧化物tft的制作方法

Also Published As

Publication number Publication date
CN101661952B (zh) 2013-02-06
EP2159844A3 (en) 2010-05-19
CN103077961B (zh) 2016-04-13
KR101194255B1 (ko) 2012-10-29
US20130207106A1 (en) 2013-08-15
JP2010080936A (ja) 2010-04-08
EP2159844B1 (en) 2011-11-16
US8129718B2 (en) 2012-03-06
JP5725698B2 (ja) 2015-05-27
CN103077961A (zh) 2013-05-01
US20100051938A1 (en) 2010-03-04
ATE534146T1 (de) 2011-12-15
KR20100026990A (ko) 2010-03-10
US8426243B2 (en) 2013-04-23
US20120115276A1 (en) 2012-05-10
EP2159844A2 (en) 2010-03-03

Similar Documents

Publication Publication Date Title
CN101661952B (zh) 非晶氧化物半导体和使用其的薄膜晶体管
JP7154348B2 (ja) 表示装置
KR102432245B1 (ko) 트랜지스터를 갖는 표시 장치 및 그 제작 방법
EP2206155B1 (en) Method for manufacturing an oxide semiconductor field-effect transistor
CN101401213B (zh) 使用氧化物膜用于沟道的场效应晶体管及其制造方法
CN104272463B (zh) 薄膜晶体管和显示装置
CN101719514B (zh) 场效应晶体管及其制造工艺
TWI585984B (zh) 氧化物半導體，薄膜電晶體，和顯示裝置
US8907334B2 (en) Oxide for semiconductor layer of thin-film transistor, sputtering target, and thin-film transistor
CN101794770B (zh) 显示设备及其制造方法
JP5669426B2 (ja) 半導体装置の作製方法
CN102623344B (zh) 底栅型薄膜晶体管、其制造方法及显示装置
Lu et al. High-performance and reliable elevated-metal metal-oxide thin-film transistor for high-resolution displays
TWI536579B (zh) Thin film transistor and display device
CN103229302B (zh) 薄膜晶体管的半导体层用氧化物及溅射靶材，以及薄膜晶体管
CN104620365A (zh) 薄膜晶体管和显示装置
Barquinha Transparent oxide thin-film transistors: production, characterization and integration
US20200357924A1 (en) Oxide semiconductor thin film

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130206

Termination date: 20190825