TWI640492B - 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體 - Google Patents

氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體 Download PDF

Info

Publication number
TWI640492B
TWI640492B TW106104563A TW106104563A TWI640492B TW I640492 B TWI640492 B TW I640492B TW 106104563 A TW106104563 A TW 106104563A TW 106104563 A TW106104563 A TW 106104563A TW I640492 B TWI640492 B TW I640492B
Authority
TW
Taiwan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
film
oxide
Prior art date
Application number
TW106104563A
Other languages
English (en)
Other versions
TW201806907A (zh
Inventor
中山徳行
西村英一郎
松村文彦
白木真菜
Original Assignee
日商住友金屬礦山股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商住友金屬礦山股份有限公司 filed Critical 日商住友金屬礦山股份有限公司
Publication of TW201806907A publication Critical patent/TW201806907A/zh
Application granted granted Critical
Publication of TWI640492B publication Critical patent/TWI640492B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/46—Gases other than oxygen used as reactant, e.g. nitrogen used to make a nitride phase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6583—Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • C04B2235/6584—Oxygen containing atmosphere, e.g. with changing oxygen pressures at an oxygen percentage below that of air
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C04B2235/662—Annealing after sintering
    • C04B2235/663—Oxidative annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Structural Engineering (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

提供一種於維持高載子移動率之狀態下僅降低了載子濃度之氧化物半導體薄膜及其製造方法。
一種非晶質之氧化物半導體薄膜，以氧化物之形式含有銦及鎵，進而含有氫，鎵之含量以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下，藉由二次離子質譜法測得之氫之含量為1.0×1020atoms/cm3以上且1.0×1022atoms/cm3以下。

Description

氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體
本發明係關於一種非晶質或微晶之氧化物半導體薄膜，更詳細而言，係關於一種以氧化物之形式含有銦及鎵且進而含有氫之非晶質或微晶之氧化物半導體薄膜，其藉由使高載子移動率之非晶質或微晶之氧化物半導體薄膜進而含有氫，而於維持高載子移動率之狀態下僅降低了載子濃度。
薄膜電晶體(Thin Film Transistor，TFT)係場效電晶體(Field Effect Transistor，以下FET)之一種。TFT係具備閘極端子、源極端子及汲極端子作為基本構成之三端子元件，為下述之主動元件：使用形成於基板表面之半導體薄膜作為電子或電洞以載子形式移動之通道層，具有對閘極端子施加電壓而控制流經通道層之電流，並切換源極端子與汲極端子間之電流之功能。
TFT係目前實用化最多之電子裝置，作為其代表性用途，有液晶驅動用TFT。液晶驅動用TFT大多使用有電子以載子形式移動之n型通道層。作為n型通道層，目前最廣泛使用的是低溫多晶矽薄膜或非晶矽 薄膜。
然而，近年來，伴隨著液晶之高清化進展，而對液晶驅動用TFT要求高速驅動。TFT之驅動速度取決於通道層之電子移動率。為了實現高速驅動，而必須將電子移動率至少高於非晶矽的半導體薄膜用於通道層。低溫多晶矽之電子移動率非常高，但存在因於形成於大型玻璃基板上之情形時面內均勻性較低而良率較低、或者與非晶矽相比步驟較多而必須設備投資等理由而成本較高等課題。
針對此種狀況，於專利文獻1中提出有一種透明半絕緣性非晶質氧化物薄膜、及一種薄膜電晶體，上述透明半絕緣性非晶質氧化物薄膜之特徵在於：其係利用氣相成膜法成膜，且由In、Ga、Zn及O之元素構成之透明非晶質氧化物薄膜，該氧化物薄膜之組成係結晶化時之組成為InGaO3(ZnO)m(m係未達6之自然數)，於不添加雜質離子之情況下，載子移動率(亦稱為載子電子移動率)超過1cm2V-1sec-1，且載子濃度(亦稱為載子電子濃度)為1016cm-3以下，為半絕緣性；上述薄膜電晶體之特徵在於：將該透明半絕緣性非晶質氧化物薄膜設為通道層。
然而，業界指出：專利文獻1中所提出之利用濺鍍法、脈衝雷射蒸鍍法中之任一種氣相成膜法成膜，且由In、Ga、Zn及O之元素構成之透明非晶質氧化物薄膜(a-IGZO膜)其載子移動率大概限於1cm2V-1sec-1以上且10cm2V-1sec-1以下之範圍內，因此於作為TFT之通道層形成之情形時，載子移動率不足。
為了解決載子移動率之不足，而進行有其他材料之研究。例如於專利文獻2中提出有一種薄膜電晶體，其特徵在於：使用鎵固溶於氧 化銦，原子數比Ga/(Ga+In)為0.001以上且0.12以下，銦與鎵相對於全部金屬原子之含有率為80原子%以上，且具有In2O3之方鐵錳礦結構之氧化物半導體薄膜。與專利文獻1相比，於專利文獻2中，藉由提高銦含量而提高載子移動率，並且藉由結晶成In2O3之方鐵錳礦結構而抑制載子濃度之增加，但於應用於TFT通道層之情形時留有晶粒界成為TFT特性不均之原因之課題。進而於專利文獻2中亦留有如下課題，即載子濃度超過2.0×1018cm-3之實施例隨處可見，而作為應用於TFT通道層之氧化物半導體薄膜稍高。
於專利文獻3中，為了解決專利文獻2之高載子濃度，而提出有於系統內之水分壓為3.0×10-4Pa以上且5.0×10-2Pa以下，使用濺鍍靶進行直流濺鍍而成膜成膜體，使上述成膜體進行結晶化之氧化物半導體薄膜之製造方法。又於專利文獻4中提出有一種薄膜電晶體，其特徵在於：相對於形成氧化物半導體薄膜之全部元素，氧化物半導體膜所含有之氫元素之含量為0.1at%以上且5at%以下。然而，無論何種發明，均為關於結晶膜之氧化物半導體薄膜之發明，因此未獲得關於氫等對結晶質以外之氧化物半導體薄膜之影響的見解。又，依然留有晶粒界會成為TFT特性中重要之面內不均之原因的課題。
[專利文獻1]日本專利特開2010-219538號公報
[專利文獻2]WO2010/032422號公報
[專利文獻3]日本專利特開2011-222557號公報
[專利文獻4]WO2010/047077號公報
[非專利文獻]
[非專利文獻1]A. Takagi, K. Nomura, H. Ohta, H. Yan agi, T. Kamiya, M. Hirano, and H. Hosono, Thin Solid Films 486, 38 (2005)
本發明之目的在於提供一種氧化物半導體薄膜及其製造方法，該氧化物半導體薄膜係藉由使主要以氧化物之形式含有銦及鎵之非晶質或微晶之氧化物半導體薄膜進而含有氫，而於維持高載子移動率之狀態下僅降低了載子濃度。總之，會解決專利文獻2~4中之晶粒界會成為TFT特性不均之原因之課題。進而為了獲得上述主要以氧化物之形式含有銦及鎵，且進而含有氫之非晶質或微晶之氧化物半導體薄膜，而提供一種與專利文獻2~4之結晶質之氧化物半導體薄膜不同之較佳之製造方法。
本發明人等為了解決上述課題而進行銳意研究，結果新發現，藉由使鎵相對於銦與鎵之合計之原子數比以Ga/(In+Ga)計為0.15以上且0.55以下之非晶質或微晶之氧化物半導體薄膜含有適量之氫，而可於維持載子移動率10cm2V-1sec-1以上之狀態，獲得作為半導體十分低之載子濃度。
本發明之第1發明係一種非晶質之氧化物半導體薄膜，以氧化物之形式含有銦及鎵，進而含有氫，上述鎵之含量以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下，藉由二次離子質譜法測得之上述氫之含量為1.0×1020atoms/cm3以上且1.0×1022atoms/cm3以下。
本發明之第2發明係一種微晶之氧化物半導體薄膜，以氧化物之形式含有銦及鎵，進而含有氫，上述鎵之含量以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下，藉由二次離子質譜法測得之上述氫之含量為1.0×1020atoms/cm3以上且1.0×1022atoms/cm3以下。
本發明之第3發明係如第1或2發明所記載之氧化物半導體薄膜，其中，基板附近之平均氫濃度相對於膜表面附近之平均氫濃度之比為0.50~1.20。
本發明之第4發明係如第1或2發明所記載之氧化物半導體薄膜，其中，藉由飛行時間型二次離子質譜法確認OH-。
本發明之第5發明係如第1或2發明所記載之氧化物半導體薄膜，其中，上述鎵之含量以Ga/(In+Ga)原子數比計，為0.20以上且0.35以下。
本發明之第6發明係如第1或2發明所記載之氧化物半導體薄膜，其中，載子濃度為2.0×1018cm-3以下。
本發明之第7發明係如第1或2發明所記載之氧化物半導體薄膜，其中，載子移動率為10cm2V-1sec-1以上。
本發明之第8發明係如第1或2發明所記載之氧化物半導體薄膜，其中，載子濃度為1.0×1018cm-3以下，且載子移動率為20cm2V-1sec-1以上。
本發明之第9發明係一種薄膜電晶體，具備第1或2發明所記載之氧化物半導體薄膜作為通道層。
本發明之第10發明係一種非晶質之氧化物半導體薄膜之製 造方法，包括如下步驟：成膜步驟：於系統內之水分壓為2.0×10-3Pa以上且5.0×10-1Pa以下之環境下，使用由以氧化物之形式含有銦及鎵之氧化物燒結體構成之靶，藉由濺鍍法將氧化物薄膜形成於基板表面；與熱處理步驟：對上述形成於基板表面之氧化物薄膜進行熱處理，上述熱處理步驟後之上述氧化物半導體薄膜以氧化物之形式含有銦及鎵，且進而含有氫。
本發明之第11發明係一種微晶之氧化物半導體薄膜之製造方法，包括如下步驟：成膜步驟：於系統內之水分壓為2.0×10-3Pa以上且5.0×10-1Pa以下之環境下，使用由以氧化物之形式含有銦及鎵之氧化物燒結體構成之靶，藉由濺鍍法將氧化物薄膜形成於基板表面；與熱處理步驟：對上述形成於基板表面之氧化物薄膜進行熱處理，上述熱處理步驟後之上述氧化物半導體薄膜以氧化物之形式含有銦及鎵，且進而含有氫。
本發明之第12發明係如第10或11發明所記載之氧化物半導體薄膜之製造方法，其中，上述熱處理步驟中之系統內之環境為含有氧氣之環境。
本發明之第13發明係如第10或11發明所記載之氧化物半導體薄膜之製造方法，其中，上述成膜步驟中之基板之溫度為150℃以下。
本發明之第14發明係如第10或11發明所記載之氧化物半導體薄膜之製造方法，其中，上述熱處理步驟中之熱處理溫度為150℃以下。
本發明之以氧化物之形式含有銦及鎵，且進而含有氫之非晶質或微晶之氧化物半導體薄膜藉由含有氫，而可於維持高載子移動率之狀態下降低載子濃度。由此作為通道層應用之薄膜電晶體(TFT)穩定地動作， 因此本發明之非晶質或微晶之氧化物半導體薄膜於工業上極為有用。
圖1係表示作為本發明之一實施形態之實施例3及比較例4的氧化物半導體薄膜於X射線繞射測量中之X射線繞射測量結果之圖。
圖2係作為本發明之一實施形態之實施例3的微晶之氧化物半導體薄膜的剖面組織之TEM照片圖像。
圖3係作為本發明之一實施形態之實施例3的微晶之氧化物半導體薄膜的剖面組織之TEM-EDX測量之電子束繞射圖。
圖4係作為比較例4之結晶膜的氧化物半導體薄膜之剖面組織之TEM照片圖像。
圖5係作為比較例4之結晶膜的氧化物半導體薄膜之剖面組織之TEM-EDX測量之電子束繞射圖。
圖6係表示作為本發明之一實施形態之實施例37的氧化物半導體薄膜之利用二次離子質譜分析所得之膜深度方向之氫濃度變化的圖。
圖7係表示作為本發明之一實施形態之實施例38的氧化物半導體薄膜之利用飛行時間型二次離子質譜分析所得之膜深度方向之OH-二次離子強度變化的圖。
以下，對本發明之非晶質或微晶的氧化物半導體薄膜、非晶質或微晶的氧化物半導體薄膜之製造方法及使用其之薄膜電晶體(TFT)詳 細地進行說明。本發明並不限定於下述所記載者，只要為實現本發明之目的者，則可適當變更而實施。
1.氧化物半導體薄膜
(1)金屬組成
本發明之氧化物半導體薄膜係以氧化物之形式含有銦及鎵，且進而含有氫之非晶質或微晶的氧化物半導體薄膜，鎵以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下。所謂非晶質，通常係指構成原子之排列不具有如晶體結構之長距離規則性之固體狀態。所謂微晶，通常係指形成有結晶粒徑小(1nm以上且100nm以下左右)之結晶成分與非晶質成分之混合相的狀態。所謂結晶質，通常係指由晶體結構構成，且於X射線繞射測量之X射線繞射測量結果中，可見對應於基於晶體結構的平面指數之清晰之繞射峰的狀態。
再者，非晶質之氧化物半導體薄膜例如於X射線繞射測量之X射線繞射測量結果中，未見對應於基於晶體結構的平面指數之清晰之繞射峰，且於剖面組織之TEM-EDX測量之電子束繞射圖中，形成有光暈或光點少許殘存之光暈，而未形成由光點與圓環之組合構成之繞射圖案，因此能夠進行鑑定。微晶之氧化物半導體薄膜例如於X射線繞射測量之X射線繞射測量結果中，未見清晰之繞射峰，且於剖面組織之TEM-EDX測量之電子束繞射圖中，形成有由光點與圓環之組合構成之繞射圖案，因此能夠進行鑑定。結晶質之氧化物半導體薄膜例如於X射線繞射測量之X射線繞射測量結果中，可見對應於基於晶體結構的平面指數之清晰之繞射峰，且於剖面組織之TEM-EDX測量之電子束繞射圖中，形成有對應於基於晶體結 構的平面指數之繞射光點，因此能夠進行鑑定。
本發明之氧化物半導體薄膜之鎵之含量以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下，較佳為0.20以上且0.45以下，更佳為超過0.20且為0.35以下，進而較佳為0.21以上且0.35以下，更佳為0.25以上且0.30以下。鎵與氧之鍵結力強，具有降低本發明之非晶質或微晶的氧化物半導體薄膜之氧缺陷量之效果。於鎵之含量以Ga/(In+Ga)原子數比，計未達0.15之情形時，無法充分獲得該效果。另一方面，於超過0.55之情形時，無法獲得作為氧化物半導體薄膜之充分高地10cm2V-1sec-1以上之載子移動率。
本發明之非晶質或微晶的氧化物半導體薄膜亦可含有除銦及鎵以外之元素中特定之正三價的元素。作為特定之正三價的元素，有硼、鋁、鈧、釔。若本發明之非晶質或微晶的氧化物半導體薄膜包含該等元素，則有助於降低載子濃度，但基本上無助於載子移動率之提高。本發明之非晶質或微晶的氧化物半導體薄膜較佳為不包含上述以外之正三價之元素。即，較佳不包含鑭、鐠、鏑、鈥、鉺、鐿、鎦。其原因在於：無助於降低載子濃度，而載子移動率降低。
本發明之非晶質或微晶的氧化物半導體薄膜亦可含有正四價以上之元素中的錫。錫有助於提高非晶質或微晶的氧化物半導體薄膜之載子移動率。較佳為與正三價之元素同樣地實質上不包含錫以外之正四價以上的元素。作為錫以外之正四價以上的元素，有鈦、鋯、鉿、釩、鈮、鉭、鉻、鉬、鎢、錳、矽、鍺、鉛、銻、鉍及鈰。若本發明之氧化物半導體薄膜包含該等元素，則會作為散射因子發揮作用，因此非晶質或微晶的 氧化物半導體薄膜之載子移動率降低。
本發明之非晶質或微晶的氧化物半導體薄膜較佳為實質上不包含正二價以下之元素。作為正二價以下之元素，有鋰、鈉、鉀、銣、銫、鎂、鈣、鍶、鋇及鋅。若本發明的氧化物半導體包含該等元素，則雖多少有助於載子濃度之降低，但會作為散射因子發揮作用，因此除該效果以外，載子移動率亦會降低。
(2)不可避免之雜質
本發明的氧化物半導體薄膜所包含之不可避免之雜質其總量較佳為500ppm以下，更佳為300ppm以下，進而較佳為100ppm以下。於本發明中，所謂不可避免之雜質，係非故意地添加，卻於各原料之製造步驟等中不可避免地混入之雜質。於雜質量多之情形時，有產生載子濃度變高或載子移動率降低等問題之虞。
(3)氫之含量、膜深度方向分佈及鍵結狀態
關於本發明之非晶質或微晶的氧化物半導體薄膜所含有之氫的含量，係利用二次離子質譜法(SIMS，Secondary Ion Mass Spectroscopy)、拉塞福逆散射譜法(RBS，Rutherford Backscattering Spectrometry)法、氫前向散射分析法(HFS，Hydrogen Forward Scattering)等進行測量。例如藉由二次離子質譜法測得之氫的含量較佳為1.0×1020atoms/cm3以上且1.0×1022atoms/cm3以下，更佳為3.0×1020atoms/cm3以上且5.0×1021atoms/cm3以下，進而較佳為5.0×1020atoms/cm3以上且1.0×1021atoms/cm3以下。認為氫於非晶質或微晶的氧化物半導體薄膜中存在於氧之附近，從而會有助於氧化物半導體薄膜之載子濃度之降低。於氧化物半導體薄膜中之氫的含量未達1.0×1020atoms /cm3之情形時，氧化物半導體薄膜之載子濃度未充分降低至2.0×1018cm-3以下，故而欠佳。另一方面，於氧化物半導體薄膜中之氫的含量超過1.0×1022atoms/cm3之情形時，過量之氫會作為散射因子發揮作用，而氧化物半導體薄膜之載子移動率降低至未達10cm2V-1sec-1，故而欠佳。
於本發明之非晶質或微晶的氧化物半導體薄膜中，所含有之氫的膜深度方向之分佈最好儘量均勻。所謂均勻，係指薄膜表面附近之平均氫濃度相對於基板附近之平均氫濃度之比為0.50~1.20之範圍內。若該比為0.80~1.10之範圍內則更佳。
本說明書中之所謂薄膜表面附近之平均氫濃度，係指以於氧化物半導體薄膜之表面附近不會受表面之影響的邊界資料為起點，沿著基於SIMS之膜深度之正方向直至10nm之間之隨機5處以上的氫濃度之平均值。本說明書中之所謂基板附近之平均氫濃度，係指以於基板與氧化物半導體薄膜之界面附近不會受基板之影響的邊界資料為起點，沿著基於SIMS之膜深度之負方向直至10nm之間之隨機5處以上的氫濃度之平均值。再者，基於SIMS之膜深度之正方向係指自膜表面朝向基板之方向，負方向係指其相反之方向。
此處，關於在氧化物半導體薄膜之表面附近不會受表面之影響的邊界資料，只要對SIMS之測量結果進行分析即可明確。例如於圖6之SIMS之測量結果中，所謂於氧化物半導體薄膜之表面附近不會受表面之影響的邊界資料，係指成為膜深度0.2~2.3nm之範圍，與膜深度超過2.3nm之範圍之邊界的2.8nm之資料，上述膜深度0.2~2.3nm之範圍係平均氫濃度於6.1×1020~5.1×1022atoms/cm3之範圍內大幅變化之範圍，上述膜深度超 過2.3nm之範圍係平均氫濃度大致於4~5×1020atoms/cm3之範圍內變得固定之範圍。另一方面，關於在基板與氧化物半導體薄膜之界面附近不會受基板之影響的邊界資料亦同樣地，係指成為膜深度57.1nm以上之範圍，與膜深度未達57.1nm之範圍之邊界的56.6nm之資料，上述膜深度57.1nm以上之範圍係平均氫濃度於6.6×1020atoms/cm3以上產生變化之範圍，上述膜深度未達57.1nm之範圍係平均氫濃度大致變得固定之範圍。可以該等邊界資料為起點，而求出基板附近之平均氫濃度或薄膜表面附近之平均氫濃度。
本發明之非晶質或微晶的氧化物半導體薄膜所含有之氫，於方鐵錳礦結構之氧化銦相中，基本上為以氫原子或氫離子與氧離子鍵結而成之OH-之形式存在者。OH-於本發明之非晶質或微晶的氧化物半導體薄膜中，存在於特定之晶格位置或晶格間位置。尤其是關於OH-，可藉由飛行時間型SIMS測量(TOF-SIMS，Time of Flight-Secondary Ion Mass Spectroscopy)進行確認。相對於此，氫與銦及/或鎵形成方鐵錳礦結構以外之異相之情況欠佳。
(4)膜質
本發明之氧化物半導體薄膜係非晶質或微晶的氧化物半導體薄膜。通常，由結晶構成之結晶膜於X射線繞射測量中顯示出對應於基於晶體結構的平面指數之清晰之繞射峰(參照圖1之比較例4)，但由非晶質構成之非晶質膜及由微晶構成之微晶膜不會顯示出清晰之繞射峰(參照圖1之實施例3)。即便為微晶膜，於其繞射圖案中，於出現結晶膜之波峰之繞射角度亦僅可確認無法明確辨識為繞射峰之鼓起程度。又，若將利用穿透式電子顯微鏡(以下有記載為TEM之情況)所觀察到之各薄膜之剖面組織之TEM 照片圖像進行比較，則於結晶膜確認到晶粒界(參照圖4)，但非晶質膜自不必說，於微晶膜亦未確認到明確之晶粒界(參照圖2)。於電子束繞射像中，於結晶膜之情形時，確認到對應於平面指數之繞射光點(參照圖5)，但於非晶質膜及微晶膜之情形時，僅確認到光暈、光點少許殘存之光暈，或由光點與圓環之組合構成之繞射圖案(參照圖3)。
(5)膜厚
關於本發明之非晶質或微晶的氧化物半導體薄膜之膜厚，較佳將其下限設為10nm以上，若為30nm以上則更佳，若為50nm以上則進而較佳。另一方面，關於上限，並無特別限制，例如於作為必需可撓性之裝置之薄膜電晶體(TFT)之通道層而應用的情形時等，較佳為1000nm以下，更佳為500nm以下，若為300nm以下則進而較佳。若超過1000nm，則於已使裝置彎曲之情形時，有時會無法維持作為薄膜電晶體(TFT)之通道層所必需之特性。總之，若考慮製造步驟中之產出量或性能不均較少等，則30nm以上且300nm以下可謂較佳。
(6)載子濃度、載子移動率
本發明之氧化物半導體薄膜顯示載子濃度為2.0×1018cm-3以下，更佳為載子濃度1.0×1018cm-3以下，尤佳為8.0×1017cm-3以下，若為5.0×1017cm-3以下則進而較佳。如非專利文獻1所記載之由銦、鎵及鋅構成之非晶質的氧化物半導體薄膜所代表般，包含大量銦之非晶質的氧化物半導體薄膜，其載子濃度為4.0×1018cm-3以上而呈減少狀態，因此將其應用於通道層之薄膜電晶體(TFT)不會表現出常斷開(normally off)。因此，本發明之非晶質或微晶的氧化物半導體薄膜，由於將載子濃度控制在上述之薄膜電晶體(TFT) 會表現出常斷開之範圍內，故而適合。又，載子移動率顯示為10cm2V-1sec-1以上，更佳為顯示載子移動率為15cm2V-1sec-1以上，若顯示為20cm2V-1sec-1以上則進而較佳。
2.氧化物半導體薄膜之製造方法
本發明的氧化物半導體薄膜之製造方法並無特別限定。例如可列舉如下氧化物半導體薄膜之製造方法，其包括：成膜步驟：於系統內之水分壓為特定壓力之環境下，使用由以氧化物之形式含有銦及鎵之氧化物燒結體構成之靶，藉由濺鍍法將氧化物薄膜形成於基板表面；與熱處理步驟：對上述形成於基板表面的氧化物薄膜進行熱處理。
以下，對本發明的氧化物半導體薄膜之製造方法之一較佳實施形態進行說明。
2-1.成膜步驟
(1)濺鍍法
於本發明之製造方法中，作為較佳之濺鍍法，可列舉：直流濺鍍法、頻率1MHz以下之交流濺鍍及脈衝濺鍍。尤其是於該等中，就工業性之觀點而言，尤佳為直流濺鍍法。再者，亦可應用RF濺鍍，但由於為無指向性，故而難以確立於大型玻璃基板上均勻成膜之條件，因此不必選擇。
(2)水分壓
於本發明之製造方法中，於藉由濺鍍法而成膜氧化物薄膜之成膜步驟中，較佳在2.0×10-3Pa以上且5.0×10-1Pa以下之環境控制系統內之水分壓，更佳在2.0×10-2Pa以上且2.0×10-1Pa以下，進而較佳在5.1×10-2Pa以上且1.0×10-1Pa以下之環境控制。系統內之水較佳為於濺鍍裝置腔室內以水蒸氣 之形式被導入。於系統內之水分壓未達2.0×10-3Pa之情形時，氧化物薄膜所吸收之水之成分即氫或羥基之量少，因此無法充分獲得氧化物半導體薄膜之載子濃度之降低效果。另一方面，於超過5.0×10-1Pa之情形時，氧化物半導體薄膜之載子濃度增大，並且氧化物半導體薄膜之載子移動率降低。認為其原因在於：氫或羥基會作為施子(donor)、或者作為散射因子發揮作用。再者，向氧化物半導體薄膜添加氫時，於本成膜步驟中，不僅可進行系統內之水分壓之控制，亦可用系統內之氫分壓之控制來代替，但有必需防爆規格之製造步驟等為了確保安全確保而成本變高之可能性，因此較佳為水分壓之控制。
(3)其他之氣體條件
於本成膜步驟中，作為構成利用濺鍍法之成膜之環境氣體的氣體種類，較佳為稀有氣體、氧氣及水蒸氣，尤其是稀有氣體為氬氣，但更佳為將水蒸氣以水蒸氣之形式導入至濺鍍裝置腔室內。關於該等環境氣體之總壓力，較佳為控制在0.1Pa以上且3.0Pa以下之範圍，更佳為0.2Pa以上且0.8Pa以下之範圍，若為0.3Pa以上且0.7Pa以下之範圍，則進而較佳。
上述系統內之環境氣體中，不僅系統內之水分壓之控制重要，系統內之氧分壓之控制亦重要。系統內之氧分壓之範圍較佳為9.0×10-3Pa以上且3.0×10-1Pa以下，更佳為1.0×10-2Pa以上且2.0×10-1Pa以下，進而較佳為2.5×10-2Pa以上且9.0×10-2Pa以下。若氧分壓未達1.0×10-2Pa，則產生氧化物半導體薄膜之載子濃度未充分降低，或者氧化物半導體薄膜之面內之載子濃度不均較大等問題。另一方面，若系統內之氧分壓超過3.0×10-1Pa，則環境氣體中之稀有氣體、尤其是氬氣之比率相對地降低，因此成膜速度 顯著降低而工業上之實用性變得不足。
為了使本發明之氧化物半導體薄膜之載子濃度及載子移動率最佳化，尤其重要的是將上述系統內之氧分壓與系統內之水分壓較佳地組合。於系統內之氧分壓過低之情形時，即便對系統內之水分壓進行控制，亦無法降低氧化物半導體薄膜之載子濃度。即，進而較佳為將系統內之氧分壓控制在1.0×10-2Pa以上且3.0×10-1Pa以下，且將系統內之水分壓控制在5.0×10-2Pa以上且2.0×10-1Pa以下之範圍內，進而更佳為將系統內之氧分壓控制在5.0×10-2Pa以上且2.0×10-1Pa以下，且將系統內之水分壓控制在5.1×10-2Pa以上且7.5×10-1Pa以下之範圍內。
(4)基板
於本成膜步驟中，作為成膜所使用之基板，可使用鹼玻璃、無鹼玻璃、石英玻璃等無機材料，或聚碳酸酯、聚芳酯、聚醚碸、聚醚腈、聚對酞酸乙二酯、聚乙烯酚等有機材料，且為板、片、或膜等形態者。又，亦可為由於上述之基板上進而形成有氧化矽、氮化矽、氮氧化矽、氧化鋁、氧化鉭、氧化鉿等無機材料，或PMA、氟系聚合物等有機材料之基材構成的基板。
(5)基板溫度
於本成膜步驟中，利用濺鍍法成膜之基板溫度較佳為室溫以上且300℃以下，更佳為基板溫度100℃以上且300℃以下。但是，於基板溫度未達100℃時，若將系統內之氧分壓設為2.4×10-2Pa以上，則存在過量之氧氣滲入至膜中之情形。過量之氧氣成為抑制氧化物半導體薄膜之載子濃度降低，或氧化物半導體薄膜之面內之載子濃度不均較大等之原因。
尤其是若為本發明之以氧化物之形式含有銦及鎵，且進而含有氫之非晶質或微晶的氧化物半導體薄膜，則例如可於100℃以上且200℃以下之較以往的氧化物半導體薄膜設為更低溫之狀態下進行熱處理而製造氧化物半導體薄膜。因此，例如可使用聚對酞酸乙二酯(PET)膜等樹脂膜作為基板而製造薄膜電晶體(TFT)。
(6)T-S間距離
於本成膜步驟中，利用濺鍍法成膜中之靶與基板間之距離(T-S間距離)較佳為150mm以下，更佳為110mm以下，尤佳為80mm以下。於T-S間距離超過150mm之情形時，有成膜速度顯著降低而工業上之實用性變得不足之虞。由於可藉由縮短T-S間距離而提高成膜速度，故而工業上之實用性優異，但另一方面，有成膜之氧化物薄膜會因電漿而受到損傷之虞，因此較佳為10mm以上，更佳為20mm以上，尤佳為30mm以上。
(7)靶
於本成膜步驟中，於利用濺鍍法成膜時，較佳使用由以氧化物之形式含有銦及鎵之氧化物燒結體構成之靶。尤佳使用由以氧化物之形式含有銦及鎵之氧化物燒結體構成之靶，但亦可使用由進而添加有正三價元素之硼、鋁、鈧、釔、正四價元素之錫中之1種以上的氧化物燒結體構成之靶。上述由以氧化物之形式含有銦及鎵之氧化物燒結體構成之靶較佳至少含有方鐵錳礦型結構之In2O3相，尤佳進而由In2O3相以外之生成相即β-Ga2O3型結構之GaInO3相，或β-Ga2O3型結構之GaInO3相與(Ga,In)2O3相構成。再者，於添加有錫之情形時，亦可包含通式Ga3-xIn5+xSn2O16(0.3<x<1.5)所表示之複合氧化物相。由具有此種組織之氧化物燒結體構成之靶之密度較佳為6.3 g/cm3以上。於密度未達6.3g/cm3之情形時，有時會成為量產使用時之結核(nodule)產生的原因。又，由於主要於直流濺鍍成膜中使用，故而必須有良好之導電性，因此由氧化物燒結體構成之靶較佳為於含有氧氣之環境中進行燒結，尤佳為於氧氣環境中進行燒結。
2-2.熱處理步驟
所謂熱處理步驟，係對形成於基板表面上的氧化物薄膜進行熱處理之步驟。於藉由非平衡製程之利用濺鍍法成膜所得之氧化物薄膜中，缺陷被過量地導入。由於過量之缺陷之導入，故而產生離子(原子)或晶格之排列等薄膜結構之混亂，其原因歸結於載子濃度之增加或載子移動率之降低。藉由進行後處理，可減少氧化物薄膜過量之缺陷，並且使混亂的氧化物薄膜之結構恢復，而且使載子濃度及載子移動率穩定。即，藉由進行後處理，可製成被控制為適度載子濃度之高載子移動率之氧化物半導體薄膜。
(1)熱處理方法
作為使結構穩定之方法，有熱處理或雷射處理。作為具體之熱處理法，可列舉：利用紅外線加熱之急速熱處理法(RTA；Rapid Thermal Annealing)、或利用燈加熱之熱處理法(LA；Lamp Annealing)等。作為雷射處理，可列舉：利用使用氧化物半導體可吸收之波長的準分子雷射或YAG雷射之處理。若考慮應用於大型玻璃基板，則較佳為RTA等熱處理。
(2)熱處理條件
熱處理步驟中之熱處理溫度可於未結晶化之範圍內且基板未變形或損傷之範圍內適當選擇，較佳為100℃以上且未達500℃，更佳為100℃以上且450℃以下。於使用有機材料之膜基板之情形時，較佳為100℃以上且300 ℃以下，更佳為100℃以上且200℃以下，於使用具有通用性之PET膜之情形時，必須為100℃以上且150℃以下。若為未達100℃之熱處理溫度，則有氧化物薄膜之結構未充分地恢復、穩定之虞。又，若為500℃以上，則可使用之基板受到極大限制。
熱處理步驟中之直至熱處理溫度的升溫速度並無特別限制，較佳為10℃/分鐘以上，更佳為50℃/分鐘以上，尤佳為100℃/分鐘以上。藉由提高升溫速度，可極力限定目標之溫度而實施熱處理。又，亦具有可提高製造步驟中之產出量之優點。關於熱處理時間，較佳為保持為熱處理溫度之時間為1分鐘以上且120分鐘以下，更佳為5分鐘以上且60分鐘以下。熱處理步驟中之熱處理環境較佳為氧化性環境，更佳為含有氧氣之環境。作為氧化性環境，較佳為包含氧氣、臭氧、水蒸氣或氮氧化物等之環境。再者，亦可將上述範圍之熱處理溫度、熱處理時間、升溫時間及環境進行組合。
(3)蝕刻條件
本發明之非晶質或微晶的氧化物半導體薄膜係藉由濕式蝕刻或乾式蝕刻而實施薄膜電晶體(TFT)等用途中所必需之微細加工。通常可自未達結晶溫度之溫度、例如室溫直至300℃之範圍選擇適當之基板溫度而暫時先形成氧化物薄膜，然後實施利用濕式蝕刻之微細加工。作為蝕刻劑，只要為弱酸，則大體可使用，但較佳為以PAN或草酸作為主成分之弱酸。例如可使用關東化學製造ITO-06N等。亦可視薄膜電晶體(TFT)之構成而選擇乾式蝕刻。
3.薄膜電晶體(TFT)及其製造方法
若為具備本發明之非晶質或微晶的氧化物半導體薄膜作為通道層之薄膜電晶體(TFT)，則通道層為可於維持高載子移動率之狀態下降低載子濃度的氧化物半導體薄膜，因此薄膜電晶體(TFT)穩定地工作。
本發明之薄膜電晶體若為具備本發明之非晶質或微晶的氧化物半導體薄膜作為通道層之薄膜電晶體(TFT)，則無特別限定，例如可列舉：具備源極電極、汲極電極、閘極電極、通道層及閘極絕緣膜之薄膜電晶體。
本發明之薄膜電晶體可藉由將以往公知之方法與本發明的氧化物半導體薄膜之製造方法進行組合而製造。例如可列舉如下方法：於閘極電極之表面形成閘極絕緣膜。然後，於閘極絕緣膜之表面藉由本發明之非晶質或微晶的氧化物半導體薄膜之製造方法而成膜氧化物薄膜，進行熱處理、蝕刻，而形成經圖案化之氧化物半導體薄膜(通道層)。然後，於氧化物半導體薄膜(通道層)之表面形成經圖案化之源極電極及汲極電極。
於閘極電極之表面形成閘極絕緣膜之方法例如可列舉：於Si基板(閘極電極)之表面藉由熱氧化等形成SiO2膜(閘極絕緣膜)之方法，或於ITO膜(閘極電極)表面藉由高頻磁控濺鍍形成SiO2膜(閘極絕緣膜)之方法等。
於氧化物半導體薄膜(通道層)之表面成膜源極電極及汲極電極之方法可列舉如下方法：藉由直流磁控濺鍍法而成膜Mo、Al、Ta、Ti、Au、Pt等之金屬薄膜或該等金屬之合金薄膜、該等金屬之導電性氧化物或氮化物薄膜、或者各種導電性高分子材料，或者用於透明TFT之ITO等。
於氧化物半導體薄膜(通道層)之表面形成經圖案化之源極 電極及汲極電極之方法例如可使用利用光蝕刻技術等進行蝕刻之方法或剝離技術(lift-off technology)等。
【實施例】
於以下使用本發明之實施例，進一步詳細地進行說明，但本發明並不受該等實施例限定。
(實施例1)
藉由以下所說明之製程，製作氧化物半導體薄膜並進行評價。
<氧化物半導體薄膜之製作>
使用具備直流電源、6吋陰極、四極質譜儀(英飛康製造)之加載互鎖真空室磁控濺鍍裝置(ULVAC製造)而進行利用直流濺鍍之成膜。作為靶，使用由以氧化物之形式含有銦及鎵的氧化物燒結體構成之靶。靶之鎵之含量以Ga/(In+Ga)原子數比，設為0.27。於實際之成膜中，10分鐘之預濺鍍後，將基板搬送至濺鍍靶之正上方即靜止對向位置上，而形成膜厚50nm之氧化物薄膜。於以下表示成膜條件之詳細內容。
[成膜條件]
基板溫度：200℃
極限真空：未達3.0×10-5Pa
靶-基板(T-S)間距離：60mm
濺鍍氣體總壓：0.6Pa
氧分壓：6.0×10-2Pa
水分壓：2.2×10-3Pa
投入電力：直流(DC)300W
繼而，使用RTA(Rapid Thermal Annealing)裝置，於以下之條件對成膜後之氧化物薄膜實施熱處理，藉此獲得氧化物半導體薄膜。
[熱處理條件]
熱處理溫度：350℃
環境：氧氣
升溫速度：500℃/分鐘
<氧化物半導體薄膜之特性評價>
藉由ICP發射光譜法調查氧化物薄膜之組成。氧化物半導體薄膜之膜厚係利用表面粗糙度計(Tencor公司製造)而測得。氧化物半導體薄膜之載子濃度及載子移動率係藉由霍爾效應測量裝置(TOYO Corporation製造)而求出。熱處理步驟前之氧化物薄膜及熱處理步驟後之氧化物半導體薄膜之膜質確認係藉由X射線繞射測量(飛利浦製造)以及穿透式電子顯微鏡及電子束繞射測量(TEM-EDX，日立全球先端科技製造，日本電子製造))而進行。將結果示於表1及表2。
上述之實施例及比較例中，進行具代表性之氧化物半導體薄膜之利用SIMS(二次離子質譜法，ULVAC-PHI製造)之測量，而求出膜深度方向之平均之氫含量。將結果示於表2。
(實施例2~34、比較例1~7)
將靶、濺鍍條件及熱處理條件變更為具有表1所記載之組成之由以氧化物之形式含有銦及鎵的氧化物燒結體構成之靶及條件，除此以外，以與實施例1相同之方式製作氧化物半導體薄膜並進行評價。將結果集中示於表1及表2。
根據實施例1~34可知，本發明之氧化物半導體薄膜係藉由在利用濺鍍法之成膜中將系統內之氧分壓控制在9.0×10-3Pa以上且3.0×10-1Pa以下，且將系統內之水分壓控制在2.0×10-3Pa以上且5.0×10-1Pa以下之範圍內，而非晶質或微晶之氧化物半導體薄膜的載子濃度為2.0×1018cm-3以下，且非晶質或微晶之氧化物半導體薄膜之載子移動率顯示為10cm2V-1sec-1以上，上述氧化物半導體薄膜係以氧化物之形式含有銦及鎵且進而含有氫之非晶質或微晶的氧化物半導體薄膜，且鎵以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下。
尤其是根據實施例2~6、9~13、16、19~23、25~31可知，本發明之氧化物半導體薄膜係藉由在利用濺鍍法之成膜中將系統內之氧分壓控制在1.0×10-2Pa以上且2.0×10-1Pa以下，且將系統內之水分壓控制在2.0×10-2Pa以上且2.0×10-1Pa以下之範圍內，而可實現氧化物半導體薄膜之載子濃度為1.0×1018cm-3以下，且氧化物半導體薄膜的載子移動率為20cm2V-1sec-1以上，上述氧化物半導體薄膜係以氧化物之形式含有銦及鎵且進而含有氫之微晶的氧化物半導體薄膜，且鎵以Ga/(In+Ga)原子數比計，為0.20以上且0.35以下。
進而，只要如實施例3、9~11、13、16、20~23、25~31般，將上述系統內之氧分壓控制在2.5×10-2Pa以上且9.0×10-2Pa以下，且將系統內之水分壓控制在5.1×10-2Pa以上且1.0×10-1Pa以下之範圍內，則氧化物半導體薄膜的載子濃度可為8.0×1017cm-3以下，且氧化物半導體薄膜的載子移動率可為20cm2V-1sec-1以上。
相對於此，於比較例1、2中，系統內之水分壓低於2.0×10-3 Pa，因此氧化物半導體薄膜未包含充分之氫，作為其結果，藉由二次離子質譜法測得之比較例1的氧化物半導體薄膜之氫含量低於1.0×1020atoms/cm3，比較例1、2之氧化物半導體薄膜的載子濃度超過2.0×1018cm-3。另一方面，於比較例3中，系統內之水分壓超過6.0×10-1Pa，因此藉由二次離子質譜法測得的氧化物半導體薄膜之氫含量超過1.0×1022atoms/cm3，而氧化物半導體薄膜之載子濃度超過2.0×1018cm-3。
進而，於比較例4中，由於相對於實施例3而提高了熱處理溫度，故而成為結晶膜。於比較例5中，由於將膜厚設為超過1000nm，故而結晶溫度降低，而成為結晶膜。於該等比較例4、5中，不僅氧化物半導體薄膜的載子移動率低於10cmV-1sec-1，亦有時氧化物半導體薄膜的載子濃度會超過2.0×1018cm-3。即，專利文獻2~4之主要由銦、鎵、氧及氫構成之結晶膜係與本發明之微晶或非晶質的氧化物半導體薄膜不同，係應對半導體特性變差。
又，於比較例6中，鎵以Ga/(In+Ga)原子數比計，為0.10，低於本發明之範圍。因此，即便控制系統內之氧分壓與水分壓，亦成為氧化物半導體薄膜的載子濃度過高之結果。又，於比較例7中，鎵以Ga/(In+Ga)原子數比計，為0.60，超過本發明之範圍，於該情形時氧化物半導體薄膜之載子移動率過低，因此霍耳效應測量其本身無法順利地進行。
又，根據實施例9~11、27、31，本發明的氧化物半導體薄膜係於成膜氧化物薄膜之成膜步驟中，於將基板之溫度設為150℃以下的低溫之狀態下於基板表面成膜氧化物薄膜，且於對氧化物薄膜進行熱處理之熱處理步驟中，於系統內之環境含有氧氣之環境下以150℃以下之低溫對形 成於基板表面的氧化物薄膜進行熱處理，上述氧化物半導體薄膜係以氧化物之形式含有銦及鎵且進而含有氫之微晶的氧化物半導體薄膜，且鎵以Ga/(In+Ga)原子數比計，為0.25以上且0.35以下。即便於此種低溫製程中，亦可達成氧化物半導體薄膜的載子濃度為5.0×1017cm-3以下，且氧化物半導體薄膜的載子移動率為20cm2V-1sec-1以上。
藉由二次離子質譜法對氧化物半導體薄膜之氫含量進行測量，結果實施例1之氫含量為1.3×1020atoms/cm3。同樣地，關於實施例2、實施例3、實施例4及實施例17，為3.4×1020atoms/cm3、5.8×1020atoms/cm3、2.4×1021atoms/cm3及9.6×1021atoms/cm3。相對於此，關於比較例1，為8.8×1019atoms/cm3，低於本發明之範圍，又，關於比較例3，為2.3×1022atoms/cm3，超過本發明之範圍。
<X射線繞射測量、及剖面組織之TEM-EDX測量>
針對實施例3及比較例4的氧化物半導體薄膜，實施X射線繞射測量、及剖面組織之TEM-EDX測量。圖1表示實施例3及比較例4的氧化物半導體薄膜之X射線繞射測量之X射線繞射測量結果，圖2表示實施例3之氧化物半導體薄膜的剖面組織之TEM照片圖像，圖3表示實施例3之氧化物半導體薄膜的剖面組織之TEM-EDX測量之電子束繞射圖。於圖1之實施例3的氧化物半導體薄膜之X射線繞射測量結果中，未見In2O3之方鐵錳礦結構的清晰之繞射峰，由此可知生成結晶質以外之氧化物半導體薄膜。又，根據圖2之氧化物半導體薄膜的剖面組織之TEM照片圖像可知，於實施例3之氧化物半導體薄膜的剖面組織中未確認到明確之晶粒界。進而，圖3之實施例3之氧化物半導體薄膜的剖面組織之TEM-EDX測量之電子束繞射圖 成為由光點與圓環之組合構成的繞射圖案，由此可知並非非晶質而生成微晶。
圖4表示比較例4之氧化物半導體薄膜的剖面組織之TEM照片圖像，圖5表示比較例4之氧化物半導體薄膜的剖面組織之TEM-EDX測量之電子束繞射圖。於圖4之比較例4之氧化物半導體薄膜的剖面組織之TEM照片圖像中，可知存在清晰之晶粒界。又，於圖5之比較例4之氧化物半導體薄膜的剖面組織之TEM-EDX測量之電子束繞射圖中，確認到對應於基於方鐵錳礦結構之平面指數的繞射光點。進而於圖1之比較例4的氧化物半導體薄膜之X射線繞射測量結果中，可見In2O3之方鐵錳礦結構的清晰之繞射峰。即，可知實施例3為微晶膜，相對於此，比較例4為結晶膜，兩者為完全不同之膜質。
繼而，藉由以下所說明之製程，製作薄膜電晶體並進行評價。
<薄膜電晶體之製作及動作特性評價>
(實施例35)
使用藉由熱氧化而形成有厚度100nm之SiO2膜的厚度475μm且20mm見方之導電性p型Si基板而製作薄膜電晶體(TFT)。此處，SiO2膜作為閘極絕緣膜發揮功能，導電性p型Si基板作為閘極電極發揮功能。
於上述之SiO2膜閘極絕緣膜上成膜實施例3之氧化物薄膜(Ga/(In+Ga)原子數比=0.27)。再者，濺鍍條件係依據實施例3。
針對氧化物薄膜，使用抗蝕劑(東京應化工業製造之OFPR#800)、蝕刻劑(關東化學製造之ITO-06N)，利用光蝕刻法進行圖案化。
繼而，於依據實施例3之條件對氧化物薄膜實施熱處理，而 獲得微晶膜之氧化物半導體薄膜。藉此將微晶膜之氧化物半導體薄膜設為通道層。
於通道層之表面，藉由直流磁控濺鍍法，依序成膜厚度10nm之Ti膜與厚度50nm之Au膜，藉此成膜由Au/Ti積層膜構成之源極電極及汲極電極。藉由剝離技術進行圖案化，以成為通道長度20μm、通道寬度500μm之方式成膜源極電極及汲極電極，藉此獲得實施例35之薄膜電晶體。
使用半導體參數分析器(Agilent製造)對薄膜電晶體之動作特性進行評價。其結果為，確認到作為薄膜電晶體之動作特性。又，確認到實施例35之薄膜電晶體表現出場效遷移率為39.5cm2V-1sec-1、on/off比為4×107、S值為0.42之良好數值。
(實施例36)
使用厚度188μm之聚對酞酸乙二酯(PET)膜作為基板而製作TFT。預先藉由高頻磁控濺鍍於PET膜之單面形成膜厚150nm之SiO2膜，於SiO2膜上成膜作為閘極電極之ITO膜。與實施例35同樣地，藉由光蝕刻法將ITO膜圖案化成所需之形狀。繼而，於ITO閘極電極上，再次藉由高頻磁控濺鍍形成SiO2膜而設為閘極絕緣膜。
於SiO2閘極絕緣膜上成膜實施例31之氧化物薄膜(Ga/(In+Ga)原子數比=0.35)。再者，濺鍍條件係依據實施例31。
利用與實施例35同樣之光蝕刻法圖案化後，於依據實施例31之條件實施退火處理，而獲得由微晶膜的氧化物半導體薄膜構成之通道層。
於通道層之表面上藉由直流磁控濺鍍法而成膜厚度100nm之ITO膜。 藉由剝離技術進行圖案化，以成為通道長度20μm、通道寬度500μm之方式成膜源極電極及汲極電極，藉此獲得實施例36之薄膜電晶體。
使用半導體參數分析器(Agilent製造)對薄膜電晶體之動作特性進行評價。其結果為，確認到作為薄膜電晶體之動作特性。又，確認到實施例36之薄膜電晶體表現出場效遷移率為27.8cm2V-1sec-1、on/off比為7×107、S值為0.36之良好數值。根據以上情況，確認到可使用聚對酞酸乙二酯(PET)膜等樹脂膜作為基板而製造具有良好之動作特性之薄膜電晶體(TFT)。
<基於SIMS之膜深度方向的氫濃度分佈之測量>
(實施例37)
於實施例1中，將成膜時之氧分壓變更為5.4×10-2Pa，以及將水分壓變更為6.5×10-2Pa，除此以外，以與實施例1相同之方式製作氧化物半導體薄膜。所得薄膜之膜厚為52nm。再者，該薄膜相當於使實施例3之膜厚變薄者。針對此種薄膜，利用SIMS測量膜深度方向的氫濃度分佈。圖6表示SIMS測量結果。求出不會受表面之影響之薄膜表面附近之沿膜深度方向自氧化物半導體薄膜的最表面直至2.8~7.5nm之間之隨機10處的平均氫濃度，結果為4.4×1020atoms/cm3。繼而，求出不會受基板之影響之基板附近之沿膜深度方向自氧化物半導體薄膜的最表面直至51.8~56.6nm之間之隨機10處的平均氫濃度，結果為4.8×1020atoms/cm3。根據該等值，薄膜表面附近之平均氫濃度相對於基板附近之平均氫濃度的比為0.93。
繼而，進行該薄膜之TOF-SIMS測量。圖7表示利用TOF-SIMS測量之薄膜深度方向之OH-二次離子強度之變化。根據該結果確認到於本實施例之氧化物半導體薄膜中存在OH-，且沿著膜深度方向均勻地 分佈。
(實施例38)
於實施例1中，將成膜時之氧分壓變更為9.3×10-2Pa，以及將水分壓變更為2.1×10-2Pa，除此以外，以與實施例1相同之方式製作氧化物半導體薄膜。將目標膜厚設為150nm所得薄膜之膜厚為149nm。熱處理之環境係設為大氣。與實施例37同樣地，求出薄膜表面附近之平均氫濃度相對於基板附近之平均氫濃度之比，結果為1.08。又，於本實施例中，亦藉由TOF-SIMS測量而確認到於氧化物半導體薄膜中存在OH-，且沿膜深度方向均勻地分佈。

Claims (14)

  1. 一種非晶質之氧化物半導體薄膜，以氧化物之形式含有銦及鎵，進而含有氫，不包含正二價以下之元素，該鎵之含量以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下，藉由二次離子質譜法測得之該氫之含量為1.0×1020atoms/cm3以上且1.0×1022atoms/cm3以下。
  2. 一種微晶之氧化物半導體薄膜，以氧化物之形式含有銦及鎵，進而含有氫，該鎵之含量以Ga/(In+Ga)原子數比計，為0.15以上且0.55以下，藉由二次離子質譜法測得之該氫之含量為1.0×1020atoms/cm3以上且1.0×1022atoms/cm3以下。
  3. 如申請專利範圍第1或2項之氧化物半導體薄膜，其中，基板附近之平均氫濃度相對於膜表面附近之平均氫濃度之比為0.50~1.20。
  4. 如申請專利範圍第1或2項之氧化物半導體薄膜，其中，藉由飛行時間型二次離子質譜法而確認OH-。
  5. 如申請專利範圍第1或2項之氧化物半導體薄膜，其中，該鎵之含量以Ga/(In+Ga)原子數比計，為0.20以上且0.35以下。
  6. 如申請專利範圍第1或2項之氧化物半導體薄膜，其中，載子濃度為2.0×1018cm-3以下。
  7. 如申請專利範圍第1或2項之氧化物半導體薄膜，其中，載子移動率為10cm2V-1sec-1以上。
  8. 如申請專利範圍第1或2項之氧化物半導體薄膜，其中，載子濃度為1.0×1018cm-3以下，且載子移動率為20cm2V-1sec-1以上。
  9. 一種薄膜電晶體，具備申請專利範圍第1或2項之氧化物半導體薄膜作為通道層。
  10. 一種非晶質之氧化物半導體薄膜之製造方法，係申請專利範圍第1項之非晶質之氧化物半導體薄膜的製造方法，並且，包括如下步驟：成膜步驟：於系統內之水分壓為2.0×10-3Pa以上且5.0×10-1Pa以下之環境下，使用由以氧化物之形式含有銦及鎵且不包含正二價以下之元素之氧化物燒結體構成之靶，藉由濺鍍法將氧化物薄膜形成於基板表面；與熱處理步驟：對該形成於基板表面之氧化物薄膜進行熱處理。
  11. 一種微晶之氧化物半導體薄膜之製造方法，係申請專利範圍第2項之微晶之氧化物半導體薄膜的製造方法，並且，包括如下步驟：成膜步驟：於系統內之水分壓為2.0×10-3Pa以上且5.0×10-1Pa以下之環境下，使用由以氧化物之形式含有銦及鎵之氧化物燒結體構成之靶，藉由濺鍍法將氧化物薄膜形成於基板表面；與熱處理步驟：對該形成於基板表面之氧化物薄膜進行熱處理。
  12. 如申請專利範圍第10或11項之氧化物半導體薄膜之製造方法，其中，該熱處理步驟中之系統內之環境為含有氧氣之環境。
  13. 如申請專利範圍第10或11項之氧化物半導體薄膜之製造方法，其中，該成膜步驟中之基板之溫度為150℃以下。
  14. 如申請專利範圍第10或11項之氧化物半導體薄膜之製造方法，其中，該熱處理步驟中之熱處理溫度為150℃以下。
TW106104563A 2016-02-29 2017-02-13 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體 TWI640492B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP2016-037026 2016-02-29
JP2016037026 2016-02-29

Publications (2)

Publication Number Publication Date
TW201806907A TW201806907A (zh) 2018-03-01
TWI640492B true TWI640492B (zh) 2018-11-11

Family

ID=59742788

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106104563A TWI640492B (zh) 2016-02-29 2017-02-13 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體

Country Status (6)

Country Link
US (1) US20190081182A1 (zh)
JP (1) JPWO2017150115A1 (zh)
KR (1) KR20180121520A (zh)
CN (1) CN108713245A (zh)
TW (1) TWI640492B (zh)
WO (1) WO2017150115A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994559B (zh) * 2019-03-29 2021-07-23 吉林建筑大学 一种半导体氧化膜及其制备方法
CN109962011B (zh) * 2019-04-03 2021-06-25 吉林建筑大学 一种基于氧化物的半导体膜制备方法
WO2021014706A1 (ja) * 2019-07-23 2021-01-28 パナソニックＩｐマネジメント株式会社 薄膜の製造方法及び積層体
CN110911497A (zh) * 2019-11-20 2020-03-24 天津大学 柔性氧化铟镓薄膜晶体管及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661952A (zh) * 2008-08-28 2010-03-03 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
TW201218384A (en) * 2010-05-28 2012-05-01 Fujifilm Corp Thin film transistor and method for manufacturing the same
CN102859670A (zh) * 2010-04-22 2013-01-02 出光兴产株式会社 成膜方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5404963B2 (ja) * 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661952A (zh) * 2008-08-28 2010-03-03 佳能株式会社 非晶氧化物半导体和使用其的薄膜晶体管
CN102859670A (zh) * 2010-04-22 2013-01-02 出光兴产株式会社 成膜方法
TW201218384A (en) * 2010-05-28 2012-05-01 Fujifilm Corp Thin film transistor and method for manufacturing the same

Also Published As

Publication number Publication date
CN108713245A (zh) 2018-10-26
KR20180121520A (ko) 2018-11-07
JPWO2017150115A1 (ja) 2018-12-27
TW201806907A (zh) 2018-03-01
US20190081182A1 (en) 2019-03-14
WO2017150115A1 (ja) 2017-09-08

Similar Documents

Publication Publication Date Title
EP2273540B1 (en) Method for fabricating field-effect transistor
TWI595668B (zh) 氧化物半導體薄膜及薄膜電晶體
KR101612147B1 (ko) 박막 트랜지스터 및 그 제조방법
TWI640492B (zh) 氧化物半導體薄膜、氧化物半導體薄膜之製造方法及使用其之薄膜電晶體
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP2010040552A (ja) 薄膜トランジスタ及びその製造方法
CN102386071A (zh) 电子器件、电子器件的制造方法以及溅射靶
US9368639B2 (en) Oxide semiconductor thin film, production method thereof, and thin film transistor
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
JP2018107316A (ja) 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
JP2018135589A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP2019024058A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP2019021894A (ja) 酸化物半導体薄膜の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees