CN108713245A - 氧化物半导体薄膜、氧化物半导体薄膜的制造方法以及使用其的薄膜晶体管 - Google Patents

氧化物半导体薄膜、氧化物半导体薄膜的制造方法以及使用其的薄膜晶体管 Download PDF

Info

Publication number
CN108713245A
CN108713245A CN201780014038.6A CN201780014038A CN108713245A CN 108713245 A CN108713245 A CN 108713245A CN 201780014038 A CN201780014038 A CN 201780014038A CN 108713245 A CN108713245 A CN 108713245A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
semiconductor thin
oxide
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780014038.6A
Other languages
English (en)
Inventor
中山德行
西村英郎
西村英一郎
松村文彦
白木真菜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN108713245A publication Critical patent/CN108713245A/zh
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/46—Gases other than oxygen used as reactant, e.g. nitrogen used to make a nitride phase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6583—Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • C04B2235/6584—Oxygen containing atmosphere, e.g. with changing oxygen pressures at an oxygen percentage below that of air
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C04B2235/662—Annealing after sintering
    • C04B2235/663—Oxidative annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Structural Engineering (AREA)
  • Thermal Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

本发明提供一种在维持高载流子迁移率的状态下仅使载流子浓度降低的氧化物半导体薄膜以及其制造方法。本发明的非晶质的氧化物半导体薄膜，以氧化物的形式含有铟及镓，并且另外含有氢，以Ga/(In+Ga)原子数比计的镓的含量为0.15以上且0.55以下，通过二次离子质谱分析法，氢含量为1.0×1020原子/cm3以上且1.0×1022原子/cm3以下。

Description

氧化物半导体薄膜、氧化物半导体薄膜的制造方法以及使用 其的薄膜晶体管
技术领域
本发明涉及非晶质或微结晶的氧化物半导体薄膜，更详细而言，涉及通过使以氧化物的形式含有铟及镓并且还含有氢的高载流子迁移率的非晶质或微结晶的氧化物半导体薄膜进一步含有氢，从而在维持高载流子迁移率的状态下仅使载流子浓度降低的非晶质或微结晶的氧化物半导体薄膜。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)是场效应晶体管(Field EffectTransistor，以下FET)的一种。TFT是以具备栅极端子、源极端子以及漏极端子为基本构成的3端子元件，其是有源元件，作为电子或空穴作为载流子移动的沟道层使用在基板的表面上成膜的半导体薄膜，对栅极端子施加电压，控制在沟道层流动的电流，具有对源极端子与漏极端子间的电流进行开关的功能。
TFT是目前应用化最多的电子设备，其代表性的用途是液晶驱动用TFT。液晶驱动用TFT多使用电子作为载流子移动的n型沟道层。目前使用最广泛的n型沟道层是低温多晶硅薄膜或非晶质硅薄膜。
但是，近年来，随着液晶高精细化发展，逐渐开始要求液晶驱动用TFT的高速驱动。TFT的驱动速度依赖于沟道层电子的迁移率。为了实现高速驱动，需要在沟道层使用电子的迁移率至少比非晶质硅高的半导体薄膜。虽然低温多晶硅的电子的迁移率充分高，但是因为将其形成在大型玻璃基板上的情况下面内均匀性低，成品率低，或者与非晶质硅相比较，工序更多，需要设备投资等的原因，存在成本高等课题。
针对这样的状况，在专利文献1中提出了一种透明半绝缘性非晶质氧化物薄膜以及以该透明半绝缘性非晶质氧化物薄膜为沟道层作为特征的薄膜晶体管，该透明半绝缘性非晶质氧化物薄膜是以气相成膜法成膜，由In、Ga、Zn及O元素构成的透明非晶质氧化物薄膜，其特征在于，该氧化物薄膜的组成在结晶化后的组成是InGaO3(ZnO)m(m是小于6的自然数)，没有添加杂质离子，具有载流子迁移率(也称作载流子电子迁移率)超过1cm2V-1·sec-1且载流子浓度(也称作载流子电子浓度)为1016cm-3以下的半绝缘性。
但是，在专利文献1中提出的以溅射法、脉冲激光沉积法的任一种气相成膜法成膜的、由In、Ga、Zn及O元素构成的透明非晶氧化物薄膜(a-IGZO膜)，被指出，其载流子迁移率大概停留在1cm2V-1sec-1以上且10cm2V-1sec-1以下的范围，因此被指出形成TFT沟道层时载流子迁移率不足。
为了解决载流子迁移率的不足，正在研究其他材料。例如，在专利文献2中提出了一种薄膜晶体管，其特征在于，使用氧化物半导体薄膜，该氧化物半导体薄膜中，镓固溶于氧化铟，原子数比Ga/(Ga+In)为0.001以上且0.12以下，铟和镓相对于总金属原子的含有率为80原子％以上，具有In2O3的方铁锰矿结构。与专利文献1相比较，在专利文献2中，通过提高铟含量而提高载流子迁移率，并且使In2O3的方铁锰矿结构结晶化而抑制载流子浓度的增加，但是在应用于TFT沟道层的情况下，有时结晶粒界会成为TFT特性偏差的原因，该点是仍残留的课题。进一步，在专利文献2中发现个别载流子浓度超过2.0×1018cm-3的实施例，作为应用在TFT沟道层作为氧化物半导体薄膜的话，稍微有些高，这也是仍残留的课题。
在专利文献3中，为了解决专利文献2的高载流子浓度，提出了一种氧化物半导体薄膜的制造方法，其中，在体系内的水分压3.0×10-4Pa以上且5.0×10-2Pa以下的条件下，用溅射靶进行DC溅射而成膜为成膜体，将前述成膜体结晶化。另外，在专利文献4中提出了一种薄膜晶体管，其特征在于，相对于形成氧化物半导体薄膜的全部元素，使氧化物半导体膜中含有的氢元素的含量为0.1at％以上且5at％以下。但是，它们都是关于结晶膜的氧化物半导体薄膜的发明，因此，没有获得氢等对结晶质以外的氧化物半导体薄膜产生的影响的认识。而且，结晶粒界是在TFT特性方面重要的面内偏差的原因，其依然是残留的课题。
现有技术文献
专利文献
专利文献1：日本特开2010-219538号公报。
专利文献2：WO2010/032422号公报。
专利文献3：日本特开2011-222557号公报。
专利文献4：WO2010/047077号公报。
非专利文献
非专利文献1：A.Takagi，K.Nomura，H.Ohta，H.Yanagi，T.Kamiya，M.Hirano，andH.Hosono，Thin Solid Films 486，38(2005)。
发明内容
发明要解决的课题
本发明的目的在于提供一种通过使以氧化物的形式主要含有铟及镓的非晶质或微结晶的氧化物半导体薄膜进一步含有氢，从而在维持高载流子迁移率的状态下仅使载流子浓度降低的氧化物半导体薄膜以及其制造方法。同时，本发明的目的也在于解决专利文献2～4中的成为TFT特性偏差的原因的结晶粒界的课题。进一步，本发明的目的还在于，为了得到上述的以氧化物的形式主要含有铟及镓且还含有氢的非晶质或微结晶的氧化物半导体薄膜，提供一种与专利文献2～4的结晶质的氧化物半导体薄膜不同的合适的制造方法。
解决课题的技术方案
本发明人等为了解决上述课题进行了潜心研究，结果新发现了，通过使镓相对于铟和镓的合计的原子数比即Ga/(In+Ga)为0.15以上且0.55以下的非晶质或微结晶的氧化物半导体薄膜含有适量的氢，从而能在维持载流子迁移率10cm2V-1sec-1以上的状态下得到充分低的载流子浓度作为半导体。
本发明的第一发明是一种非晶质的氧化物半导体薄膜，其中，以氧化物的形式含有铟及镓，并且还含有氢，以Ga/(In+Ga)原子数比计的前述镓的含量是0.15以上且0.55以下，通过二次离子质谱分析法，前述氢的含量是1.0×1020原子/cm3以上且1.0×1022原子/cm3以下。
本发明的第二发明是一种微结晶的氧化物半导体薄膜，以氧化物的形式含有铟及镓，并且还含有氢，以Ga/(In+Ga)原子数比计的前述镓的含量是0.15以上且0.55以下，通过二次离子质谱分析法，前述氢的含量是1.0×1020原子/cm3以上且1.0×1022原子/cm3以下。
本发明的第三发明是如第一或第二发明所述的氧化物半导体薄膜，其中，基板附近的平均氢浓度相对于膜表面附近的平均氢浓度之比是0.50～1.20。
本发明的第四发明是如第一～第三发明中任一者所述的氧化物半导体薄膜，其中，通过飞行时间型二次离子质谱分析法确认到OH-。
本发明的第五发明是如第一～第四发明中任一者所述的氧化物半导体薄膜，其中，以Ga/(In+Ga)原子数比计的前述镓的含量是0.20以上且0.35以下。
本发明的第六发明是如第一～第三发明中任一者所述的氧化物半导体薄膜，其中，载流子浓度是2.0×1018cm-3以下。
本发明的第七发明是如第一～第四发明中任一者所述的氧化物半导体薄膜，其中，载流子迁移率是10cm2V-1sec-1以上。
本发明的第八发明是如第一～第五发明中任一者所述的氧化物半导体薄膜，其中，载流子浓度是1.0×1018cm-3以下且载流子迁移率是20cm2V-1sec-1以上。
本发明的第九发明是一种薄膜晶体管，其中，作为沟道层具备第一～第六发明中任一者所述的氧化物半导体薄膜。
本发明的第十发明是一种非晶质的氧化物半导体薄膜的制造方法，其中，其是包括成膜工序以及热处理工序的氧化物半导体薄膜的制造方法，该成膜工序在体系内的水分压为2.0×10-3Pa以上且5.0×10-1Pa以下的环境中，使用由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶，通过溅射法在基板的表面进行氧化物薄膜的成膜，该热处理工序对在所述基板的表面形成的氧化物薄膜进行热处理，所述热处理工序后的所述氧化物半导体薄膜以氧化物的形式含有铟及镓，并且还含有氢。
本发明的第十一发明是一种作为微结晶的氧化物半导体薄膜的氧化物半导体薄膜的制造方法，其中，其是包括成膜工序以及热处理工序的氧化物半导体薄膜的制造方法，该成膜工序在体系内的水分压为2.0×10-3Pa以上且5.0×10-1Pa以下的环境中，使用由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶，通过溅射法在基板的表面进行氧化物薄膜的成膜，该热处理工序对在所述基板的表面形成的氧化物薄膜进行热处理，所述热处理工序后的所述氧化物半导体薄膜以氧化物的形式含有铟及镓，并且还含有氢。
本发明的第十二发明是如第十或第十一发明所述的氧化物半导体薄膜的制造方法，其中，前述热处理工序中的体系内的环境是含有氧的环境。
本发明的第十三发明是如第十～第十二发明中任一者所述的氧化物半导体薄膜的制造方法，其中，前述成膜工序中的基板的温度为150℃以下。
本发明的第十四发明是如第十～第十二发明中任一者所述的氧化物半导体薄膜的制造方法，其中，前述热处理工序中的热处理温度为150℃以下。
发明的效果
本发明的以氧化物的形式含有铟及镓且还含有氢的非晶质或微结晶的氧化物半导体薄膜，基于含有氢，能在维持高载流子迁移率的状态下使载流子浓度降低。由此，作为沟道层而使用的薄膜晶体管(TFT)稳定地动作，因此，本发明的非晶质或微结晶的氧化物半导体薄膜在工业上极其有用。
附图说明
图1是表示作为本发明的一实施方式的实施例3以及比较例4的氧化物半导体薄膜的X线衍射测定中的X线衍射测定结果的图。
图2是作为本发明的一实施方式的实施例3的微结晶的氧化物半导体薄膜的截面组织的TEM照片图像。
图3是作为本发明的一实施方式的实施例3的微结晶的氧化物半导体薄膜的截面组织的TEM-EDX测定的电子线衍射图。
图4是作为比较例4的结晶膜的氧化物半导体薄膜的截面组织的TEM照片图像。
图5是作为比较例4的结晶膜的氧化物半导体薄膜的截面组织的TEM-EDX测定的电子线衍射图。
图6是表示作为本发明的一实施方式的实施例37的氧化物半导体薄膜的通过二次离子质量分析得出的膜深度方向的氢浓度变化的图。
图7是表示作为本发明的一实施方式的实施例38的氧化物半导体薄膜的通过飞行时间型二次离子质量分析得出的膜深度方向的OH-二次离子强度的变化的图。
具体实施方式
以下，针对本发明的非晶质或微结晶的氧化物半导体薄膜、非晶质或微结晶的氧化物半导体薄膜的制造方法以及使用其的薄膜晶体管(TFT)，进行详细说明。本发明不限于下述记载的内容，只要达到本发明的目的，能加入适宜的改变来实施。
1.氧化物半导体薄膜
(1)金属组成
本发明的氧化物半导体薄膜是以氧化物的形式含有铟及镓且还含有氢的非晶质或微结晶的氧化物半导体薄膜，其中，以Ga/(In+Ga)原子数比计的镓为0.15以上且0.55以下。非晶质一般是指在构成原子的排列中不具有结晶结构那样的长距离规律性的固体状态。微结晶一般是指形成了结晶粒径较小(1nm以上且100nm以下程度)的结晶成分与非晶质成分的混合相的状态。结晶质一般是指由结晶结构构成、在X线衍射测定所得的X线衍射测定结果中可观察到与基于结晶结构的面指数对应的清楚的衍射峰的状态。
此外，非晶体的氧化物半导体薄膜能够根据以下现象鉴定，例如，在X线衍射测定所得的X线衍射测定结果中，观察不到与基于结晶结构的面指数对应的清楚的衍射峰，并且，在截面组织的TEM-EDX测定的电子线衍射图中，形成光晕或残留若干光点的光晕，但不形成由光点和光环组合而成的衍射图案。微结晶的氧化物半导体薄膜能够根据以下现象鉴定，例如，在X线衍射测定所得的X线衍射测定结果中，观察不到清楚的衍射峰，并且，在截面组织的TEM-EDX测定的电子线衍射图中，形成了光点与光环组合而成的衍射图案。结晶质的氧化物半导体薄膜能够根据以下现象鉴定，例如，在X线衍射测定所得的X线衍射测定结果中，能观察到与基于结晶结构的面指数对应的清楚的衍射峰，并且，在截面组织的TEM-EDX测定的电子线衍射图中，形成与基于该结晶结构的面指数对应的衍射光点。
本发明的氧化物半导体薄膜的镓的含量，以Ga/(In+Ga)原子数比计，是0.15以上且0.55以下，优选为0.20以上且0.45以下，更优选为超过0.20且0.35以下、进一步优选0.21以上且0.35以下，更进一步优选0.25以上且0.30以下。镓与氧的结合力强，具有使本发明的非晶质或微结晶的氧化物半导体薄膜的氧缺损量降低的效果。当以Ga/(In+Ga)原子数比计的镓的含量小于0.15时，不能充分得到该效果。另一方面，超过0.55时，作为氧化物半导体薄膜不能得到10cm2V-1sec-1以上的充分高的载流子迁移率。
本发明的非晶质或微结晶的氧化物半导体薄膜，在铟以及镓之外的元素中，还可以含有特定的正三价的元素。特定的正三价的元素是硼、铝、钪、钇。若本发明的非晶质或微结晶的氧化物半导体薄膜中含有这些元素的话，有助于降低载流子浓度，但对提高载流子迁移率没有帮助。本发明的非晶质或微结晶的氧化物半导体薄膜，优选不含有上述以外的正三价的元素。即，优选不含有镧、镨、镝、钬、铒、镱、镥。因为对载流子浓度的降低没有帮助，载流子迁移率会下降。
本发明的非晶质或微结晶的氧化物半导体薄膜也可以含有正四价以上的元素中的锡。锡有助于提高非晶质或微结晶的氧化物半导体薄膜的载流子迁移率。优选，与正三价的元素同样地实质上不包含锡以外的正四价以上的元素。锡以外的正四价以上的元素，可举出钛、锆、铪、钒、铌、钽、铬、钼、钨、锰、硅、锗、铅、锑、铋以及铈。当本发明的氧化物半导体薄膜中含有这些元素时，它们起到散射因素的作用，因此会使非晶质或微结晶的氧化物半导体薄膜的载流子迁移率下降。
本发明的非晶质或微结晶的氧化物半导体薄膜，优选实质上不包含正二价以下的元素。正二价以下的元素，可举出锂、钠、钾、铷、铯、镁、氧化钙、锶、钡、以及锌。当本发明的氧化物半导体中包含这些元素时，虽然多多少少有助于载流子浓度的降低，但是起到散射因素的作用，因此，在该效果以外，会使载流子迁移率下降。
(2)不可避免的杂质
本发明的氧化物半导体薄膜中包含的不可避免的杂质，其总量优选为500ppm以下，更优选为300ppm以下，进一步优选为100ppm以下。在本发明中，不可避免的杂质是指不是有意添加却在各原料的制造工序等中不可避免地混入的杂质。当杂质量较多的情况下，具有产生载流子浓度变高或者载流子迁移率下降等问题的隐患。
(3)氢含量、膜深度方向分布以及结合状态
通过二次离子质谱分析法(SIMS、Secondary Ion Mass Spectroscopy)、卢瑟福背散射分析法(RBS、Rutherford Backscattering Spectrometry)、氢前向散射分析法(HFS、Hydrogen Forward Scattering)等测定本发明的非晶质或微结晶的氧化物半导体薄膜中含有的氢含量。例如，优选，由二次离子质谱分析法测定所得的氢含量为1.0×1020原子/cm3以上且1.0×1022原子/cm3以下，更优选为3.0×1020原子/cm3以上且5.0×1021原子/cm3以下，进一步优选为5.0×1020原子/cm3以上且1.0×1021原子/cm3以下。这认为是，氢在非晶质或微结晶的氧化物半导体薄膜中存在于氧的附近，有助于降低氧化物半导体薄膜的载流子浓度。当氧化物半导体薄膜中的氢含量小于1.0×1020原子/cm3时，氧化物半导体薄膜的载流子浓度不能充分降低至2.0×1018cm-3以下，因此不优选。另一方面，当氧化物半导体薄膜中的氢含量超过1.0×1022原子/cm3时，过剩的氢起到散射因素的作用，会导致氧化物半导体薄膜的载流子迁移率下降至小于10cm2V-1sec-1，因此不优选。
在本发明的非晶质或微结晶的氧化物半导体薄膜中，最好所含的氢在膜深度方向的分布尽可能是均匀的。均匀的是指薄膜表面附近的平均氢浓度相对于基板附近的平均氢浓度之比在0.50～1.20的范围内。若该比在0.80～1.10的范围内的话，更好。
本说明书中的薄膜表面附近的平均氢浓度是指，在氧化物半导体薄膜的表面附近，以不受表面影响的边界数据作为起点直至基于SIMS的膜深度的正方向上的10nm为止之间的随机的5个点以上的氢浓度的平均值。本说明书中的基板附近的平均氢浓度是指，在基板与氧化物半导体薄膜的界面附近，以不受基板影响的边界数据为起点直至基于SIMS的膜深度的负方向上的10nm为止之间的随机的5点以上的氢浓度的平均值。需要说明的是，基于SIMS的膜深度的正方向是从膜表面朝着基板的方向，负方向是指与正方向相反的方向。
此处，只要进行SIMS的测定结果的解析即可知道在氧化物半导体薄膜的表面附近不受表面影响的边界数据。例如，在图6的SIMS的测定结果中，在氧化物半导体薄膜的表面附近不受表面的影响的边界数据是2.8nm，该数据是平均氢浓度为6.1×1020～5.1×1022原子/cm3的范围大幅度变化的膜深度0.2～2.3nm的范围与作为大约固定在4～5×1020原子/cm3的膜深度超过2.3nm范围的边界的数据。另一方面，在基板与氧化物半导体薄膜的界面附近不受基板影响的边界数据也同样地，是平均氢浓度为6.6×1020原子/cm3以上变化的膜深度57.1nm以上的范围与平均氢浓度大约固定的膜深度小于57.1nm范围的边界的56.6nm的数据。以这些边界数据为起点，能求出基板附近的平均氢浓度或薄膜表面附近的平均氢浓度。
本发明的非晶质或微结晶的氧化物半导体薄膜中含有的氢，在方铁锰矿结构的氧化铟相中，几乎是以氢原子或氢离子与氧离子键合成的OH-的形式存在。在本发明的非晶质或微结晶的氧化物半导体薄膜中OH-存在于特定的晶格位置或者晶格之间的位置。关于OH-，能够通过飞行时间型的SIMS测定(TOF-SIMS，Time of Flight-Secondary Ion MassSpectroscopy)进行确认。针对此，不优选氢与铟和/或镓形成方铁锰矿结构以外的异相。
(4)膜质
本发明的氧化物半导体薄膜是非晶质或微结晶的氧化物半导体薄膜。由结晶构成的结晶膜一般在X线衍射测定中呈现出与基于结晶结构的面指数相对应的清楚的衍射峰(参见图1的比较例4)，而由非晶质构成的非晶质膜以及由微结晶构成的微结晶膜不呈现清楚的衍射峰(参见图1的实施例3)。即使是微结晶膜，在其衍射图案中也只能确认到在出现结晶膜峰的衍射角度不能清楚地被识别为衍射峰的凸起的程度。另外，对通过透射电子显微镜(以下，有时表示为TEM)观察的各薄膜的截面组织的TEM照片图像进行比较时，在结晶膜中确认到结晶粒界(参见图4)，而对于非晶质膜当然是确认不到清晰的结晶粒界，对于微结晶膜也确认不到清晰的结晶粒界(参见图2)。若是电子线衍射像，在结晶膜的情况下，确认到与面指数对应的衍射光点(参见图5)，而在非晶质膜以及微结晶膜的情况下，只能确认到光晕、残留有若干光点的光晕或光点与光环的组合而成的衍射图案(参见图3)。
(5)膜厚
对于本发明的非晶质或微结晶的氧化物半导体薄膜的膜厚，优选将下限设为10nm以上，更优选为30nm以上，进一步更优选为50nm以上。另一方面，对上限没有特别的限定，例如，在用作需要柔性(Flexibility)的设备的薄膜晶体管(TFT)的沟道层的情况等，优选为1000nm以下，更优选为500nm以下，进一步更优选为300nm以下。当超过1000nm时，在设备弯曲的情况下，有时无法维持作为薄膜晶体管(TFT)的沟道层的必要的特性。总之，若考虑制造工序中的生产能力(throughput)、性能偏差少等，可以说30nm以上且300nm以下比较合适。
(6)载流子浓度/载流子迁移率
优选本发明的氧化物半导体薄膜表现出2.0×1018cm-3以下的载流子浓度，更优选为1.0×1018cm-3以下的载流子浓度，特别优选为8.0×1017cm-3以下，进一步优选为5.0×1017cm-3以下。如非专利文献1所记载的由铟、镓以及锌构成的非晶质的氧化物半导体薄膜所代表的那样，对于含有许多铟的非晶质的氧化物半导体薄膜，因为载流子浓度为4.0×1018cm-3以上处于缩退状态，所以在沟道层应用其的薄膜晶体管(TFT)表现不出常断(normally off)。因此，本发明的非晶质或微结晶的氧化物半导体薄膜有利于使载流子浓度控制在上述的薄膜晶体管(TFT)表现出常断的范围内。另外，载流子迁移率表现出10cm2V-1sec-1以上，更优选表现出15cm2V-1sec-1以上的载流子迁移率，进一步更优选为表现出20cm2V-1sec-1以上。
2.氧化物半导体薄膜的制造方法
对本发明的氧化物半导体薄膜的制造方法没有特别限定。作为氧化物半导体薄膜的制造方法，能够示例，例如，包括：成膜工序，在体系的水分压在规定压力的环境中，使用以氧化物的形式含有铟及镓的氧化物烧结体构成的靶，通过溅射法在基板表面进行氧化物薄膜的成膜；热处理工序，对在前述基板的表面形成的氧化物薄膜进行热处理。
以下，针对本发明的氧化物半导体薄膜的制造方法的优选的一实施方式进行说明。
2-1.成膜工序
(1)溅射法
在本发明的制造方法中，作为优选的溅射法，可举出直流溅射法、频率1MHz以下的交流溅射以及脉冲溅射。特别是，这些当中，从工业的观点出发，特别优选直流溅射法。此外，也可以使用RF溅射，但因为是无指向性的，所以随之而来的是难以确定在大型玻璃基板上的均匀成膜的条件，因此没有必要刻意选择。
(2)水分压
在本发明的制造方法中，在利用溅射法对氧化物薄膜进行成膜的成膜工序中，优选将体系内的水分压控制在2.0×10-3Pa以上且5.0×10-1Pa以下的环境，更优选为2.0×10-2Pa以上且2.0×10-1Pa以下，进一步优选控制在5.1×10-2Pa以上且1.0×10-1Pa以下的环境。优选在溅射装置室内以水蒸汽的方式导入体系内的水。当体系内的水分压小于2.0×10-3Pa的情况下，因为摄入氧化物薄膜的水成分即氢或羟基的量较少，所以不能充分获得降低氧化物半导体薄膜的载流子浓度的效果。另一方面，在超过5.0×10-1Pa的情况下，氧化物半导体薄膜的载流子浓度增大，并且氧化物半导体薄膜的载流子迁移率下降。这认为是因为氢或羟基作为给体或作为散射因素发挥作用。此外，在本成膜工序中，在向氧化物半导体薄膜添加氢时，也可以不通过体系内的水分压进行控制，而取而代之地使用体系内的氢分压进行控制，但是因为需要防爆方式的制造工序等确保安全的措施，所以成本可能会变高，因此优选以水分压进行控制。
(3)其它的气体条件
在本成膜工序中，作为构成基于溅射法的成膜的环境气体的气体种类，优选稀有气体、氧以及水蒸汽，特别地，稀有气体为氩，而对于水蒸汽，更优选在溅射装置室内以水蒸汽方式导入。优选，将这些环境气体的总压力控制在0.1Pa以上且3.0Pa以下的范围，更优选为0.2Pa以上且0.8Pa以下的范围，进一步优选为0.3Pa以上且0.7Pa以下的范围。
在前述的体系内的环境气体中，不仅是体系内的水分压，体系内的氧分压的控制也很重要。体系内的氧分压的范围优选为9.0×10-3Pa以上且3.0×10-1Pa以下，更优选为1.0×10-2Pa以上且2.0×10-1Pa以下，进一步优选为2.5×10-2Pa以上且9.0×10-2Pa以下。若氧分压小于1.0×10-2Pa，则会产生氧化物半导体薄膜的载流子浓度下降不足或者氧化物半导体薄膜的面内载流子浓度的偏差较大等的问题。另一方面，若体系内的氧分压超过3.0×10-1Pa，则因为环境气体中的稀有气体特别是氩的比率相对下降，所以成膜速度显著下降而缺乏工业实用性。
为了使本发明的氧化物半导体薄膜的载流子浓度以及载流子迁移率最适化，特别重要的是良好地组合前述的体系内的氧分压与体系内的水分压。当体系内的氧分压过低的情况下，即使控制体系内的水分压也无法降低氧化物半导体薄膜的载流子浓度。即，进一步优选将体系内的氧分压控制在1.0×10-2Pa以上且3.0×10-1Pa以下并且将体系内的水分压控制在5.0×10-2Pa以上且2.0×10-1Pa以下的范围，更进一步优选将体系内的氧分压控制在5.0×10-2Pa以上且2.0×10-1Pa以下并且将体系内的水分压控制在5.1×10-2Pa以上且7.5×10-1Pa以下的范围。
(4)基板
在本成膜工序中，成膜使用的基板是碱玻璃、无碱玻璃、石英玻璃等无机材料、或聚碳酸酯、聚芳酯、聚醚砜、聚醚腈、聚对苯二甲酸乙二醇酯、聚乙烯基苯酚等有机材料，其中，能使用板、片、或膜等形态。另外，也可以是由在上述基板上进一步形成了氧化硅、氮化硅、氧氮化硅、氧化铝、氧化钽、氧化铪等无机材料、或PMA、氟系聚合物等有机材料的基材构成的基板。
(5)基板温度
在本成膜工序中，基于溅射法的成膜的基板温度优选为室温以上且300℃以下，更优选为基板温度100℃以上且300℃以下。但是，当基板温度小于100℃，体系内的氧分压设为2.4×10-2Pa以上时，有时膜中会摄入过剩的氧。过剩的氧成为妨碍氧化物半导体薄膜的载流子浓度的降低、或者氧化物半导体薄膜的面内载流子浓度的偏差较大等的原因。
特别是，只要是本发明的以氧化物的形式含有铟及镓且还含有氢的非晶质或微结晶的氧化物半导体薄膜，就能够在例如设成100℃以上且200℃以下的比现有的氧化物半导体薄膜更低的温度状态下，进行热处理来制造氧化物半导体薄膜。因此，例如，能够使用聚对苯二甲酸乙二醇酯(PET)膜等树脂膜作为基板制造薄膜晶体管(TFT)。
(6)T-S间距离
在本成膜工序中，在利用溅射法进行成膜过程中的靶与基板之间的距离(T-S间距离)优选为150mm以下，更优选为110mm以下，特别优选为80mm以下。当T-S间距离超过150mm时，存在成膜速度显著下降而缺乏工业实用性的隐患。通过缩短T-S间距离，从而能够提高成膜速度，因此具有优异的工业实用性，反之，因为成膜的氧化物薄膜存在因等离子体而受损伤的隐患，因此优选为10mm以上，更优选为20mm以上，特别优选为30mm以上。
(7)靶
在本成膜工序中，优选，在基于溅射法的成膜中使用由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶。特别优选，使用由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶，也可以使用由进一步添加了正三价元素硼、铝、钪、钇、正四价元素锡中的一种以上的元素的氧化物烧结体构成的靶。优选，前述的由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶，至少含有方铁锰矿型结构的In2O3相，特别优选进一步由作为In2O3相以外的生成相的β-Ga2O3型结构的GaInO3相、或β-Ga2O3型结构的GaInO3相和(Ga，In)2O3相构成。此外，在添加锡的情况下，也可以包含由通式Ga3－xIn5+xSn2O16(0.3＜x＜1.5)表示的复合氧化物相。由具有这样组织的氧化物烧结体构成的靶的密度优选为6.3g/cm3以上。当密度小于6.3g/cm3时，有时会成为量产使用时的发生节瘤的原因。另外，因为主要以直流溅射成膜的方式使用，所以需要良好的导电性，因此优选在含氧环境中对氧化物烧结体构成的靶进行烧结，特别优选在氧环境中进行烧结。
2-2.热处理工序
热处理工序是指对基板的表面上形成的氧化物薄膜进行热处理的工序。在由基于非平衡工艺的溅射法的成膜所得到的氧化物薄膜中，过剩地导入了缺陷。因为导入了过剩的缺陷，所以产生离子(原子)、晶格的排列等薄膜结构的混乱，其最终结果是载流子浓度的增加、载流子迁移率的下降。通过后续处理，能够使氧化物薄膜中过剩的缺陷减少，并且使混乱的氧化物薄膜的结构恢复，由此能够使载流子浓度以及载流子迁移率稳定化。即，通过后续处理，能够制成被控制为适度载流子浓度的高载流子迁移率的氧化物半导体薄膜。
(1)热处理方法
使结构稳定化的方法有热处理、激光处理。具体的热处理法可举出利用了红外线加热的急速热处理法(RTA；Rapid Thermal Annealing：快速热退火)、或利用了灯加热的热处理法(LA；Lamp Annealing：灯退火)等。激光处理可举出基于使用氧化物半导体可吸收波长的准分子激光、YAG激光进行的处理。如果考虑对大型玻璃基板的适用，优选RTA等热处理。
(2)热处理条件
在不结晶化的范围内且基板不变形、不损伤的范围内能适当选择热处理工序中的热处理温度，优选100℃以上且小于500℃，更优选为100℃以上且450℃以下。在使用有机材料的膜基板的情况下，优选为100℃以上且300℃以下，更优选为100℃以上且200℃以下，在使用通用性的PET膜的情况下，需要是100℃以上且150℃以下。若是小于100℃的热处理温度，存在氧化物薄膜的结构未充分恢复/未稳定化的隐患。另外，能在500℃以上使用的基板极端地受限。
对热处理工序中的升温至热处理温度的升温速度没有特别限定，优选为10℃/分钟以上，更优选为50℃/分钟以上，特别优选为100℃/分钟以上。通过提高升温速度，能够极力限定在目标温度来实施热处理。进而，还具有能提高制造工序中的生产能力的优点。对于热处理时间，保持在热处理温度下的时间优选为1分钟以上且120分钟以下，更优选为5分钟以上且60分钟以下。热处理工序中的热处理环境优选为氧化性环境，更优选为含氧环境。氧化性环境优选为含有氧、臭氧、水蒸汽或氮氧化物等的环境。此外，也可以组合上述范围的热处理温度、热处理时间、升温时间以及环境。
(3)蚀刻条件
通过湿法蚀刻或者干法蚀刻，对本发明的非晶质或微结晶的氧化物半导体薄膜实施以薄膜晶体管(TFT)等用途为目的的必要的微细加工。通常，在小于结晶化温度的温度条件下，例如能够从室温至300℃的范围内选择适宜的基板温度来暂时形成氧化物薄膜，然后，实施基于湿法蚀刻的微细加工。作为蚀刻剂，只要是弱酸，就能一概使用，优选以PAN或草酸为主成分的弱酸。例如，能使用关东化学制造的ITO-06N等。根据薄膜晶体管(TFT)的构成，也可以选择干法蚀刻。
3.薄膜晶体管(TFT)以及其制造方法
只要是作为沟道层具备本发明的非晶质或微结晶的氧化物半导体薄膜的薄膜晶体管(TFT)，沟道层就是一种能在维持高载流子迁移率的状态下使载流子浓度降低的氧化物半导体薄膜，因此，薄膜晶体管(TFT)稳定地动作。
本发明的薄膜晶体管只要是作为沟道层具备本发明的非晶质或微结晶的氧化物半导体薄膜的薄膜晶体管(TFT)，那么就不受特别的限定，例如，能够举出具备源电极、漏电极、栅电极、沟道层以及栅绝缘膜的薄膜晶体管。
能够通过组合目前公知的方法和本发明的氧化物半导体薄膜的制造方法来制造本发明的薄膜晶体管。例如，在栅电极的表面形成栅绝缘膜。然后，通过本发明的非晶质或微结晶的氧化物半导体薄膜的制造方法，在栅绝缘膜的表面进行氧化物薄膜的成膜、热处理、蚀刻，形成图案后的氧化物半导体薄膜(沟道层)。然后，能举出在氧化物半导体薄膜(沟道层)的表面形成图案化的源电极以及漏电极的方法。
在栅电极表面形成栅绝缘膜的方法能举出，例如，通过热氧化等在Si基板(栅电极)的表面形成SiO2膜(栅绝缘膜)的方法、通过高频磁控溅射在ITO膜(栅电极)表面形成SiO2膜(栅绝缘膜)的方法等。
在氧化物半导体薄膜(沟道层)的表面进行源电极及漏电极的成膜的方法，能举出通过直流磁控溅射法以Mo、Al、Ta、Ti、Au、Pt等金属薄膜或这些金属的合金薄膜、这些金属的导电性氧化物或氮化物薄膜、或者各种导电性高分子材料、或者面向透明TFT的ITO等的成膜的方法。
在氧化物半导体薄膜(沟道层)的表面形成图案化的源电极以及漏电极的方法，例如，能够使用通过光刻技术等进行蚀刻的方法、剥离法等。
[实施例]
以下，使用本发明的实施例进一步详细地说明，但本发明不受这些实施例的限定。
(实施例1)
通过以下说明的工艺对氧化物半导体薄膜进行制作以及评价。
＜氧化物半导体薄膜的制作＞
使用直流电源、6英寸阴极、具备四极质谱仪(英福康公司(インフィコン)制)的负载锁定式磁控溅射装置(日本真空技术株式会社(アルバック)制)，进行了基于直流溅射的成膜。作为靶，使用了由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶。靶的镓的含量，以Ga/(In+Ga)原子数比计，定为0.27。在实际的成膜中，在10分钟的预溅射后，将基板输送到溅射靶的正上方即静止相对的位置，形成50nm膜厚的氧化物薄膜。以下，示出了详细的成膜条件。
[成膜条件]
基板温度：200℃。
达到的真空度：小于3.0×10-5Pa。
靶-基板(T-S)间距离：60mm。
溅射气体总压：0.6Pa。
氧分压：6.0×10-2Pa。
水分压：2.2×10-3Pa。
施加功率：直流(DC)300W。
接着，使用RTA(Rapid Thermal Annealing)装置，在以下条件下对成膜后的氧化物薄膜实施热处理，由此得到了氧化物半导体薄膜。
[热处理条件]
热处理温度：350℃。
环境：氧。
升温速度：500℃/分钟。
＜氧化物半导体薄膜的特性评价＞
通过ICP发光分光法考察了氧化物薄膜的组成。通过表面粗糙度计(科磊公司(テンコール社)制)测定了氧化物半导体薄膜的膜厚。通过霍尔效应测定装置(东阳科技(東陽テクニカ)制)求出了氧化物半导体薄膜的载流子浓度以及载流子迁移率。利用X线衍射测定(飞利浦公司(フィリップス)制)、透过电子显微镜以及电子线衍射测定(TEM-EDX、日立高科技术公司(日立ハイテクノロジーズ)制，日本电子制))确认了热处理工序前的氧化物薄膜以及热处理工序后的氧化物半导体薄膜的膜质。结果示于表1以及表2。
在上述实施例以及比较例中对代表性的氧化物半导体薄膜，进行了基于SIMS(二次离子质谱分析法、高德英特公司(アルバック·ファイ)制)的测定，求出了膜深度方向的平均氢含量。结果示于表2。
(实施例2～34、比较例1～7)
将靶、溅射条件以及热处理条件改变成具有表1所示组成的由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶以及条件，除此外，与实施例1同样地制作并评价氧化物半导体薄膜。结果汇总表示在表1以及表2中。
[表1]
[表2]
由实施例1～34可知，在本发明的由以氧化物的形式含有铟及镓且还含有氢的非晶质或微结晶的氧化物半导体薄膜中，对于以Ga/(In+Ga)原子数比计的镓为0.15以上且0.55以下的氧化物半导体薄膜，通过在基于溅射法的成膜中将体系内的氧分压控制在9.0×10-3Pa以上且3.0×10-1Pa以下并且将体系内的水分压控制在2.0×10-3Pa以上且5.0×10-1Pa以下的范围，从而表现出非晶质或微结晶的氧化物半导体薄膜的载流子浓度为2.0×1018cm-3以下并且非晶质或微结晶的氧化物半导体薄膜的载流子迁移率为10cm2V-1sec-1以上。
特别是由实施例2～6、9～13、16、19～23、25～31可知，在本发明的以氧化物的形式含有铟及镓且还含有氢的微结晶的氧化物半导体薄膜中，对于以Ga/(In+Ga)原子数比计的镓为0.20以上且0.35以下的氧化物半导体薄膜，通过在基于溅射法的成膜中将体系的氧分压控制在1.0×10-2Pa以上且2.0×10-1Pa以下并且将体系内的水分压控制在2.0×10-2Pa以上且2.0×10-1Pa以下的范围，从而能实现氧化物半导体薄膜的载流子浓度为1.0×1018cm-3以下并且氧化物半导体薄膜的载流子迁移率为20cm2V-1sec-1以上。
进一步，如实施例3、9～11、13、16、20～23、25～31那样，如果将上述体系内的氧分压控制在2.5×10-2Pa以上且9.0×10-2Pa以下并且将体系内的水分压控制在5.1×10-2Pa以上且1.0×10-1Pa以下的范围，那么就能使氧化物半导体薄膜的载流子浓度为8.0×1017cm-3以下并且氧化物半导体薄膜的载流子迁移率为20cm2V-1sec-1以上。
相对于此，在比较例1、2中，因为体系内的水分压降至低于2.0×10-3Pa，所以氧化物半导体薄膜未含有足够的氢，结果导致比较例1的氧化物半导体薄膜的氢含量在二次离子质谱分析法中降至低于1.0×1020原子/cm3，比较例1、2的氧化物半导体薄膜的载流子浓度超过了2.0×1018cm-3。另一方面，在比较例3中，因为体系内的水分压超过6.0×10-1Pa，所以氧化物半导体薄膜的氢含量在二次离子质谱分析法中超过1.0×1022原子/cm3，氧化物半导体薄膜的载流子浓度超过了2.0×1018cm-3。
进一步，在比较例4中，因为相对于实施例3提高了热处理温度，所以成了结晶膜。在比较例5中，因为膜厚超过了1000nm，所以结晶化温度下降，成了结晶膜。在上述比较例4、5中，不仅氧化物半导体薄膜的载流子迁移率低于10cm2V-1sec-1，而且有时氧化物半导体薄膜的载流子浓度超过了2.0×1018cm-3。也就是说，专利文献2～4的主要由铟、镓、氧以及氢构成的结晶膜，与本发明的微结晶或非晶质的氧化物半导体薄膜不同，与其对应的是半导体的特性劣化。
另外，在比较例6中，以Ga/(In+Ga)原子数比计的镓为0.10，低于本发明的范围。因此，即使控制体系内的氧分压和水分压，结果仍是氧化物半导体薄膜的载流子浓度过高。另外，在比较例7中，以Ga/(In+Ga)原子数比计的镓为0.60，超过了本发明的范围，此种情况下，氧化物半导体薄膜的载流子迁移率过低，因此，不能顺利进行霍尔效应测定。
另外，根据实施例9～11、27、31，本发明的由以氧化物的形式含有铟及镓且还含有氢的微结晶的氧化物半导体薄膜、并且以Ga/(In+Ga)原子数比计的镓为0.25以上且0.35以下的氧化物半导体薄膜，在进行氧化物薄膜的成膜的成膜工序中，在将基板的温度设为150℃以下的低温的状态下，在基板的表面进行氧化物薄膜的成膜，并且，在对氧化物薄膜进行热处理的热处理工序中，在体系内的环境含有氧的环境中以150℃以下的低温对在基板的表面形成的氧化物薄膜进行热处理。即使以如此的低温工艺，也能够达到5.0×1017cm-3以下的氧化物半导体薄膜的载流子浓度以及20cm2V-1sec-1以上的氧化物半导体薄膜的载流子迁移率。
利用二次离子质谱分析法测定的氧化物半导体薄膜的氢含量的结果，实施例1的氢含量是1.3×1020原子/cm3。同样地，实施例2、实施例3、实施例4和实施例17分别是3.4×1020原子/cm3、5.8×1020原子/cm3、2.4×1021原子/cm3和9.6×1021原子/cm3。与此相对，比较例1是8.8×1019原子/cm3，低于本发明的范围，另外，比较例3是2.3×1022原子/cm3，超过了本发明的范围。
＜X线衍射测定以及截面组织的TEM-EDX测定＞
对实施例3以及比较例4的氧化物半导体薄膜实施了X线衍射测定、以及截面组织的TEM-EDX测定。在图1中，示出了实施例3以及比较例4的氧化物半导体薄膜的X线衍射测定所得的X线衍射测定结果，在图2中，示出了实施例3的氧化物半导体薄膜的截面组织的TEM照片图像，在图3中示出了实施例3的氧化物半导体薄膜的截面组织的TEM-EDX测定的电子线衍射图。在图1的实施例3的氧化物半导体薄膜的X线衍射测定结果中，由于没有观察到In2O3的方铁锰矿结构的清楚的衍射峰，所以可知生成了结晶质以外的氧化物半导体薄膜。再者，根据图2的氧化物半导体薄膜的截面组织的TEM照片图像可知，没有在实施例3的氧化物半导体薄膜的截面组织中确认到清晰的结晶粒界。进一步，因为图3的实施例3的氧化物半导体薄膜的截面组织的TEM-EDX测定的电子线衍射图是由光点和光环的组合构成的衍射图案，因此，可知生成的不是非晶质而是微结晶。
图4表示比较例4的氧化物半导体薄膜的截面组织的TEM照片图像，图5表示比较例4的氧化物半导体薄膜的截面组织的TEM-EDX测定的电子线衍射图。可知，在图4的比较例4的氧化物半导体薄膜的截面组织的TEM照片图像中，存在清楚的结晶粒界。再者，在图5的比较例4的氧化物半导体薄膜的截面组织的TEM-EDX测定的电子线衍射图中，确认到了与基于方铁锰矿结构的面指数相对应的衍射光点。进一步，图1的比较例4的氧化物半导体薄膜的X线衍射测定结果中，观察到了In2O3的方铁锰矿结构的清楚的衍射峰。也就是说，可知实施例3是微结晶膜，而比较例4是结晶膜，两者是完全不同的膜质。
接着，根据以下说明的过程来制作及评价薄膜晶体管。
＜薄膜晶体管的制作以及动作特性评价＞
(实施例35)
使用通过热氧化形成了100nm厚度的SiO2膜的、厚度475μm、20mm四方形的导电性p型Si基板，制作了薄膜晶体管(TFT)。在此，SiO2膜作为栅绝缘膜发挥功能，导电性p型Si基板作为栅电极发挥功能。
在前述的SiO2膜栅绝缘膜上进行实施例3的氧化物薄膜(Ga/(In+Ga)原子数比＝0.27)的成膜。此外，溅射条件以实施例3为准。
使用抗蚀剂(东京应化工业制，OFPR#800)、蚀刻剂(关东化学制，ITO-06N)，通过光刻法，对氧化物薄膜进行图案化。
接着，在以实施例3为准的条件下对氧化物薄膜实施热处理，得到了微结晶膜的氧化物半导体薄膜。由此，将微结晶膜的氧化物半导体薄膜制成沟道层。
通过直流磁控溅射法，在沟道层的表面依次进行厚度10nm的Ti膜和厚度50nm的Au膜的成膜，从而进行由Au/Ti层叠膜构成的源电极以及漏电极的成膜。通过剥离法进行图案化，进行源电极以及漏电极的成膜以使成为沟道长20μm、沟道幅500μm，从而得到了实施例35的薄膜晶体管。
用半导体参数分析仪(安捷伦公司(アジレント)制)评价了薄膜晶体管的动作特性。其结果能确认作为薄膜晶体管的动作特性。另外，确认了实施例35的薄膜晶体管表现出场效应迁移率为39.5cm2V-1sec-1、开/关(on/off)比为4×107、S值为0.42的良好的值。
(实施例36)
使用厚度188μm的聚对苯二甲酸乙二醇酯(PET)膜作为基板，制作了TFT。预先通过高频磁控溅射在PET膜的单面上形成膜厚150nm的SiO2膜。
在SiO2膜上形成ITO膜作为栅电极。与实施例35同样地通过光刻法使ITO膜图案化而形成所希望的形状。接着，再次通过高频磁控溅射在ITO栅电极上形成SiO2膜，制成栅绝缘膜。
在SiO2栅绝缘膜上进行实施例31的氧化物薄膜(Ga/(In+Ga)原子数比＝0.35)的成膜。此外，溅射条件以实施例31为准。
通过与实施例35相同的光刻法进行图案化后，在以实施例31为准的条件下实施退火处理，得到了由微结晶膜的氧化物半导体薄膜构成的沟道层。
通过直流磁控溅射法，在沟道层的表面进行厚度100nm的ITO膜的成膜。通过剥离法进行图案化，进行源电极以及漏电极的成膜以使成为沟道长20μm、沟道幅500μm，从而得到了实施例36的薄膜晶体管。
用半导体参数分析仪(安捷伦公司制)评价了薄膜晶体管的动作特性。其结果能确认作为薄膜晶体管的动作特性。另外，确认了，实施例36的薄膜晶体管示出了场效应迁移率为27.8cm2V-1sec-1、开/关比为7×107、S值为0.36的良好的值。以上确认了，用聚对苯二甲酸乙二醇酯(PET)膜等树脂膜作为基板能够制造具有良好的动作特性的薄膜晶体管(TFT)。
＜利用SIMS进行的膜深度方向的氢浓度分布的测定＞
(实施例37)
在实施例1中，将成膜时的氧分压改变为5.4×10-2Pa、以及将水分压改变成6.5×10-2Pa，除此以外，与实施例1同样地制作了氧化物半导体薄膜。得到的薄膜的膜厚是52nm。此外，该薄膜相当于是实施例3的膜厚变薄后的薄膜。针对上述薄膜，利用SIMS测定膜深度方向的氢浓度分布。SIMS测定结果示于图6。求出不受表面影响的薄膜表面附近的膜深度方向上的从氧化物半导体薄膜的最外表面直至2.8～7.5nm之间的随机的10个点的平均氢浓度，结果是4.4×1020原子/cm3。然后，求出不受基板影响影响的基板附近的膜深度方向上的从氧化物半导体薄膜的最外表面直至51.8～56.6nm之间的随机的10个点的平均氢浓度，结果是4.8×1020原子/cm3。根据这些值，薄膜表面附近的平均氢浓度相对于基板附近的平均氢浓度之比是0.93。
接着，进行该薄膜的TOF-SIMS测定。在图7中示出了基于TOF-SIMS测定的薄膜深度方向的OH-二次离子强度的变化。根据该结果，确认了在本实施例的氧化物半导体薄膜中存在OH-，在膜深度方向上，处于均匀分布的状态。
(实施例38)
在实施例1中，将成膜时的氧分压改变成9.3×10-2Pa以及将水分压改变成2.1×10-2Pa，除此以外，与实施例1同样地制成了氧化物半导体薄膜。以目标膜厚为150nm而所得到的薄膜的膜厚是149nm。热处理的环境为大气。与实施例37同样地求出了薄膜表面附近的平均氢浓度相对于基板附近的平均氢浓度之比，结果是1.08。另外，在本实施例中，通过TOF-SIMS测定，确认了在氧化物半导体薄膜中存在OH-，在膜深度方向上，处于均匀分布的状态。

Claims (14)

1.一种非晶质的氧化物半导体薄膜，其中，
以氧化物的形式含有铟及镓，
并且，还含有氢，
以Ga/(In+Ga)原子数比计的所述镓的含量是0.15以上且0.55以下，
通过二次离子质谱分析法测定的所述氢的含量是1.0×1020原子/cm3以上且1.0×1022原子/cm3以下。
2.一种微结晶的氧化物半导体薄膜，其中，
以氧化物的形式含有铟及镓，
并且，还含有氢，
以Ga/(In+Ga)原子数比计的所述镓的含量是0.15以上且0.55以下，
通过二次离子质谱分析法测定的所述氢的含量是1.0×1020原子/cm3以上且1.0×1022原子/cm3以下。
3.根据权利要求1或2所述的氧化物半导体薄膜，其中，基板附近的平均氢浓度相对于膜表面附近的平均氢浓度之比是0.50～1.20。
4.根据权利要求1～3中任一项所述的氧化物半导体薄膜，其中，通过飞行时间型二次离子质谱分析法确认到OH-。
5.根据权利要求1～4中任一项所述的氧化物半导体薄膜，其中，以Ga/(In+Ga)原子数比计的所述镓的含量是0.20以上且0.35以下。
6.根据权利要求1～5中任一项所述的氧化物半导体薄膜，其中，载流子浓度是2.0×1018cm-3以下。
7.根据权利要求1～6中任一项所述的氧化物半导体薄膜，其中，载流子迁移率是10cm2V-1sec-1以上。
8.根据权利要求1～7中任一项所述的氧化物半导体薄膜，其中，载流子浓度是1.0×1018cm-3以下且载流子迁移率是20cm2V-1sec-1以上。
9.一种薄膜晶体管，其中，作为沟道层具备权利要求1～8中任一项所述的氧化物半导体薄膜。
10.一种非晶质的氧化物半导体薄膜的制造方法，其中，
其是包括成膜工序以及热处理工序的氧化物半导体薄膜的制造方法，该成膜工序在体系内的水分压为2.0×10-3Pa以上且5.0×10-1Pa以下的环境中，使用由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶，通过溅射法在基板的表面进行氧化物薄膜的成膜，该热处理工序对在所述基板的表面形成的氧化物薄膜进行热处理，
所述热处理工序后的所述氧化物半导体薄膜以氧化物的形式含有铟及镓，并且还含有氢。
11.一种微结晶的氧化物半导体薄膜的制造方法，其中，
其是包括成膜工序以及热处理工序的氧化物半导体薄膜的制造方法，该成膜工序在体系内的水分压为2.0×10-3Pa以上且5.0×10-1Pa以下的环境中，使用由以氧化物的形式含有铟及镓的氧化物烧结体构成的靶，通过溅射法在基板的表面进行氧化物薄膜的成膜，该热处理工序对在所述基板的表面形成的氧化物薄膜进行热处理，
所述热处理工序后的所述氧化物半导体薄膜以氧化物的形式含有铟及镓，并且还含有氢。
12.根据权利要求10或11所述的氧化物半导体薄膜的制造方法，其中，所述热处理工序中的体系内的环境是含有氧的环境。
13.根据权利要求10～12中任一项所述的氧化物半导体薄膜的制造方法，其中，所述成膜工序中的基板的温度是150℃以下。
14.根据权利要求10～12中任一项所述的氧化物半导体薄膜的制造方法，其中，所述热处理工序中的热处理温度是150℃以下。
CN201780014038.6A 2016-02-29 2017-02-08 氧化物半导体薄膜、氧化物半导体薄膜的制造方法以及使用其的薄膜晶体管 Pending CN108713245A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-037026 2016-02-29
JP2016037026 2016-02-29
PCT/JP2017/004584 WO2017150115A1 (ja) 2016-02-29 2017-02-08 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ

Publications (1)

Publication Number Publication Date
CN108713245A true CN108713245A (zh) 2018-10-26

Family

ID=59742788

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780014038.6A Pending CN108713245A (zh) 2016-02-29 2017-02-08 氧化物半导体薄膜、氧化物半导体薄膜的制造方法以及使用其的薄膜晶体管

Country Status (6)

Country Link
US (1) US20190081182A1 (zh)
JP (1) JPWO2017150115A1 (zh)
KR (1) KR20180121520A (zh)
CN (1) CN108713245A (zh)
TW (1) TWI640492B (zh)
WO (1) WO2017150115A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109962011A (zh) * 2019-04-03 2019-07-02 吉林建筑大学 一种基于氧化物半导体膜制备方法
CN109994559A (zh) * 2019-03-29 2019-07-09 吉林建筑大学 一种半导体氧化膜及其制备方法
CN110911497A (zh) * 2019-11-20 2020-03-24 天津大学 柔性氧化铟镓薄膜晶体管及其制作方法
CN113661143A (zh) * 2019-07-23 2021-11-16 松下知识产权经营株式会社 薄膜的制造方法以及层叠体

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
KR20170092716A (ko) * 2010-04-22 2017-08-11 이데미쓰 고산 가부시키가이샤 성막 방법
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
JP5404963B2 (ja) * 2011-03-01 2014-02-05 シャープ株式会社 薄膜トランジスタおよび表示装置
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994559A (zh) * 2019-03-29 2019-07-09 吉林建筑大学 一种半导体氧化膜及其制备方法
CN109994559B (zh) * 2019-03-29 2021-07-23 吉林建筑大学 一种半导体氧化膜及其制备方法
CN109962011A (zh) * 2019-04-03 2019-07-02 吉林建筑大学 一种基于氧化物半导体膜制备方法
CN109962011B (zh) * 2019-04-03 2021-06-25 吉林建筑大学 一种基于氧化物的半导体膜制备方法
CN113661143A (zh) * 2019-07-23 2021-11-16 松下知识产权经营株式会社 薄膜的制造方法以及层叠体
CN113661143B (zh) * 2019-07-23 2024-03-08 松下知识产权经营株式会社 薄膜的制造方法以及层叠体
CN110911497A (zh) * 2019-11-20 2020-03-24 天津大学 柔性氧化铟镓薄膜晶体管及其制作方法

Also Published As

Publication number Publication date
WO2017150115A1 (ja) 2017-09-08
TWI640492B (zh) 2018-11-11
US20190081182A1 (en) 2019-03-14
TW201806907A (zh) 2018-03-01
JPWO2017150115A1 (ja) 2018-12-27
KR20180121520A (ko) 2018-11-07

Similar Documents

Publication Publication Date Title
JP5242083B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP4415062B1 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
CN102386071B (zh) 电子器件、电子器件的制造方法以及溅射靶
JP2016192567A (ja) 酸化物層及び半導体装置
CN108713245A (zh) 氧化物半导体薄膜、氧化物半导体薄膜的制造方法以及使用其的薄膜晶体管
TWI503992B (zh) 氧化物半導體薄膜以及薄膜電晶體
JP6424892B2 (ja) 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
WO2011152048A1 (ja) スパッタリングターゲット
US9368639B2 (en) Oxide semiconductor thin film, production method thereof, and thin film transistor
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP2018107316A (ja) 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
CN108698933A (zh) 氧化物烧结体以及溅射用靶
JP2015018959A (ja) 酸化物半導体及び酸化物半導体膜の製造方法
JP2006140136A (ja) 誘電体薄膜、薄膜誘電体素子およびその製造方法
WO2023199722A1 (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
JP2019024058A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP2018135589A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP5581416B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2023157846A (ja) 酸化物半導体膜、薄膜トランジスタ、スパッタリングターゲット及び酸化物焼結体
JP2019021894A (ja) 酸化物半導体薄膜の製造方法
JP2014222690A (ja) 半導体装置
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181026

WD01 Invention patent application deemed withdrawn after publication