TWI503992B - 氧化物半導體薄膜以及薄膜電晶體 - Google Patents

氧化物半導體薄膜以及薄膜電晶體 Download PDF

Info

Publication number
TWI503992B
TWI503992B TW103124547A TW103124547A TWI503992B TW I503992 B TWI503992 B TW I503992B TW 103124547 A TW103124547 A TW 103124547A TW 103124547 A TW103124547 A TW 103124547A TW I503992 B TWI503992 B TW I503992B
Authority
TW
Taiwan
Prior art keywords
thin film
film
oxide semiconductor
phase
oxide
Prior art date
Application number
TW103124547A
Other languages
English (en)
Other versions
TW201515236A (zh
Inventor
Tokuyuki Nakayama
Eiichiro Nishimura
Masashi Iwara
Original Assignee
Sumitomo Metal Mining Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co filed Critical Sumitomo Metal Mining Co
Publication of TW201515236A publication Critical patent/TW201515236A/zh
Application granted granted Critical
Publication of TWI503992B publication Critical patent/TWI503992B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Physical Vapour Deposition (AREA)

Description

氧化物半導體薄膜以及薄膜電晶體
本發明係關於氧化物半導體薄膜及使用該氧化物半導體薄膜之薄膜電晶體。
薄膜電晶體(Thin Film Transistor：TFT)為場效電晶體(Field Effect Transistor：FET)的1種。TFT就基本構成而言，為具備閘極端子、源極端子及汲極端子之3端子元件，將成膜於基板上之半導體薄膜使用來作為電子或電洞移動之通道層，對閘極端子施加電壓，並控制通道層所流通之電流，具有可切換源極端子與汲極端子之間的電流之功能的主動元件。現在，廣泛使用多晶矽薄膜或非晶矽薄膜作為TFT之通道層。
其中，非晶矽薄膜可均一地成膜於大面積之第10世代玻璃基板，故被廣泛利用來作為液晶面板用TFT之通道層。但是，因作為載體之電子的移動度(載體移動度)為低至1cm2 V-1 sec-1 以下，難以適用於高精細面板用TFT。亦即，隨著液晶之高精細化，要求薄膜電晶體之高速驅動，為實現如此薄膜電晶體之高速驅動，必須於通道 層使用載體移動度顯示高於非晶矽薄膜之載體移動度的1cm2 V-1 sec-1 之半導體薄膜。
相對於此，若多晶矽薄膜顯示100cm2 V-1 sec-1 左右之高載體移動度，則可謂充分具有適用於高精細面板用薄膜電晶體之通道層材料的特性。但多晶矽薄膜之載體移動度於結晶邊界降低，故使基板缺乏面內均一性，有薄膜電晶體特性不一致之問題。又，以300℃以下之基板溫度形成非晶矽膜後，再藉由退火處理而使之結晶化，可獲得多晶矽薄膜，但此時必須以準分子雷射退火等特殊方法進行退火處理，因此有不得不成為高成本之問題。此外，可對應之玻璃基板尺寸也停留在第5代左右，因此在降低成本上有其極限，製品拓展也備受限制。因此，現今薄膜電晶體之通道層材料係要求兼具非晶矽薄膜與多晶矽薄膜之優異特性，且尋求可以低成本得到之材料。
例如在專利文獻1中係提出一種透明非晶氧化物半導體薄膜，其係以氣相成膜法成膜，並由In、Ga、Zn及O元素所構成。該透明非晶質氧化物半導體薄膜係結晶化時之組成為InGaO3 (ZnO)m (m位未達6之自然數)，在不添加雜質離子下，可達成超過1cm2 V-1 sec-1 之載體移動度、以及1×1016 cm-3 以下之載體濃度。
但非晶質氧化物半導體薄膜本來就容易生成缺乏氧，相對於熱等外在因子，起因於作為載體之電子行為必定不安定，有薄膜電晶體之運作不安定之問題。又，若在可見光照射下對薄膜電晶體連續施加負偏壓，則產生 閾值電壓會偏移至負側之光負偏壓劣化現象之問題。
因此，近年來係研究不使用非晶質氧化物半導體薄膜，而將結晶質之氧化物半導體薄膜適用於薄膜電晶體之通道層。
例如，於專利文獻2係提出一種具有In2 O3 之紅綠柱石型構造之氧化物半導體薄膜，其係將鎵固熔於氧化銦，Ga/(In+Ga)原子數比為0.001至0.12，銦與鎵對全金屬原子之含有率為80原子%以上。又，於專利文獻3係提出一種Ga/(In+Ga)原子數比為0.10至0.1，且結晶構造為顯示紅綠柱石型構造之由氧化銦所構成之氧化物半導體薄膜。
於該等文獻記載之技術中，係以由紅綠柱石型構造之In2 O3 單相所構成之氧化物燒結體作為靶材，藉由濺鍍法而成膜非晶質氧化物薄膜後，藉由退火處理而獲得結晶質之氧化物半導體薄膜。因此，於該等文獻所記載之氧化物半導體薄膜中，並不會產生起因於上述非晶氧化物半導體薄膜之問題。又，於該等文獻記載之結晶質的氧化物半導體薄膜係可達成40cm2 V-1 sec-1 以上之高載體移動度。
該等專利文獻2及3係一旦形成非晶膜，藉由其後之退火處理而獲得結晶質之氧化物半導體薄膜。一般在薄膜電晶體之製造步驟中，在形成非晶膜後，為圖案化加工成所求之通道層之形狀，以含有草酸或鹽酸等之水溶液等弱酸實施濕式蝕刻。但在專利文獻2及3中，作為 使用於濺鍍成膜之濺鍍靶材，實質上係使用僅由紅綠柱石構造所構成之氧化物燒結體，故所形成之非晶質膜之結晶化溫度變低，在成膜後之階段，已生成微結晶而在蝕刻步驟產生殘渣，或，部分結晶化而無法蝕刻之問題。亦即，將專利文獻2及3之氧化物半導體薄膜適用於薄膜電晶體之通道層時，難以利用光刻技術等而藉濕式蝕刻法形成所希望之圖案。因此，例如在專利文獻2及專利文獻3之實施例中，係以使用金屬遮罩之簡易方法形成通道層。
然而，在專利文獻4中係提出一種薄膜電晶體，其係使用Ga/(In+Ga)原子數比為0.01至0.09之氧化物半導體薄膜作為通道層。該文獻記載之技術中，係在含有水分子之混合氣體(濺鍍氣體)的環境下，藉由濺鍍成膜以形成該氧化物半導體薄膜。如此方法中，因存在由水分子解離之H+ 或OH- 而混亂氧化物之結晶，得到非晶質性高之氧化物半導體薄膜。
但若根據專利文獻5，在水分子存在之環境下藉由濺鍍法成膜時，所得之氧化物半導體薄膜中恐有混入粒子之虞。
又，非專利文獻1中已提出一種上述方法所得之氧化物半導體薄膜在退火處理後的結晶中殘存H+ 。根據理論計算(非專利文獻2)及實驗(非專利文獻3)兩者所指出，殘存於如此薄膜中的H+ 會降低氧化物半導體薄膜之膜質，或成為不需要之載體源，故有時會導致載體濃度增加。
另一方面，本發明人等係在專利文獻6中提 出一種使用氧化物燒結體作為靶材，而該氧化物燒結體係含有銦與鎵作為氧化物，並以紅綠柱石型構造之In2 O3 相為主要結晶相，於其中β-Ga2 O3 型構造之GaInO3相、或GaInO3 相與(Ga,In)2 O3 相微細分散為平均粒徑5μm以下之結晶粒，且鎵含量就Ga/(In+Ga)原子數比而言為10原子%以上、未達35原子%。使用該靶材而藉由濺鍍法或離子鍍法成膜時，即使環境氣體中不添加水分子也可獲得具有高非晶質性之氧化物膜，故可期待良好之蝕刻性。但專利文獻6之氧化物燒結體係除了紅綠柱石型構造之In2 O3 相以外，也含有其他複合氧化物相，故難以認為由此所得之結晶質氧化物薄膜成為In2 O3 單相，有關於此亦尚不明確。
此外，專利文獻7中記載鎵含量就Ga/(In+Ga)原子數比接近50原子%時，係可從類似Ga2 O3 形之一的β氧化鎵結晶構造之GaInO3 單一相之燒結體，而獲得GaInO3 之透明導電性薄膜。
亦即，專利文獻7係強烈暗示從專利文獻6之氧化物燒結體，形成含有β-Ga2 O3 型構造之GaInO3 相的結晶質氧化物薄膜，而非期待高載體移動度之紅綠柱石型構造之In2 O3 單相的結晶質之氧化物薄膜。
先行技術文獻 專利文獻
專利文獻1：日本特開2010-219538號公報
專利文獻2：WO2010/032422A1號公報
專利文獻3：日本特開2011-146571號公報
專利文獻4：日本特開2012-253315號公報
專利文獻5：WO2010/035716號A1公報
專利文獻6：WO2009/008297A1號公報
專利文獻7：日本特開平7-182924號公報
專利文獻8：日本特開2012-253372號公報
非專利文獻1：鯉田，表面科學，第29巻，第1號，2008年，p18至24
非專利文獻2：H. K. Noh et al., J. Appl. Phys. 113(2013) 063712
非專利文獻3：Y. Hanyu et al., Appl. Phys. Lett. 103 (2013) 202114
本發明之目的為提供一種僅由紅綠柱石型構造之In2 O3 相所構成之結晶質氧化物半導體薄膜，其係未使用加水之濺鍍成膜等的特殊製程，在非晶狀態下蝕刻性優異，且在結晶質狀態具有低載體濃度及高載體移動度，適合作為薄膜電晶體之通道層材料。又，本發明之目的為提供一種於通道層使用如此氧化物半導體薄膜之薄膜電晶體。
本發明人等係重複如下之實驗，即使用由 銦、鎵及無法避免之雜質所構成之氧化物燒結體，將非晶質之氧化物薄膜藉濺鍍法成膜後，實施退火處理，藉此形成結晶質之氧化物半導體薄膜。結果，新穎性地發現，鎵含量在特定的範圍之氧化物燒結體為紅綠柱石型構造之In2 O3 相、與β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相所構成時，將此氧化物燒結體作為靶材，以一般條件之濺鍍成膜後的氧化物薄膜為不含微結晶或部分結晶相之非晶質膜，以及將此進行退火處理後經結晶化之氧化物薄膜僅為紅綠柱石型構造之In2 O3 相所構成。亦即，從至少由In2 O3 相與GaInO3 相所構成之前述氧化物燒結體所得之非晶質氧化物薄膜顯示良好的蝕刻性，同時退火處理後之結晶質氧化物半導體薄膜為由可期待高載體移動度之紅綠柱石型構造之In2 O3 單相所構成者。
本發明之氧化物半導體薄膜，其特徵係從由銦、鎵及無法避免之雜質所構成之氧化物燒結體所得之結晶質的氧化物半導體薄膜，且前述氧化物燒結體為由紅綠柱石型構造之In2 O3 相與β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相所構成，由於前述結晶質之氧化物半導體薄膜，鎵含量就Ga/(In+Ga)原子數比而言為0.09以上0.45以下，且結晶相僅為紅綠柱石型構造之In2 O3 相所構成。
前述氧化物半導體薄膜係鎵含量就Ga/(In+Ga)原子數比較佳為0.10以上0.30以下。
又，前述氧化物半導體薄膜較佳係載體濃度為5.0×1017 cm-3 以下，更佳為載體移動度為10cm2 V-1 sec-1 以上。
前述氧化物半導體薄膜，以退火處理進行結晶化前之非晶質膜之結晶化溫度較佳為225℃以上。
本發明之薄膜電晶體為具備源極電極、汲極電極、閘極電極、通道層及閘極絶緣膜者，前述通道層為藉由前述氧化物半導體薄膜所構成。
如此薄膜電晶體可適用於各種之顯示裝置。
根據本發明，可提供一種僅由紅綠柱石型構造之In2 O3 相所構成之氧化物半導體薄膜，其係未使用加水之濺鍍成膜等之特殊製程，在非晶質狀態係蝕刻性優異，且在結晶質狀態係具有低載體濃度及高載體移動度，適合作為薄膜電晶體之通道層材料。又，根據本發明，可提供一種於通道層使用如此氧化物半導體薄膜之薄膜電晶體。
1‧‧‧閘極電極
2‧‧‧閘極絶緣膜
3‧‧‧通道層
4‧‧‧源極電極
5‧‧‧汲極電極
第1圖為本發明之TFT元件之概略剖面圖。
本發明人等不斷研究一種非晶質狀態中蝕刻性優異，且結晶質狀態具有低載體濃度及高載體移動 度，並適合作為薄膜電晶體之通道層材料的結晶質氧化物半導體薄膜。
結果發現，使用由銦、鎵、及無法避免之雜質所構成，且前述鎵被控制在適當含量範圍之氧化物燒結體作為靶材，並將藉此成膜之非晶質的氧化物薄膜在特定條件下退火處理，可獲得具有低載體濃度與高載體移動度並適合作為薄膜電晶體之通道層材料，且僅由紅綠柱石型構造之In2 O3 相所構成之氧化物半導體薄膜。又發現，該氧化物半導體薄膜在退火處理前非晶質性高，且顯示優異之蝕刻性。本發明係根據該等發現而完成者。
1.氧化物半導體薄膜
本發明之氧化物半導體薄膜，其特徵係從由銦、鎵、及無法避免之雜質所構成之氧化物燒結體所得之結晶質氧化物半導體，且前述氧化物燒結體為由紅綠柱石型構造之In2 O3 相與β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相所構成，鎵含量就Ga/(In+Ga)原子數比而言為0.09至0.45，且結晶相僅由紅綠柱石型構造之In2 O3 相所構成。
(1)組成
本發明之氧化物半導體薄膜，其特徵係鎵含量就Ga/(In+Ga)原子數比而言含有0.09至0.45之範圍，較佳為0.10至0.30，更佳為0.10至0.15。本發明中只要適當控制成膜條件，使用來作為靶材之氧化物燒結體的組成會延續至氧化物半導體薄膜。
本發明中，使用來作為靶材之氧化物燒結體中，藉由控制鎵含量就Ga/(In+Ga)原子數比而言為0.09至0.45之範圍，以使該氧化物燒結體之組織成為以紅綠柱石型構造之In2 O3 相作為主結晶相，其中，β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相係以平均粒徑5μm以下之結晶粒而微細地分散。接著，藉由使用該靶材而成膜，可成膜為非晶質性高且蝕刻性優異之氧化物薄膜。再者，藉由將該非晶質之氧化物薄膜進行退火處理，可藉由氧親和性高的鎵使薄膜中的缺氧充分消失，可獲得具有5.0×1017 cm-3 以下之低載體濃度及10cm2 V-1 sec-1 以上之高載體移動度的結晶質的氧化物半導體薄膜。
相對於此，Ga/(In+Ga)原子數比未達0.09時，使用來作為靶材之氧化物燒結體僅由紅綠柱石型構造之In2 O3 相所構成，故無法使濺鍍成膜後之氧化物半導體薄膜形成用以圖案化加工成所希望之形狀所需之具有良好濕式蝕刻性之非晶質膜。又，因鎵含量過少，故無法使缺氧充分消失，最後所得之結晶質之氧化物半導體薄膜中，載體濃度難以為5.0×1017 cm-3 以下。
另一方面，若Ga/(In+Ga)原子數比超過0.45，退火處理後容易生成β-Ga2 O3 型構造之GaInO3 相，而無法獲得僅由紅綠柱石型構造之In2 O3 相所構成之結晶質的氧化物半導體薄膜。結果，無法達成10cm2 V-1 sec-1 以上之高載體移動度。
此外，在本發明中，所謂無法避免之雜質係指存在於原料粉末中，在製造步驟中無法避免地混入的微量雜質。如此之無法避免之雜質含量必須控制在100質量ppm以下。若含有超過該範圍之無法避免之雜質，尤其是錫等之四價元素，則所得結晶質氧化物半導體薄膜之載體濃度難以控制在5×1017 cm-3 以下。
又，為重視薄膜電晶體之安定性，優先降低載體濃度至2.0×1016 cm-3 以下之低的值時，鎵含量就Ga/(In+Ga)原子數比較佳為超過0.15且0.20以下。
(2)結晶構造
[退火處理前]
本發明之氧化物半導體薄膜，係將上述具有結晶構造之氧化物燒結體作為靶材，並在室溫至結晶化溫度以下成膜者，故在退火處理前，具有高非晶質性，在濕式蝕刻中不會生成成為殘渣原因之微結晶，或無薄膜之一部分結晶化。將如此非晶質氧化物薄膜以X線繞射測定時，不會檢測出含有紅綠柱石型構造之In2 O3 相、β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相之所有結晶相之繞射波峰。
相對於此，如以往技術般，藉由使僅由In2 O3 相所構成之氧化物燒結體成膜為靶材所得之氧化物薄膜，係在薄膜中存在微結晶，或薄膜之一部分結晶化。因此，進行X線繞射測定時，雖然僅為些許，但是有檢測觀察到源自In2 O3 相等之繞射波峰。
[退火處理後]
本發明之氧化物半導體薄膜，其特徵係在特定條件之退火處理後，僅由紅綠柱石型構造之In2 O3 相所構成。在此，僅由紅綠柱石型構造之In2 O3 相所構成係指在X線繞射測定中檢測到源自In2 O3 相之繞射波峰，且並未檢測到源自其他結晶相之繞射波峰。
又，本發明之氧化物半導體薄膜係藉由上述鎵的作用而降低缺氧，且具備高結晶性者。因此，可同時達成5.0×1017 cm-3 以下之低載體濃度與10cm2 V-1 sec-1 以上之高載體移動度。
再者，本發明之氧化物半導體薄膜在成膜時之濺鍍氣體中不須添加水分子，故粒子產生少且膜的平坦性亦優異。
(3)膜厚
本發明之氧化物半導體薄膜的膜厚係依其用途而適宜選擇者，但大致上較佳為10nm至500nm，更佳為20nm至300nm，又更佳為30nm至100nm。膜厚未達10nm時，有時無法獲得充分之結晶性，而無法實現高載體移動度。另一方面，若膜厚超過500nm，有時氧化物半導體薄膜之著色成為問題。
(4)特性
[結晶化溫度]
本發明之退火處理前之非晶質氧化物薄膜較佳係結晶化溫度為225℃以上，更佳為250℃以上。藉由使結晶化溫度在如此之範圍，可避免成膜時氧化物薄膜之一部分結晶化，或在薄膜中生成微結晶，可實現良好的蝕刻性。此外， 結晶化溫度之上限並無特別限定，參考專利文獻8所記載之退火溫度上限，若為700℃以下，不會對製造TFT構成障礙。考量提升TFT製造生產線之產量提升或熱負擔之減輕，較佳為500℃以下。如此之結晶化溫度可藉由將Ga/(In+Ga)原子數比控制於上述範圍而輕易實現。又，結晶化溫度可藉由高溫X線繞射測定而測定。
[蝕刻性]
薄膜電晶體之通道層，一般係以低於結晶化溫度之基板溫度成模非晶質膜，並藉由濕式蝕刻法等圖案化成所希望之形狀後，將該非晶質膜在氧化環境中進行退火處理來形成。因此，成膜後之非晶質氧化物薄膜，具有蝕刻性優異係非常重要。若蝕刻性低，會產生無法形成所希望之圖案或產生蝕刻殘渣等之問題。
本發明之氧化物半導體薄膜係如上述，在退火處理前具有高非晶質性，故蝕刻性優異，例如即使含有草酸或鹽酸之水溶液等弱酸也不會產生蝕刻殘渣，可容易且迅速地蝕刻。
例如，將本發明之氧化物半導體薄膜在退火處理前使用液溫調整至室溫至50℃之以草酸為主成分之蝕刻劑(etchant)，例如使用關東化學製ITO-06N而蝕刻時，蝕刻率較佳可為15nm/min以上，更佳為20nm/min以上，又較佳為25nm/min以上。在此，蝕刻率例如可藉由特定時間內蝕刻前後之膜厚變化量來測定。
此外，藉由將以往技術之僅由In2 O3 相所構成之氧化物 燒結體作為靶材而在室溫成膜所得之非晶質氧化物薄膜中，以相同條件進行蝕刻時，蝕刻率大致上未達10nm/min，且產生蝕刻殘渣。
[載體濃度及載體移動度]
本發明之氧化物半導體薄膜係具有5.0×1017 cm-3 以下之低載體濃度，較佳為2.0×1017 cm-3 以下，更佳為2.0×1016 cm-3 以下。為了使薄膜電晶體安定運作，必須具有1×106 以上之高on/off比(off狀態對on狀態之電阻的比)，但構成通道層之氧化物半導體薄膜之載體濃度在上述範圍時，可輕易達成如此之on/off比。
又，本發明之氧化物半導體薄膜係具有10cm2 V-1 sec-1 以上之高載體移動度，較佳為15cm2 V-1 sec-1 以上，更佳為20cm2 V-1 sec-1 以上。因此，本發明之氧化物半導體薄膜可適合使用來作為要求高速驅動之高精細面板用薄膜電晶體之通道層。
[平均穿透率]
本發明之氧化物半導體薄膜在可見域(波長：400nm至800nm)中平均穿透率為80%以上，較佳為85%以上，更佳為90%以上。藉由控制可見域中之平均穿透率為如此範圍，可使用來作為透明薄膜電晶體(Transparent Thin Film Transistor：TTFT)。
2.氧化物半導體薄膜之製造方法
本發明之氧化物半導體薄膜之製造方法係具有：成膜步驟，其係以氧化物燒結體作為靶材而成膜非晶質氧化物 薄膜，而該氧化物燒結體係由銦、鎵、及無法避免之雜質所構成，鎵含量就Ga/(In+Ga)原子數比而言為0.09至0.45之範圍，且以紅綠柱石型構造之In2 O3 相為主結晶相，其中β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相微細分散為平均粒徑5μm以下之結晶粒；以及，退火處理步驟，其係藉由將所得非晶質氧化物薄膜退火處理，以獲得結晶質氧化物半導體薄膜。
(1)靶材
[組成]
使用來作為靶材之氧化物燒結體的組成係延續所得之氧化物半導體薄膜。亦即，靶材必須使用由銦、鎵、氧及無法避免之雜質所構成，且鎵含量就Ga/(In+Ga)原子數比含有0.09至0.45、較佳為0.10至0.30、更佳為0.10至0.20之範圍之氧化物燒結體。此外，靶材中鎵的含量之臨界意義係如「1.氧化物半導體薄膜」所述，在此係省略說明。
[燒結體組織]
如上述般，以僅由紅綠柱石型構造之In2 O3 相所構成之氧化物燒結體作為靶材，而藉由濺鍍法等成膜時，即使以基板溫度為室溫時，亦會生成微結晶、或膜之一部分結晶化，故無法獲得非晶質性之高氧化物半導體薄膜。
相對於此，本發明中係使用氧化物燒結體作為靶材，而該氧化物燒結體係以紅綠柱石型構造之In2 O3 相為主要結晶相，其中β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相微細分散為平均粒徑5μm 以下、更佳為3μm以下之結晶粒。使用如此之靶材而在室溫成膜時，藉由氧化物燒結體中之GaInO3 相或(Ga,In)2 O3 相，阻礙所得膜之結晶化，可獲得極高非晶質性之高氧化物薄膜。
可藉由X線繞射分析確認紅綠柱石型構造之In2 O3 相中之β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相。又，在研磨及蝕刻氧化物燒結體剖面後，以掃描型電子顯微鏡-電子線背向散射繞射(SEM-EBSD)而測定並算出其平均值，藉此可求得該等結晶相之平均結晶粒徑。
此外，藉由將燒結溫度控制在1200℃以上1550℃以下，而形成氧化物燒結體中之β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相。
[密度]
使用來作為靶材之氧化物燒結體其密度較佳為6.3g/cm3 以上，6.7g/cm3 以上，更佳為6.8g/cm3 以上。藉此，可使氧化物燒結體為充分低電阻者，可抑制成膜時產生結塊(nodule)或電弧。
(2)成膜步驟
本發明之氧化物半導體薄膜除了使用上述氧化物燒結體作為靶材以外並無特別限制，可用濺鍍法或離子鍍法等公知成膜方法成膜。但以工業規模生產為前提時，較佳為濺鍍法，尤其是利用成膜時熱影響較少並可高速成膜之直流(DC)濺鍍法。因此，以下舉出以DC濺鍍法成膜時之例子進一步說明本發明之氧化物半導體薄膜之製造方法。
[基板]
成膜本發明之氧化物半導體薄膜之基板，可使用玻璃基板或Si(矽)等半導體裝置用基板。又，即使是該等以外之基板，若可承受成膜時或退火處理時之溫度，也可使用樹脂板或樹脂膜等。
[濺鍍靶材]
濺鍍靶材係使用將上述氧化物燒結體加工為特定形狀後，黏合(bonding)於支撐板或支撐管者。
[成膜條件]
成膜條件並無特別限制，可依所使用之濺鍍裝置之特性等而適宜選擇，但大致上可採用如以下之成膜條件。
首先，以基板間距離成為10mm至100mm之方式設置濺鍍靶材。其次，真空排氣以使濺鍍裝置的室內壓力成為2×10-4 Pa以下後，導入濺鍍氣體並調整氣壓為0.1Pa至1Pa，較佳為0.2Pa至0.8Pa。在該狀態下，以使對於靶材面積之直流電力，亦即使直流電力密度成為1W/cm2 至5W/cm2 左右之範圍之方式施加直流電，而產生直流電漿，進行預濺鍍5分鐘至30分鐘，視需要而修正基板位置後，以相同條件進行濺鍍。
此時，基板溫度必須依使用來作為靶材之氧化物燒結體之組成，而調整成可獲得非晶氧化物薄膜。此外，本發明中，使用具有上述結晶構造之氧化物燒結體作為靶材，故即使以超過300℃之基板溫度成膜，也可成膜非晶質之氧化物薄膜。但是，為了TFT製造生產線之產量提升或熱 負擔之減輕，基板溫度較佳為300℃以下。
又，濺鍍氣體較佳為使用稀有氣體與氧，尤其是由氬與氧所構成之混合氣體。
此外，一般的濺鍍法中，為了提升成膜速度，進行提升所投入之直流電力。通常，使用含有β-Ga2 O3 型構造之GaInO3 相或(Ga,In)2 O3 相之氧化物燒結體所構成之靶材時，會有該等相之凹陷處，成為結塊成長之起點之問題。此點，在本發明中，使用來作為靶材之氧化物燒結體中，係將該等結晶相之平均結晶粒徑控制在5μm以下且均一分散，故即使提高所投入直流電力時，也可有效抑制結塊或電弧的產生。
(3)細微加工步驟
所得之非晶氧化物薄膜係視需要而藉由利用光刻技術之濕式蝕刻或乾式蝕刻而細微加工並形成特定之圖案。既使不進行如此之細微加工，亦可藉由於成膜步驟中進行遮罩後，成膜氧化物半導體薄膜，以形成圖案。但是，為了以高精度形成細微之圖案，較佳為利用光刻技術。
本發明之氧化物半導體薄膜係在退火處理前具有高非晶質性，故濕式蝕刻性優異，可均勻蝕刻薄膜全體且不會產生蝕刻殘渣。
尤其，本發明之氧化物半導體薄膜係在退火處理前，藉由使用弱酸之濕式蝕刻而可容易且高精度地加工。此時，蝕刻劑並無特別限制，只要是弱酸大致上都可使用，但適合使用以草酸為主成分之弱酸或含有鹽酸之水溶液 等。具體而言適合使用關東化學股份公司製之ITO-06N等。
此外，藉由乾式蝕刻進行細微加工時，蝕刻氣體並無限制，例如可使用六氟化硫、四氟化碳、三氟甲烷、二氟化氙等。
(4)退火處理步驟
本發明之結晶質的氧化物半導體薄膜係藉由將上述非晶質之氧化物薄膜在氧化性環境進行退火處理而得。在此，氧化性環境是在退火處理中會促進氧化物半導體薄膜之氧化之環境，並指至少含有氧、臭氧、水蒸氣及氮氧化物之至少任一種的環境。
本發明中，退火處理之製程並無限制，只要可使非晶質氧化物薄膜充分結晶化，可適用公知之製程。例如以使用一般退火爐之製程而進行退火處理時，可以如下之條件進行退火處理。
退火處理溫度係依氧化物半導體薄膜的組成而選擇，必須至少為結晶化溫度以上。為了充分提高退火處理後之氧化物半導體薄膜之結晶性，較結晶化溫度高30℃以上之高溫，較佳為50℃以上，更佳為60℃以上。另一方面，退火處理之上限並無特別限制，但以如本發明般，就Ga/(In+Ga)原子數比以0.09至0.45之範圍含有鎵之非晶質氧化物薄膜為對象時，較佳為700℃以下。
退火處理時間較佳為1分鐘至120分鐘，更佳為5分鐘至60分鐘。處理時間未達1分鐘時，非晶質之氧化物薄膜無法充分結晶化。另一方面，處理時間即使超過120分 鐘，不僅無法獲得更好的效果，生產性亦變差。
此外，退火處理係使用紅外線之高速熱處理法(Rapid Thermal Anneal：RTA)、或利用閃光燈加熱之短時間急速加熱處理時，無關於上述條件，必須符合所使用之裝置的特性而適當調整其條件。
3.薄膜電晶體
(1)構成
本發明之薄膜電晶體(TFT元件)，其特徵係具備源極電極、汲極電極及閘極電極之3個電極，以及具備通道層及閘極絶緣膜之各要件之薄膜電晶體，且於通道層適用本發明之氧化物半導體薄膜。如此之薄膜電晶體之構成並無特別限定，例如可舉例第1圖所示構成之薄膜電晶體。
第1圖之薄膜電晶體，係於藉由熱氧化而在表面形成SiO2 膜之SiO2 /Si基板上，藉由本發明之氧化物半導體薄膜及Au/Ti積層電極而構成。更具體而言，藉由閘極電極1為Si基板、閘極絶緣膜2為SiO2 膜、通道層3為本發明之氧化物半導體薄膜、以及源極電極4及汲極電極5為Au/Ti積層電極而構成。
[基板]
第1圖之薄膜電晶體中雖使用SiO2 /Si基板，但基板並不限定於此，可使用以往含有薄膜電晶體之電子裝置的公知基板。例如除了SiO2 /Si基板或Si基板以外，可使用無鹼玻璃、石英玻璃等之玻璃基板。又，也可使用各種金屬基板或塑膠基板、聚醯亞胺等不透明之耐熱性高分子膜基 板等。
[閘極電極]
第1圖之薄膜電晶體中雖以Si基板構成閘極電極1，但並不限於此。例如可使用Mo、Al、Ta、Ti、Au、Pt等之金屬薄膜或合金薄膜，或該等金屬之導電性氧化物薄膜、氮化物薄膜或氧氮化物薄膜。又可使用公知之各種導電性高分子材料。透明薄膜電晶體之時係可使用ITO等之透明導電膜。再者，亦可使用具有與本發明之氧化物半導體薄膜相同金屬組成之透明導電膜。即使使用任何之材料時，閘極電極1係被要求良好之導電性。具體而言，閘極電極1之比電阻較佳為控制在1×10-6 Ω‧cm至1×10-1 Ω‧cm之範圍，更佳為控制在1×10-6 Ω‧cm至1×10-3 Ω‧cm之範圍。
[閘極絶緣層]
又，閘極絶緣膜2可使用SiO2 、Y2 O3 、Ta2 O5 、Hf氧化物等之金屬氧化物薄膜或SiNx 等之金屬氮化物薄膜，或以聚醯亞胺為首之絶緣性高分子材料等公知材料。閘極絶緣膜2之比電阻較佳為在1×106 Ω‧cm至1×1015 Ω‧cm之範圍，更佳為1×1010 Ω‧cm至1×1015 Ω‧cm。
[通道層]
通道層3之比電阻並無特別限制，但較佳為控制在1×10-1 Ω‧cm至1×106 Ω‧cm，更佳為控制在1Ω‧cm至1×103 Ω‧cm。本發明之氧化物半導體薄膜中，藉由選擇濺鍍法或離子鍍法之成膜條件或結晶化時退火處理之條件，而可調整缺氧之生成量。因此可輕易將通道層3之比電阻 控制在上述範圍。
[源極電極及汲極電極]
源極電極4及汲極電極5係與閘極電極1相同，可使用Mo、Al、Ta、Ti、Au、Pt等之金屬薄膜或合金薄膜，或該等金屬之導電性氧化物薄膜、氮化物薄膜或氧氮化物薄膜。又亦可使用公知之各種導電性高分子材料。透明薄膜電晶體之時，可使用ITO等透明導電膜。再者視需要而可使用將該等薄膜積層化者。即使使用任何之材料時，源極電極4或汲極電極5係被要求良好之導電性。具體而言，源極電極4及汲極電極4之比電阻較佳為控制在1×10-6 Ω‧cm至10-1 Ω‧cm之範圍，更佳為控制在1×10-6 Ω‧cm至1×10-3 Ω‧cm之範圍。
(2)用途
本發明之薄膜電晶體其用途並無限制，適合利用於液晶顯示器、有機EL顯示器、MEMS顯示器等之顯示裝置。
(3)薄膜電晶體之製造方法
本發明薄膜電晶體之構成要件中，通道層3係可藉由下述步驟之製造方法而形成，該製造方法係具有使用上述本發明之氧化物燒結體而成膜非晶氧化物薄膜之成膜步驟；以及使該非晶氧化物薄膜於氧化性環境退火處理以進行結晶化之退火處理步驟。
含有如此之通道層3之本發明之薄膜電晶體，係可將上述成膜步驟及退火處理步驟與數種公知方法組合而製造。以下說明其中一例，但本發明之薄膜電晶體之製造方 法並不限定於以下之說明。
首先，在高摻雜之n型Si晶圓基板表面藉由熱氧化而形成SiO2 膜，作為SiO2 /Si基板。
接著，在該基板之SiO2 膜上，以本發明之氧化物燒結體作為靶材，藉由直流磁控管濺鍍法而成膜具有特定膜厚之非晶質氧化物薄膜(成膜步驟)。此時，基板溫度必需保持在低於氧化物半導體薄膜之結晶化溫度而成膜。此外，該成膜步驟之條件係與「2.氧化物半導體薄膜之製造方法」所說明條件相同，故在此省略說明。
其後，藉由利用光刻技術等，對所得之非晶氧化物薄膜蝕刻以進行圖案化。此外，圖案化係可藉由在進行遮罩後，成膜非晶質氧化物薄膜來進行。但為了形成細微圖案，利用光刻技術等之方法係較為有利。
接著，將該非晶質氧化物薄膜以結晶化溫度以上之溫度退火處理，藉此具有特定通道長及通道寬，而獲得結晶質之氧化物半導體薄膜所構成之通道層。此時之退火處理之條件亦與「2.氧化物半導體薄膜之製造方法」所說明之條件相同，故在此省略說明。
最後在通道層上依序積層膜厚5nm之Ti薄膜與膜厚100nm之Au薄膜，而形成源極電極及汲極電極。此時之圖案化亦與通道層時相同，可藉由遮罩、或利用光刻技術等而進行蝕刻來進行。
藉由以上製程，可獲得本發明之薄膜電晶體。
此外，本發明之薄膜電晶體並不限定於第1圖所示之 底閘極/頂接觸型，可選擇底閘極/底接觸、頂閘極/底接觸、頂閘極/頂接觸等其他之形態。
[實施例]
以下，使用實施例而具體說明本發明。此外，以下實施例只不過為例示，本發明並不限於該等實施例。
(實施例1)
[氧化物燒結體]
準備平均粒徑調整為1μm以下之氧化銦粉末及氧化鎵粉末作為原料粉末。將該等原料粉末就Ga/(In+Ga)原子數比以氧化鎵粉末比率成為0.10之方式調合，並與水一起放入樹脂製槽並漿液化，使用濕式球磨機混合。此時係使用硬質ZrO2 球且混合時間為18小時。
混合後，從樹脂製槽取出漿液，過濾及乾燥後，使用噴霧乾燥器噴霧乾燥，而獲得造粒粉末。將該造粒粉末充填於橡膠模具，用冷間水壓沖壓機以300/cm2 之壓力加壓成形，並獲得圓板狀之成形體。
接著，在燒結爐內載置該成形體，以爐內容積每0.1m3 為5L/分鐘之方式導入氧，燒結溫度為1400℃並燒結20小時，藉此獲得氧化物燒結體。此時以1℃/分鐘從室溫升溫至燒結溫度。又，燒結後停止導入氧，並以10℃/分鐘從燒結溫度降溫至1000℃。
將如此所得之氧化物燒結體加工為直徑152mm、厚度5mm之尺寸後，將濺鍍面以杯磨石最大高度Rz成為3.0μm 以下之方式研磨。接著，將加工後之氧化物燒結體使用金屬銦黏結於無氧銅製之支撐板，以得到濺鍍靶材。
加工氧化物燒結體時切碎所得之端材，以ICP發光分光法進行組成分析之結果，該氧化物燒結體係與原料粉末相同，確認出就Ga/(In+Ga)原子數比含有0.10的鎵、及無法避免之雜質含量為100質量ppm以下。
又，使用X線繞射裝置(飛利浦製，X‘Pert PRO)測定之結果，確認出該氧化物燒結體是由紅綠柱石型構造之In2 O3 相與β-Ga2 O3 型構造之GaInO3 相2相所構成。此外，以SEM-EBSD(卡爾．蔡司製ULTRA55，及HKL製Channe15)觀察之結果，確認出該GaInO3 相之平均結晶粒徑為2.8μm。
再者，藉由阿基米德法確認出該氧化物燒結體之密度為7.00g/cm3 。
[非晶質之氧化物薄膜]
在裝備有無電弧抑制功能之直流電極之直流磁控管濺鍍裝置(TOKKI製，SPK-503)之非磁性體靶材用陰極，安裝所得之濺鍍靶材。於基板使用無鹼玻璃基板(康寧#7059)，將靶材-基板間距離固定在60mm。真空排氣至5×10-5 Pa以下後，將氬與氧之混合氣體以氧之比率成為1.5%之方式導入，調整氣壓至0.6Pa。
在該狀態下，施加直流電力300W(1.64W/cm2 )而產生直流電漿，預濺鍍10分鐘後，在濺鍍靶材之正上方，亦即在靜止對向位置配置基板，並在室溫實施濺鍍，藉此，成膜 氧化物薄膜。使用表面形狀測定裝置(Tencor公司製，Alpha-StepIQ)之測定所得氧化物薄膜之膜厚，結果確認出膜厚為50nm。
對於該氧化物薄膜以ICP發光分光法進行組成分析之結果，該氧化物薄膜係與氧化物燒結體相同，確認出就Ga/(In+Ga)原子數比含有0.10的鎵且不含有錫。
又，藉由使用X線繞射裝置之測定，於繞射圖案中確認出紅綠柱石型構造之In2 O3 相、β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相之波峰的任一者皆不存在。亦即，確認出該氧化物薄膜為具有高非晶質性者。另一方面，對於另外準備之樣品，進行高溫X線繞射測定之結果，確認出該氧化物薄膜之結晶化溫度為245℃。
再者，對於另外準備的樣品，實施濕式蝕刻試驗。具體而言，將樣品浸漬於加熱至30℃之蝕刻劑(關東化學股份公司製，ITO-06N)1分鐘。此結果，該氧化物薄膜可順利地蝕刻，並確認出沒有蝕刻殘渣產生。再者，藉由求出蝕刻前後之膜厚差，可確認出蝕刻率為32nm/min。
此外，表2中，濕式蝕刻試驗之評價中，未產生蝕刻殘渣而可順利地蝕刻者記為「優(◎)」，產生些微蝕刻殘渣，但可順利地蝕刻者記為「良(○)」，產生蝕刻殘渣並產生問題者記為「不良(×)」。
[結晶氧化物半導體薄膜]
將上述所得之非晶質的氧化物薄膜在大氣中、325℃進行30分鐘退火處理，藉此，得到氧化物半導體薄膜。
使用X線繞射裝置之測定結果，該氧化物半導體薄膜係結晶化，確認出以In2 O3 (222)為主波峰之紅綠柱石型構造之氧化銦單相。
又，使用電洞效果測定裝置(Toyotechnic製，ResiTest8400)，測定氧化物半導體薄膜之載體濃度及比電阻，由該等之結果，算出載體移動度。該結果，確認出該氧化物半導體薄膜之載體濃度為2.0×1017 cm-3 ，載體移動度為22.5cm2 V-1 sec-1 。
最後，使用分光光度計(日本分光製，V-670)，測定該氧化物半導體薄膜之平均穿透率，確認出為80%以上。該等結果示於表1及表2。
(實施例2至11)
除了氧化物燒結體及氧化物半導體薄膜之製造條件為表1及表2所示以與實施例1相同方式，獲得氧化物燒結體、非晶質氧化物薄膜及結晶質氧化物半導體薄膜。又，以與實施例1相同方式，分別對其進行評價。該等結果示於表1及表2。
(比較例1)
參考專利文獻2，使用平均粒徑1.2μm之氧化銦粉末與平均粒徑1.5μm之氧化鎵粉末作為原料粉末，調整鎵含量就Ga/(In+Ga)原子數比而言為0.08，燒結溫度為1400℃，製作氧化物燒結體並進行其評價。
又，以該氧化物燒結體作為靶材，以與實施例1相同方式，成膜非晶質之氧化物薄膜，並進行評價。此外，使 用X線繞射裝置之測定之結果，比較例1之非晶質氧化物薄膜中，確認出於薄膜中存在有些許源自紅綠柱石型構造之In2 O3 相之微結晶。又，濕式蝕刻試驗後，以目視觀察其表面後，確認出產生蝕刻殘渣，且蝕刻也不均勻。
再者，除了退火處理溫度為300℃以外，係以與實施例1相同方式獲得結晶質之氧化物半導體薄膜，並進行評價。此外，使用X線繞射裝置測定比較例1之結晶質氧化物半導體薄膜之結果，確認出該氧化物半導體薄膜為以紅綠柱石型構造之In2 O3 相為主結晶相。該等結果表示於表1及表2。
(比較例2及3)
除了退火處理溫度為表2所示以外，以與比較例1相同方式獲得氧化物燒結體、非晶質氧化物薄膜及結晶質氧化物半導體薄膜。又，以與實施例1相同方式分別對其進行評價。該等結果示於表1及表2。
(比較例4)
參考專利文獻3，使用平均粒徑約1μm之氧化銦粉末與平均粒徑約1μm之氧化鎵粉末作為原料粉末，燒結溫度為1600℃，而製作氧化物燒結體並進行評價。
又，以該氧化物燒結體作為靶材，以與實施例1相同方式成膜非晶質之氧化物薄膜並進行評價。此外，使用X線繞射裝置測定比較例4之非晶質之氧化物薄膜之結果，確認出於薄膜中存在有源自紅綠柱石型構造之In2 O3 相之微結晶。又，濕式蝕刻試驗後以目視觀察其表面後，確認 出產生蝕刻殘渣且蝕刻也不均一。
再者，參考專利文獻3，除了使退火處理溫度為300℃以外，以與實施例1相同方式獲得結晶質之氧化物半導體並進行評價。該等結果示於表1及表2。
(比較例5)
除了如表1所示將原料粉末中之Ga/(In+Ga)原子數比調整為0.12以外，以與比較例4相同方式，參考專利文獻3而獲得氧化物燒結體、非晶質氧化物薄膜及結晶質氧化物半導體薄膜。又，以與實施例1相同方式分別對其進行評價。該等結果示於表1及表2。
(比較例6)
除了將原料粉末中之Ga/(In+Ga)原子數比調整至0.50、或將成膜時之基板溫度等製造條件調整為如表1及2所示以外，以與實施例1相同方式，獲得氧化物燒結體、非晶質氧化物薄膜及結晶質氧化物半導體薄膜。又，以與實施例1相同方式，分別對其評價。該等結果示於表1及表2。
此外，比較例6中退火處理後X線繞射測定之結果，除了紅綠柱石型構造之In2 O3 相之(222)波峰以外也確認到β-Ga2 O3 型構造之GaInO3 相之(111)波峰，但與其他實施例或比較例相比，任一者之波峰強度均相對較低，暗示結晶性低。
又，比較例6中係以與實施例1相同方式，對所得之結晶氧化物半導體薄膜進行電洞效果測定，但載體濃度及 載體移動度皆在測定極限以下。
[評價]
由表1及2，屬於本發明技術範圍之實施例1至11之氧化物半導體薄膜，係將由紅綠柱石型構造之In2 O3 相與β-Ga2 O3 型構造之GaInO3 相、或是β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相所構成之氧化物燒結體使用於靶材而成膜，故可確認出於退火處理前係非晶質性高且蝕刻性優異。又可確認出於退火處理後僅由紅綠柱石型構造之In2 O3 相所構成，且可同時達成5.0×1017 cm-3 以下之載體濃度、及10cm2 V-1 sec-1 以上之載體移動度。尤其，Ga/(In+Ga)原子數比在0.10至0.30之範圍之實施例1、2及4至6中，因使成膜條件及退火條件為適當，確認出可同時達成2.0×1017 cm-3 以下之載體濃度、及15cm2 V-1 sec-1 以上之載體移動度。又，Ga/(In+Ga)原子數比在超過0.15、0.20以下之範圍之實施例8至10中，雖然載體移動度未達15cm2 /V-1 sec-1 ，但確認出可藉由特定成膜條件及退火條件而使載體濃度降低至2.0×1016 cm-3 以下。
相對於此，參考專利文獻2所製作之比較例1至3之氧化物燒結體，鎵含量就Ga/(In+Ga)原子數比而言為0.08，故確認出皆僅由紅綠柱石型構造之In2 O3 相所構成。又，以該等之氧化物燒結體作為靶材而成膜所得之氧化物半導體薄膜，雖然在退火處理前為非晶質，但確認到存在微結晶且蝕刻性並不充分。此外，該等非晶氧化物薄膜之結晶化溫度皆未達225℃。再者，以該等氧化物半導體薄膜退火處理所得之結晶質氧化物半導體薄膜，雖然載體移動度為10cm2 /Vsec以上，但確認出載體濃度超過5.0×1017 cm-3 。
另一方面，參考專利文獻3所製作之比較例4及5之氧化物燒結體係與比較例1至3相同，確認到僅由紅綠柱 石型構造之In2 O3 相所構成。又以該等氧化物燒結體作為靶材而成膜所得之氧化物半導體薄膜，雖然在退火處理前為非晶質，但確認到存在微結晶且蝕刻性並不充分。此外，該等非晶氧化物薄膜之結晶化溫度皆未達225℃。再者，以該等氧化物半導體薄膜退火處理所得之結晶氧化物半導體薄膜，雖然載體移動度為10cm2 V-1 sec-1 以上，但確認出載體濃度超過5.0×1017 cm-3 。
比較例6係就Ga/(In+Ga)原子數比而言為0.50之例，但確認出該比較例所得之氧化物燒結體係藉由紅綠柱石型構造之In2 O3 相、β-Ga2 O3 型構造之GaInO3 相、以及(Ga,In)2 O3 相3相所構成。又，以該氧化物燒結體作為靶材而成膜所得之氧化物半導體薄膜，係確認出在退火處理前非晶性高且蝕刻性優異。但是，該非晶質之氧化物薄膜之結晶化溫度為600℃之高溫。再者，以該氧化物半導體薄膜退火處理所得之結晶質氧化物半導體薄膜，係確認出由紅綠柱石型構造之In2 O3 相與β-Ga2 O3 型構造之GaInO3 相2相所構成，且載體濃度及載體密度皆在測定極限以下。
(實施例12)
在以熱氧化形成SiO2 膜之厚度300nm之Si基板表面，以實施例1所得之氧化物燒結體(Ga/(In+Ga)原子數比=0.10)作為靶材，藉由直流磁控管濺鍍法而在室溫成膜厚度50nm之氧化物半導體薄膜。此外，此時之濺鍍條件係與實施例1相同。
接著以與實施例1之濕式蝕刻試驗相同之條件對所得 之氧化物半導體薄膜實施蝕刻，藉此進行圖案化。
將蝕刻後之氧化物半導體薄膜以與實施例1相同條件，亦即在大氣中以325℃、30分鐘之退火處理，使之結晶化。藉此，使Si基板、SiO2 膜及結晶質氧化物半導體薄膜分別作為閘極電極、閘極絶緣膜及通道層。
在該通道層之表面藉由直流磁控管濺鍍法依序成膜厚度5nm之Ti膜與厚度100nm之Au膜，藉此，成膜Au/Ti積層膜所構成之源極電極及汲極電極。此時，使用金屬遮罩而進行圖案化，以通道長100μm、通道寬450μm之方式成膜源極電極及汲極電極，藉此獲得具有第1圖所示構成之薄膜電晶體。此外，源極電極及汲極電極之成膜條件係除了濺鍍氣體僅為氬，直流電力變更為50W以外，係與氧化物半導體薄膜之成膜條件相同。
使用半導體參數分析儀(keithley公司製，420CS)分析所得之薄膜電晶體之運作特性。此結果，可確認出作為薄膜電晶體之運作特性。又可確認出該薄膜電晶體顯示場效移動度為27.9cm2 V-1 sec-1 、on/off比為2×108 、S值為1.0之良好的值。
(實施例13)
除了使用實施例2所得之氧化物燒結體(Ga/(In+Ga)原子數比=0.12)作為靶材，以及將蝕刻後之氧化物半導體薄膜在大氣中以375℃、3-0分鐘之退火處理，使之結晶化以外，以與實施例12相同條件製作薄膜電晶體。
與實施例12相同，使用半導體參數分析儀而分析該薄 膜電晶體之運作特性。該結果，可確認出作為薄膜電晶體之運作特性。又可確認出該薄膜電晶體顯示場效移動度為20.2cm2 V-1 sec-1 、on/off比為7×108 、S值為0.9之良好的值。
[評價]
實施例12及13中，可確認作為薄膜電晶體之運作特性，且確認出on/off比、場效移動度及S值皆顯示良好的值。
1‧‧‧閘極電極
2‧‧‧閘極絶緣膜
3‧‧‧通道層
4‧‧‧源極電極
5‧‧‧汲極電極

Claims (7)

  1. 一種氧化物半導體薄膜，係由銦、鎵及無法避免之雜質所構成之氧化物燒結體所得者，其中，前述氧化物燒結體為紅綠柱石型構造之In2 O3 相與β-Ga2 O3 型構造之GaInO3 相、或β-Ga2 O3 型構造之GaInO3 相與(Ga,In)2 O3 相所構成，關於前述結晶質氧化物半導體薄膜，鎵之含量就Ga/(In+Ga)原子數比而言為0.09以上0.45以下，且結晶相僅由紅綠柱石型構造之In2 O3 相所構成。
  2. 如申請專利範圍第1項所述之氧化物半導體薄膜，其中，鎵之含量就Ga/(In+Ga)原子數比而言為0.10以上0.30以下。
  3. 如申請專利範圍第1或2項所述之氧化物半導體薄膜，其中，載體濃度為5.0×1017 cm-3 以下。
  4. 如申請專利範圍第1或2項所述之氧化物半導體薄膜，其中，載體移動度為10cm2 V-1 sec-1 以上。
  5. 如申請專利範圍第1或2項所述之氧化物半導體薄膜，其中，以退火處理進行結晶化之前，非晶膜之結晶化溫度為225℃以上。
  6. 一種薄膜電晶體，係具備源極電極、汲極電極、閘極電極、通道層及閘極絶緣膜者，其中，前述通道層係藉由申請專利範圍第1或2項所述之氧化物半導體薄膜所構成。
  7. 一種顯示裝置，係具有申請專利範圍第6項所述之薄 膜電晶體。
TW103124547A 2013-07-16 2014-07-16 氧化物半導體薄膜以及薄膜電晶體 TWI503992B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013147193 2013-07-16

Publications (2)

Publication Number Publication Date
TW201515236A TW201515236A (zh) 2015-04-16
TWI503992B true TWI503992B (zh) 2015-10-11

Family

ID=52346253

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103124547A TWI503992B (zh) 2013-07-16 2014-07-16 氧化物半導體薄膜以及薄膜電晶體

Country Status (6)

Country Link
US (1) US9768316B2 (zh)
JP (2) JP5928657B2 (zh)
KR (1) KR20160033145A (zh)
CN (2) CN105393360B (zh)
TW (1) TWI503992B (zh)
WO (1) WO2015008805A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150275A1 (ja) * 2016-02-29 2017-09-08 シャープ株式会社 薄膜トランジスタ
JP2017154910A (ja) * 2016-02-29 2017-09-07 住友金属鉱山株式会社 酸化物焼結体及びスパッタリング用ターゲット
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6830089B2 (ja) * 2018-12-26 2021-02-17 Ｊｘ金属株式会社 スパッタリングターゲット部材、スパッタリングターゲット部材の製造方法、スパッタリングターゲット、スパッタ膜の製造方法、膜体の製造方法、積層構造体の製造方法、及び有機ｅｌ装置の製造方法
FR3085535B1 (fr) * 2019-04-17 2021-02-12 Hosseini Teherani Ferechteh Procédé de fabrication d’oxyde de gallium de type p par dopage intrinsèque, le film mince obtenu d’oxyde de gallium et son utilisation
CN111312733B (zh) * 2020-04-02 2023-06-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
CN112563353B (zh) * 2020-12-29 2023-01-03 中国科学院长春光学精密机械与物理研究所 一种异质结紫外探测器及其制备方法
CN113643960B (zh) * 2021-06-07 2024-03-19 西安电子科技大学 一种基于脉冲法的β-Ga2O3薄膜及其制备方法
WO2023214513A1 (ja) * 2022-05-06 2023-11-09 出光興産株式会社 結晶酸化インジウム半導体膜の製造方法、薄膜トランジスタ及びスパッタリングターゲット

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277039A (ja) * 2006-04-06 2007-10-25 Sumitomo Metal Mining Co Ltd 酸化物焼結体及びそれを用いた酸化物透明導電膜の製造方法
TW201315705A (zh) * 2011-09-06 2013-04-16 Idemitsu Kosan Co 濺射標靶

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407602A (en) 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
EP2246894B2 (en) 2004-03-12 2018-10-10 Japan Science and Technology Agency Method for fabricating a thin film transistor having an amorphous oxide as a channel layer
KR101627491B1 (ko) * 2007-07-06 2016-06-07 스미토모 긴조쿠 고잔 가부시키가이샤 산화물 소결물체와 그 제조 방법, 타겟, 및 그것을 이용해 얻어지는 투명 도전막 및 투명 도전성 기재
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
KR20130080063A (ko) * 2008-06-06 2013-07-11 이데미쓰 고산 가부시키가이샤 산화물 박막용 스퍼터링 타겟 및 그의 제조 방법
JPWO2010032422A1 (ja) 2008-09-19 2012-02-02 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
JP4823386B2 (ja) 2008-09-25 2011-11-24 Ｊｘ日鉱日石金属株式会社 透明導電膜製造用の酸化物焼結体
CN105679766A (zh) 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
CN102482156A (zh) * 2009-09-30 2012-05-30 出光兴产株式会社 In-Ga-Zn-O系氧化物烧结体
JP5437825B2 (ja) * 2010-01-15 2014-03-12 出光興産株式会社 Ｉｎ−Ｇａ−Ｏ系酸化物焼結体、ターゲット、酸化物半導体薄膜及びこれらの製造方法
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5189674B2 (ja) 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
WO2013021632A1 (ja) * 2011-08-11 2013-02-14 出光興産株式会社 薄膜トランジスタ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277039A (ja) * 2006-04-06 2007-10-25 Sumitomo Metal Mining Co Ltd 酸化物焼結体及びそれを用いた酸化物透明導電膜の製造方法
TW201315705A (zh) * 2011-09-06 2013-04-16 Idemitsu Kosan Co 濺射標靶

Also Published As

Publication number Publication date
JP5928657B2 (ja) 2016-06-01
KR20160033145A (ko) 2016-03-25
US20160163865A1 (en) 2016-06-09
JPWO2015008805A1 (ja) 2017-03-02
US9768316B2 (en) 2017-09-19
WO2015008805A1 (ja) 2015-01-22
JP2016129241A (ja) 2016-07-14
CN108962724A (zh) 2018-12-07
JP6376153B2 (ja) 2018-08-22
CN105393360B (zh) 2018-11-23
TW201515236A (zh) 2015-04-16
CN105393360A (zh) 2016-03-09

Similar Documents

Publication Publication Date Title
TWI503992B (zh) 氧化物半導體薄膜以及薄膜電晶體
TWI595668B (zh) 氧化物半導體薄膜及薄膜電晶體
JP4981282B2 (ja) 薄膜トランジスタの製造方法
TWI594433B (zh) 氧化物半導體薄膜與其製造方法以及薄膜電晶體
CN107924822B (zh) 晶体氧化物半导体薄膜、晶体氧化物半导体薄膜的制造方法以及薄膜晶体管
JP2010238770A (ja) 酸化物薄膜及びその製造方法
WO2017150115A1 (ja) 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
JP6036984B2 (ja) 酸窒化物半導体薄膜
WO2015137275A1 (ja) 酸化物焼結体、スパッタリング用ターゲット、及びそれを用いて得られる酸化物半導体薄膜
TW201638013A (zh) 氧化物燒結體、濺鍍用靶、及使用其而得之氧化物半導體薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
JP2014056945A (ja) アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
TWI622568B (zh) 氧化物燒結體及濺鍍用靶
WO2023189014A1 (ja) 半導体膜、及び半導体膜の製造方法
WO2023214513A1 (ja) 結晶酸化インジウム半導体膜の製造方法、薄膜トランジスタ及びスパッタリングターゲット
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置
JP2019024058A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees