CN108962724A - 氧化物半导体薄膜和薄膜晶体管 - Google Patents

氧化物半导体薄膜和薄膜晶体管 Download PDF

Info

Publication number
CN108962724A
CN108962724A CN201810801711.7A CN201810801711A CN108962724A CN 108962724 A CN108962724 A CN 108962724A CN 201810801711 A CN201810801711 A CN 201810801711A CN 108962724 A CN108962724 A CN 108962724A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
phase
type structure
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810801711.7A
Other languages
English (en)
Inventor
中山德行
西村英郎
西村英一郎
井藁正史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of CN108962724A publication Critical patent/CN108962724A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Nonlinear Science (AREA)
  • Physical Vapour Deposition (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)

Abstract

本发明提供一种结晶质氧化物半导体薄膜，在非晶质状态中蚀刻性优良，在结晶质状态中具有低载流子浓度和高载流子迁移率，适宜用作薄膜晶体管的沟道层材料，仅由方铁锰矿型结构的In2O3相构成。通过将氧化物烧结体作为靶来形成非晶质氧化物薄膜，对该非晶质氧化物薄膜通过利用光刻法技术进行蚀刻来进行微细加工，进行退火处理，所述氧化物烧结体由铟、镓、氧和不可避免的杂质构成，所述镓含量以Ga/(In+Ga)原子数比计处于0.09～0.45的范围，以方铁锰矿型结构的In2O3相作为主结晶相，在该主结晶相中微细地分散有β‑Ga2O3型结构的GaInO3相或者β‑Ga2O3型结构的GaInO3相和(Ga,In)2O3相。

Description

氧化物半导体薄膜和薄膜晶体管
本申请是申请日为2014年7月16日、申请号为201480040462.4、发明名称为“氧化物半导体薄膜和薄膜晶体管”的申请的分案申请。
技术领域
本发明涉及一种氧化物半导体薄膜和使用了该半导体薄膜的薄膜晶体管。
背景技术
薄膜晶体管(Thin Film Transistor：TFT)是场效应晶体管(Field EffectTransistor：FET)的一种。TFT，是作为基本构成具有栅极端子、源极端子、以及漏极端子的三端子元件，是具有如下功能的有源元件：将基板上成膜的半导体薄膜作为电子或空穴迁移的沟道层使用，在栅极端子施加上电压而控制流动于沟道层的电流，从而开关源极端子和漏极端子之间的电流。目前，作为TFT的沟道层，广泛使用了多晶硅薄膜或非晶硅薄膜。
其中，非晶硅薄膜因为能在大面积的第十代玻璃基板上均匀地成膜，因此其可作为液晶面板用TFT的沟道层广泛得到使用。但是，作为载流子的电子的迁移率(载流子迁移率)低达1cm2V-1sec-1以下，难以适用于高精细面板用TFT。即，随着液晶的高清化，要求薄膜晶体管的高速驱动，为了实现这样的薄膜晶体管的高速驱动，需要在沟道层中使用显示比非晶硅薄膜的载流子迁移率1cm2V-1sec-1更高的载流子迁移率的半导体薄膜。
相对于此，多晶硅薄膜显示出100cm2V-1sec-1左右的高载流子迁移率，因此，可以说其具有可用于高精细面板用薄膜晶体管的沟道层材料的充分的特性。但是，多晶硅薄膜在晶界中载流子迁移率降低，因此缺乏基板的面内均匀性，从而存在薄膜晶体管的特性上产生偏差的问题。另外，多晶硅薄膜是通过在300℃以下的基板温度下形成非晶硅膜之后再对其进行退火处理使其结晶化而获得的，但此时需要以准分子激光退火等特殊的方法进行退火处理，存在不得已高成本化的问题。而且，可对应适用的玻璃基板的大小也停留于第五代程度，因此在成本降低方面有局限性，在产品拓展方面也受到了限制。因此，作为薄膜晶体管的沟道层的材料，目前需求一种兼备非晶硅薄膜和多晶硅薄膜的优良特性且能够以低成本获得的材料。
例如，在专利文献1中，有人提出一种采用气相成膜法成膜且由In、Ga、Zn和O的元素构成的透明非晶态氧化物半导体薄膜。该透明非晶态氧化物半导体薄膜，在结晶化时的组成是InGaO3(ZnO)m(m为低于6的自然数)，在不添加杂质离子的情况下可达到超过1cm2V- 1sec-1的载流子迁移率以及1×1016cm-3以下的载流子浓度。
但是，非晶态氧化物半导体薄膜，原本就容易发生氧缺位(氧缺陷)，对热等外在因素，存在由作为载流子的电子的动作(振る舞い)不一定稳定而引起的薄膜晶体管的运行变得不稳定的问题。另外，在可见光照射下对薄膜晶体管连续施加负偏压时，还存在发生阈值电压向负侧移位的光负偏压劣化现象的问题。
因此，近年来，在薄膜晶体管的沟道层中不使用非晶态氧化物半导体薄膜而使用结晶质氧化物半导体薄膜的研究正在得到推进。
例如，在专利文献2中提出了一种氧化物半导体薄膜，其中，将镓固溶于氧化铟，Ga/(In+Ga)原子数比为0.001～0.12，铟和镓相对于总金属原子的含量为80原子％以上，具有In2O3的方铁锰矿型结构。另外，在专利文献3中提出了一种氧化物半导体薄膜，其中，Ga/(In+Ga)原子数比为0.10～0.15，由作为晶体结构显示为方铁锰矿型结构的氧化铟构成。
这些文献所记载的技术中，是将由方铁锰矿型结构的In2O3单相构成的氧化物烧结体当作靶，通过溅射法形成非晶质氧化物薄膜，然后进行退火处理，由此获得结晶质氧化物半导体薄膜。因此，这些文献所述的氧化物半导体薄膜中，未发生由上述非晶态氧化物半导体薄膜引起的问题。另外，这些文献所述的结晶质氧化物半导体薄膜达到了40cm2V-1sec-1以上的高载流子迁移率。
这些专利文献2和3中，在形成非晶质膜的情况下，通过此后的退火处理来获得结晶质氧化物半导体薄膜。通常薄膜晶体管的制造工序中，在形成非晶质膜后，为了进行图案化加工而形成所需沟道层的形状，实施了基于含有草酸、盐酸等的水溶液等弱酸进行的湿式蚀刻。但是，在专利文献2和3中，作为溅射成膜中使用的溅射靶，是使用了实质上仅由方铁锰矿结构形成的氧化物烧结体，因此，导致所形成的非晶质膜结晶化温度变低，在成膜后的阶段已生成微晶，从而发生在蚀刻工序中产生残渣或者一部分结晶化而无法蚀刻等问题。即，在将专利文献2和3的氧化物半导体薄膜应用于薄膜晶体管的沟道层时，难以利用光刻法技术等通过湿式蚀刻法形成所需的图案。因此，例如，在专利文献2和专利文献3的实施例中，通过使用了金属掩模的简易方法形成沟道层。
与此相比，在专利文献4中提出了一种薄膜晶体管，其中，作为沟道层使用了Ga/(In+Ga)原子数比为0.01～0.09的氧化物半导体薄膜。在该文献所述的技术中，通过在含有水分子的混合气体(溅射气体)的环境下进行溅射成膜来形成该氧化物半导体薄膜。在这种方法中，在由水分子离解的H+或OH-的存在下，氧化物的结晶混乱，获得非晶质性高的氧化物半导体薄膜。
但是，根据专利文献5可知，当在水分子存在的环境下通过溅射法进行成膜时，有可能导致在获得的氧化物半导体薄膜中纳入颗粒。
另外，在非专利文献1中报道了，由上述方法所获得的氧化物半导体薄膜，在退火处理后的结晶中残留H+。这种薄膜中残留的H+会使氧化物半导体薄膜的膜质降低，或者会成为不需要的载流子源，因此，有时会导致载流子浓度增加，对此从理论计算(非专利文献2)和实验(非专利文献3)两个方面均被指出。
另一方面，本发明人等在专利文献6中提出了一种将氧化物烧结体用作靶的方案，并且，该氧化物烧结体是，以氧化物的方式含有铟和镓，方铁锰矿型结构的In2O3相成为主结晶相，其中，β-Ga2O3型结构的GaInO3相或者GaInO3相和(Ga,In)2O3相以平均粒径5μm以下的晶粒的方式微细地分散，镓含量以Ga/(In+Ga)原子数比计为10原子％以上且低于35原子％。当使用该靶而通过溅射法或离子镀法进行成膜时，即使在环境气体中不添加水分子，也能够获得具有高非晶质性的氧化物膜，因此，被期望有良好的蚀刻性。但是，对专利文献6的氧化物烧结体而言，不仅含有方铁锰矿型结构的In2O3相，而且含有其它复合氧化物相，因此，难以考虑且尚未明确由此获得的结晶质氧化物薄膜会成为In2O3单相。
而且，在专利文献7中记载了如下内容：当镓含量以Ga/(In+Ga)原子数比计接近50原子％时，从与Ga2O3的形式之一相似的β氧化镓晶体结构的GaInO3单相的烧结体，获得GaInO3的透明导电性薄膜。
即，专利文献7中强力示出了由专利文献6的氧化物烧结体形成含有β-Ga2O3型结构的GaInO3相的结晶质氧化物薄膜，而不形成期望有高载流子迁移率的方铁锰矿型结构的In2O3单相的结晶质的氧化物薄膜。
现有技术文献
专利文献
专利文献1：日本特开2010-219538号公报；
专利文献2：WO2010/032422A1号公报；
专利文献3：日本特开2011-146571号公报；
专利文献4：日本特开2012-253315号公报；
专利文献5：WO2010/035716A1号公报；
专利文献6：WO2009/008297A1号公报；
专利文献7：日本特开平7-182924号公报；
专利文献8：日本特开2012-253372号公报。
非专利文献
非专利文献1：鲤田等，表面科学，第29卷，第1号，2008年，p18-24；
非专利文献2：H.K.Noh et al.，J.Appl.Phys.113(2013)063712；
非专利文献3：Y.Hanyu et al.，Appl.Phys.Lett.103(2013)202114。
发明内容
本发明的目的在于提供一种结晶质氧化物半导体薄膜，其中，所述结晶质氧化物半导体薄膜，不使用加水溅射成膜等特殊工艺，在非晶质状态中蚀刻性优良，并且在结晶质状态中具有低载流子浓度和高载流子迁移率，适宜用作薄膜晶体管的沟道层材料，仅由方铁锰矿型结构的In2O3相构成。另外，本发明的目的还在于提供一种在沟道层中使用了上述氧化物半导体薄膜的薄膜晶体管。
本发明人等反复进行了如下实验：使用由铟和镓以及不可避免的杂质构成的氧化物烧结体，通过溅射法形成非晶质氧化物薄膜，然后进行退火处理，由此形成结晶质氧化物半导体薄膜。其结果是获得了如下新发现：当镓含量处于特定范围的氧化物烧结体是由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相或者是由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相构成时，以该氧化物烧结体作为靶，在通常条件下通过溅射法成膜的氧化物薄膜成为不含微晶、局部性结晶的非晶质膜，以及对其进行退火处理且结晶化而成的氧化物薄膜仅由方铁锰矿型结构的In2O3相构成。即，有了如下新发现：从至少由In2O3相和GaInO3相构成的氧化物烧结体获得的非晶质氧化物薄膜显示出良好的蚀刻性，而且退火处理后的结晶质氧化物半导体薄膜由可望达到高载流子迁移率的方铁锰矿型结构的In2O3单相构成。
本发明的氧化物半导体薄膜，其是通过由铟和镓以及不可避免的杂质构成的氧化物烧结体获得的结晶质氧化物半导体薄膜，其特征在于，前述氧化物烧结体由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相或者是由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相构成，并且前述结晶质氧化物半导体薄膜中，镓含量以Ga/(In+Ga)原子数比计为0.09以上且0.45以下，结晶相仅由方铁锰矿型结构的In2O3相构成。
前述氧化物半导体薄膜优选镓含量以Ga/(In+Ga)原子数比计为0.10以上且0.30以下。
另外，前述氧化物半导体薄膜优选载流子浓度为5.0×1017cm-3以下，更优选为载流子迁移率为10cm2V-1sec-1以上。
前述氧化物半导体薄膜优选通过退火处理进行结晶化前的非晶质膜的结晶化温度为225℃以上。
本发明的薄膜晶体管，其是具有源极电极、漏极电极、栅极电极、沟道层以及栅极绝缘膜的薄膜晶体管，其特征在于，前述沟道层由前述氧化物半导体薄膜构成。
上述薄膜晶体管可应用于各种显示装置。
基于本发明，能够提供一种结晶质氧化物半导体薄膜，其中，所述结晶质氧化物半导体薄膜，不使用加水溅射成膜等特殊工艺，在非晶质状态中蚀刻性优良，并且在结晶质状态中具有低载流子浓度和高载流子迁移率，适宜用作薄膜晶体管的沟道层材料，仅由方铁锰矿型结构的In2O3相构成。另外，基于本发明，还能够提供一种在沟道层中使用了上述氧化物半导体薄膜的薄膜晶体管。
附图说明
图1是本发明的TFT元件的概略剖面图。
附图标记的说明
1栅极电极；2栅极绝缘膜；3沟道层；4源极电极；5漏极电极。
具体实施方式
本发明人等反复研究了一种在非晶质状态中蚀刻性优良并在结晶质状态中具有低载流子浓度和高载流子迁移率并且适宜用作薄膜晶体管的沟道层材料的结晶质氧化物半导体薄膜。
其结果是获得了如下见解：将由铟、镓和不可避免的杂质构成且前述镓被控制于适当含量范围的氧化物烧结体用作靶，并将由此成膜的非晶质氧化物薄膜在特定条件下进行退火处理，从而能够获得一种具有低载流子浓度和高载流子迁移率、且适宜作为薄膜晶体管的沟道层材料的仅由方铁锰矿型结构的In2O3相构成的氧化物半导体薄膜。另外，还获得了如下见解：该氧化物半导体薄膜在退火处理前，非晶质性高，且显示出优良的蚀刻性。本发明就是在这些发现的基础上完成的。
1.氧化物半导体薄膜
本发明的氧化物半导体薄膜，其是通过由铟、镓以及不可避免的杂质构成的氧化物烧结体获得的结晶质氧化物半导体，其特征在于，前述氧化物烧结体由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相或者由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相构成，镓含量以Ga/(In+Ga)原子数比计为0.09～0.45，结晶相仅由方铁锰矿型结构的In2O3相构成。
(1)组成
本发明的氧化物半导体薄膜，其特征在于，镓含量以Ga/(In+Ga)原子数比计为0.09～0.45的范围，优选为0.10～0.30、更优选为0.10～0.15的范围。在本发明中，只要适当控制成膜条件，作为靶使用的氧化物烧结体的组成，会被继承给氧化物半导体薄膜。
基于本发明，通过在作为靶使用的氧化物烧结体中控制镓含量以Ga/(In+Ga)原子数比计为0.09～0.45的范围，能够使该氧化物烧结体的组织成为以方铁锰矿型结构的In2O3相为主结晶相，并且β-Ga2O3型结构的GaInO3相、或者β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相以平均粒径为5μm以下的晶粒的方式微细地分散其中而成的组织。并且，通过使用该靶进行成膜，可形成非晶质性高、蚀刻性优良的氧化物薄膜。并且，通过对该非晶质的氧化物薄膜进行退火处理，可由氧亲合性高的镓来充分消除薄膜中的氧缺位问题，且可获得具有5.0×1017cm-3以下的低载流子浓度和10cm2V-1sec-1以上的高载流子迁移率的结晶质氧化物半导体薄膜。
与此相比，若Ga/(In+Ga)原子数比低于0.09，则作为靶使用的氧化物烧结体是仅由方铁锰矿型结构的In2O3相构成，因此，无法形成用于将溅射成膜后的氧化物半导体薄膜进行图案化加工成希望的形状所需要的具有良好湿式蚀刻性的非晶质膜。另外，由于镓含量过少而无法充分消除氧缺位，因此，难以在最终获得的结晶质氧化物半导体薄膜中使载流子浓度达到5.0×1017cm-3以下。
另一方面，若Ga/(In+Ga)原子数比超过0.45，则退火处理后容易生成β-Ga2O3型结构的GaInO3相，且无法获得仅由方铁锰矿型结构的In2O3相构成的结晶质氧化物半导体薄膜。其结果是无法达到10cm2V-1sec-1以上的高载流子迁移率。
此外，本发明中，所谓不可避免的杂质，是指在原料粉末中存在的或者在制造工序中不可避地混入的微量杂质。对这种不可避免的杂质的含量而言，需要控制在100质量ppm以下。若不可避免的杂质超过该范围，特别是含有锡等四价元素的情况下，则难以将所获得的结晶质氧化物半导体薄膜的载流子浓度控制在5×1017cm-3以下。
另外，由于重视薄膜晶体管的稳定性的缘故，在优先使载流子浓度降低至2.0×1016cm-3以下的低值的情况下，更优选设定镓含量以Ga/(In+Ga)原子数比计为超过0.15且为0.20以下。
(2)结晶结构
[退火处理前]
本发明的氧化物半导体薄膜，其是以具有上述晶体结构的氧化物烧结体作为靶且在室温或结晶化温度以下成膜，因此，在退火处理前具有高非晶质性，且不会产生会引发湿式蚀刻中的残渣的微晶，或者不会使薄膜的一部分发生结晶化。当对这种非晶质氧化物薄膜进行X射线衍射测定时，未检测出包含方铁锰矿型结构的In2O3相、β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相的所有结晶相的衍射峰。
与此相比，如现有技术中通过仅由In2O3相构成的氧化物烧结体作为靶进行成膜而获得的氧化物薄膜，在薄膜中存在微晶，或者薄膜的一部分发生结晶化。因此，当进行X射线衍射测定时，虽然是微量的，但可见有来自In2O3相等的衍射峰被检测到。
[退火处理后]
本发明的氧化物半导体薄膜，其特征在于，在特定条件的退火处理后，仅由方铁锰矿型结构的In2O3相构成。在此，所谓仅由方铁锰矿型结构的In2O3相构成，是指在X射线衍射测定中检测到来自In2O3相的衍射峰，并未检测到来自除此以外的结晶相的衍射峰。
另外，本发明的氧化物半导体薄膜在上述镓的作用下减少氧缺位且具有高结晶性。因此，能够同时达到5.0×1017cm-3以下的低载流子浓度和10cm2V-1sec-1以上的高载流子迁移率。
并且，本发明的氧化物半导体薄膜，由于无需在成膜时的溅射气体中添加水分子，因此，颗粒产生得少并且膜的平坦性也良好。
(3)膜厚
本发明的氧化物半导体薄膜的膜厚，虽是根据其用途而适当选择的，但大致而言优选设定为10nm～500nm，更优选为20nm～300nm，进一步优选为30nm～100nm。若膜厚低于10nm，则得不到充分的结晶性，有时无法实现高载流子迁移率。另一方面，若膜厚超过500nm，则有时氧化物半导体薄膜的着色会出现问题。
(4)特性
[结晶化温度]
对退火处理前的非晶质氧化物薄膜而言，优选结晶化温度为225℃以上，更优选为250℃以上。通过使结晶化温度处于上述范围，能够在成膜时避免氧化物薄膜的一部分发生结晶化或者在薄膜中产生微晶，能够实现良好的蚀刻性。此外，对结晶化温度的上限并没有特别的限制，但在参考专利文献8所述的退火温度的上限的情况下，若在700℃以下则对TFT制造没有妨碍。若考虑到TFT生产线中生产量的提高和热负荷的轻减，更优选为500℃以下。这种结晶化温度，能够通过将Ga/(In+Ga)原子数比控制于上述范围内而容易地实现。另外，结晶化温度能够通过高温X射线衍射测定法进行测定。
[蚀刻性]
薄膜晶体管的沟道层，通常是在低于结晶化温度的基板温度下形成非晶质膜，并在采用湿式蚀刻法等图案化为所需形状后，将该非晶质膜在氧化环境中进行退火处理而形成。因此，对成膜后的非晶质氧化物薄膜而言，重要的是蚀刻性优良。若蚀刻性低，则会发生无法形成所需图案或者产生蚀刻残渣等问题。
本发明的氧化物半导体薄膜，如上所述，在退火处理前，由于具有高非晶质性，因此蚀刻性优良，例如，即使是含有草酸、盐酸的水溶液等的弱酸，也不产生蚀刻残渣，且可容易且迅速地进行蚀刻。
例如，在退火处理前，当将本发明的氧化物半导体薄膜采用液温调整至室温～50℃的以草酸为主要成分的蚀刻剂(蚀刻液)、例如关东化学公司(関東化学)制造的ITO-06N进行蚀刻时，可优选设定蚀刻速度为15nm/分钟以上，更优选为20nm/分钟以上，进一步优选为25nm/分钟以上。在此，蚀刻速度，例如可根据在规定时间内进行蚀刻前后的膜厚变化量进行测定。
此外，针对以现有技术的仅由In2O3相构成的氧化物烧结体作为靶进行室温成膜而获得的非晶质氧化物薄膜，在相同条件下进行蚀刻的情况下，蚀刻速度大致低于10nm/分钟，而且产生蚀刻残渣。
[载流子浓度和载流子迁移率]
本发明的氧化物半导体薄膜具有5.0×1017cm-3以下的低载流子浓度，优选具有2.0×1017cm-3以下的低载流子浓度，更优选具有2.0×1016cm-3以下的低载流子浓度。为了使薄膜晶体管稳定运行，需要具有1×106以上的高开关比(on/off比)(关(off)状态相对于开(on)状态的电阻比)，但当构成沟道层的氧化物半导体薄膜的载流子浓度处于上述范围时，能够容易达到上述开关比。
另外，本发明的氧化物半导体薄膜具有10cm2V-1sec-1以上的高载流子迁移率，优选具有15cm2V-1sec-1以上的高载流子迁移率，更优选具有20cm2V-1sec-1以上的高载流子迁移率。因此，本发明的氧化物半导体薄膜，能够适宜用作要求有高速驱动的高精细面板用薄膜晶体管的沟道层。
[平均透过率]
本发明的氧化物半导体薄膜在可见区(波长：400nm～800nm)中的平均透过率为80％以上，优选为85％以上，更优选为90％以上。通过将可见区中的平均透过率控制于上述范围，也可用作透明薄膜晶体管(Transparent Thin Film Transistor：TTFT)。
2.氧化物半导体薄膜的制造方法
本发明的氧化物半导体薄膜的制造方法，其特征在于，其包括：
成膜工序，在该工序中以氧化物烧结体作为靶以形成非晶质氧化物薄膜，所述氧化物烧结体由铟、镓和不可避免的杂质构成，镓含量以Ga/(In+Ga)原子数比计处于0.09～0.45的范围，以方铁锰矿型结构的In2O3相作为主结晶相，并且β-Ga2O3型结构的GaInO3相、或者β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相以平均粒径为5μm以下的晶粒的方式在主结晶相中微细地分散；以及，
退火处理工序，在该工序中通过对所得到的非晶质氧化物薄膜进行退火处理而获得结晶质氧化物半导体薄膜。
(1)靶
[组成]
作为靶使用的氧化物烧结体的组成，会被继承于所获得的氧化物半导体薄膜中。即，作为靶，需要使用由铟、镓、氧和不可避免的杂质构成、且镓含量以Ga/(In+Ga)原子数比计为0.09～0.45、优选为0.10～0.30、更优选为0.10～0.20的范围含有的氧化物烧结体。此外，靶中的镓含量的临界性意义与“1.氧化物半导体薄膜”中已说明的相同，因此，省略了此处的说明。
[烧结体组织]
如上所述，若以仅由方铁锰矿型结构的In2O3相构成的氧化物烧结体作为靶，并通过溅射法等进行成膜，则即使在将基板温度设为室温时，也会产生微晶或者使膜的局部发生结晶化，因此，无法获得非晶质性高的氧化物半导体薄膜。
与此相比，在本发明中将氧化物烧结体用作靶，所述氧化物烧结体以方铁锰矿型结构的In2O3相作为主结晶相，并且β-Ga2O3型结构的GaInO3相或者β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相以平均粒径为5μm以下、更优选为3μm以下的晶粒的方式在主结晶相中微细地进行分散。当使用上述靶进行室温成膜时，通过氧化物烧结体中的GaInO3相、(Ga,In)2O3相，使得到的膜的结晶化受到抑制，可获得非晶质性极高的氧化物薄膜。
方铁锰矿型结构的In2O3相中的β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相，可通过X射线衍射分析法进行确认。另外，对这些结晶相的平均结晶粒径而言，可在将氧化物烧结体的剖面进行研磨和蚀刻后，采用扫描电子显微镜-电子背散射衍射(SEM-EBSD)分析法进行测定、计算其平均值来求出。
此外，氧化物烧结体中的β-Ga2O3型结构的GaInO3相或者β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相，是通过将烧结温度控制在1200℃以上且1550℃以下来形成。
[密度]
对作为靶使用的氧化物烧结体而言，优选密度为6.3g/cm3以上，更优选为6.7g/cm3以上，进一步优选为6.8g/cm3以上。由此，可使氧化物烧结体充分达到低电阻，并可抑制成膜时的突起物(nodule)和电弧放电的发生。
(2)成膜工序
本发明的氧化物半导体薄膜，除了作为靶使用上述氧化物烧结体以外，没有特别的限制，可使用溅射法、离子镀法等公知的成膜方法进行成膜。其中，当以工业化规模生产作为前提时，优选采用溅射法，特别优选利用成膜时的热影响少、可高速成膜的直流(DC)溅射法。因此，下面举出通过DC溅射法成膜的情况为例说明本发明的氧化物半导体薄膜的制造方法。
[基板]
作为用以形成本发明的氧化物半导体薄膜的基板，可使用玻璃基板、Si(硅)等半导体器件用基板。另外，即使是除上述以外的基板，只要经得起成膜时或退火处理时的温度，也可以使用树脂板、树脂膜等。
[溅射靶]
作为溅射靶，使用将上述氧化物烧结体在加工成规定形状后与垫板(backingplate)或垫管(backing tube)进行接合(粘接)而成的物件。
[成膜条件]
对成膜条件而言，没有特别的限制，可根据使用的溅射装置的特性等进行适当选择，但大致可采用如下成膜条件。
首先，设置溅射靶以使基板间的距离成为10mm～100mm。接着进行真空排气以使溅射装置的腔室内压力成为2×10-4Pa以下，然后，导入溅射气体，调整气体压为0.1Pa～1Pa、优选为0.2Pa～0.8Pa。在该状态下，施加直流电力以使相对于靶面积的直流电力、即直流电力密度达到1W/cm2～5W/cm2左右的范围，从而产生直流等离子体，实施预溅射5分钟～30分钟，根据需要修正基板位置之后，在同样的条件下进行溅射。
此时，基板温度需要根据作为靶使用的氧化物烧结体的组成进行调整以获得非晶质氧化物薄膜。此外，在本发明中，由于使用具有上述晶体结构的氧化物烧结体作为靶，因此，即使在超过300℃的基板温度下进行成膜，也可形成非晶质氧化物薄膜。但是，为了在TFT生产线中提高生产量和减轻热负荷，优选设定基板温度为300℃以下。
另外，作为溅射气体，优选使用稀有气体和氧的混合气体，特别优选由氩和氧构成的混合气体。
另外，在通常的溅射法中，为了提高成膜速度，提高所投入的直流电力。通常，当使用由含有β-Ga2O3型结构的GaInO3相、(Ga,In)2O3相的氧化物烧结体构成的靶时，存在这些相会成为残渣(掘れ残り)、突起物生长的起点的问题。在这一方面，本发明中，对作为靶使用的氧化物烧结体而言，由于将这些结晶相的平均结晶粒径控制在5μm以下且使其均匀分散，因此，即使提高了投入的直流电力，也能够有效地抑制突起物和电弧放电的发生。
(3)微细加工工序
根据需要，通过利用了光刻法技术的湿式蚀刻、干式蚀刻，对所得到的非晶质氧化物薄膜进行微细加工，且形成规定的图案。即使不进行上述微细加工，通过在成膜工序中施加了遮蔽(masking)的情况下形成氧化物半导体薄膜，也可形成图案。但是，为了以高精度形成微细图案，优选利用光刻法技术。
本发明的氧化物半导体薄膜，由于在退火处理前具有高非晶质性，所以湿式蚀刻性优良且可对薄膜在整体上进行均匀蚀刻，不会产生蚀刻残渣。
特别是，本发明的氧化物半导体薄膜，在退火处理前，能够通过使用了弱酸的湿式蚀刻来容易且高精度地进行加工。此时，对蚀刻剂而言，没有特别的限制，只要是弱酸就大致可以使用，可优选使用以草酸作为主要成分的弱酸或含盐酸的水溶液等。具体而言，可以优选使用关东化学株式会社制造的ITO-06N等。
此外，当通过干式蚀刻进行微细加工时，对蚀刻气体没有限制，例如，可使用六氟化硫、四氟化碳、三氟甲烷、二氟化氙等。
(4)退火处理工序
本发明的结晶质氧化物半导体薄膜，通过将上述非晶质氧化物薄膜在氧化性环境下进行退火处理来获得。在此，所谓氧化性环境，是在退火处理中促进氧化物半导体薄膜氧化的环境，是指至少含有氧、臭氧、水蒸气和氮氧化物中的任一种的环境。
在本发明中，对退火处理的工艺没有限制，只要能够使非晶质氧化物薄膜充分地结晶化，就可以使用公知的工艺。例如，当通过使用了常规退火炉的工艺进行退火处理时，能够以下述条件进行退火处理。
退火处理温度是根据氧化物半导体薄膜的组成进行选择，需要至少设定为结晶化温度以上。为了使退火处理后的氧化物半导体薄膜达到非常高的结晶性，优选设定为比结晶化温度高30℃以上、优选为50℃以上、更优选为60℃以上的温度。另一方面，对退火处理的上限，并没有特别的限制，当如本发明中以Ga/(In+Ga)原子数比计为0.09～0.45的范围含有镓的非晶质氧化物薄膜作为对象时，优选设定为700℃以下。
退火处理时间，优选设定为1分钟～120分钟，更优选设定为5分钟～60分钟。若处理时间低于1分钟，则无法使非晶质氧化物薄膜充分得到结晶化。另一方面，即使处理时间超过120分钟，也无法获得比上述更进一步的效果，还会导致生产效率变差。
此外，作为退火处理，在采用基于红外线进行的高速热处理法(迅速热退火(RapidThermal Anneal：RTA))、利用闪光灯加热的短时间快速加热处理法的情况下，不论上述条件如何，都需要与使用的装置特性结合而对条件进行适当调整。
3.薄膜晶体管
(1)构成
本发明的薄膜晶体管(TFT元件)是具有源极电极、漏极电极和栅极电极的3个电极以及沟道层和栅极绝缘膜的各要素的薄膜晶体管，其特征在于，在沟道层中使用了本发明的氧化物半导体薄膜。对这种薄膜晶体管的结构，并没有特别限制，例如，可例举图1所示结构的薄膜晶体管。
图1的薄膜晶体管，在通过热氧化在表面上形成有SiO2膜的SiO2/Si基板上，通过本发明的氧化物半导体薄膜和Au/Ti层叠电极来构成。更具体而言，栅极电极1由Si基板构成、栅极绝缘膜2由SiO2膜构成、沟道层3由本发明的氧化物半导体薄膜构成，以及，源极电极4和漏极电极5由Au/Ti层叠电极构成。
[基板]
图1的薄膜晶体管中虽然使用了SiO2/Si基板，但基板并不受此限制，可以使用以往以来作为含薄膜晶体管的电子器件的基板而公知的基板。例如，除了SiO2/Si基板或Si基板以外，可以使用无碱玻璃、石英玻璃等的玻璃基板。另外，还可以使用各种金属基板或塑料基板、聚酰亚胺等的不透明的耐热性高分子膜基板等。
[栅极电极]
图1的薄膜晶体管中，栅极电极1虽然是通过Si基板构成，但对此并没有限制。例如，可使用Mo、Al、Ta、Ti、Au、Pt等金属薄膜或合金薄膜，或者这些金属的导电性氧化物薄膜、氮化物薄膜或氧氮化物薄膜。另外，也可使用公知的各种导电性高分子材料。在透明薄膜晶体管的情况下，可使用氧化铟锡(ITO)等透明导电膜。进而，也可使用具有与本发明氧化物半导体薄膜的金属组成相同的透明导电膜。在使用任一种材料的情况下，对栅极电极1都需求良好的导电性。具体而言，优选将栅极电极1的电阻率控制在1×10-6Ω·cm～1×10-1Ω·cm的范围，更优选控制在1×10-6Ω·cm～1×10-3Ω·cm的范围。
[栅极绝缘层]
另外，作为栅极绝缘膜2，可以使用SiO2、Y2O3、Ta2O5、Hf氧化物等的金属氧化物薄膜或者SiNx等的金属氮化物薄膜，或者包括聚酰亚胺的绝缘性高分子材料等公知材料。栅极绝缘膜2的电阻率优选为1×106Ω·cm～1×1015Ω·cm的范围，更优选为1×1010Ω·cm～1×1015Ω·cm的范围。
[沟道层]
对于沟道层3的电阻率并不特别限制，但优选控制在1×10-1Ω·cm～1×106Ω·cm的范围，更优选控制在1Ω·cm～1×103Ω·cm的范围。对本发明的氧化物半导体薄膜而言，能够通过选择溅射法或离子镀法中的成膜条件、结晶化时的退火处理条件而调整氧缺位的生成量。因此，能够容易地将沟道层3的电阻率控制在上述范围。
[源极电极和漏极电极]
作为源极电极4和漏极电极5，与栅极电极1同样地，可使用Mo、Al、Ta、Ti、Au、Pt等金属薄膜或合金薄膜，或者这些金属的导电性氧化物薄膜、氮化物薄膜或氧氮化物薄膜。另外，也可使用公知的各种导电性高分子材料。在透明薄膜晶体管的情况下，可使用氧化铟锡(ITO)等透明导电膜。并且，根据需要，也可使用对这些薄膜进行层叠化而成的膜。在使用任一种材料的情况下，对源极电极4和漏极电极5都需求良好的导电性。具体而言，优选将源极电极4和漏极电极5的电阻率控制在1×10-6Ω·cm～10-1Ω·cm的范围，更优选控制在1×10-6Ω·cm～1×10-3Ω·cm的范围。
(2)用途
对本发明的薄膜晶体管的用途没有限制，可适当利用于液晶显示器、有机电致发光显示器、微机电系统(MEMS)显示器等显示装置。
(3)薄膜晶体管的制造方法
本发明的薄膜晶体管的结构要素中，沟道层3能够采用包括如下工序的制造方法来形成：成膜工序，该工序使用上述本发明的氧化物烧结体而形成非晶质氧化物薄膜；以及，退火处理工序，该工序将前述非晶质氧化物薄膜在氧化性环境下进行退火处理而结晶化。
含有这种沟道层3的本发明的薄膜晶体管，可通过将上述成膜工序和退火处理工序与几种公知方法组合来进行制造。下面，对其中一个实例进行说明，但本发明的薄膜晶体管的制造方法并不受下述说明的限定。
首先，在高掺杂的n型Si晶片基板的表面上，通过热氧化形成SiO2膜以作为SiO2/Si基板。
其次，在该基板的SiO2膜上，以本发明的氧化物烧结体作为靶，通过直流磁控溅射法形成具有规定膜厚的非晶质氧化物薄膜(成膜工序)。此时，需要将基板温度保持在比氧化物半导体薄膜的结晶化温度低的温度下进行成膜。此外，该成膜工序的条件与“2.氧化物半导体薄膜的制造方法”中说明的条件相同，因此，在此处省略了说明。
然后，利用光刻法技术等，对所得到的非晶质氧化物薄膜进行蚀刻，从而使其图案化。此外，图案化也可以在施加了遮蔽的情况下形成非晶质氧化物薄膜。其中，为了形成微细图案，在利用光刻法技术等的情况下是有利的。
接着，通过将该非晶质氧化物薄膜在结晶化温度以上的温度下进行退火处理，获得具有规定沟道长度和沟道宽度的由结晶质氧化物半导体薄膜构成的沟道层。对此时的退火处理的条件而言，也与“2.氧化物半导体薄膜的制造方法”说明的条件相同，因此，在此省略了说明。
最后，将膜厚5nm的Ti薄膜和膜厚100nm的Au薄膜按该顺序层叠于沟道层上，从而形成源极电极和漏极电极。此时的图案化也与沟道层的情况相同，能够以通过遮蔽或者利用光刻法技术等进行蚀刻的方式实施。
经过上述工艺，可获得本发明的薄膜晶体管。
此外，本发明的薄膜晶体管，并不局限于图1所示的底栅极(bottom gate)-顶接触(top contact)型，可以选择底栅极-底接触(bottom contact)、顶栅极(top gate)-底接触、顶栅极-顶接触等其它方案。
实施例
下面，采用实施例来具体说明本发明。此外，下述实施例只不过是例示，本发明并不受这些实施例和比较例的限定。
(实施例1)
[氧化物烧结体]
作为原料粉末，准备了以使平均粒径达到1μm以下的方式调整而成的氧化铟粉末和氧化镓粉末。对这些原料粉末进行调配以使氧化镓粉末的比率以Ga/(In+Ga)原子数比计达到0.10，并与水一起装入树脂制壶中进行浆化，使用湿式球磨机进行了混合。此时，使用硬质ZrO2球，设定混合时间为18小时。
混合后，从树脂制壶中取出浆料进行过滤和干燥，然后使用喷雾干燥器进行喷雾干燥，获得了造粒粉末。将该造粒粉末填充到橡胶模具中，通过冷等静压机在300/cm2的压力下进行加压成型，获得圆板状成型体。
接着，在烧结炉内放置该成型体，相对于每0.1m3炉内容积以5L/分钟导入氧，并设定烧结温度为1400℃进行烧结20小时，由此获得氧化物烧结体。此时，以1℃/分钟从室温升温至烧结温度。另外，在烧结后，停止导入氧并以10℃/分钟从烧结温度降温至1000℃。
将如此操作得到的氧化物烧结体，加工成直径为152mm、厚度为5mm大小后，采用杯形磨石研磨溅射面以使其最大高度Rz达到3.0μm以下。接下来，将加工后的氧化物烧结体，使用金属铟接合于无氧铜制的垫板上，获得了溅射靶。
将加工氧化物烧结体时得到的边角料(端材)进行粉碎，并采用ICP发射光谱法进行了组成分析，结果确认了该氧化物烧结体与原料粉末同样地，镓含量以Ga/(In+Ga)原子数比计为0.10，以及不可避免的杂质含量为100质量ppm以下。
另外，采用X射线衍射装置(X'Pert PRO，飞利浦公司(フィリップス)制造)进行测定的结果，确认了该氧化物烧结体由方铁锰矿型结构的In2O3相和β-Ga2O3型结构的GaInO3相的两相构成。此外，通过SEM-EBSD(ULTRA55，卡尔蔡司公司(カールツァイス)制造；以及，Channel5，HKL公司制造)进行观察的结果，确认了该GaInO3相的平均结晶粒径为2.8μm。
并且，采用阿基米德方法确认了该氧化物烧结体的密度为7.00g/cm3。
[非晶质的氧化物薄膜]
在装有没有电弧抑制功能的直流电源的直流磁控溅射装置(SPK-503，特技公司(トッキ)制造)的非磁性体靶用阴极上，安装了所得到的溅射靶。在基板上，使用无碱的玻璃基板(康宁#7059)，将靶-基板之间距离固定成60mm。在真空排气达到5×10-5Pa以下后，导入氩和氧的混合气体以使氧的比率达到1.5％，将气压调整至0.6Pa。
在该状态下，施加直流电300W(1.64W/cm2)以产生直流等离子体，在10分钟的预溅射后，在溅射靶的正上方、即在静止相向位置上配置基板，在室温实施溅射，由此形成氧化物薄膜。将得到的氧化物薄膜的膜厚使用表面形状测定装置(Alpha-Step IQ，科磊公司(テンコール社)制造)进行测定的结果，确认了膜厚为50nm。
对该氧化物薄膜，采用ICP发射光谱法进行组成分析的结果，确认该氧化物薄膜与氧化物烧结体同样地，以Ga/(In+Ga)原子数比计镓含量为0.10，且不含锡。
另外，通过使用X射线衍射装置进行测定，确认方铁锰矿型结构的In2O3相、β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相的峰均不存在于衍射图案中。即，确认了该氧化物薄膜具有高非晶质性。另一方面，对另行准备的试样进行了高温X射线衍射测定的结果，确认了该氧化物薄膜的结晶化温度为245℃。
并且，对另行准备的试样实施了湿式蚀刻试验。具体而言，将试样浸渍于加热至30℃的蚀刻剂(ITO-06N，关东化学公司(関東化学株式会社)制造)中1分钟。该结果，确认了该氧化物薄膜可没有问题地进行蚀刻，且不产生蚀刻残渣。并且，通过求出蚀刻前后的膜厚差，确认了蚀刻速度为32nm/分钟。
此外，表2中，在湿式蚀刻试验的评价一栏，将不产生蚀刻残渣且可以没有问题地进行蚀刻者记为“优(◎)”；将虽产生了少量蚀刻残渣但可以没有问题地进行蚀刻者记为“良(○)”；将产生蚀刻残渣且发生了问题者记为“不良(×)”。
[结晶质的氧化物半导体薄膜]
将如上述操作得到的非晶质氧化物薄膜，在大气中325℃进行退火处理30分钟，由此获得氧化物半导体薄膜。
采用X射线衍射装置进行测定的结果，确认了该氧化物半导体薄膜在进行结晶化且是以In2O3(222)作为主峰的方铁锰矿型结构的氧化铟单相。
另外，采用霍尔效应测定装置(ResiTest8400，东洋科技公司(東陽テクニカ)制造)测定氧化物半导体薄膜的载流子浓度和电阻率，根据这些结果求出载流子迁移率。该结果是，确认了该氧化物半导体薄膜的载流子浓度为2.0×1017cm-3，载流子迁移率为22.5cm2V-1sec-1。
最后，采用分光光度计(V-670，日本分光公司制造)测定了该氧化物半导体薄膜的平均透过率，结果确认其为80％以上。将这些结果示于表1和表2中。
(实施例2～11)
除了如表1和表2所示设定氧化物烧结体和氧化物半导体薄膜的制造条件以外，与实施例1同样地进行操作，获得了氧化物烧结体、非晶质氧化物薄膜和结晶质氧化物半导体薄膜。另外，分别与实施例1同样地进行了评价。将这些结果示于表1和表2中。
(比较例1)
参考专利文献2，作为原料粉末使用了平均粒径为1.2μm的氧化铟粉末和平均粒径为1.5μm的氧化镓粉末，并且调整镓含量以Ga/(In+Ga)原子数比计为0.08，将烧结温度设定为1400℃，制备氧化物烧结体并对其进行了评价。
另外，以该氧化物烧结体作为靶，与实施例1同样地形成非晶质氧化物薄膜，并对其进行了评价。此外，采用X射线衍射装置进行测定的结果，确认了比较例1的非晶质氧化物薄膜中存在微量来自方铁锰矿型结构的In2O3相的微晶。另外，湿式蚀刻试验后，通过目测对其表面进行了观察，结果确认有蚀刻残渣产生且蚀刻也变得不均匀。
并且，除了设定退火处理温度为300℃以外，与实施例1同样地进行操作而得到结晶质氧化物半导体薄膜，并对其进行了评价。此外，对于比较例1的结晶质氧化物半导体薄膜而言，使用X射线衍射装置进行测定的结果，确认了该氧化物半导体薄膜是以方铁锰矿型结构的In2O3相作为主结晶相。将这些结果示于表1和表2中。
(比较例2和3)
除了如表2所示设定退火处理温度以外，与比较例1同样地进行操作，获得了氧化物烧结体、非晶质氧化物薄膜和结晶质氧化物半导体薄膜。另外，分别与实施例1同样地进行了评价。将这些结果示于表1和表2中。
(比较例4)
参考专利文献3，作为原料粉末，使用平均粒径约为1μm的氧化铟粉末和平均粒径约为1μm的氧化镓粉末，将烧结温度设为1600℃，制备氧化物烧结体并对其进行了评价。
另外，以该氧化物烧结体作为靶，与实施例1同样地形成非晶质氧化物薄膜，并对其进行了评价。此外，对于比较例4的非晶质氧化物薄膜而言，采用X射线衍射装置进行测定的结果，确认了薄膜中存在来自方铁锰矿型结构的In2O3相的微晶。另外，湿式蚀刻试验后，通过目测对其表面进行了观察，结果确认有蚀刻残渣产生且蚀刻也变得不均匀。
并且，除了参考专利文献3而设定退火处理温度为300℃以外，与实施例1同样地进行操作而得到结晶质氧化物半导体，并对其进行了评价。将这些结果示于表1和表2中。
(比较例5)
除了如表1所示将原料粉末中的Ga/(In+Ga)原子数比调整为0.12以外，与比较例4同样地参考专利文献3而进行操作，获得了氧化物烧结体、非晶质氧化物薄膜和结晶质氧化物半导体薄膜。另外，将其分别与实施例1同样地进行了评价。将这些结果示于表1和表2中。
(比较例6)
除了将原料粉末中的Ga/(In+Ga)原子数比调整为0.50、将成膜时的基板温度等制造条件如表1和表2所示地进行设定以外，与实施例1同样地进行操作，获得了氧化物烧结体、非晶质氧化物薄膜和结晶质氧化物半导体薄膜。另外，分别与实施例1同样地进行了评价。将这些结果示于表1和表2中。
此外，在比较例6中退火处理后的X射线衍射测定的结果是，除了方铁锰矿型结构的In2O3相的(222)峰之外，还确认有β-Ga2O3型结构的GaInO3相的(111)峰，但这些峰强度与其它实施例和比较例相比均相对较低，暗示出结晶性低。
另外，对于比较例6中得到的结晶质氧化物半导体薄膜相，与实施例1同样地进行了霍尔效应测定，但载流子浓度和载流子迁移率均在测出限以下。
表1
*烧结体组织……A：方铁锰矿型结构的In2O3相；B：β-Ga2O3型结构的GaInO3相；C：(Ga,In)2O3相。
表2
*薄膜组织……A：方铁锰矿型结构的In2O3相；B：β-Ga2O3型结构的GaInO3相；C：(Ga,In)2O3相
[评价]
根据表1和表2可确认，对属于本发明技术范围的实施例1～11的氧化物半导体薄膜而言，是通过使用由方铁锰矿型结构的In2O3相和β-Ga2O3型结构的GaInO3相构成或者由β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相构成的氧化物烧结体作为靶来得以成膜，因此，在退火处理前非晶质性高、蚀刻性优良。另外，还确认了在退火处理后仅由方铁锰矿型结构的In2O3相构成且同时达到5.0×1017cm-3以下的载流子浓度和10cm2V-1sec-1以上的载流子迁移率。特别是，确认了在Ga/(In+Ga)原子数比处于0.10～0.30范围的实施例1、2和4～6中均适当地设定了成膜条件和退火条件，由此同时达到2.0×1017cm-3以下的载流子浓度和15cm2V-1sec-1以上的载流子迁移率。另外，还确认了在Ga/(In+Ga)原子数比处于超过0.15且0.20以下的范围的实施例8～10中，尽管载流子迁移率低于15cm2V-1sec-1，但通过设定特定的成膜条件和退火条件，可使载流子浓度减少至2.0×1016cm-3以下。
与此相比，对参考专利文献2进行制备的比较例1～3的氧化物烧结体而言，由于镓含量以Ga/(In+Ga)原子数比计为0.08，因此确认均仅由方铁锰矿型结构的In2O3相构成。另外，还确认了，以这些氧化物烧结体作为靶进行成膜得到的氧化物半导体薄膜，尽管在退火处理前是非晶质的，但有微晶存在且蚀刻性也谈不上充分。此外，这些非晶质氧化物薄膜的结晶化温度均低于225℃。并且，确认了，将这些氧化物半导体薄膜进行退火处理而得到的结晶质氧化物半导体薄膜，尽管载流子迁移率为10cm2V-1sec-1以上，但载流子浓度超过5.0×1017cm-3。
另一方面，确认了参考专利文献3进行制备的比较例4和5的氧化物烧结体与比较例1～3同样地，仅由方铁锰矿型结构的In2O3相构成。另外，还确认了，以这些氧化物烧结体作为靶进行成膜得到的氧化物半导体薄膜，尽管在退火处理前是非晶质的，但有微晶存在且蚀刻性也谈不上充分。此外，这些非晶质氧化物薄膜的结晶化温度均低于225℃。并且，确认了，将这些氧化物半导体薄膜进行退火处理而得到的结晶质氧化物半导体薄膜，尽管载流子迁移率为10cm2V-1sec-1以上，但载流子浓度超过5.0×1017cm-3。
比较例6虽然是以Ga/(In+Ga)原子数比计为0.50的例子，但确认了该比较例中得到的氧化物烧结体由方铁锰矿型结构的In2O3相、β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相的三相构成。另外，还确认了，以该氧化物烧结体作为靶进行成膜得到的氧化物半导体薄膜，在退火处理前非晶质性高、蚀刻性优良。但是，该非晶质氧化物薄膜的结晶化温度为600℃高温。并且，确认了对该氧化物半导体薄膜进行退火处理得到的结晶质氧化物半导体薄膜是由方铁锰矿型结构的In2O3相和β-Ga2O3型结构的GaInO3相的两相构成，且载流子浓度和载流子密度均在测出限以下。
(实施例12)
以实施例1中得到的氧化物烧结体(Ga/(In+Ga)原子数比＝0.10)作为靶，采用直流磁控溅射法，在热氧化下形成有SiO2膜的300nm厚度的Si基板表面上进行室温成膜，以形成50nm厚度的氧化物半导体薄膜。此外，此时的溅射条件与实施例1相同。
接着，对得到的氧化物半导体薄膜在与实施例1的湿式蚀刻试验相同的条件下施行蚀刻，由此进行了图案化。
将蚀刻后的氧化物半导体薄膜，在与实施例1相同的条件下，即在大气中325℃进行30分钟的退火处理以使其结晶化。由此，将Si基板、SiO2膜以及结晶质的氧化物半导体薄膜，分别形成栅极电极、栅极绝缘膜以及沟道层。
采用直流磁控溅射法，将厚度5nm的Ti膜和厚度100nm的Au膜按该顺序成膜于该沟道层的表面，从而成膜成由Au/Ti层叠膜构成的源极电极和漏极电极。此时，采用金属掩模进行图案化，以使沟道长度成为100μm、沟道宽度成为450μm的方式成膜成源极电极和漏极电极，从而获得具有图1所示结构的薄膜晶体管。此外，源极电极和漏极电极的成膜条件是，除了溅射气体仅使用氩、直流电力变更为50W以外，其余与氧化物半导体薄膜的成膜条件相同。
采用半导体参数分析器(420CS，吉时利仪器公司(ケースレー社)制造)分析了所得到的薄膜晶体管的运行特性。该结果确认了作为薄膜晶体管的运行特性。另外，确认了该薄膜晶体管显示出电场效应迁移率为27.9cm2V-1sec-1、开关比为2×108、S值为1.0的良好的值。
(实施例13)
除了将实施例2中得到的氧化物烧结体(Ga/(In+Ga)原子数比＝0.12)用作靶、以及将蚀刻后的氧化物半导体薄膜在大气中375℃进行30分钟的退火处理以使其结晶化以外，与实施例12同样地进行操作，制备了薄膜晶体管。
与实施例12同样地，采用半导体参数分析器分析了该薄膜晶体管的运行特性。该结果确认了作为薄膜晶体管的运行特性。另外，确认了该薄膜晶体管显示出电场效应迁移率为20.2cm2V-1sec-1、开关比为7×108、S值为0.9的良好的值。
表3
[评价]
基于实施例12和13能够确认作为薄膜晶体管的运行特性，并确认了开关比、电场效应迁移率和S值均显示出良好的值。

Claims (4)

1.一种氧化物半导体薄膜，其是通过由铟和镓以及不可避免的杂质构成的氧化物烧结体来获得的结晶质氧化物半导体薄膜，其中，
所述氧化物烧结体是由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相构成，或者是由方铁锰矿型结构的In2O3相与β-Ga2O3型结构的GaInO3相和(Ga,In)2O3相构成，
所述结晶质氧化物半导体薄膜中，镓含量以Ga/(In+Ga)原子数比计为0.10以上且0.15以下，结晶相仅由方铁锰矿型结构的In2O3相构成，载流子浓度为2.0×1017cm-3以下，载流子迁移率为15.0cm2V-1sec-1以上。
2.如权利要求1所述的氧化物半导体薄膜，其中，通过退火处理进行结晶化前的非晶质膜的结晶化温度为225℃以上。
3.一种薄膜晶体管，其是具有源极电极、漏极电极、栅极电极、沟道层和栅极绝缘膜的薄膜晶体管，其中，所述沟道层由权利要求1或2所述的氧化物半导体薄膜构成。
4.一种显示装置，其中，其具有权利要求3所述的薄膜晶体管。
CN201810801711.7A 2013-07-16 2014-07-16 氧化物半导体薄膜和薄膜晶体管 Pending CN108962724A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-147193 2013-07-16
JP2013147193 2013-07-16
CN201480040462.4A CN105393360B (zh) 2013-07-16 2014-07-16 氧化物半导体薄膜和薄膜晶体管

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201480040462.4A Division CN105393360B (zh) 2013-07-16 2014-07-16 氧化物半导体薄膜和薄膜晶体管

Publications (1)

Publication Number Publication Date
CN108962724A true CN108962724A (zh) 2018-12-07

Family

ID=52346253

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201810801711.7A Pending CN108962724A (zh) 2013-07-16 2014-07-16 氧化物半导体薄膜和薄膜晶体管
CN201480040462.4A Expired - Fee Related CN105393360B (zh) 2013-07-16 2014-07-16 氧化物半导体薄膜和薄膜晶体管

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201480040462.4A Expired - Fee Related CN105393360B (zh) 2013-07-16 2014-07-16 氧化物半导体薄膜和薄膜晶体管

Country Status (6)

Country Link
US (1) US9768316B2 (zh)
JP (2) JP5928657B2 (zh)
KR (1) KR20160033145A (zh)
CN (2) CN108962724A (zh)
TW (1) TWI503992B (zh)
WO (1) WO2015008805A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017150275A1 (ja) * 2016-02-29 2017-09-08 シャープ株式会社 薄膜トランジスタ
JP2017154910A (ja) * 2016-02-29 2017-09-07 住友金属鉱山株式会社 酸化物焼結体及びスパッタリング用ターゲット
KR20180079086A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 산화물 박막트랜지스터 및 그 제조 방법과, 이를 이용한 표시패널 및 표시장치
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
JP6830089B2 (ja) * 2018-12-26 2021-02-17 Ｊｘ金属株式会社 スパッタリングターゲット部材、スパッタリングターゲット部材の製造方法、スパッタリングターゲット、スパッタ膜の製造方法、膜体の製造方法、積層構造体の製造方法、及び有機ｅｌ装置の製造方法
FR3085535B1 (fr) * 2019-04-17 2021-02-12 Hosseini Teherani Ferechteh Procédé de fabrication d’oxyde de gallium de type p par dopage intrinsèque, le film mince obtenu d’oxyde de gallium et son utilisation
CN111312733B (zh) * 2020-04-02 2023-06-02 武汉华星光电半导体显示技术有限公司 阵列基板及其制备方法
KR20220090871A (ko) * 2020-12-23 2022-06-30 한양대학교 산학협력단 Igto 산화물 반도체 결정화를 통한 고이동도 트랜지스터 소자 및 그의 제조 방법
CN112563353B (zh) * 2020-12-29 2023-01-03 中国科学院长春光学精密机械与物理研究所 一种异质结紫外探测器及其制备方法
CN113643960B (zh) * 2021-06-07 2024-03-19 西安电子科技大学 一种基于脉冲法的β-Ga2O3薄膜及其制备方法
WO2023214513A1 (ja) * 2022-05-06 2023-11-09 出光興産株式会社 結晶酸化インジウム半導体膜の製造方法、薄膜トランジスタ及びスパッタリングターゲット

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277039A (ja) * 2006-04-06 2007-10-25 Sumitomo Metal Mining Co Ltd 酸化物焼結体及びそれを用いた酸化物透明導電膜の製造方法
CN101679124A (zh) * 2007-07-06 2010-03-24 住友金属矿山株式会社 氧化物烧结体及其制造方法、靶、使用该靶得到的透明导电膜以及透明导电性基材
WO2011040028A1 (ja) * 2009-09-30 2011-04-07 出光興産株式会社 Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物焼結体
CN102105619A (zh) * 2008-06-06 2011-06-22 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
CN102652119A (zh) * 2010-01-15 2012-08-29 出光兴产株式会社 In-Ga-O系氧化物烧结体、靶、氧化物半导体薄膜以及它们的制造方法
JP2013067855A (ja) * 2011-09-06 2013-04-18 Idemitsu Kosan Co Ltd スパッタリングターゲット

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5407602A (en) 1993-10-27 1995-04-18 At&T Corp. Transparent conductors comprising gallium-indium-oxide
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
WO2009128424A1 (ja) 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
WO2010032422A1 (ja) 2008-09-19 2010-03-25 出光興産株式会社 酸化物焼結体及びスパッタリングターゲット
CN102171159A (zh) 2008-09-25 2011-08-31 Jx日矿日石金属株式会社 透明导电膜制造用的氧化物烧结体
EP3217435A1 (en) 2009-09-16 2017-09-13 Semiconductor Energy Laboratory Co., Ltd. Transistor and display device
JP5189674B2 (ja) * 2010-12-28 2013-04-24 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
JP5186611B2 (ja) * 2010-12-28 2013-04-17 出光興産株式会社 酸化物半導体薄膜層を有する積層構造、積層構造の製造方法、薄膜トランジスタ及び表示装置
WO2013021632A1 (ja) * 2011-08-11 2013-02-14 出光興産株式会社 薄膜トランジスタ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007277039A (ja) * 2006-04-06 2007-10-25 Sumitomo Metal Mining Co Ltd 酸化物焼結体及びそれを用いた酸化物透明導電膜の製造方法
CN101679124A (zh) * 2007-07-06 2010-03-24 住友金属矿山株式会社 氧化物烧结体及其制造方法、靶、使用该靶得到的透明导电膜以及透明导电性基材
CN102105619A (zh) * 2008-06-06 2011-06-22 出光兴产株式会社 氧化物薄膜用溅射靶及其制造方法
WO2011040028A1 (ja) * 2009-09-30 2011-04-07 出光興産株式会社 Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物焼結体
CN102652119A (zh) * 2010-01-15 2012-08-29 出光兴产株式会社 In-Ga-O系氧化物烧结体、靶、氧化物半导体薄膜以及它们的制造方法
JP2013067855A (ja) * 2011-09-06 2013-04-18 Idemitsu Kosan Co Ltd スパッタリングターゲット

Also Published As

Publication number Publication date
JP6376153B2 (ja) 2018-08-22
US9768316B2 (en) 2017-09-19
TW201515236A (zh) 2015-04-16
TWI503992B (zh) 2015-10-11
US20160163865A1 (en) 2016-06-09
JP2016129241A (ja) 2016-07-14
CN105393360B (zh) 2018-11-23
KR20160033145A (ko) 2016-03-25
JPWO2015008805A1 (ja) 2017-03-02
WO2015008805A1 (ja) 2015-01-22
CN105393360A (zh) 2016-03-09
JP5928657B2 (ja) 2016-06-01

Similar Documents

Publication Publication Date Title
CN105393360B (zh) 氧化物半导体薄膜和薄膜晶体管
CN103732790B (zh) 溅射靶
CN104685634B (zh) 氧化物半导体薄膜以及薄膜晶体管
CN104471103B (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
CN101309864A (zh) 半导体薄膜及其制造方法以及薄膜晶体管
CN104603323B (zh) 溅射靶、氧化物半导体薄膜及它们的制造方法
JP2010024087A (ja) 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
JP2014111818A (ja) スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
CN104798205B (zh) 氧化物半导体薄膜及其制造方法以及薄膜晶体管
TWI613151B (zh) 氧化物燒結體、濺鍍用靶、及使用其而得之氧化物半導體薄膜
CN107001144A (zh) 氧化物烧结体、溅射用靶、以及使用其得到的氧化物半导体薄膜
CN105009298B (zh) 氧氮化物半导体薄膜
TW201536939A (zh) 氧化物燒結體、濺鍍用靶及使用其而得之氧化物半導體薄膜
TWI720188B (zh) 氧化物燒結體、濺鍍靶及氧化物半導體膜
TW201638013A (zh) 氧化物燒結體、濺鍍用靶、及使用其而得之氧化物半導體薄膜
TWI591195B (zh) 氧化物燒結體、濺鍍用靶、及使用其而獲得之氧化物半導體薄膜
WO2018143005A1 (ja) 酸化物半導体膜、薄膜トランジスタ、酸化物焼結体及びスパッタリングターゲット
TWI625406B (zh) 氧化鋅系濺鍍靶材及包含由氧化鋅系濺鍍靶材沉積之阻擋層之薄膜電晶體
CN108698933A (zh) 氧化物烧结体以及溅射用靶
JP2017168572A (ja) 酸化物半導体薄膜、酸化物焼結体、薄膜トランジスタ及び表示装置
WO2023189014A1 (ja) 半導体膜、及び半導体膜の製造方法
WO2014038204A1 (ja) スパッタリングターゲット

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20181207

WD01 Invention patent application deemed withdrawn after publication