JPWO2017150115A1 - 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ - Google Patents

酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ Download PDF

Info

Publication number
JPWO2017150115A1
JPWO2017150115A1 JP2018502983A JP2018502983A JPWO2017150115A1 JP WO2017150115 A1 JPWO2017150115 A1 JP WO2017150115A1 JP 2018502983 A JP2018502983 A JP 2018502983A JP 2018502983 A JP2018502983 A JP 2018502983A JP WO2017150115 A1 JPWO2017150115 A1 JP WO2017150115A1
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
semiconductor thin
oxide
gallium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018502983A
Other languages
English (en)
Inventor
中山　徳行
徳行 中山
英一郎 西村
英一郎 西村
文彦 松村
文彦 松村
真菜 白木
真菜 白木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Publication of JPWO2017150115A1 publication Critical patent/JPWO2017150115A1/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
    • C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/548—Controlling the composition
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/477—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78684—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising semiconductor materials of Group IV not being silicon, or alloys including an element of the group IV, e.g. Ge, SiN alloys, SiC alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3284—Zinc oxides, zincates, cadmium oxides, cadmiates, mercury oxides, mercurates or oxide forming salts thereof
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/32—Metal oxides, mixed metal oxides, or oxide-forming salts thereof, e.g. carbonates, nitrates, (oxy)hydroxides, chlorides
    • C04B2235/3286—Gallium oxides, gallates, indium oxides, indates, thallium oxides, thallates or oxide forming salts thereof, e.g. zinc gallate
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/02—Composition of constituents of the starting material or of secondary phases of the final product
    • C04B2235/30—Constituents and secondary phases not being of a fibrous nature
    • C04B2235/46—Gases other than oxygen used as reactant, e.g. nitrogen used to make a nitride phase
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658—Atmosphere during thermal treatment
    • C04B2235/6583—Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • C04B2235/6584—Oxygen containing atmosphere, e.g. with changing oxygen pressures at an oxygen percentage below that of air
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/66—Specific sintering techniques, e.g. centrifugal sintering
    • C04B2235/661—Multi-step sintering
    • C04B2235/662—Annealing after sintering
    • C04B2235/663—Oxidative annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01031—Gallium [Ga]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]

Abstract

高いキャリア移動度を維持したまま、キャリア濃度のみを低減せしめた酸化物半導体薄膜及びその製造方法を提供すること。
インジウム及びガリウムを酸化物として含有し、さらに水素を含有し、ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下であり、水素の含有量が、二次イオン質量分析法で１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下である非晶質の酸化物半導体薄膜である。

Description

本発明は、非晶質又は微結晶の酸化物半導体薄膜に関し、より詳しくは、インジウム及びガリウムを酸化物として含有し、さらに水素を含有する、高いキャリア移動度の非晶質又は微結晶の酸化物半導体薄膜に、さらに水素を含有させることにより、高いキャリア移動度を維持したままキャリア濃度のみを低減せしめた非晶質又は微結晶の酸化物半導体薄膜に関する。
薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、ＴＦＴ）は、電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ、以下ＦＥＴ）の１種である。ＴＦＴは、基本構成として、ゲート端子、ソース端子、及び、ドレイン端子を備えた３端子素子であり、基板の表面に成膜した半導体薄膜を、電子又はホールがキャリアとして移動するチャネル層として用い、ゲート端子に電圧を印加して、チャネル層に流れる電流を制御し、ソース端子とドレイン端子間の電流をスイッチングする機能を有するアクティブ素子である。
ＴＦＴは、現在、最も多く実用化されている電子デバイスであり、その代表的な用途として液晶駆動用ＴＦＴがある。液晶駆動用ＴＦＴの多くは、電子がキャリアとして移動するｎ型のチャネル層を用いている。ｎ型のチャネル層として、現在、最も広く使われているのは、低温ポリシリコン薄膜又は非晶質シリコン薄膜である。
しかし、近年、液晶の高精細化が進むのに伴い、液晶駆動用ＴＦＴには高速駆動が求められるようになってきている。ＴＦＴの駆動速度は、チャネル層の電子の移動度に依存する。高速駆動を実現するためには、電子の移動度が少なくとも非晶質シリコンのそれより高い半導体薄膜をチャネル層に用いる必要がある。低温ポリシリコンは、電子の移動度が十分高いが、大型ガラス基板へ形成した場合に面内均一性が低く歩留まりが低い、あるいは非晶質シリコンと比較して工程が多く、設備投資が必要などの理由から、コストが高い、などの課題がある。
このような状況に対して、特許文献１では、気相成膜法で成膜され、Ｉｎ、Ｇａ、Ｚｎ及びＯの元素から構成される透明非晶質酸化物薄膜であって、該酸化物薄膜の組成は、結晶化したときの組成がＩｎＧａＯ３（ＺｎＯ）ｍ（ｍは６未満の自然数）であり、不純物イオンを添加することなしに、キャリア移動度（キャリア電子移動度ともいう）が１ｃｍ２Ｖ−１ｓｅｃ−１超、かつキャリア濃度（キャリア電子濃度ともいう）が１０１６ｃｍ−３以下である半絶縁性であることを特徴とする透明半絶縁性非晶質酸化物薄膜、及び、この透明半絶縁性非晶質酸化物薄膜をチャネル層としたことを特徴とする薄膜トランジスタが提案されている。
しかし、特許文献１で提案された、スパッタ法、パルスレーザー蒸着法のいずれかの気相成膜法で成膜され、Ｉｎ、Ｇａ、Ｚｎ及びＯの元素から構成される透明非晶質酸化物薄膜（ａ−ＩＧＺＯ膜）は、概ね１ｃｍ２Ｖ−１ｓｅｃ−１以上１０ｃｍ２Ｖ−１ｓｅｃ−１以下の範囲のキャリア移動度にとどまるため、ＴＦＴのチャネル層として形成した場合にキャリア移動度が不足することが指摘されていた。
キャリア移動度の不足を解決するために、他の材料の検討がなされている。例えば、特許文献２では、ガリウムが酸化インジウムに固溶していて、原子数比Ｇａ／（Ｇａ＋Ｉｎ）が０．００１以上０．１２以下であり、全金属原子に対するインジウムとガリウムの含有率が８０原子％以上であり、Ｉｎ２Ｏ３のビックスバイト構造を有する酸化物半導体薄膜を用いることを特徴とする薄膜トランジスタが提案されている。特許文献１と比較して、特許文献２では、インジウム含有量を高めることでキャリア移動度を高めるとともに、Ｉｎ２Ｏ３のビックスバイト構造に結晶化させることでキャリア濃度の増加を抑えているが、ＴＦＴチャネル層に適用した場合には結晶粒界がＴＦＴ特性ばらつきの原因となる点が課題として残されていた。さらに、特許文献２には、キャリア濃度が２．０×１０１８ｃｍ−３を超えている実施例が散見され、ＴＦＴチャネル層に適用する酸化物半導体薄膜としてはやや高いことも課題として残されていた。
特許文献３では、特許文献２の高キャリア濃度を解決するため、系内の水分圧３．０×１０−４Ｐａ以上５．０×１０−２Ｐａ以下で、スパッタリングターゲットを用いてＤＣスパッタリングして成膜体を成膜し、前記成膜体を結晶化する酸化物半導体薄膜の製造方法が提案されている。また、特許文献４には、酸化物半導体膜に含有される水素元素の含有量が、酸化物半導体薄膜を形成する全元素に対して、０．１ａｔ％以上５ａｔ％以下であることを特徴とする薄膜トランジスタが提案されている。しかしながら、いずれについても結晶膜の酸化物半導体薄膜に関する発明であるため、結晶質以外の酸化物半導体薄膜に及ぼす水素等の影響についての知見は得られていなかった。また、依然として、ＴＦＴ特性において重要な面内ばらつきの原因となる結晶粒界の課題は残されていた。
特開２０１０−２１９５３８号公報 ＷＯ２０１０／０３２４２２号公報 特開２０１１−２２２５５７号公報 ＷＯ２０１０／０４７０７７号公報
Ａ．Ｔａｋａｇｉ，Ｋ．Ｎｏｍｕｒａ，Ｈ．Ｏｈｔａ，Ｈ．Ｙａｎａｇｉ，Ｔ． Ｋａｍｉｙａ，Ｍ．Ｈｉｒａｎｏ，ａｎｄ Ｈ．Ｈｏｓｏｎｏ，Ｔｈｉｎ Ｓｏｌｉｄ Ｆｉｌｍｓ ４８６，３８（２００５）
本発明の目的は、主としてインジウム及びガリウムを酸化物として含有する非晶質又は微結晶の酸化物半導体薄膜に、さらに水素を含有させることによって、高いキャリア移動度を維持したまま、キャリア濃度のみを低減せしめた酸化物半導体薄膜及びその製造方法を提供することにある。併せて、特許文献２〜４におけるＴＦＴ特性ばらつきの原因となる結晶粒界の課題を解決することにある。さらに、上記の主としてインジウム及びガリウムを酸化物として含有し、さらに水素を含有する非晶質又は微結晶の酸化物半導体薄膜を得るために、特許文献２〜４の結晶質の酸化物半導体薄膜とは異なる、好適な製造方法を提供することにある。
本発明者等は、上記課題を解決するために、鋭意検討を行った結果、インジウムとガリウムの合計に対するガリウムの原子数比がＧａ／（Ｉｎ＋Ｇａ）で０．１５以上０．５５以下の非晶質又は微結晶の酸化物半導体薄膜に、適量の水素を含有させることによって、キャリア移動度１０ｃｍ２Ｖ−１ｓｅｃ−１以上を維持したまま、半導体として十分低いキャリア濃度が得られることを新たに見出した。
本発明の第１は、インジウム及びガリウムを酸化物として含有し、さらに水素を含有し、前記ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下であり、前記水素の含有量が、二次イオン質量分析法で１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下である非晶質の酸化物半導体薄膜である。
本発明の第２は、インジウム及びガリウムを酸化物として含有し、さらに水素を含有し、前記ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下であり、前記水素の含有量が、二次イオン質量分析法で１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下である微結晶の酸化物半導体薄膜である。
本発明の第３は、膜表面近傍の平均水素濃度に対する基板近傍の平均水素濃度の比が０．５０〜１．２０である第１又は第２の発明に記載の酸化物半導体薄膜である。
本発明の第４は、飛行時間型二次イオン質量分析法によりＯＨ−が確認される第１〜第３のいずれかの発明に記載の酸化物半導体薄膜である。
本発明の第５は、前記ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．２０以上０．３５以下である第１〜第４のいずれかの発明に記載の酸化物半導体薄膜である。
本発明の第６は、キャリア濃度が２．０×１０１８ｃｍ−３以下である第１から第３のいずれかの発明に記載の酸化物半導体薄膜である。
本発明の第７は、キャリア移動度が１０ｃｍ２Ｖ−１ｓｅｃ−１以上である第１から第４のいずれかの発明に記載の酸化物半導体薄膜である。
本発明の第８は、キャリア濃度が１．０×１０１８ｃｍ−３以下であり、かつキャリア移動度が２０ｃｍ２Ｖ−１ｓｅｃ−１以上である請求項１から５のいずれかに記載の酸化物半導体薄膜である。
本発明の第９は、第１から第６のいずれかの発明に記載の酸化物半導体薄膜をチャネル層として備えた薄膜トランジスタである。
本発明の第１０は、系内の水分圧が２．０×１０−３Ｐａ以上５．０×１０−１Ｐａ以下の雰囲気にて、インジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いて基板の表面にスパッタリング法によって酸化物薄膜を成膜する成膜工程と、前記基板の表面に形成された酸化物薄膜を熱処理する熱処理工程と、を含む、酸化物半導体薄膜の製造方法であって、前記熱処理工程後の前記酸化物半導体薄膜がインジウム及びガリウムを酸化物として含有し、さらに水素を含有する非晶質の酸化物半導体薄膜の製造方法である。
本発明の第１１は、系内の水分圧が２．０×１０−３Ｐａ以上５．０×１０−１Ｐａ以下の雰囲気にて、インジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いて基板の表面にスパッタリング法によって酸化物薄膜を成膜する成膜工程と、前記基板の表面に形成された酸化物薄膜を熱処理する熱処理工程と、を含む、酸化物半導体薄膜の製造方法であって、前記熱処理工程後の前記酸化物半導体薄膜がインジウム及びガリウムを酸化物として含有し、さらに水素を含有する微結晶の酸化物半導体薄膜である酸化物半導体薄膜の製造方法である。
本発明の第１２は、前記熱処理工程における系内の雰囲気が酸素を含有する雰囲気である第１０又は第１１の発明に記載の酸化物半導体薄膜の製造方法である。
本発明の第１３は、前記成膜工程における基板の温度が１５０℃以下である第１０から第１２のいずれかの発明に記載の酸化物半導体薄膜の製造方法である。
本発明の第１４は、前記熱処理工程における熱処理温度が１５０℃以下である第１０から第１２のいずれかの発明に記載の酸化物半導体薄膜の製造方法である。
本発明のインジウム及びガリウムを酸化物として含有し、さらに水素を含有した非晶質又は微結晶の酸化物半導体薄膜は、水素を含有することによって、高いキャリア移動度を維持したまま、キャリア濃度を低減させることができる。これより、チャネル層として適用される薄膜トランジスタ（ＴＦＴ）が安定的に動作するため、本発明の非晶質又は微結晶の酸化物半導体薄膜は工業的に極めて有用である。
本発明の一実施形態である実施例３及び比較例４の酸化物半導体薄膜のＸ線回折測定におけるＸ線回折測定結果を表した図である。 本発明の一実施形態である実施例３の微結晶の酸化物半導体薄膜の断面組織のＴＥＭ写真像である。 本発明の一実施形態である実施例３の微結晶の酸化物半導体薄膜の断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図である。 比較例４の結晶膜である酸化物半導体薄膜の断面組織のＴＥＭ写真像である。 比較例４の結晶膜である酸化物半導体薄膜の断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図である。 本発明の一実施形態である実施例３７の酸化物半導体薄膜の二次イオン質量分析による膜深さ方向の水素濃度の変化を表した図である。 本発明の一実施形態である実施例３８の酸化物半導体薄膜の飛行時間型二次イオン質量分析による膜深さ方向のＯＨ−二次イオン強度の変化を表した図である。
以下に、本発明の非晶質又は微結晶の酸化物半導体薄膜、非晶質又は微結晶の酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ（ＴＦＴ）について詳細に説明する。本発明は、下記の記載に限定されるものではなく、本発明の目的を奏するものである限り、適宜変更を加え実施することができる。
１．酸化物半導体薄膜
（１）金属組成
本発明の酸化物半導体薄膜は、インジウム及びガリウムを酸化物として含有し、さらに水素を含有する非晶質又は微結晶の酸化物半導体薄膜であって、ガリウムがＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下である。非晶質とは、一般的に構成原子の配列に結晶構造のような長距離規則性を持たない固体状態のことをいう。微結晶とは、一般的に結晶粒径が小さい（１ｎｍ以上１００ｎｍ以下程度）結晶成分と、非晶質成分との混合相を形成している状態をいう。結晶質とは、一般的に結晶構造からなりＸ線回折測定におけるＸ線回折測定結果において、結晶構造に基づく面指数に対応した明瞭な回折ピークが見られる状態をいう。
尚、非結晶の酸化物半導体薄膜は、例えば、Ｘ線回折測定におけるＸ線回折測定結果において、結晶構造に基づく面指数に対応した明瞭な回折ピークが見られず、かつ、断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図において、ハローあるいはスポットが若干残存するハローが形成されており、スポットとリングの組み合わせからなる回折パターンが形成されていないことから同定することができる。微結晶の酸化物半導体薄膜は、例えば、Ｘ線回折測定におけるＸ線回折測定結果において、明瞭な回折ピークが見られず、かつ、断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図において、スポットとリングの組み合わせからなる回折パターンが形成されていることから同定することができる。結晶質の酸化物半導体薄膜は、例えば、Ｘ線回折測定におけるＸ線回折測定結果において、結晶構造に基づく面指数に対応した明瞭な回折ピークが見られ、かつ断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図において、その結晶構造に基づく面指数に対応した回折スポットが形成されていることから同定することができる。
本発明の酸化物半導体薄膜のガリウムの含有量は、Ｇａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下であり、０．２０以上０．４５以下であることが好ましく、０．２０を超え０．３５以下であることがより好ましく、０．２１以上０．３５以下であることがさらに好ましく、０．２５以上０．３０以下であることがより一層好ましい。ガリウムは酸素との結合力が強く、本発明の非晶質又は微結晶の酸化物半導体薄膜の酸素欠損量を低減させる効果がある。ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５未満の場合、この効果が十分得られない。一方、０．５５を超える場合、酸化物半導体薄膜として十分高い１０ｃｍ２Ｖ−１ｓｅｃ−１以上のキャリア移動度を得ることができない。
本発明の非晶質又は微結晶の酸化物半導体薄膜は、インジウム及びガリウムを除く元素のうち、特定の正三価の元素を含んでもよい。特定の正三価の元素としては、ホウ素、アルミニウム、スカンジウム、イットリウムがある。本発明の非晶質又は微結晶の酸化物半導体薄膜にこれらの元素が含まれると、キャリア濃度の低減に寄与するが、キャリア移動度の向上にはほとんど寄与しない。本発明の非晶質又は微結晶の酸化物半導体薄膜は、上記以外の正三価の元素を含まないことが好ましい。すなわち、ランタン、プラセオジウム、ジスプロニウム、ホルミウム、エルビウム、イッテリビウム、ルテチウムは含まないことが好ましい。キャリア濃度の低減に寄与せず、キャリア移動度が低下するためである。
本発明の非晶質又は微結晶の酸化物半導体薄膜は、正四価以上の元素のうちスズを含んでもよい。スズは非晶質又は微結晶の酸化物半導体薄膜のキャリア移動度の向上に寄与する。スズ以外の正四価以上の元素を、正三価の元素と同様に実質的に含まないことが好ましい。スズ以外の正四価以上の元素としては、チタン、ジルコニウム、ハフニウム、バナジウム、ニオブ、タンタル、クロム、モリブデン、タングステン、マンガン、ケイ素、ゲルマニウム、鉛、アンチモン、ビスマス、及びセリウムがある。本発明の酸化物半導体薄膜に、これらの元素が含まれると散乱因子として作用するため、非晶質又は微結晶の酸化物半導体薄膜のキャリア移動度が低下してしまう。
本発明の非晶質又は微結晶の酸化物半導体薄膜は、正二価以下の元素を実質的に含まないことが好ましい。正二価以下の元素としては、リチウム、ナトリウム、カリウム、ルビジウム、セシウム、マグネシウム、酸化カルシウム、ストロンチウム、バリウム、及び亜鉛がある。本発明の酸化物半導体に、これらの元素が含まれると、キャリア濃度の低減に多少寄与するものの、散乱因子として作用するため、その効果以上にキャリア移動度が低下してしまう。
（２）不可避不純物
本発明の酸化物半導体薄膜に含まれる不可避不純物は、総量が５００ｐｐｍ以下であることが好ましく、３００ｐｐｍ以下であることがより好ましく、１００ｐｐｍ以下であることがさらに好ましい。本発明において、不可避不純物とは、意図的に添加していないのに、各原料の製造工程等で不可避的に混入する不純物のことである。不純物量が多い場合には、キャリア濃度が高くなる、あるいはキャリア移動度が低下する、などの問題が生じるおそれがある。
（３）水素の含有量、膜深さ方向分布及び結合状態
本発明の非晶質又は微結晶の酸化物半導体薄膜に含有される水素の含有量は、二次イオン質量分析法（ＳＩＭＳ、Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）、ラザフォード後方散乱分析法（ＲＢＳ、Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）法、水素前方散乱分析法（ＨＦＳ、Ｈｙｄｒｏｇｅｎ Ｆｏｒｗａｒｄ Ｓｃａｔｔｅｒｉｎｇ）などで測定される。例えば、二次イオン質量分析法により測定された、水素の含有量が１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下であることが好ましく、３．０×１０２０ａｔｏｍｓ／ｃｍ３以上５．０×１０２１ａｔｏｍｓ／ｃｍ３以下であることがより好ましく、５．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２１ａｔｏｍｓ／ｃｍ３以下であることがさらに好ましい。水素は、非晶質又は微結晶の酸化物半導体薄膜中で酸素の近傍に存在して、酸化物半導体薄膜のキャリア濃度の低減に寄与すると考えられる。酸化物半導体薄膜中の水素の含有量が１．０×１０２０ａｔｏｍｓ／ｃｍ３未満である場合、酸化物半導体薄膜のキャリア濃度が２．０×１０１８ｃｍ−３以下まで十分低減されず、好ましくない。一方、酸化物半導体薄膜中の水素の含有量が、１．０×１０２２ａｔｏｍｓ／ｃｍ３を超える場合、過剰な水素が散乱因子として作用し、酸化物半導体薄膜のキャリア移動度が１０ｃｍ２Ｖ−１ｓｅｃ−１未満に低下してしまうため、好ましくない。
本発明の非晶質又は微結晶の酸化物半導体薄膜においては、含有する水素の膜深さ方向の分布がなるべく均一であるほうがよい。均一であるとは、基板近傍の平均水素濃度に対する薄膜表面近傍の平均水素濃度の比が０．５０〜１．２０の範囲内であることを指す。この比が０．８０〜１．１０の範囲内であればなおよい。
本明細書における薄膜表面近傍の平均水素濃度とは、酸化物半導体薄膜の表面近傍において、表面の影響を受けない境界データを起点として、ＳＩＭＳによる膜深さの正の方向に１０ｎｍまでの間のランダムの５点以上の水素濃度の平均値を意味する。本明細書における基板近傍の平均水素濃度とは、基板と酸化物半導体薄膜の界面近傍において、基板の影響を受けない境界データを起点として、ＳＩＭＳによる膜深さの負の方向に１０ｎｍまでの間のランダムの５点以上の水素濃度の平均値を意味する。なお、ＳＩＭＳによる膜深さの正の方向は膜表面から基板へと向かう方向であり、負の方向とはその反対の方向を指す。
ここで、酸化物半導体薄膜の表面近傍において、表面の影響を受けない境界データは、ＳＩＭＳの測定結果を解析すれば明らかである。例えば、図６のＳＩＭＳの測定結果において、酸化物半導体薄膜の表面近傍において、表面の影響を受けない境界データとは、平均水素濃度が６．１×１０２０〜５．１×１０２２ａｔｏｍｓ／ｃｍ３の範囲で大幅に変化する膜深さ０．２〜２．３ｎｍの範囲と、おおよそ４〜５×１０２０ａｔｏｍｓ／ｃｍ３で一定となっている膜深さ２．３ｎｍ超の範囲の境界となっている２．８ｎｍのデータである。一方、基板と酸化物半導体薄膜の界面近傍において、基板の影響を受けない境界データについても同様であり、平均水素濃度が６．６×１０２０ａｔｏｍｓ／ｃｍ３以上で変化する膜深さ５７．１ｎｍ以上の範囲と、平均水素濃度がおおよそ一定となっている膜深さ５７．１ｎｍ未満の範囲の境界となっている５６．６ｎｍのデータである。これらの境界データを起点として、基板近傍の平均水素濃度又は薄膜表面近傍の平均水素濃度を求めることができる。
本発明の非晶質又は微結晶の酸化物半導体薄膜に含有される水素は、ビックスバイト構造の酸化インジウム相において、水素原子又は水素イオン、と酸素イオンと、が結合したＯＨ−として存在するものがほとんどである。ＯＨ−は、本発明の非晶質又は微結晶の酸化物半導体薄膜中に、特定の格子位置あるいは格子間位置に存在する。特に、ＯＨ−については、飛行時間型のＳＩＭＳ測定（ＴＯＦ−ＳＩＭＳ、Ｔｉｍｅ ｏｆ Ｆｌｉｇｈｔ−Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）によって確認することができる。これに対して、水素がインジウム及び/又はガリウムとビックスバイト構造以外の異相を形成することは好ましくない。
（４）膜質
本発明の酸化物半導体薄膜は、非晶質又は微結晶の酸化物半導体薄膜である。一般に、結晶からなる結晶膜はＸ線回折測定において結晶構造に基づく面指数に対応した明確な回折ピークを示すが（図１の比較例４参照）、非晶質からなる非晶質膜及び微結晶からなる微結晶膜は明確な回折ピークを示さない（図１の実施例３参照）。微結晶膜であっても、その回折パターンには、結晶膜のピークが出現する回折角度に、回折ピークと明確に認識できない膨らみ程度しか確認できない。また、透過型電子顕微鏡（以下、ＴＥＭと表記することがある。）で観察した各薄膜の断面組織のＴＥＭ写真像を比較すると、結晶膜には結晶粒界が確認されるが（図４参照）、非晶質膜はもちろん、微結晶膜にも明確な結晶粒界は確認されない（図２参照）。電子線回折像では、結晶膜の場合には、面指数に対応した回折スポットが確認されるが（図５参照）、非晶質膜及び微結晶膜の場合には、ハロー、スポットが若干残存するハロー、あるいはスポットとリングの組み合わせからなる回折パターンしか確認されない（図３参照）。
（５）膜厚
本発明の非晶質又は微結晶の酸化物半導体薄膜の膜厚は、下限を１０ｎｍ以上とすることが好ましく、３０ｎｍ以上であればより好ましく、５０ｎｍ以上であればなお一層好ましい。一方、上限については特に制限はないが、例えばフレキシビリティを必要とするデバイスの薄膜トランジスタ（ＴＦＴ）のチャネル層として適用する場合などは、１０００ｎｍ以下であることが好ましく、５００ｎｍ以下がより好ましく、３００ｎｍ以下であればなお一層好ましい。１０００ｎｍを超えるとデバイスを曲げた場合に薄膜トランジスタ（ＴＦＴ）のチャネル層として必要な特性が維持できない場合がある。総じて、製造工程におけるスループットや性能ばらつきの少なさなどを考慮すれば、３０ｎｍ以上３００ｎｍ以下が好適であるといえる。
（６）キャリア濃度・キャリア移動度
本発明の酸化物半導体薄膜は、キャリア濃度２．０×１０１８ｃｍ−３以下、より好ましくはキャリア濃度１．０×１０１８ｃｍ−３以下、特に好ましくは８．０×１０１７ｃｍ−３以下を示し、５．０×１０１７ｃｍ−３以下であれば一層好ましい。非特許文献１に記載のインジウム、ガリウム、及び亜鉛からなる非晶質の酸化物半導体薄膜に代表されるように、インジウムを多く含む非晶質の酸化物半導体薄膜は、キャリア濃度が４．０×１０１８ｃｍ−３以上で縮退状態となるため、これをチャネル層に適用した薄膜トランジスタ（ＴＦＴ）はノーマリーオフを示さなくなる。したがって、本発明に係る非晶質又は微結晶の酸化物半導体薄膜は、上記の薄膜トランジスタ（ＴＦＴ）がノーマリーオフを示す範囲にキャリア濃度が制御されるため都合がよい。また、キャリア移動度は１０ｃｍ２Ｖ−１ｓｅｃ−１以上を示し、より好ましくはキャリア移動度１５ｃｍ２Ｖ−１ｓｅｃ−１以上を示し、２０ｃｍ２Ｖ−１ｓｅｃ−１以上を示せばなお一層好ましい。
２．酸化物半導体薄膜の製造方法
本発明の酸化物半導体薄膜の製造方法は特に限定されるものではない。例えば、系内の水分圧は所定の圧力の雰囲気下にて、インジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いて基板の表面にスパッタリング法によって酸化物薄膜を成膜する成膜工程と、前記基板の表面に形成された酸化物薄膜を熱処理する熱処理工程と、を含む、酸化物半導体薄膜の製造方法を例示することができる。
以下、本発明の酸化物半導体薄膜の製造方法の好ましい一実施形態について説明する。
２−１．成膜工程
（１）スパッタリング法
本発明の製造方法において、好ましいスパッタリング法としては、直流スパッタリング法、周波数１ＭＨｚ以下の交流スパッタリング及びパルススパッタリングが挙げられる。特に、これらのうち、工業的な観点から、直流スパッタリング法が特に好ましい。なお、ＲＦスパッタリングの適用も可能だが、無指向性であるため、大型ガラス基板への均一成膜の条件の確立には困難が伴うことから敢えて選択する必要はない。
（２）水分圧
本発明の製造方法において、スパッタリング法により酸化物薄膜を成膜する成膜工程では、系内の水分圧を２．０×１０−３Ｐａ以上５．０×１０−１Ｐａ以下の雰囲気にて制御することが好ましく、より好ましくは２．０×１０−２Ｐａ以上２．０×１０−１Ｐａ以下であり、５．１×１０−２Ｐａ以上１．０×１０−１Ｐａ以下の雰囲気にて制御することがより好ましい。系内の水はスパッタリング装置チャンバー内では水蒸気として導入されることが好ましい。系内の水分圧が２．０×１０−３Ｐａ未満の場合、酸化物薄膜に取り込まれる水の成分である水素あるいは水酸基の量が少ないため、酸化物半導体薄膜のキャリア濃度の低減効果を十分得ることができない。一方、５．０×１０−１Ｐａを超える場合には、酸化物半導体薄膜のキャリア濃度が増大してしまうとともに、酸化物半導体薄膜のキャリア移動度が低下する。水素あるいは水酸基がドナーとして、あるいは散乱因子として振る舞うためと考えられる。なお、酸化物半導体薄膜への水素添加には、本成膜工程において、系内の水分圧での制御ではなく、系内の水素分圧の制御で代用することも可能であるが、防爆仕様の製造工程が必要になるなど安全確保のためコスト高になる可能性があることから、水分圧での制御が好ましい。
（３）その他のガス条件
本成膜工程において、スパッタリング法による成膜の雰囲気ガスを構成するガスの種類としては、希ガス、酸素、及び水蒸気が好ましく、特に希ガスはアルゴンであることが、水蒸気はスパッタリング装置チャンバー内に水蒸気として導入されることがより好ましい。これらの雰囲気ガスの全圧力は、０．１Ｐａ以上３．０Ｐａ以下の範囲に制御されることが好ましく、０．２Ｐａ以上０．８Ｐａ以下の範囲がより好ましく、０．３Ｐａ以上０．７Ｐａ以下の範囲であれば一層好ましい。
前記の系内の雰囲気ガスのうち、系内の水分圧だけでなく、系内の酸素分圧の制御も重要である。系内の酸素分圧の範囲は９．０×１０−３Ｐａ以上３．０×１０−１Ｐａ以下が好ましく、１．０×１０−２Ｐａ以上２．０×１０−１Ｐａ以下がより好ましく、２．５×１０−２Ｐａ以上９．０×１０−２Ｐａ以下がさらに好ましい。酸素分圧が１．０×１０−２Ｐａ未満では、酸化物半導体薄膜のキャリア濃度が十分低下しない、あるいは酸化物半導体薄膜の面内のキャリア濃度のばらつきが大きいなどの問題が生じる。一方、系内の酸素分圧が３．０×１０−１Ｐａを越えると、相対的に雰囲気ガスにおける希ガス、特にアルゴンの比率が低下するため、成膜速度が著しく低下してしまい工業的な実用性が乏しくなる。
本発明の酸化物半導体薄膜のキャリア濃度及びキャリア移動度を最適化するためには、前記の系内の酸素分圧と系内の水分圧をうまく組み合わせることが特に重要である。系内の酸素分圧が低すぎる場合、系内の水分圧を制御しても酸化物半導体薄膜のキャリア濃度を低減することができない。すなわち、系内の酸素分圧を１．０×１０−２Ｐａ以上３．０×１０−１Ｐａ以下、かつ系内の水分圧を５．０×１０−２Ｐａ以上２．０×１０−１Ｐａ以下の範囲に制御することが一層好ましく、系内の酸素分圧を５．０×１０−２Ｐａ以上２．０×１０−１Ｐａ以下、かつ系内の水分圧を５．１×１０−２Ｐａ以上７．５×１０−１Ｐａ以下の範囲に制御することがより一層好ましい。
（４）基板
本成膜工程において、成膜に用いる基板としては、アルカリガラス、無アルカリガラス、石英ガラス等の無機材料、又はポリカーボネート、ポリアリレート、ポリエーテルスルホン、ポリエーテルニトリル、ポリエチレンテレフタレート、ポリビニルフェノール等の有機材料であって、板、シート、あるいはフィルム等の形態のものを使用することができる。また、上記の基板に酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、酸化タンタル、酸化ハフニウム等の無機材料、あるいはＰＭＡ、フッ素系ポリマー等の有機材料をさらに形成した基材からなる基板であってもよい。
（５）基板温度
本成膜工程において、スパッタリング法による成膜の基板温度は、室温以上３００℃以下が好ましいが、基板温度１００℃以上３００℃以下がより好ましい。ただし、基板温度１００℃未満において、系内の酸素分圧を２．４×１０−２Ｐａ以上とすると、膜中に過剰な酸素が取り込まれてしまう場合がある。過剰な酸素は、酸化物半導体薄膜のキャリア濃度低減を阻害する、あるいは酸化物半導体薄膜の面内のキャリア濃度のばらつきが大きいなどの原因となる。
特に、本発明のインジウム及びガリウムを酸化物として含有し、さらに水素を含有した非晶質又は微結晶の酸化物半導体薄膜であれば、例えば１００℃以上２００℃以下という従来の酸化物半導体薄膜よりも低温にした状態で熱処理して酸化物半導体薄膜を製造することが可能である。そのため、例えば、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の樹脂フィルムを基板として用いて薄膜トランジスタ（ＴＦＴ）を製造することが可能である。
（６）Ｔ−Ｓ間距離
本成膜工程において、スパッタリング法による成膜におけるターゲットと基板間の距離（Ｔ−Ｓ間距離）は、１５０ｍｍ以下が好ましく、１１０ｍｍ以下がより好ましく、特に好ましくは８０ｍｍ以下である。Ｔ−Ｓ間距離が１５０ｍｍを超える場合、成膜速度が著しく低下してしまい工業的な実用性が乏しくなるおそれがある。Ｔ−Ｓ間距離を短くすることで成膜速度を高めることができるため工業的な実用性に優れるが、反面、成膜される酸化物薄膜がプラズマによるダメージを受けるおそれがあるため、１０ｍｍ以上が好ましく、２０ｍｍ以上がより好ましく、特に好ましくは３０ｍｍ以上である。
（７）ターゲット
本成膜工程において、スパッタリング法による成膜には、インジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いることが好ましい。特にインジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いることが好ましいが、さらに正三価元素のホウ素、アルミニウム、スカンジウム、イットリウム、正四価元素のスズのうち１種以上が添加された酸化物焼結体からなるターゲットを用いてもよい。前記のインジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットは、少なくともビックスバイト型構造のＩｎ２Ｏ３相を含有することが好ましく、さらにＩｎ２Ｏ３相以外の生成相としてβ−Ｇａ２Ｏ３型構造のＧａＩｎＯ３相、あるいはβ−Ｇａ２Ｏ３型構造のＧａＩｎＯ３相と（Ｇａ，Ｉｎ）２Ｏ３相によって構成されることが特に好ましい。なお、スズが添加された場合には、一般式Ｇａ３−ｘＩｎ５＋ｘＳｎ２Ｏ１６（０．３＜ｘ＜１．５）で表される複合酸化物相を含んでもよい。このような組織を有する酸化物焼結体からなるターゲットの密度は、６．３ｇ／ｃｍ３以上であることが好ましい。密度が６．３ｇ／ｃｍ３未満である場合、量産使用時のノジュール発生の原因となる場合がある。また、直流スパッタリング成膜で主に使用されることから、良好な導電性が必要であるため、酸化物焼結体からなるターゲットは酸素含有雰囲気で焼結されることが好ましく、特に酸素雰囲気で焼結されることが好ましい。
２−２．熱処理工程
熱処理工程とは、基板の表面に形成された酸化物薄膜を熱処理する工程である。非平衡プロセスのスパッタリング法による成膜によって得られた酸化物薄膜には、欠陥が過剰に導入される。過剰な欠陥の導入によってイオン（原子）や格子の配列などの薄膜構造の乱れが生じ、これはキャリア濃度の増加やキャリア移動度の低下に帰結する。後処理することによって、酸化物薄膜の過剰な欠陥を減少させるとともに、乱れている酸化物薄膜の構造を回復させ、そしてキャリア濃度及びキャリア移動度を安定化させることができる。すなわち、後処理することによって、適度なキャリア濃度に制御された高いキャリア移動度の酸化物半導体薄膜とすることが可能になる。
（１）熱処理方法
構造を安定化させる方法としては、熱処理やレーザー処理がある。具体的な熱処理法としては、赤外線加熱を利用した急速熱処理法（ＲＴＡ；Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）、あるいはランプ加熱による熱処理法（ＬＡ；Ｌａｍｐ Ａｎｎｅａｌｉｎｇ）などが挙げられる。レーザー処理としては、酸化物半導体が吸収可能な波長を用いたエキシマレーザーやＹＡＧレーザーによる処理が挙げられる。大型ガラス基板への適用を考慮すれば、ＲＴＡなどの熱処理が好ましい。
（２）熱処理条件
熱処理工程における熱処理温度は、結晶化しない範囲内、かつ基板が変形や損傷しない範囲内で適宜選択することが可能であるが、１００℃以上５００℃未満が好ましく、１００℃以上４５０℃以下がより好ましい。有機材料のフィルム基板を用いる場合には、１００℃以上３００℃以下が好ましく、１００℃以上２００℃以下がより好ましく、汎用性のあるＰＥＴフィルムを使用する場合には１００℃以上１５０℃以下が必要である。１００℃未満の熱処理温度では酸化物薄膜の構造が十分に回復・安定化しないおそれがある。また、５００℃以上であると使用可能な基板が極端に制限されてしまう。
熱処理工程における熱処理温度までの昇温速度は特に制限されないが、１０℃／分以上が好ましく、５０℃／分以上がより好ましく、１００℃／分以上が特に好ましい。昇温速度を高めることによって、狙いとする温度に極力限定して熱処理を実施することが可能になる。また製造工程におけるスループットを高めることができるという利点もある。熱処理時間は、熱処理温度に保持される時間が１分間以上１２０分間以下であることが好ましく、５分間以上６０分間以下がより好ましい。熱処理工程における熱処理雰囲気は酸化性雰囲気が好ましく、酸素含有雰囲気がより好ましい。酸化性雰囲気としては、酸素、オゾン、水蒸気、又は窒素酸化物などを含む雰囲気が好ましい。なお、上記範囲の熱処理温度、熱処理時間、昇温時間、及び雰囲気を組み合わせてもよい。
（３）エッチング条件
本発明の非晶質又は微結晶の酸化物半導体薄膜は、ウエットエッチングあるいはドライエッチングによって、薄膜トランジスタ（ＴＦＴ）などの用途で必要な微細加工を施される。通常、結晶化温度未満の温度、例えば室温から３００℃までの範囲から適宜基板温度を選択して一旦酸化物薄膜を形成した後、ウエットエッチングによる微細加工を施すことができる。エッチャントとしては、弱酸であれば概ね使用できるが、ＰＡＮ又は蓚酸を主成分とする弱酸が好ましい。例えば、関東化学製ＩＴＯ−０６Ｎなどが使用できる。薄膜トランジスタ（ＴＦＴ）の構成によっては、ドライエッチングを選択してもよい。
３．薄膜トランジスタ（ＴＦＴ）及びその製造方法
本発明の非晶質又は微結晶の酸化物半導体薄膜をチャネル層として備えた薄膜トランジスタ（ＴＦＴ）であれば、チャネル層が高いキャリア移動度を維持したまま、キャリア濃度を低減させることができる酸化物半導体薄膜であるため、薄膜トランジスタ（ＴＦＴ）が安定的に動作する。
本発明の薄膜トランジスタは、本発明の非晶質又は微結晶の酸化物半導体薄膜をチャネル層として備えた薄膜トランジスタ（ＴＦＴ）であれば、特に限定はされないが、例えば、ソース電極、ドレイン電極、ゲート電極、チャネル層及びゲート絶縁膜を備える薄膜トランジスタを挙げることができる。
本発明の薄膜トランジスタは、従来公知の方法と本発明の酸化物半導体薄膜の製造方法とを組み合わせることにより製造することができる。例えば、ゲート電極の表面にゲート絶縁膜を形成する。そして、ゲート絶縁膜の表面に本発明の非晶質又は微結晶の酸化物半導体薄膜の製造方法により、酸化物薄膜を成膜、熱処理、エッチングし、パターニングされた酸化物半導体薄膜（チャネル層）を形成する。そして酸化物半導体薄膜（チャネル層）の表面にパターニングされたソース電極及びドレイン電極を形成する方法を挙げることができる。
ゲート電極の表面にゲート絶縁膜を形成する方法は、例えば、Ｓｉ基板（ゲート電極）の表面に熱酸化等によってＳｉＯ2膜（ゲート絶縁膜）を形成する方法や、ＩＴＯ膜（ゲート電極）表面に、高周波マグネトロンスパッタリングによってＳｉＯ2膜（ゲート絶縁膜）を形成する方法等を挙げることができる。
酸化物半導体薄膜（チャネル層）の表面にソース電極及びドレイン電極を成膜する方法は、直流マグネトロンスパッタリング法により、Ｍｏ、Ａｌ、Ｔａ、Ｔｉ、Ａｕ、Ｐｔなどの金属薄膜もしくはこれらの金属の合金薄膜、それら金属の導電性酸化物又は窒化物薄膜、あるいは各種の導電性高分子材料、あるいは透明ＴＦＴ向けとしてＩＴＯ等を成膜する方法を挙げることができる。
て酸化物半導体薄膜（チャネル層）の表面にパターニングされたソース電極及びドレイン電極を形成する方法は、例えばフォトリソグラフィ技術などを利用してエッチングをする方法やリフトオフ法等を用いることができる。
以下に、本発明の実施例を用いて、さらに詳細に説明するが、本発明は、これら実施例によって限定されるものではない。
（実施例１）
以下に説明するプロセスによって、酸化物半導体薄膜を作製及び評価した。
＜酸化物半導体薄膜の作製＞
直流電源、６インチカソード、四重極質量分析計（インフィコン製）を備えたロードロック式マグネトロンスパッタリング装置（アルバック製）を用いて直流スパッタリングによる成膜を行った。ターゲットとして、インジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いた。ターゲットのガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．２７とした。実際の成膜では、１０分間のプリスパッタリング後、スパッタリングターゲットの直上、すなわち静止対向位置に基板を搬送して、膜厚５０ｎｍの酸化物薄膜を形成した。以下に成膜条件の詳細を示す。
［成膜条件］
基板温度：２００℃
到達真空度：３．０×１０−５Ｐａ未満
ターゲット−基板（Ｔ−Ｓ）間距離：６０ｍｍ
スパッタガス全圧：０．６Ｐａ
酸素分圧：６．０×１０−２Ｐａ
水分圧：２．２×１０−３Ｐａ
投入電力：直流（ＤＣ）３００Ｗ
続いて、成膜後の酸化物薄膜に、ＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いて、以下の条件で熱処理を施すことで酸化物半導体薄膜を得た。
［熱処理条件］
熱処理温度：３５０℃
雰囲気：酸素
昇温速度：５００℃／分
＜酸化物半導体薄膜の特性評価＞
酸化物薄膜の組成をＩＣＰ発光分光法によって調べた。酸化物半導体薄膜の膜厚は表面粗さ計（テンコール社製）で測定した。酸化物半導体薄膜のキャリア濃度及びキャリア移動度は、ホール効果測定装置（東陽テクニカ製）によって求めた。熱処理工程前の酸化物薄膜及び熱処理工程後の酸化物半導体薄膜の膜質の確認は、Ｘ線回折測定（フィリップス製）、ならびに透過電子顕微鏡及び電子線回折測定（ＴＥＭ−ＥＤＸ、日立ハイテクノロジーズ製、日本電子製））により行った。表１及び表２に結果を示した。
上記の実施例及び比較例のうち、代表的な酸化物半導体薄膜のＳＩＭＳ（二次イオン質量分析法、アルバック・ファイ製）による測定を行い、膜深さ方向の平均の水素の含有量を求めた。表２に結果を示した。
（実施例２〜３４、比較例１〜７）
ターゲット、スパッタ条件、及び熱処理条件を、表１に記載の組成を有するインジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲット及び条件に変更したほかは、実施例１と同様にして酸化物半導体薄膜を作製し、評価した。表１及び表２に、まとめて結果を示した。
実施例１〜３４より、本発明のインジウム及びガリウムを酸化物として含有し、さらに水素を含有する非晶質又は微結晶の酸化物半導体薄膜であって、ガリウムがＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下である酸化物半導体薄膜は、スパッタ法による成膜において系内の酸素分圧を９．０×１０−３Ｐａ以上３．０×１０−１Ｐａ以下、かつ系内の水分圧を２．０×１０−３Ｐａ以上５．０×１０−１Ｐａ以下の範囲に制御することで、非晶質又は微結晶の酸化物半導体薄膜のキャリア濃度が２．０×１０１８ｃｍ−３以下であり、かつ非晶質又は微結晶の酸化物半導体薄膜のキャリア移動度が１０ｃｍ２Ｖ−１ｓｅｃ−１以上を示すことがわかる。
特に、実施例２〜６、９〜１３、１６、１９〜２３、２５〜３１からわかるように、本発明のインジウム及びガリウムを酸化物として含有し、さらに水素を含有する微結晶の酸化物半導体薄膜であって、ガリウムがＧａ／（Ｉｎ＋Ｇａ）原子数比で０．２０以上０．３５以下である酸化物半導体薄膜は、スパッタ法による成膜において系内の酸素分圧を１．０×１０−２Ｐａ以上２．０×１０−１Ｐａ以下、かつ系内の水分圧を２．０×１０−２Ｐａ以上２．０×１０−１Ｐａ以下の範囲に制御することで、酸化物半導体薄膜のキャリア濃度が１．０×１０１８ｃｍ−３以下、かつ酸化物半導体薄膜のキャリア移動度が２０ｃｍ２Ｖ−１ｓｅｃ−１以上を実現することができる。
さらに、実施例３、９〜１１、１３、１６、２０〜２３、２５〜３１のように、上記の系内の酸素分圧を２．５×１０−２Ｐａ以上９．０×１０−２Ｐａ以下、かつ系内の水分圧を５．１×１０−２Ｐａ以上１．０×１０−１Ｐａ以下の範囲に制御すれば、酸化物半導体薄膜のキャリア濃度が８．０×１０１７ｃｍ−３以下、かつ酸化物半導体薄膜のキャリア移動度が２０ｃｍ２Ｖ−１ｓｅｃ−１以上が可能となる。
これに対して、比較例１、２では、系内の水分圧が２．０×１０−３Ｐａを下回っているため、酸化物半導体薄膜に十分な水素が含まれず、その結果として比較例１の酸化物半導体薄膜の水素の含有量が、二次イオン質量分析法で１．０×１０２０ａｔｏｍｓ／ｃｍ３を下回り、比較例１、２の酸化物半導体薄膜のキャリア濃度が２．０×１０１８ｃｍ−３を超えてしまっている。一方、比較例３では、系内の水分圧が６．０×１０−１Ｐａを超えているため、酸化物半導体薄膜の水素の含有量が、二次イオン質量分析法で１．０×１０２２ａｔｏｍｓ／ｃｍ３を上回り、酸化物半導体薄膜のキャリア濃度が２．０×１０１８ｃｍ−３を超えている。
さらに、比較例４では、実施例３に対して熱処理温度を高めたために結晶膜になってしまっている。比較例５では、膜厚を１０００ｎｍ超としたために結晶化温度が低下し、結晶膜になってしまっている。これら比較例４、５では、酸化物半導体薄膜のキャリア移動度が１０ｃｍ２Ｖ−１ｓｅｃ−１を下回るだけでなく、酸化物半導体薄膜のキャリア濃度が２．０×１０１８ｃｍ−３を超える場合もある。すなわち、特許文献２〜４の主としてインジウム、ガリウム、酸素、及び水素からなる結晶膜は、本発明の微結晶又は非晶質の酸化物半導体薄膜と異なり、半導体特性が劣ることに対応している。
また、比較例６では、ガリウムがＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１０であって、本発明の範囲を下回っている。このため、系内の酸素分圧と水分圧を制御しても酸化物半導体薄膜のキャリア濃度が高すぎる結果となっている。また、比較例７では、ガリウムがＧａ／（Ｉｎ＋Ｇａ）原子数比で０．６０であって、本発明の範囲を超えており、この場合には酸化物半導体薄膜のキャリア移動度が低すぎるためホール効果測定そのものがうまくできない。
また、実施例９〜１１、２７、３１より、本発明のインジウム及びガリウムを酸化物として含有し、さらに水素を含有する微結晶の酸化物半導体薄膜であって、ガリウムがＧａ／（Ｉｎ＋Ｇａ）原子数比で０．２５以上０．３５以下である酸化物半導体薄膜は、酸化物薄膜を成膜する成膜工程において、基板の温度を１５０℃以下の低温とした状態で基板の表面に酸化物薄膜を成膜し、かつ、酸化物薄膜を熱処理する熱処理工程において、系内の雰囲気が酸素を含有する雰囲気で１５０℃以下の低温で基板の表面に形成された酸化物薄膜を熱処理している。このような低温プロセスでも酸化物半導体薄膜のキャリア濃度５．０×１０１７ｃｍ−３以下、かつ酸化物半導体薄膜のキャリア移動度２０ｃｍ２Ｖ−１ｓｅｃ−１以上を達成することができている。
酸化物半導体薄膜の水素の含有量を二次イオン質量分析法により測定した結果、実施例１の水素の含有量は、１．３×１０２０ａｔｏｍｓ／ｃｍ３であった。同様に、実施例２、実施例３、実施例４、及び実施例１７については、３．４×１０２０ａｔｏｍｓ／ｃｍ３、５．８×１０２０ａｔｏｍｓ／ｃｍ３、２．４×１０２１ａｔｏｍｓ／ｃｍ３、ならびに９．６×１０２１ａｔｏｍｓ／ｃｍ３であった。これに対して、比較例１については、８．８×１０１９ａｔｏｍｓ／ｃｍ３でと本発明の範囲を下回り、また比較例３については、２．３×１０２２ａｔｏｍｓ／ｃｍ３と本発明の範囲を超えていた。
＜Ｘ線回折測定、及び断面組織のＴＥＭ−ＥＤＸ測定＞
実施例３及び比較例４の酸化物半導体薄膜について、Ｘ線回折測定、及び断面組織のＴＥＭ−ＥＤＸ測定を実施した。図１に実施例３及び比較例４の酸化物半導体薄膜のＸ線回折測定におけるＸ線回折測定結果を示し、図２に実施例３の酸化物半導体薄膜の断面組織のＴＥＭ写真像、図３に実施例３の酸化物半導体薄膜の断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図を示す。図１の実施例３の酸化物半導体薄膜におけるＸ線回折測定結果には、Ｉｎ２Ｏ３のビックスバイト構造の明瞭な回折ピークがみられないことから、結晶質以外の酸化物半導体薄膜が生成していることがわかる。又、図２の酸化物半導体薄膜の断面組織のＴＥＭ写真像より、実施例３の酸化物半導体薄膜の断面組織には明確な結晶粒界は確認されないことがわかる。さらに、図３の実施例３の酸化物半導体薄膜の断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図はスポットとリングの組み合わせからなる回折パターンになっていることから、非晶質ではなく微結晶が生成していることがわかる。
図４に比較例４の酸化物半導体薄膜の断面組織のＴＥＭ写真像、図５に比較例４の酸化物半導体薄膜の断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図を示す。図４の比較例４の酸化物半導体薄膜の断面組織のＴＥＭ写真像において、明瞭な結晶粒界が存在することがわかる。又、図５の比較例４の酸化物半導体薄膜の断面組織のＴＥＭ−ＥＤＸ測定の電子線回折図では、ビックスバイト構造に基づく面指数に対応した回折スポットが確認される。さらに、図１の比較例４の酸化物半導体薄膜におけるＸ線回折測定結果には、Ｉｎ２Ｏ３のビックスバイト構造の明瞭な回折ピークがみられた。すなわち、実施例３は微結晶膜であるのに対して、比較例４は結晶膜であって、両者が全く異なる膜質であることがわかる。
次に、以下に説明するプロセスによって、薄膜トランジスタを作製及び評価した。
＜薄膜トランジスタの作製及び動作特性評価＞
（実施例３５）
熱酸化によって厚さ１００ｎｍのＳｉＯ2膜が形成された、厚さ４７５μｍ、２０ｍｍ角の導電性ｐ型Ｓｉ基板を用いて薄膜トランジスタ（ＴＦＴ）を作製した。ここで、ＳｉＯ2膜はゲート絶縁膜として機能し、導電性ｐ型Ｓｉ基板がゲート電極として機能する。
前記のＳｉＯ2膜ゲート絶縁膜上に、実施例３の酸化物薄膜（Ｇａ／（Ｉｎ＋Ｇａ）原子数比＝０．２７）を成膜した。なお、スパッタリング条件は、実施例３に準じた。
酸化物薄膜に対して、レジスト（東京応化工業製ＯＦＰＲ♯８００）、エッチャント（関東化学製ＩＴＯ−０６Ｎ）を用いて、フォトリソグラフィ法によりパターニングを行った。
次に、酸化物薄膜に実施例３に準ずる条件で熱処理を施し、微結晶膜の酸化物半導体薄膜を得た。これにより、微結晶膜の酸化物半導体薄膜をチャネル層とした。
チャネル層の表面に、直流マグネトロンスパッタリング法により、厚さ１０ｎｍのＴｉ膜と厚さ５０ｎｍのＡｕ膜を、この順序で成膜することで、Ａｕ／Ｔｉ積層膜からなるソース電極及びドレイン電極を成膜した。リフトオフ法によりパターニングを行い、チャネル長２０μｍ、チャネル幅５００μｍとなるように、ソース電極及びドレイン電極を成膜することで実施例３５の薄膜トランジスタを得た。
薄膜トランジスタの動作特性を、半導体パラメータアナライザ（アジレント製）を用いて評価した。この結果、薄膜トランジスタとしての動作特性が確認できた。また、実施例３５の薄膜トランジスタは、電界効果移動度が３９．５ｃｍ２Ｖ−１ｓｅｃ−１、ｏｎ／ｏｆｆ比が４×１０７、Ｓ値が０．４２の良好な値を示すことが確認された。
（実施例３６）
厚さ１８８μｍのポリエチレンテレフタレート（ＰＥＴ）フィルムを基板として用いてＴＦＴを作製した。ＰＥＴフィルムの片面に、予め高周波マグネトロンスパッタリングによって膜厚１５０ｎｍのＳｉＯ2膜を形成した、
ＳｉＯ2膜上にゲート電極としてＩＴＯ膜を成膜した。実施例３５と同様にＩＴＯ膜をフォトリソグラフィ法により所望の形状にパターニングした。次に、ＩＴＯゲート電極上に、再び高周波マグネトロンスパッタリングによってＳｉＯ2膜を形成し、ゲート絶縁膜とした。
ＳｉＯ2ゲート絶縁膜上に、実施例３１の酸化物薄膜（Ｇａ／（Ｉｎ＋Ｇａ）原子数比＝０．３５）を成膜した。なお、スパッタリング条件は、実施例３１に準じた。
実施例３５と同様のフォトリソグラフィ法によるパターニング後、実施例３１に準ずる条件でアニール処理を施し、微結晶膜の酸化物半導体薄膜からなるチャネル層を得た。
チャネル層の表面に、直流マグネトロンスパッタリング法により、厚さ１００ｎｍのＩＴＯ膜を成膜した。リフトオフ法によりパターニングを行い、チャネル長２０μｍ、チャネル幅５００μｍとなるように、ソース電極及びドレイン電極を成膜することで実施例３６の薄膜トランジスタを得た。
薄膜トランジスタの動作特性を、半導体パラメータアナライザ（アジレント製）を用いて評価した。この結果、薄膜トランジスタとしての動作特性が確認できた。また、実施例３６の薄膜トランジスタは、電界効果移動度が２７．８ｃｍ２Ｖ−１ｓｅｃ−１、ｏｎ／ｏｆｆ比が７×１０７、Ｓ値が０．３６の良好な値を示すことが確認された。以上から、ポリエチレンテレフタレート（ＰＥＴ）フィルム等の樹脂フィルムを基板として用いて良好な動作特性を有する薄膜トランジスタ（ＴＦＴ）を製造できることが確認された。
＜ＳＩＭＳによる膜深さ方向の水素濃度分布の測定＞
（実施例３７）
実施例１において、成膜時の酸素分圧を５．４×１０−２Ｐａ、ならびに水分圧を６．５×１０−２Ｐａに変更した以外は実施例１と同様にして酸化物半導体薄膜を作製した。得られた薄膜の膜厚は５２ｎｍであった。なお、この薄膜は実施例３の膜厚を薄くしたものに相当する。このような薄膜について、ＳＩＭＳによる膜深さ方向の水素濃度分布を測定した。図６にＳＩＭＳ測定結果を示す。表面の影響を受けていない薄膜表面近傍である膜深さ方向に酸化物半導体薄膜の最表面から２．８〜７．５ｎｍまでの間のランダムの１０点の平均水素濃度を求めたところ、４．４×１０２０ａｔｏｍｓ／ｃｍ３であった。次に基板の影響を受けていない基板近傍である膜深さ方向に酸化物半導体薄膜の最表面から５１．８〜５６．６ｎｍまでの間のランダムの１０点の平均水素濃度を求めたところ、４．８×１０２０ａｔｏｍｓ／ｃｍ３であった。これらの値より、基板近傍の平均水素濃度に対する薄膜表面近傍の平均水素濃度の比は０．９３であった。
続いて、この薄膜のＴＯＦ−ＳＩＭＳ測定を行った。図７にＴＯＦ−ＳＩＭＳ測定による薄膜深さ方向のＯＨ−二次イオン強度の変化を示す。この結果より、本実施例の酸化物半導体薄膜中にはＯＨ−が存在し、膜深さ方向に対して均一に分布していることが確認された。
（実施例３８）
実施例１において、成膜時の酸素分圧を９．３×１０−２Ｐａ、ならびに水分圧を２．１×１０−２Ｐａに変更した以外は実施例１と同様にして酸化物半導体薄膜を作製した。目標膜厚を１５０ｎｍとして得られた薄膜の膜厚は１４９ｎｍであった。熱処理の雰囲気は大気とした。実施例３７と同様に、基板近傍の平均水素濃度に対する薄膜表面近傍の平均水素濃度の比を求めたところ、１．０８であった。また、本実施例においても、ＴＯＦ−ＳＩＭＳ測定によって、酸化物半導体薄膜中にはＯＨ−が存在し、膜深さ方向に対して均一に分布していることが確認された。
本発明の第３は、基板近傍の平均水素濃度に対する薄膜表面近傍の平均水素濃度の比が０．５０〜１．２０である第１又は第２の発明に記載の酸化物半導体薄膜である。
本発明の第６は、キャリア濃度が２．０×１０１８ｃｍ−３以下である第１から第５のいずれかの発明に記載の酸化物半導体薄膜である。
本発明の第７は、キャリア移動度が１０ｃｍ２Ｖ−１ｓｅｃ−１以上である第１から第６のいずれかの発明に記載の酸化物半導体薄膜である。
本発明の第８は、キャリア濃度が１．０×１０１８ｃｍ−３以下であり、かつキャリア移動度が２０ｃｍ２Ｖ−１ｓｅｃ−１以上である第１から第７のいずれかの発明に記載の酸化物半導体薄膜である。
本発明の第９は、第１から第８のいずれかの発明に記載の酸化物半導体薄膜をチャネル層として備えた薄膜トランジスタである。

Claims (14)

  1. インジウム及びガリウムを酸化物として含有し、
    さらに水素を含有し、
    前記ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下であり、
    二次イオン質量分析法により測定された前記水素の含有量が、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下である非晶質の酸化物半導体薄膜。
  2. インジウム及びガリウムを酸化物として含有し、
    さらに水素を含有し、
    前記ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．１５以上０．５５以下であり、
    二次イオン質量分析法により測定された前記水素の含有量が、１．０×１０２０ａｔｏｍｓ／ｃｍ３以上１．０×１０２２ａｔｏｍｓ／ｃｍ３以下である微結晶の酸化物半導体薄膜。
  3. 膜表面近傍の平均水素濃度に対する基板近傍の平均水素濃度の比が０．５０〜１．２０である請求項１又は２に記載の酸化物半導体薄膜。
  4. 飛行時間型二次イオン質量分析法によりＯＨ−が確認される請求項１〜３のいずれかに記載の酸化物半導体薄膜。
  5. 前記ガリウムの含有量がＧａ／（Ｉｎ＋Ｇａ）原子数比で０．２０以上０．３５以下である請求項１〜４のいずれかに記載の酸化物半導体薄膜。
  6. キャリア濃度が２．０×１０１８ｃｍ−３以下である請求項１〜５のいずれかに記載の酸化物半導体薄膜。
  7. キャリア移動度が１０ｃｍ２Ｖ−１ｓｅｃ−１以上である請求項１〜６のいずれかに記載の酸化物半導体薄膜。
  8. キャリア濃度が１．０×１０１８ｃｍ−３以下であり、かつキャリア移動度が２０ｃｍ２Ｖ−１ｓｅｃ−１以上である請求項１から７のいずれかに記載の酸化物半導体薄膜。
  9. 請求項１から８のいずれかに記載の酸化物半導体薄膜をチャネル層として備えた薄膜トランジスタ。
  10. 系内の水分圧が２．０×１０−３Ｐａ以上５．０×１０−１Ｐａ以下の雰囲気にて、インジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いて基板の表面にスパッタリング法によって酸化物薄膜を成膜する成膜工程と、
    前記基板の表面に形成された酸化物薄膜を熱処理する熱処理工程と、を含む、酸化物半導体薄膜の製造方法であって、
    前記熱処理工程後の前記酸化物半導体薄膜がインジウム及びガリウムを酸化物として含有し、さらに水素を含有する非晶質の酸化物半導体薄膜の製造方法。
  11. 系内の水分圧が２．０×１０−３Ｐａ以上５．０×１０−１Ｐａ以下の雰囲気にて、インジウム及びガリウムを酸化物として含有する酸化物焼結体からなるターゲットを用いて基板の表面にスパッタリング法によって酸化物薄膜を成膜する成膜工程と、
    前記基板の表面に形成された酸化物薄膜を熱処理する熱処理工程と、を含む、酸化物半導体薄膜の製造方法であって、
    前記熱処理工程後の前記酸化物半導体薄膜がインジウム及びガリウムを酸化物として含有し、さらに水素を含有する微結晶の酸化物半導体薄膜の製造方法。
  12. 前記熱処理工程における系内の雰囲気が酸素を含有する雰囲気である請求項１０又は１１に記載の酸化物半導体薄膜の製造方法。
  13. 前記成膜工程における基板の温度が１５０℃以下である請求項１０〜１２のいずれかに記載の酸化物半導体薄膜の製造方法。
  14. 前記熱処理工程における熱処理温度が１５０℃以下である請求項１０〜１２のいずれかに記載の酸化物半導体薄膜の製造方法。
JP2018502983A 2016-02-29 2017-02-08 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ Pending JPWO2017150115A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016037026 2016-02-29
JP2016037026 2016-02-29
PCT/JP2017/004584 WO2017150115A1 (ja) 2016-02-29 2017-02-08 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ

Publications (1)

Publication Number Publication Date
JPWO2017150115A1 true JPWO2017150115A1 (ja) 2018-12-27

Family

ID=59742788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018502983A Pending JPWO2017150115A1 (ja) 2016-02-29 2017-02-08 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ

Country Status (6)

Country Link
US (1) US20190081182A1 (ja)
JP (1) JPWO2017150115A1 (ja)
KR (1) KR20180121520A (ja)
CN (1) CN108713245A (ja)
TW (1) TWI640492B (ja)
WO (1) WO2017150115A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109994559B (zh) * 2019-03-29 2021-07-23 吉林建筑大学 一种半导体氧化膜及其制备方法
CN109962011B (zh) * 2019-04-03 2021-06-25 吉林建筑大学 一种基于氧化物的半导体膜制备方法
WO2021014706A1 (ja) * 2019-07-23 2021-01-28 パナソニックＩｐマネジメント株式会社 薄膜の製造方法及び積層体
CN110911497A (zh) * 2019-11-20 2020-03-24 天津大学 柔性氧化铟镓薄膜晶体管及其制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
WO2011132418A1 (ja) * 2010-04-22 2011-10-27 出光興産株式会社 成膜方法
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
WO2012117936A1 (ja) * 2011-03-01 2012-09-07 シャープ株式会社 薄膜トランジスタおよびその製造方法、並びに表示装置
JP6035195B2 (ja) * 2012-05-01 2016-11-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP6178733B2 (ja) * 2014-01-29 2017-08-09 出光興産株式会社 積層構造、その製造方法及び薄膜トランジスタ

Also Published As

Publication number Publication date
TW201806907A (zh) 2018-03-01
US20190081182A1 (en) 2019-03-14
TWI640492B (zh) 2018-11-11
CN108713245A (zh) 2018-10-26
WO2017150115A1 (ja) 2017-09-08
KR20180121520A (ko) 2018-11-07

Similar Documents

Publication Publication Date Title
JP5966840B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
KR101612147B1 (ko) 박막 트랜지스터 및 그 제조방법
JP5466939B2 (ja) 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
JP4415062B1 (ja) 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP6376153B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
WO2017150115A1 (ja) 酸化物半導体薄膜、酸化物半導体薄膜の製造方法及びそれを用いた薄膜トランジスタ
JP6107085B2 (ja) 酸化物半導体薄膜および薄膜トランジスタ
JP6036984B2 (ja) 酸窒化物半導体薄膜
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
TW201536937A (zh) 氧化物燒結體、濺鍍用靶、及使用其而獲得之氧化物半導體薄膜
JP2018104772A (ja) 酸化物半導体薄膜の製造方法及び薄膜トランジスタの製造方法
JP2018107316A (ja) 酸化物半導体薄膜及びその製造方法、並びに薄膜トランジスタ
JP2018135589A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
JP2019024058A (ja) 酸化物半導体薄膜及び薄膜トランジスタの製造方法
WO2023189014A1 (ja) 半導体膜、及び半導体膜の製造方法
JP2019021894A (ja) 酸化物半導体薄膜の製造方法
JP5581416B2 (ja) 結晶酸化物半導体、及びそれを用いてなる薄膜トランジスタ
JP2018182232A (ja) 酸化物半導体薄膜の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180827