JP2012049208A - 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置 - Google Patents

酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置 Download PDF

Info

Publication number
JP2012049208A
JP2012049208A JP2010187880A JP2010187880A JP2012049208A JP 2012049208 A JP2012049208 A JP 2012049208A JP 2010187880 A JP2010187880 A JP 2010187880A JP 2010187880 A JP2010187880 A JP 2010187880A JP 2012049208 A JP2012049208 A JP 2012049208A
Authority
JP
Japan
Prior art keywords
thin film
oxide semiconductor
film
film transistor
semiconductor thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2010187880A
Other languages
English (en)
Inventor
Masahiro Takada
真宏 高田
Fumihiko Mochizuki
文彦 望月
Ifumi Hama
威史 濱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2010187880A priority Critical patent/JP2012049208A/ja
Priority to TW100130214A priority patent/TW201219342A/zh
Priority to KR1020110084793A priority patent/KR101891828B1/ko
Publication of JP2012049208A publication Critical patent/JP2012049208A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】IGZO系酸化物半導体薄膜において、膜中水分量を低減可能な組成を明らかにし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適した酸化物半導体薄膜を得る。
【解決手段】In、Ga、ZnおよびOを主たる構成元素とする酸化物半導体薄膜において、In,Ga,Znの組成比をZn/(In+Ga+Zn)≦1/3、Ga/(In+Ga+Zn)≦9/11、4/5≦Ga/(In+Ga)≦1、且つIn/(In+Zn)≦1/2を満たすものとする。
【選択図】図１７

Description

本発明は、In−Ga−Zn−O系（IGZO系）の酸化物半導体薄膜およびその酸化物半導体薄膜を備えた薄膜トランジスタに関するものである。また、本発明は、薄膜トランジスタを用いた表示装置、イメージングセンサーおよびＸ線デジタル撮影装置等の装置に関するものである。
近年、In−Ga−Zn−O系（IGZO系）の酸化物半導体薄膜をチャネル層に用いた薄膜トランジスタの開発が活発に行われている（特許文献１〜５等）。酸化物半導体薄膜は低温成膜が可能であり、且つアモルファスシリコンよりも高移動度を示し、更に可視光に透明であることからプラスチック板やフィルム等の基板上にフレキシブルな透明薄膜トランジスタを形成することが可能である。
特許文献１〜４においては、種々の観点からIGZO系の組成比の好ましい範囲がそれぞれ規定されている。
特許文献５においては、酸化物半導体を活性層（チャネル層）に用いたTFTにおいて、移動度やオン・オフ比の変動の原因が活性層に含有される水分量が異なることにあることが報告されている。
特許文献５においては、酸化物半導体層を備えたTFTの実用化に当たり、実用上で問題とならない水分取り込み量の上限が規定されている。
一方、IGZO系アモルファス酸化物半導体薄膜を薄膜トランジスタに適用する際には350℃〜400℃程度のポストアニール処理を施して素子の安定性（閾値シフトなど）を改善する必要性があることが一般的に認識されている。
特許第４１７０４５４号公報 特開２００７−２８１４０９号公報 特表２００９−５３３８８４号公報 特開２００９−２５３２０４号公報 特開２００８−２８３０４６号公報
現在においては、耐熱性の低い樹脂基板上に薄膜トランジスタ（TFT）を形成したフレキシブルTFT、特に大面積デバイスに対応可能なフレキシブルTFTへの要請が高まっていることから、300℃以下、より好ましくは200℃以下の低温アニール処理で特性の高いTFTを形成することが求められている。300℃以下であればポリイミド等の比較的耐熱性の高い樹脂基板上への形成が可能となり、200℃以下であればPENやPTFE等の樹脂基板への形成が可能となり、適用範囲が広がる。
しかしながら、低温アニールではアモルファス酸化物薄膜中の水分を十分に除去することができず、膜面内において均一な水分量とすることは困難となる。具体的には、特に大面積のデバイスをアニールする際に中心部分と、中心から離れた部分で数度アニール温度が異なっただけで膜中水分量が不均一となる。又、複数のデバイスをアニールする際に、各デバイスの熱源からの距離や、ヒーターとの接触状態にわずかな違いがあった際にもアニール温度が数度ずれる可能性があり、そうなった場合にはやはり膜中水分量の不均一が生じてしまう。膜中水分量が不均一となることは即ち、面内において特性バラツキが生じるということに他ならない。特許文献５においては、面内における水分量のバラツキについては議論されておらず、面内バラツキを抑制する施策は検討されていない。
本発明は、上記事情に鑑みてなされたものであって、IGZO系アモルファス酸化物半導体薄膜において、膜中水分量を低減可能な組成を明らかにし、再現性が高く、大面積デバイス、特にフレキシブルデバイス作製に適したIGZO系酸化物半導体薄膜を提供することを目的とするものである。また、本発明は面内における特性バラツキの少ない薄膜トランジスタおよび薄膜トランジスタを備えた装置を提供することを目的とするものである。
本発明の酸化物半導体薄膜は、In、Ga、ZnおよびOを主たる構成元素とする酸化物半導体薄膜において、In,Ga,Znの組成比がZn/(In+Ga+Zn)≦1/3、Ga/(In+Ga+Zn)≦9/11、4/5≦Ga/(In+Ga)≦1、且つIn/(In+Zn)≦1/2であることを特徴とするものである。
特に、前記組成比において、4/5≦Ga/(In+Ga)≦9/10であることが好ましい。
ここで、「主たる構成元素」とは、全構成元素に対するIn、Ga、Zn、Oの合計割合が98％以上であることを意味するものとする。
前記酸化物半導体薄膜は非晶質であることが好ましい。
非晶質膜であれば大面積にわたって均一な膜を形成し易く、多結晶のような粒界が存在しないため素子特性のバラツキを抑えることが容易である。
前記酸化物半導体層が非晶質であるかどうかは、Ｘ線回折測定により確認することが出来る。即ちＸ線回折測定により、結晶構造を示す明確なピークが検出されなかった場合は、その酸化物半導体層は非晶質であると判断することが出来る。
本発明において、半導体薄膜とは、一般的に半導体として振舞う抵抗率を有するものであればよいが、特には、室温（20℃）での抵抗率が１Ωcm以上、1×106Ωcm以下であることが望ましい。
本発明の薄膜トランジスタは、基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
前記活性層が、本発明の酸化物半導体薄膜からなるものであることを特徴とするものである。
前記基板が可撓性を有するものであることが望ましい。
特には、前記基板が、樹脂基板であることが望ましい。
本発明の表示装置は、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明イメージセンサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明のＸ線センサーは、本発明の薄膜トランジスタを備えたことを特徴とするものである。
本発明の酸化物半導体薄膜は、その組成比に起因して水分を膜中に取り込みにくいために酸化物半導体薄膜中の水分量が少ない。したがって、膜中水分量の違いによる特性バラツキが起こらず、再現性が高く、大面積に均一な特性を有する。本発明の酸化物半導体薄膜を用いた薄膜トランジスタは大面積に均一な特性を有するものとすることができる。
酸化物半導体薄膜中の水分量バラツキを極めて小さくするための方法としては、酸化物半導体薄膜を成膜する際の成膜室内の水分圧を極めて低くする方法や、成膜後に高温で熱処理することで膜中水分を追い出すことが考えられる。
しかしながら、電気特性のバラツキが起こらない程度まで成膜室内の水分圧を低くすることは極めて困難であり、真空成膜装置コストも高くなり、生産性が低くなる。また、樹脂基板等の上に成膜する際には、基板から多量に水分が脱離するため、成膜室内の水分圧を低くすることはより困難となる。
さらに、成膜後に高温で熱処理する手法は、製造コストが向上するばかりではなく、基板や電極材料、絶縁膜材料の材料選択の幅を著しく低下させる。特に近年注目が集まっている樹脂基板上に酸化物TFTを形成したフレキシブルデバイスを得るには、樹脂基板の耐熱性が低いため、200℃以上の熱処理は困難となる。
本発明の酸化物半導体薄膜によれば、組成比を制御することによって、成膜室内の水分圧をそれほど低くしなくとも膜中水分量を極めて少なくすることができるため、成膜後に高温で熱処理することなく、耐熱性の低い樹脂基板上にも容易にデバイスを形成することができる。
また、これらの効果により必然的に歩留まりも向上し、生産コストの低減にも繋がる。
（Ａ）トップゲート−トップコンタクト型、（Ｂ）トップゲート−ボトムコンタクト型、（Ｃ）ボトムゲート−トップコンタクト型、（Ｄ）ボトムゲート−ボトムコンタクト型の薄膜トランジスタの構成を模式的に示す断面図 実施形態の液晶表示装置の一部分を示す概略断面図 図２の液晶表示装置の電気配線の概略構成図 実施形態のＸ線センサーアレイの一部分を示す概略断面図 図４のＸ線センサーアレイの電気配線の概略構成図 電気抵抗測定用試料の作製工程を示す（Ａ）平面図、（Ｂ）断面図 電気抵抗測定用試料の概略構成を示す（Ａ）平面図、（Ｂ）断面図 実施例１、２および比較例１〜４のIGZO膜の昇温・降温過程での温度と抵抗率の関係を示すグラフ M/z=18(H2O)についての昇温時の脱離ガス量変化を示すグラフ 実施例１、３および比較例５、６のIGZO膜の昇温・降温過程での温度と抵抗率の関係を示すグラフ 実施例１、４、比較例７〜９のIGZO膜の昇温・降温過程での温度と抵抗率の関係を示すグラフ 実施例５、６のIGZO膜の昇温・降温過程での温度と抵抗率の関係を示すグラフ （Ａ）簡易型TFTの平面図、（Ｂ）断面図 実施例TFT１TのVg-Id特性を示すグラフ 実施例TFT２のVg-Id特性を示すグラフ 実施例TFT３のVg-Id特性を示すグラフ 本発明のIn、Ga、Znの組成比範囲を示す三角図
以下、本発明の酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置の実施形態について説明する。
＜酸化物半導体薄膜＞
本発明の酸化物半導体薄膜は、In、Ga、Zn、Oを主たる構成元素とし、その組成比がZn/(In+Ga+Zn)≦1/3、Ga/(In+Ga+Zn)≦9/11、4/5≦Ga/(In+Ga)≦1、且つIn/(In+Zn)≦1/2であることを特徴とするIGZO膜である。より好ましくは、4/5≦Ga/(In+Ga)≦9/10である。
なお、ここで半導体薄膜は、半導体として機能する抵抗率を有するものであればよいが、特には、室温（20℃）における抵抗率が１Ωｃｍ以上、1×106Ωｃｍ以下の範囲のものとする。
本発明の酸化物半導体薄膜は非晶質であることが好ましい。
なお、ここで、薄膜とは１ｎｍ以上10μｍ以下程度をいうものとする。
本発明の酸化物半導体薄膜は、スパッタ等の成膜手法を用いて成膜することができる。
In、Ga、Znの組成比がZn/(In+Ga+Zn)≦1/3、Ga/(In+Ga+Zn)≦9/11、4/5≦Ga/(In+Ga)≦1、且つIn/(In+Zn)≦1/2のIGZO膜をスパッタにより成膜する方法としては、成膜したIGZO膜中のIn,Ga,Zn組成比がZn/(In+Ga+Zn)≦1/3、且つGa/(In+Ga+Zn)≦9/11、且つ4/5≦Ga/(In+Ga)≦1、且つIn/(In+Zn)≦1/2となるような複合酸化物ターゲットの単独スパッタであってもよく、In、Ga、Zn、または、これらの酸化物若しくはこれらの複合酸化物ターゲットを組み合わせて用いた共スパッタであってもよい。
また、得られる膜の抵抗率を制御するために、成膜時の成膜室内の酸素分圧は任意に制御する。成膜室内の酸素分圧を制御する手法としては、成膜室内に導入するO2ガス量を変化させる方法であってもよく、酸素ラジカルやオゾンガスの導入量を変化させる方法であってもよい。酸素分圧を高くすれば、酸化物半導体薄膜の抵抗率を上昇させることができ、酸素分圧を低くすれば、膜中の酸素欠陥を増加させて酸化物半導体薄膜の抵抗率を低下させることができる。
なお、酸素ガス導入を停止させた場合でも抵抗が高い場合には、H2やN2等の還元性ガスを導入し、さらに膜中の酸素欠陥を増加させてもよい。
また、成膜中の基板温度は基板に応じて任意に選択してもよいが、フレキシブル基板を用いる場合には基板温度はより室温に近いことが好ましい。
酸化物半導体薄膜は、成膜後にアニール処理を施されたものであることが好ましい。
アニール温度は酸化物半導体薄膜の面内電気特性のバラツキを抑えるために、100℃以上、300℃以下であることが好ましい。薄膜を形成する基板として、耐熱性の低い樹脂基板等の可撓性基板を用いる場合には、100℃以上、200℃以下とすることが好ましい。
アニール処理中の雰囲気は不活性雰囲気、または酸化性雰囲気とすることが好ましい。還元性雰囲気中でアニール処理を行うと、酸化物半導体中の酸素が抜け、余剰キャリアが発生し、電気特性バラツキが起こりやすい。またアニール処理雰囲気の湿度が極めて高い場合には膜中に水分が取り込まれ易く、電気特性バラツキが起こり易くなるため、湿度は50％以下で行うことが好ましい。
本発明の酸化物半導体薄膜は、薄膜トランジスタの活性層として一般的に用いられるIGZO材料に比べてGa組成比が高い。本発明の組成範囲のIGZO膜を用いることにより、成膜時に膜中に取り込まれる水分量を極めて低く抑えることができ、その結果、膜中水分量バラツキによる電気特性バラツキを極めて小さく抑えることが可能となることを本発明者は見出した。膜中水分量を極めて低く抑えられるということは、成膜後のポストアニール処理時に放出される水の量も少なくなり、その結果、水脱離に伴うキャリアの発生が低減され、電気特性の設計が容易となる。
一般に、Ga組成を単に高くすると、電気抵抗は高くなり、半導体として用いるのが困難となることが知られている。
発明者は、詳細な研究によって、膜中水分量が少なく、且つ半導体としてデバイスに利用可能な組成範囲を明らかにして本発明に至ったものである。
本発明では、高温で熱処理することなく膜中水分量を低いものとすることができるから、耐熱性の低い樹脂基板に形成することが容易となる。従ってフレキシブルデバイスへの適用がより容易と成る。
本発明のIGZO系酸化物半導体薄膜は、膜中に水分を取り込みにくい組成であり、電気的な特性の面内均一性が非常に高いため、大面積デバイスに適用される薄膜トランジスタの活性層として有用である。
＜薄膜トランジスタ＞
図１（Ａ）から（Ｄ）は、本発明の第１〜第４の実施形態の薄膜トランジスタ１〜４の構成を模式的に示す断面図である。図１（Ａ）〜（Ｄ）の各薄膜トランジスタにおいて、共通の要素には同一の符号を付している。
本発明の実施形態に係る薄膜トランジスタ１〜４は、基板１１上に、活性層１２と、ソース電極１３と、ドレイン電極１４と、ゲート絶縁膜１５と、ゲート電極１６とを有してなり、活性層１２として、上述の本発明の酸化物半導体薄膜を備えている。
図１（Ａ）に示す第１の実施形態の薄膜トランジスタ１は、トップゲート−トップコンタクト型のトランジスタであり、図１（Ｂ）に示す第２の実施形態の薄膜トランジスタ２は、トップゲート−ボトムコンタクト型のトランジスタであり、図１（Ｃ）に示す第３の実施形態の薄膜トランジスタ３は、ボトムゲート−トップコンタクト型のトランジスタであり、図１（Ｄ）に示す第４の実施形態の薄膜トランジスタ４は、ボトムゲート−ボトムコンタクト型のトランジスタである。
図１（Ａ）〜（Ｄ）に示す実施形態は、ゲート、ソース、ドレイン電極の、酸化物半導体層に対する配置が異なるが、同一符号を付与されている各要素の機能は同一であり、同様の材料を適応することができる。
以下、各構成要素について詳述する。
（基板）
薄膜トランジスタ１を形成するための基板１１の形状、構造、大きさ等については特に制限はなく、目的に応じて適宜選択することができる。基板の構造は単層構造であってもよいし、積層構造であってもよい。
基板１１としては、例えば、YSZ（イットリウム安定化ジルコニウム）やガラス等の無機材料、樹脂や樹脂複合材料等からなる基板を用いることができる。
中でも軽量である点、可撓性を有する点から樹脂あるいは樹脂複合材料からなる基板が好ましい。具体的には、ポリブチレンテレフタレート、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンナフタレート、ポリスチレン、ポリカーボネート、ポリスルホン、ポリエーテルスルホン、ポリアリレート、アリルジグリコールカーボネート、ポリアミド、ポリイミド、ポリアミドイミド、ポリエーテルイミド、ポリベンズアゾール、ポリフェニレンサルファイド、ポリシクロオレフィン、ノルボルネン樹脂、ポリクロロトリフルオロエチレン等のフッ素樹脂、液晶ポリマー、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、アイオノマー樹脂、シアネート樹脂、架橋フマル酸ジエステル、環状ポリオレフィン、芳香族エーテル、マレイミドーオレフィン、セルロース、エピスルフィド化合物等の合成樹脂からなる基板、既述の合成樹脂等と酸化珪素粒子との複合プラスチック材料からなる基板、既述の合成樹脂等と金属ナノ粒子、無機酸化物ナノ粒子もしくは無機窒化物ナノ粒子等との複合プラスチック材料からなる基板、既述の合成樹脂等とカーボン繊維もしくはカーボンナノチューブとの複合プラスチック材料からなる基板、既述の合成樹脂等とガラスフェレーク、ガラスファイバーもしくはガラスビーズとの複合プラスチック材料からなる基板、既述の合成樹脂等と粘土鉱物もしくは雲母派生結晶構造を有する粒子との複合プラスチック材料からなる基板、薄いガラスと既述のいずれかの合成樹脂との間に少なくとも１回の接合界面を有する積層プラスチック基板、無機層と有機層（既述の合成樹脂）を交互に積層することで、少なくとも１回以上の接合界面を有するバリア性能を有する複合材料からなる基板、ステンレス基板またはステンレスと異種金属とを積層した金属多層基板、アルミニウム基板または表面に酸化処理（例えば陽極酸化処理）を施すことで表面の絶縁性を向上させた酸化皮膜付きのアルミニウム基板等を用いることができる。
なお、樹脂基板としては、耐熱性、寸法安定性、耐溶剤性、電気絶縁性、加工性、低通気性、および低吸湿性等に優れていることが好ましい。
樹脂基板は、水分や酸素の透過を防止するためのガスバリア層や、樹脂基板の平坦性や下部電極との密着性を向上するためのアンダーコート層等を備えていてもよい。
また、基板の厚みは50μｍ以上、500μｍ以下であることが好ましい。基板の厚みが50
μｍ以上であると、基板自体の平坦性がより向上する。基板の厚みが500μｍ以下であると、基板自体の可撓性がより向上し、フレキシブルデバイス用基板としての使用がより容易となる。なお、基板を構成する材料によって、十分な平坦性および可撓性を有する厚みは異なるため、基板材料に応じてその厚みを設定する必要があるが、概ねその範囲は50μｍ−500μｍの範囲となる。
（活性層）
活性層１２として、本発明の酸化物半導体薄膜（以下、酸化物半導体層１２という。）を備える。すなわち、酸化物半導体層１２は、In,Ga,Zn,Oを主たる構成元素とし、その組成比がZn/(In+Ga+Zn)≦1/3、Ga/(In+Ga+Zn)≦9/11、4/5≦Ga/(In+Ga)≦1、且つIn/(In+Zn)≦1/2で表されるIGZO膜であり、好ましくは、4/5≦Ga/(In+Ga)≦9/10である。
酸化物半導体層１２の膜厚は薄膜の平坦性及び成膜時間の観点から5ｎｍ以上、150ｎｍ以下であることが好ましい。
酸化物半導体層１２は既述の通り、スパッタ等により成膜することができる。
（ソース・ドレイン電極）
ソース電極１３およびドレイン電極１４はいずれも高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ITO）、酸化亜鉛インジウム（IZO）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
ソース電極１３およびドレイン電極１４はいずれも、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
ソース電極１３およびドレイン電極１４を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターンニング性および導電性等を考慮すると、その厚みは、10ｎｍ以上、1000ｎｍ以下とすることが好ましく、50ｎｍ以上、100ｎｍ以下とすることがより好ましい。
（ゲート絶縁膜）
ゲート絶縁膜１５としては、高い絶縁性を有するものが好ましく、例えばSiO2、SiNx、SiON、Al2O3、Y2O3、Ta2O5、HfO2等の絶縁膜、またはこれらの化合物を少なくとも２つ以上含む絶縁膜等から構成することができる。
ゲート絶縁膜１５は、印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
なお、ゲート絶縁膜１５はリーク電流の低下および電圧耐性の向上のために十分な厚みを有する必要がある一方、厚みが大きすぎると駆動電圧の上昇を招いてしまう。ゲート絶縁膜１５の厚みは、材質にもよるが、10ｎｍ〜10μｍが好ましく、50ｎｍ〜1000ｎｍがより好ましく、100ｎｍ〜400ｎｍが特に好ましい。
（ゲート電極）
ゲート電極１６としては、高い導電性を有するものであれば特に制限なく、例えばAl、Mo、Cr、Ta、Ti、Au、Ag等の金属、Al−Nd、Ag合金、酸化錫、酸化亜鉛、酸化インジウム、酸化インジウム錫（ITO）、酸化亜鉛インジウム（IZO）等の金属酸化物導電膜等を、単層または２層以上の積層構造として用いることができる。
ゲート電極１６は、例えば印刷方式、コーティング方式等の湿式方式、真空蒸着法、スパッタリング法、イオンプレーティング法等の物理的方式、CVD、プラズマCVD法等の化学的方式等の中から使用する材料との適性を考慮して適宜選択した方法に従って成膜すればよい。
ゲート電極１６を、上記金属により構成する場合、成膜性、エッチングやリフトオフ法によるパターニング性および導電性等を考慮すると、その厚みは、10ｎｍ以上、1000ｎｍ以下とすることが好ましく、50ｎｍ以上、200ｎｍ以下とすることがより好ましい。
＜薄膜トランジスタの製造方法＞
図１（Ａ）に示すトップゲート−トップコンタクト型の薄膜トランジスタ１の製造方法について簡単に説明する。
基板１１を用意し、基板１１上に活性層である酸化物半導体薄膜１２を、既述のスパッタ法等の成膜手法により成膜する。
次いで酸化物半導体層１２をパターンニングする。パターンニングはフォトリソグラフィーおよびエッチングにより行うことができる。具体的には、残存させる部分にフォトリソグラフィーによりレジストパターンを形成し、塩酸、硝酸、希硫酸、または燐酸、硝酸および酢酸の混合液等の酸溶液によりエッチングすることによりパターンを形成する。
なお、酸化物半導体層１２上には、ソース、ドレイン電極エッチング時に酸化物半導体層を保護するための保護膜を形成しておいてもよい。保護膜は酸化物半導体層と連続で成膜してもよいし、酸化物半導体層のパターニング後に形成してもよい。
次に、酸化物半導体層１２の上にソース・ドレイン電極１３、１４を形成するための金属膜を形成する。
次いで金属膜をエッチングまたはリフトオフ法により所定の形状にパターンニングし、ソース電極１３およびドレイン電極１４を形成する。この際、ソース・ドレイン電極１３、１４およびこれらの電極（図示せず）に接続する配線を同時にパターンニングすることが好ましい。
ソース・ドレイン電極１３、１４および配線を形成した後、ゲート絶縁膜１５を形成し、ゲート絶縁膜１５について、フォトリソグラフィーおよびエッチングによって所定の形状にパターンニングを行う。
ゲート絶縁膜１５を形成した後、ゲート電極１６を形成する。電極膜を成膜後、エッチングまたはリフトオフ法により所定の形状にパターンニングし、ゲート電極１６を形成する。この際、ゲート電極１６およびゲート配線を同時にパターンニングすることが好ましい。
（ポストアニール）
ゲート電極パターンニング後にポストアニール処理を施す。ポストアニール処理は酸化物半導体層１２の成膜後であれば、特に手順は限定せず、酸化物半導体成膜直後でもよければ電極、絶縁膜の成膜、パターンニングが全て終わった後に行ってもよい。
ポストアニール温度は半導体層１２の電気特性のバラツキを抑えるために100℃以上、300℃以下であることが好ましく、可撓性基板を用いる場合を考慮すると、100℃以上、200℃以下で行うことがより好ましい。100℃以上、300℃以下であれば、膜中の酸素欠損量を変化させることなく、薄膜トランジスタの特性を改善することができる。
また、ポストアニール中の雰囲気は不活性雰囲気、または酸化性雰囲気とすることが好ましい。還元性雰囲気中でポストアニールを施すと酸化物半導体層中の酸素が抜け、余剰キャリアが発生し、電気特性バラツキが起こり易い。また、ポストアニール雰囲気の湿度が極めて高い場合には膜中に水分が取り込まれ易く、電気特性バラツキが起こり易くなるため、湿度は50％以下で行うことが好ましい。
以上の手順により、図１（Ａ）に示す薄膜トランジスタ１を作製することができる。
本発明の薄膜トランジスタの用途は特に限定されるものではないが、例えば電気光学装置としての表示装置（例えば液晶表示装置、有機ＥＬ（Electro Luminescence）表示装置、無機ＥＬ表示装置等）における駆動素子として好適である。特に、特性の面内における均一性が高いため、大面積デバイスに好適である。
さらに、本発明の薄膜トランジスタは、樹脂基板を用いた低温プロセスで作製可能なフレキシブルディスプレイ等のデバイス、ＣＣＤ（Charge Coupled Device）、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）等のイメージセンサー、Ｘ線センサー等の各種センサー、ＭＥＭＳ（Micro Electro Mechanical System）等、種々の電子デバイスにおける駆動素子（駆動回路）として、好適に用いられるものである。
本発明の薄膜トランジスタを用いた本発明の表示装置およびセンサーは、いずれも特性の面内均一性が高い。なお、ここで言う「特性」とは、表示装置の場合には表示特性、センサーの場合には感度特性である。
＜液晶表示装置＞
図２に、本発明の電気光学装置の一実施形態の液晶表示装置について、その一部分の概略断面図を示し、図３にその電気配線の概略構成図を示す。
図２に示すように、本実施形態の液晶表示装置５は、図１（Ａ）に示したトップゲート型の薄膜トランジスタ１と、トランジスタ１のパッシベーション層５４で保護されたゲート電極１６上に画素下部電極５５およびその対向上部電極５６で挟まれた液晶層５７と、各画素に対応させて異なる色を発色させるためのＲＧＢカラーフィルタ５８とを備え、ＴＦＴ１０の基板１１側およびカラーフィルタ５８上にそれぞれ偏光板５９ａ、５９ｂを備えた構成である。
また、図３に示すように、本実施形態の液晶表示装置５は、互いに平行な複数のゲート配線５１と、該ゲート配線５１と交差する、互いに平行なデータ配線５２とを備えている。ここでゲート配線５１とデータ配線５２は電気的に絶縁されている。ゲート配線５１とデータ配線５２との交差部付近に、薄膜トランジスタ１が備えられている。
薄膜トランジスタ１のゲート電極１６は、ゲート配線５１に接続されており、薄膜トランジスタ１のソース電極１３はデータ配線５２に接続されている。また、薄膜トランジスタ１のドレイン電極１４はゲート絶縁膜１５に設けられたコンタクトホール１９を介して（コンタクトホール１９に導電体が埋め込まれて）画素下部電極５５に接続されている。この画素下部電極５５は、接地された対向電極５６とともにコンデンサ５３を構成している。
図２および図３に示した本実施形態の液晶装置においては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明の表示装置である液晶装置において用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
本発明の薄膜トランジスタは面内均一性、安定性および信頼性が非常に高いことから、液晶表示装置における大画面化に適している。また、本発明の薄膜トランジスタは、低温でのアニール処理によって十分な特性を有するものを作製することができるため、基板としては樹脂基板（プラスチック基板）を用いることができ、大面積で均一、安定かつフレキシブルな液晶表示装置を提供することができる。
さらに、本発明の薄膜トランジスタは、一般的なIGZO材料に比べて、Ga組成比の高いIGZO膜を用いているため、光学バンドギャップが広く、その結果、可視光の短波長領域（例えば400ｎｍ程度）の光吸収を低減させることが可能となることから、トランジスタに遮光手段を設ける必要がなく、生産プロセスが簡便になり、且つEL発光を効率よく取り出すことが可能となる。
＜Ｘ線センサー＞
図４に、本発明のセンサーの一実施形態であるＸ線センサーについて、その一部分の概略断面図を示し、図５にその電気配線の概略構成図を示す。
図４は、より具体的にはＸ線センサーアレイの一部を拡大した概略断面図である。本実施形態のＸ線センサー７は基板上に形成された薄膜トランジスタ１およびキャパシタ７０と、キャパシタ７０上に形成された電荷収集用電極７１と、Ｘ線変換層７２と、上部電極７３とを備えて構成される。薄膜トランジスタ１上にはパッシベーション膜７５が設けられている。
キャパシタ７０はキャパシタ用下部電極７６とキャパシタ用上部電極７７とで絶縁膜７８を挟んだ構造となっている。キャパシタ用上部電極７７は絶縁膜７８に設けられたコンタクトホール７９を介し、薄膜トランジスタ１のソース電極１３およびドレイン電極１４のいずれか一方（図４においてはドレイン電極１４）と接続されている。
電荷収集用電極７１は、キャパシタ７０におけるキャパシタ用上部電極７７上に設けられており、キャパシタ用上部電極７７に接している。
Ｘ線変換層７２はアモルファスセレンからなる層であり、薄膜トランジスタ１およびキャパシタ７０を覆うように設けられている。
上部電極７３はＸ線変換層７２上に設けられており、Ｘ線変換層７２に接している。
図５に示すように、本実施形態のＸ線センサー７は、互いに平行な複数のゲート配線８１と、ゲート配線８１と交差する、互いに平行な複数のデータ配線８２とを備えている。ここでゲート配線８１とデータ配線８２は電気的に絶縁されている。ゲート配線８１とデータ配線８２との交差部付近に、薄膜トランジスタ１が備えられている。
薄膜トランジスタ１のゲート電極１６は、ゲート配線８１に接続されており、薄膜トランジスタ１のソース電極１３はデータ配線８２に接続されている。また、薄膜トランジスタ１のドレイン電極１４は電荷収集用電極７１に接続されており、さらにこの電荷収集用電極７１は、接地された対向電極７６とともにキャパシタ７０を構成している。
本構成のＸ線センサー７において、Ｘ線は図４中、上部（上部電極７３側）から照射され、Ｘ線変換層７２で電子-正孔対を生成する。このＸ線変換層７２に上部電極７３によって高電界を印加しておくことにより、生成した電荷はキャパシタ７０に蓄積され、薄膜トランジスタ１を順次走査することによって読み出される。
本発明のＸ線センサーは、面内均一性の高い、信頼性に優れた薄膜トランジスタ１を備えるため、均一性に優れた画像を得ることができる。
なお、図４に示した本実施形態のＸ線センサーにおいては、トップゲート型の薄膜トランジスタを備えるものとしたが、本発明のセンサーにおいて用いられる薄膜トランジスタはトップゲート型に限定されることなく、ボトムゲート型の薄膜トランジスタであってもよい。
酸化物半導体薄膜について実施例、比較例の各試料を作製し電気特性の測定を行った。また、本発明の組成範囲の酸化物半導体薄膜を備えた薄膜トランジスタの実施例を作製し、TFT特性の評価を行った。
＜検証実験１：In-Ga比を変えたIGZO膜のインサイチュウ（In-situ）電気測定＞
In、Ga組成比の異なるIGZO膜のアニール温度と電気特性の関係について、以下のような試料を作製し、評価を行った。
電気抵抗測定用試料として、基板上に所定の大きさのIGZO膜を後記の各実施例、比較例の条件で成膜し、その上に電極を形成したものを作製した。
図６および図７を参照して、電気抵抗測定用試料の作製方法について説明する。図６、７においてそれぞれ（Ａ）は平面図であり、（Ｂ）は断面図である。
基板１００として、合成石英ガラス基板(コバレントマテリアル社製、品番T-4040、1inch□×1mmt)を用い、この基板１００上に酸化物半導体薄膜１０１を後記各実施例、比較例の条件でスパッタ成膜して作製した。成膜の際にメタルマスクを用い、1inch□基板１００上に3ｍｍ×9ｍｍのパターン状の酸化物半導体薄膜１０１を成膜した（図６参照）。
成膜はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)により行い、組成比の調整は各ターゲットに投入する電力比を変化させることで行った。
得られた酸化物半導体薄膜１０１上に電極１０２をスパッタにより成膜した。電極１０２はTiとAuとの積層膜からなるものとした。酸化物半導体薄膜１０１上に、Tiを10nm成膜後、Auを40nm成膜した。電極成膜においてもメタルマスクを用いてパターン成膜を行うことにより、4端子電極を形成した（図７参照）。
（実施例１）
実施例１として、以下のスパッタ成膜条件で酸化物半導体薄膜としてIGZO膜を成膜した。
カチオン組成比 In:Ga:Zn＝0.2:1.8:1.0
膜厚 50nm
成膜室到達真空度 6×10-6Pa
成膜時圧力 4.4×10-1Pa
Ar流量 30sccm
O2流量 0sccm
実施例２、比較例１〜４として、実施例１とカチオン組成比が異なるIGZO膜を作製した。なお、カチオン組成比が変化すると膜の初期抵抗率が変化してしまい、キャリア量比較が困難となるため、成膜時の酸素流量を調整し、膜の初期抵抗率が10+2〜10+5Ωcmの範囲内に収まるようにした。ここで、初期抵抗率（初期値）とは、熱処理前の室温（20℃）での抵抗率である。各実施例、比較例の成膜条件として、カチオン組成比および酸素流量（O2流量）を以下に示す。既述の通り、成膜はIn2O3ターゲット、Ga2O3ターゲット、ZnOターゲットを用いた共スパッタ(co-sputter)により行い、各組成比となるように、各ターゲットに投入する電力比を変化させて行った。他の条件は実施例１と同様とした。
（実施例２）
実施例２における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.4:1.6:1.0
O2流量 0sccm
（比較例１）
比較例１における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.5:1.5:1.0
O2流量 0sccm
（比較例２）
比較例２における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.8:1.2:1.0
O2流量 0.1sccm
（比較例３）
比較例３における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=1.0:1.0:1.0
O2流量 0.15sccm
（比較例４）
比較例４における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=1.5:0.5:1.0
O2流量 0.45sccm
＜抵抗率の温度変化測定＞
上記６種の試料（実施例１、２、比較例１〜４）について、雰囲気を制御でき、且つ熱処理をしながら電気抵抗測定が可能な装置にセットし、昇温・降温過程での抵抗率の変化を測定した。チャンバー内の雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
実施例１、２および比較例１〜４の昇温・降温過程での温度と抵抗率の関係を図８に示す。
比較的Ga組成比の大きな実施例１および実施例２については昇温・降温過程後に膜の抵抗率は初期値近傍（熱処理工程前の抵抗率をρa、熱処理工程後の抵抗率をρbとしたとき、両抵抗率の関係が0.1ρa≦ρb≦10ρaである。）に戻ることが確認されたのに対して、比較的In組成比の大きな比較例１、２、３および４については昇温過程時に急激な低抵抗化が起こり、その後、降温過程においても抵抗率は高くなることはなく、200℃での抵抗率をほぼ維持しながら戻ってくることが確認された。
大面積の半導体薄膜を製造する場合、面内で温度を均一に保つことは困難であり、一般にはアニールに際して面内に温度ムラが生じる。比較例１〜４のように、温度上昇に伴い抵抗率が変化し、温度下降させた後にも到達温度（ここでは200℃）での抵抗率をほぼ維持するものである場合、面内における温度ムラにより、面内に抵抗率のムラすなわち電気特性のムラが生じる。これに対して、実施例１および２のように、昇温・降温過程において抵抗率に履歴がほとんどない場合には、アニール時に面内に温度ムラが生じても、面内の電気特性のムラに繋がることはなく、電気特性の面内均一性の高い半導体薄膜を得ることができるといえる。なお、半導体薄膜の大きさに応じた大型のヒーターを用いる等の特殊な装置を用意することにより面内で温度を均一に保つ方法も考えられるが、装置コストが非常に高くなる。一方、実施例１、２のように多少の温度ムラが生じても面内均一性の高い半導体薄膜を得ることができれば、特殊な装置を用意する必要ないためコスト増を抑制することができる。
＜検証実験２：IGZO膜の昇温脱離ガス分析＞
In-Ga組成比の異なるIGZO膜を熱処理する過程において、脱離するガスにどのような違いがあるかについて昇温脱離ガス分析装置を用いた評価を行った。即ち、ポストアニール時の電気特性の振る舞いが組成比によって異なる要因がどこにあるのかを明らかとする実験を行った。
組成比がIn:Ga:Zn=1.5:0.5:1.0（比較例４相当）、In:Ga:Zn=0.5:1.5:1.0（比較例１相当）、およびIn:Ga:Zn=0:2:1の酸化物半導体薄膜を、Si基板上に各々100ｎｍ成膜した試料を用いた。各試料について、電子科学株式会社製昇温脱離ガス分析装置 EMD-WA1000Sを用い、ステージ温度を室温から800℃まで1℃/secの昇温レートで上昇させて、その際の脱離ガスの違いを評価した。
M/z=2〜199までの質量を有する脱離ガスについて評価したところ、脱離ガス量に顕著な差が出たのは水に起因するM/z=18(H2O)および17(OH)であることが明らかとなった。
図９は、各試料についてのM/z=18(H2O)についての昇温時の脱離ガス量変化を示すグラフである。
図９のグラフから見てわかるとおり、Ga組成比が高い試料であればあるほど試料から放出される水分（H2O）量が少ないことが確認された。なお、M/z=17(OH)についても同様の現象が確認された。
上記結果から、図８で示した熱処理過程における振る舞いの違いは、膜中からの水の脱離に伴うキャリアの発生が要因であると考えられる。Ga組成比の高い試料においては、膜中水分量がそもそも少ないため、熱処理過程における水の脱離も少なく、膜中キャリア量も大きく変化しないため、熱処理過程後の膜の抵抗率はほぼ変わらず初期値に戻ってくるのに対して、In組成比の高い試料においては、膜中に多量の水分を含むため、熱処理過程において水が多量に脱離し、キャリアが大量に発生するため、急激に低抵抗化が進み、加えて室温まで冷却しても低抵抗のまま保持されると推測される。
＜検証実験３：Zn組成比の異なるIGZO膜のインサイチュウ（In-situ）電気特性測定＞
次にZn組成比の異なるIGZO膜のポストアニール温度と電気特性の関係について、検証実験１と同様に電気抵抗測定用試料を作製し、抵抗率の温度変化測定を行った。
電気抵抗測定用試料として、下記実施例３および比較例５、６のスパッタ条件でIGZO膜を作製した。
各実施例、比較例のスパッタ条件に記載していない条件は実施例１についての電気抵抗測定用試料の作製方法と同様とし、抵抗率の温度変化測定方法および条件は検証実験１と同様とした。
（実施例３）
実施例３における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.2:1.8:0.5
O2流量 0sccm
（比較例５）
比較例５における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.2:1.8:2.0
O2流量 0.03sccm
(比較例６)
比較例６における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.2:1.8:3.5
O2流量 0.1sccm
上記試料（実施例３、比較例５、６）について、昇温・降温過程での抵抗率の変化を測定した。測定装置および測定条件は、検証実験１と同様とした。
図１０は、実施例３および比較例５、６の昇温・降温過程での温度と抵抗率の関係を示すグラフである。図１０には比較のため実施例１のデータを併せて示している。
比較的Zn組成比が低い実施例３については実施例１と同様に昇温・降温過程後に膜の抵抗率は初期値に戻ることが確認されたのに対して、比較的Zn組成比の大きな比較例５、６については検証実験１で示した比較例１〜４と同様に昇温過程時に急激な低抵抗化が起こり、その後、降温過程においても抵抗率は昇温過程での抵抗値に戻ることはなかった。
この電気特性の振る舞いの違いは、前述した膜中水分量の違いに起因することが容易に想像され、即ちZn組成比の高いIGZO膜は膜中に水分を取り込み易く、そのためポストアニール時に電気抵抗が急激に低下すると考えられる。
＜検証実験４：成膜時酸素流量の異なるIGZO膜のインサイチュウ（In-situ）電気測定＞
IGZO膜の成膜時酸素流量が異なった場合のアニール温度と電気特性の関係について、検証実験１と同様に電気抵抗測定用試料を作製し、抵抗率の温度変化測定を行った。
電気抵抗測定用試料として下記実施例４および比較例７、８、９のスパッタ条件でIGZO膜を作製した。
各実施例、比較例のスパッタ条件に記載していない条件は実施例１についての電気抵抗測定用試料の作製方法と同様とし、抵抗率の温度変化測定方法および条件は検証実験１と同様とした。
（実施例４）
実施例４における酸化物半導体薄膜の成膜条件は以下の通りである。
実施例４は実施例１と同一のカチオン組成比であり、成膜時の酸素流量のみが異なる。
カチオン組成比 In:Ga:Zn＝0.2:1.8:1.0
O2流量 0.03sccm
（比較例７）
比較例７における酸化物半導体薄膜の成膜条件は以下の通りである。
比較例７は比較例３と同一のカチオン組成比であり、成膜時の酸素流量のみが異なる。
カチオン組成比 In:Ga:Zn=1.0:1.0:1.0
O2流量 0.1sccm
（比較例８）
比較例８における酸化物半導体薄膜の成膜条件は以下の通りである。
比較例８は比較例３、７と同一のカチオン組成比であり、成膜時の酸素流量のみが異なる。
カチオン組成比 In:Ga:Zn=1.0:1.0:1.0
O2流量 0.2sccm
（比較例９）
比較例９における酸化物半導体薄膜の成膜条件は以下の通りである。
比較例９は比較例３，７，８と同一のカチオン組成比であり、成膜時の酸素流量のみが異なる。
カチオン組成比 In:Ga:Zn=1.0:1.0:1.0
O2流量 0.3sccm
上記試料に（実施例４、比較例７〜９）ついて、昇温・降温過程での抵抗率の変化を測定した。測定装置および測定条件は、検証実験１と同様とした。
図１１は、実施例４、比較例７〜９の昇温・降温過程での温度と抵抗率の関係を示すグラフである。図１１には比較のため実施例１、比較例３のデータを併せて示している。
比較的Ga組成比の大きな実施例４については実施例１と同様に昇温・降温過程後に膜の抵抗率は初期値に戻ることが確認されたのに対して、比較的In組成比の大きな比較例７、８、９については比較例３と同様に昇温過程時に急激な低抵抗化が起こり、その後、降温過程においても抵抗率は高くなることはなく、200℃での値を維持しながら戻ってくることが確認された。
この結果から、昇温降温過程によって、初期抵抗に戻る振る舞いを示す試料と、示さない試料はカチオン組成によって決まり、成膜時の酸素流量によって決まるものではないことが明らかとなった。この結果は言い換えれば、膜中の水分量は成膜時の酸素流量に依らず、組成比によって決定されることを意味している。
＜検証実験５：In,Ga,Zn組成比の異なるIGZO膜のインサイチュウ（In-situ）電気測定＞
In,Ga,Zn組成比の異なるIGZO膜のポストアニール温度と電気特性の関係について、検証実験１と同様に電気抵抗測定用試料を作製し、抵抗率の温度変化測定を行った。
電気抵抗測定用試料として、下記実施例５および６のスパッタ条件でIGZO膜を作製した。
各実施例、比較例のスパッタ条件に記載していない条件は実施例１についての電気抵抗測定用試料の作製方法と同様とし、抵抗率の温度変化測定方法および条件は検証実験１と同様とした。
（実施例５）
実施例５における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn＝0.2:1.8:0.2
O2流量 0sccm
（実施例６）
実施例６における酸化物半導体薄膜の成膜条件は以下の通りである。
カチオン組成比 In:Ga:Zn=0.4:1.6:0.4
O2流量 0sccm
上記試料（実施例５、６）について、昇温・降温過程での抵抗率の変化を測定した。測定装置および測定条件は、検証実験１と同様とした。
図１２は、実施例５、６の昇温・降温過程での温度と抵抗率の関係を示すグラフである。実施例５、６いずれも昇温・降温過程後に膜の抵抗率は初期値に戻ることが確認された。
なお、上記検証実験１〜５における各実施例および比較例におけるカチオン組成比は成膜後の膜の組成比を示すものである。成膜後の膜の組成比は、蛍光Ｘ線分析装置（Panalytical製Axios）を用いて評価した。また、各例のいずれについても、Ｘ線回折測定の結果、結晶構造を示すピークが確認されず、いずれも非晶質であった。
＜検証実験６：TFT特性評価＞
Ga組成比の大きなIGZO膜を用いたTFT（実施例TFT１〜３）を作製し、その特性評価を行った。
基板として熱酸化膜付p型Si基板を用い、熱酸化膜をゲート絶縁膜として用いる簡易型のTFTを作製した。図１３（Ａ）は簡易型TFTの平面図であり、同図（Ｂ）は断面図である。
（実施例TFT１）
実施例TFT１の簡易型TFTは次のようにして作製した（図１３参照）。
100nmの熱酸化膜１１１を表面に備えたp型Si 1inch□基板１１０上に実施例１の成膜条件にてIGZO膜１１２を50nm、3mm×4mmのパターン成膜を行った。続いて雰囲気を制御可能な電気炉にて、ポストアニール処理を施した。ポストアニール雰囲気はAr 160sccm、O2 40sccmとし、10℃/minで200℃まで昇温、200℃で10分保持後、炉冷で室温まで冷却を行った。
その後、IGZO膜１１２上にソース・ドレイン電極１１３をスパッタにより成膜した。ソース・ドレイン電極成膜はメタルマスクを用いたパターン成膜にて作製した。Tiを10nm成膜後、Auを40nm成膜したものをソース・ドレイン電極１１３とした。ソース・ドレイン電極サイズは各々1mm□とし、電極間距離は0.2mmとした。
（実施例TFT２）
IGZO膜を実施例２の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
（実施例TFT３）
IGZO膜を実施例８の成膜条件にて成膜した以外は実施例TFT１と同様にしてTFTを作製した。
上記のようにして得られた実施例TFT１〜３の簡易型TFTについて、半導体パラメータ・アナライザー4156C（アジレントテクノロジー社製）を用い、トランジスタ特性(Vg-Id特性)および移動度μの測定を行った。
なお、Vg-Id特性の測定は、ドレイン電圧(Vd)を5Vに固定し、ゲート電圧(Vg)を-15V〜+40Vの範囲内で変化させ、各ゲート電圧(Vg)におけるドレイン電流(Id)を測定することにより行った。
図１４、１５、１６にそれぞれ実施例TFT１、２、３のVg-Id特性を示す。
いずれもOff電流は10-10Aオーダーであり、且つOn/Off比は〜106の値が得られ、ノーマリ・オフ型で駆動した。また、いずれも電界効果移動度は3cm2/Vs以上であり、低温形成で且つアモルファスシリコンに比べて十分高い移動度を有する良好なトランジスタ特性を示した。
図１７は、実施例１〜６、比較例１〜９のIGZO膜の組成比を三角図中にプロットしたものである。三角図中には、本発明で規定している組成範囲と、これまでに報告がなされているIGZOの組成比を規定した各特許文献１〜４について規定されている組成範囲とを併せて示している。図１７中において、本発明のIGZO膜の組成範囲を領域Ａで示し、そのうち好ましい組成範囲を領域Ｂで示している。また、特許文献１に記載されているIGZO膜の組成範囲は領域Ｃ、特許文献２に記載されているIGZO膜の組成範囲は領域Ｄ、特許文献３に記載されているIGZO膜の組成範囲は領域Ｅ、特許文献４に記載されているIGZO膜の組成範囲は領域Ｆでそれぞれ示されている。
各特許文献１〜４においては、TFTとして用いた際の移動度、S値や、光照射特性の観点から様々な組成範囲の報告がなされているが、ポストアニールした際の電気特性安定性、膜中に水分量に関して最適な組成を検討した報告例はない。
本発明者による詳細な研究の結果、これまで報告がなされていない組成範囲のIGZO膜が、電気特性の安定性の観点からは最適であることが明らかとなった。基本的にはGa組成比が高い、即ちIn組成比、Zn組成比が低いことにより、膜中水分量が低減され、膜中水分量バラツキによる電気特性バラツキを極めて小さく抑えることができる。Ga組成比があまりに高くなりすぎると絶縁膜となり、トランジスタに用いることが困難となるが、本発明の範囲の組成であれば、膜中水分量バラツキを抑える効果に加えて、高い移動度を示すためトランジスタの活性層として好適であることが明らかになった。
１、２、３、４ 薄膜トランジスタ
１１ 基板
１２ 活性層（酸化物半導体薄膜）
１３ ソース電極
１４ ドレイン電極
１５ ゲート絶縁膜
１６ ゲート電極

Claims (10)

  1. In、Ga、ZnおよびOを主たる構成元素とする酸化物半導体薄膜であって、In,Ga,Znの組成比がZn/(In+Ga+Zn)≦1/3、Ga/(In+Ga+Zn)≦9/11、4/5≦Ga/(In+Ga)≦1、且つIn/(In+Zn)≦1/2であることを特徴とする酸化物半導体薄膜。
  2. 前記組成比が、4/5≦Ga/(In+Ga)≦9/10を満たしていることを特徴とする請求項１記載の酸化物半導体薄膜。
  3. 非晶質であることを特徴とする請求項１または２記載の酸化物半導体薄膜。
  4. 抵抗率が１Ωｃｍ以上、1×106Ωｃｍ以下であることを特徴とする請求項１から３いずれか１項記載の酸化物半導体薄膜。
  5. 基板上に、活性層と、ソース電極と、ドレイン電極と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタであって、
    前記活性層が、請求項１から４いずれか１項記載の酸化物半導体薄膜からなるものであることを特徴とする薄膜トランジスタ。
  6. 前記基板が可撓性を有するものであることを特徴とする請求項５記載の薄膜トランジスタ。
  7. 前記基板が、樹脂基板であることを特徴とする請求項６記載の薄膜トランジスタ。
  8. 請求項５から７いずれか１項記載の薄膜トランジスタを備えたことを特徴とする表示装置。
  9. 請求項５から７いずれか１項記載の薄膜トランジスタを備えたことを特徴とするイメージセンサー。
  10. 請求項５から７いずれか１項記載の薄膜トランジスタを備えたことを特徴とするＸ線センサー。
JP2010187880A 2010-08-25 2010-08-25 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置 Abandoned JP2012049208A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010187880A JP2012049208A (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置
TW100130214A TW201219342A (en) 2010-08-25 2011-08-24 Oxide semiconductor thin film, thin film transistor and device comprising thin film transistor
KR1020110084793A KR101891828B1 (ko) 2010-08-25 2011-08-24 산화물 반도체 박막, 박막 트랜지스터 및 박막 트랜지스터를 구비한 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010187880A JP2012049208A (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置

Publications (1)

Publication Number Publication Date
JP2012049208A true JP2012049208A (ja) 2012-03-08

Family

ID=45903780

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010187880A Abandoned JP2012049208A (ja) 2010-08-25 2010-08-25 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置

Country Status (3)

Country Link
JP (1) JP2012049208A (ja)
KR (1) KR101891828B1 (ja)
TW (1) TW201219342A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175463A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 薄膜トランジスタを備えた半導体装置の製造方法
JP2015065433A (ja) * 2013-08-30 2015-04-09 株式会社半導体エネルギー研究所 撮像装置
KR20160069729A (ko) * 2014-12-09 2016-06-17 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR20180049780A (ko) * 2016-10-31 2018-05-11 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI566413B (zh) * 2013-09-09 2017-01-11 元太科技工業股份有限公司 薄膜電晶體
KR102333694B1 (ko) 2020-04-28 2021-11-30 연세대학교 산학협력단 생체 구조 모방형 다공성 산화물 반도체 기반의 고감도 전기-화학 센서 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US8129718B2 (en) * 2008-08-28 2012-03-06 Canon Kabushiki Kaisha Amorphous oxide semiconductor and thin film transistor using the same
JP5258467B2 (ja) 2008-09-11 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
WO2010092810A1 (ja) * 2009-02-13 2010-08-19 株式会社アルバック トランジスタの製造方法、トランジスタ及びスパッタリングターゲット

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014175463A (ja) * 2013-03-08 2014-09-22 Fujifilm Corp 薄膜トランジスタを備えた半導体装置の製造方法
JP2015065433A (ja) * 2013-08-30 2015-04-09 株式会社半導体エネルギー研究所 撮像装置
KR20160069729A (ko) * 2014-12-09 2016-06-17 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR20210146877A (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR102334986B1 (ko) * 2014-12-09 2021-12-06 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR102450341B1 (ko) * 2014-12-09 2022-10-04 엘지디스플레이 주식회사 산화물 반도체층의 결정화 방법, 이를 적용한 반도체 장치 및 이의 제조 방법
KR20180049780A (ko) * 2016-10-31 2018-05-11 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판
KR102329159B1 (ko) 2016-10-31 2021-11-23 엘지디스플레이 주식회사 이중층 산화물 반도체 물질을 구비한 박막 트랜지스터 기판

Also Published As

Publication number Publication date
KR101891828B1 (ko) 2018-08-24
TW201219342A (en) 2012-05-16
KR20120023561A (ko) 2012-03-13

Similar Documents

Publication Publication Date Title
JP5606787B2 (ja) 薄膜トランジスタの製造方法、並びに、薄膜トランジスタ、イメージセンサー、ｘ線センサー及びｘ線デジタル撮影装置
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP5497417B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5615744B2 (ja) 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
JP5626978B2 (ja) 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
JP5657433B2 (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びｘ線デジタル撮影装置
JP5052693B1 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5679933B2 (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP2013030682A (ja) 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5701539B2 (ja) 酸化物半導体薄膜およびその製造方法、並びに薄膜トランジスタ、薄膜トランジスタを備えた装置
JP2012049208A (ja) 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置
JP5679417B2 (ja) 酸化物半導体薄膜の製造方法および該製造方法により作製された酸化物半導体薄膜、薄膜トランジスタ、並びに薄膜トランジスタを備えた装置
JP2013239531A (ja) 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
JP5869110B2 (ja) 薄膜トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5657434B2 (ja) 酸化物半導体薄膜の製造方法、電界効果型トランジスタ、表示装置及びセンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140131

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20140314