JP2014175463A - 薄膜トランジスタを備えた半導体装置の製造方法 - Google Patents
薄膜トランジスタを備えた半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2014175463A JP2014175463A JP2013046797A JP2013046797A JP2014175463A JP 2014175463 A JP2014175463 A JP 2014175463A JP 2013046797 A JP2013046797 A JP 2013046797A JP 2013046797 A JP2013046797 A JP 2013046797A JP 2014175463 A JP2014175463 A JP 2014175463A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- flexible substrate
- film transistor
- semiconductor device
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【解決手段】半導体装置1は、剛性を有する支持体12の一表面に可撓性基板10を接着材11を介して貼り付ける貼付工程と、可撓性基板10上に、薄膜トランジスタ素子20を形成する薄膜トランジスタ素子形成工程と、薄膜トランジスタ素子20が形成された可撓性基板10と支持体12とを分離離する剥離工程と、剥離工程後の可撓性基板10を、薄膜トランジスタ素子形成工程中および剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程を順次実施して製造されるものであり、薄膜トランジスタ素子形成工程において、ゲート電極30、ゲート絶縁膜40、活性層50、ソース電極およびドレイン電極70の成膜をスパッタ法により実施する。
【選択図】図1
Description
その為に、例えば200℃以下の低温プロセスで薄膜トランジスタを作製する必要があるが、そうすると薄膜トランジスタの性能が劣ってしまい、実用に耐える性能が得られないという問題がある。
また、半導体装置の低温プロセスの成膜方法として、スパッタ法が良いことが開示されている。
これは、レーザー光での剥離時、または電極や絶縁膜をスパッタ成膜した時に活性層がダメージを受けた為と推測できる。
可撓性基板上に、少なくとも、ゲート電極と、ゲート絶縁膜と、活性層と、ソース電極およびドレイン電極を有する薄膜トランジスタ素子を少なくとも1つ備えてなる半導体装置を製造する方法において、
可撓性基板と、剛性を有する支持体とを用意し、この支持体の一表面に可撓性基板を、接着材を介して貼り付ける貼付工程と、
記支持体に貼付された可撓性基板上に、薄膜トランジスタ素子を形成する薄膜トランジスタ素子形成工程と、
薄膜トランジスタ素子が形成された可撓性基板と支持体とを分離する剥離工程と、
薄膜トランジスタ素子が形成された可撓性基板を、薄膜トランジスタ素子形成工程中および剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程とを順次有し、
薄膜トランジスタ素子形成工程において、ゲート電極、ゲート絶縁膜、活性層、ソース電極およびドレイン電極の成膜をスパッタ法により実施するものである。
本発明の半導体装置の製造方法は、特に、半導体装置の活性層に酸化物半導体層を用いた場合に好適である。
可撓性基板は、金属を用いた基板であることが好ましく、アルミニウム材上に多孔質陽極酸化絶縁膜を備えたものがより好ましい。ここで、「アルミニウム材」とは、アルミニウムを主成分とする金属材を意味し、純アルミニウム、純アルミニウム中に不可避不純物が微量固溶しているものでもよいし、アルミニウムと他の金属元素との合金材でもよい。具体的には、アルミニウム含量90質量%以上の金属材を意味する。特に、不純物が少ない、アルミニウム含量99質量%以上の金属材であることが好ましい。
更に、アニール工程を所望の温度にて充分に実施することができるので、性能低下の要因となる各機能層中の欠陥や成膜ダメージを充分に除去することができる。従って、本発明によれば、高性能且つ高精細な薄膜トランジスタを備えたフレキシブルな半導体装置を歩留まり良く製造することができる。
支持体12に貼付された可撓性基板10上に、少なくとも、ゲート電極30と、ゲート絶縁膜40と、活性層50と、ソース電極およびドレイン電極70を有する薄膜トランジスタ素子20を形成する薄膜トランジスタ素子形成工程と、
薄膜トランジスタ素子20が形成された可撓性基板10と支持体12とを分離する剥離工程と、
薄膜トランジスタ素子20が形成された可撓性基板10を、薄膜トランジスタ素子形成工程中および剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程を順次有し、
薄膜トランジスタ素子形成工程において、ゲート電極30、ゲート絶縁膜40、活性層50、ソース電極およびドレイン電極70の成膜をスパッタ法により実施することにより製造される。
以下、本発明の半導体装置の製造方法について説明する。
図2A〜図2Dは、半導体装置1の製造方法の一実施形態について,工程別に示した概略断面図である。視認しやすくするために、各部の縮尺は適宜変更して示してある。
可撓性基板10上に、少なくともゲート電極30と、ゲート絶縁膜40と、活性層50と、ソース電極・ドレイン電極70とを備えてなる薄膜トランジスタ素子20を、少なくともスパッタ法による成膜とパターニングを実施して形成する薄膜トランジスタ素子形成工程と(図2B)、
薄膜トランジスタ素子20が形成された可撓性基板10と支持体12とを分離する剥離工程と(図2C)、
剥離された薄膜トランジスタ素子20が形成された可撓性基板10を、薄膜トランジスタ素子形成工程中の最高温度よりも高い温度でアニール処理するアニール工程(図2D)を順次実施して製造される。以下、各工程別に説明する。
<貼付工程>
まず、可撓性基板10と剛性を有する支持体12とを用意し、剛性を有する支持体12の一表面に可撓性基板10を、接着材11を介して貼り付ける(図2A)。本実施形態では、可撓性基板として、アルミニウム材101の両表面に多孔質陽極酸化絶縁膜102を備え、更にその表面に保護絶縁層103を備えた可撓性基板10を使用した場合を例に説明する。かかる基板は、ガスバリア性及び耐熱性に優れる金属基板の表面に、密着性の良好な絶縁膜及びその保護層が形成された可撓性基板である。
本実施形態では、保護絶縁層103は、多孔質陽極酸化絶縁膜102の表面に直接成膜さされているが、他の機能層を介して成膜されていてもよい。例えば多孔質層の凹凸を低減するための平坦化層や、多孔質層とガスバリア層の密着を改善するための密着層等を設けてもよい。
貼付工程において支持体12に貼付された可撓性基板10上に、少なくともゲート電極30と、ゲート絶縁膜40と、活性層50と、ソース電極およびドレイン電極70とを備えてなる薄膜トランジスタ素子20を、少なくともスパッタ法による成膜とパターニングを実施して形成する。図2B(a)〜(i)は、支持体12に貼付された可撓性基板10上に、ボトムゲート型の薄膜トランジスタ(Thin Film Transistor:TFT)素子20が形成されるまでの工程を示したものである。本実施形態では、ボトムゲート型TFT素子について記載したが、トップゲート型TFT素子であってもよい。
次いで、エッチングストッパ層60をパターニングにより形成し(図2B(f))、ゲート絶縁膜をパターニングにより形成する(図2B(g))。次いで、ソース電極・ドレイン電極70をエッチングストッパ層60上にスパッタ法によりベタ成膜した後(70A)、パターニングにより形成し、支持体12に貼付された可撓性基板10上に保護絶縁層103を介して薄膜トランジスタ素子20を形成する(図2B(h),(i))。
スパッタ法は、非加熱および200℃以下の成膜温度でも良質な膜を得られるので、低温プロセスが必要とされる成膜方法としては、最適である。
しかし、スパッタ法はプラズマや反発イオンによって、下地層にダメージを与えるというデメリットもある。
(In2−xGax)O3・(ZnO)m・・・(P1)
(式中0<x<2かつmは6未満の自然数)
支持体12に貼付された可撓性基板10上に保護絶縁層103を介して薄膜トランジスタ素子20を形成後(薄膜トランジスタ素子形成工程終了後)、図2Cに示されるように、可撓性基板10上に形成されてなる半導体装置1を支持体12から剥離する。
剥離工程における加熱処理が比較的高温の処理である場合は、剥離工程における加熱処理が、後工程のアニール処理の一部を担うこともある。
最後に、支持体12から剥離された、TFT20が形成された可撓性基板10を、薄膜トランジスタ素子形成工程中の最高温度よりも高い温度でアニール処理する(図2D)。
既に述べたように、アニール工程は、スパッタ成膜による下地層への成膜ダメージによる欠陥と膜欠陥の欠陥準位をターミネートして修復を行い、各機能層の膜質を改善して素子性能を高めるための処理である。
アニール処理の方法としては特に制限されず、上記した剥離工程と同様の加熱処理が好ましく例示される。
(実施例1)
図2A〜図2Cに示されるTFT製造プロセスに従って、フレキシブルIGZ系TFTを作製した。
まず、表面に多孔質陽極酸化皮膜を備えたアルミニウム基材からなる基板A (陽極酸化絶縁膜10μm/Al材20μm/陽極酸化絶縁膜10μm)を準備した。具体的には、市販の高純度アルミニウム(純度99.99%)を用い、圧延して、厚さが40μmのアルミニウム薄板を用意し、この薄板の端面をマスキングフイルムで被覆した後、エタノールで超音波洗浄して、酢酸+過塩素酸溶液で電解研磨した。その後、80g/Lのシュウ酸水溶液中で40Vの定電圧電解を実施することにより、多孔質層(アルミニウムの陽極酸化膜)をアルミニウム薄板の両面に形成して基材Aを得た。
次いで、ゲート電極層を一般的なフォトリソグラフィー・エッチング法を用いて、パターニングを行ってゲート電極を形成した。具体的には、MoNb合金層上にレジスト膜(東京応化工業社製、TSMR−8900LB)をスピンコートにより形成し、フォトリソグラフィー法によって所定のパターンに露光、現像する(現像液:東京応化工業社製、NMD−W)ことでレジストパターンを形成し、燐硝酢酸水(林純薬工業社製、Mo用エッチャントTSL)を用いて、レジスト膜の開口部のMoNb膜をエッチングした。その後、レジスト膜を剥離した(剥離液:東京応化工業社製、剥離液104)。尚、レジストのプレべーク温度は80℃、ポストべーク温度は130℃、エッチング、レジスト剥離後の純水洗浄後の乾燥温度は120℃で実施した。
次に、大気開放することなく、50nmの厚さのIGZ酸化物からなる活性層50を、DCスパッタ法によりゲート絶縁膜40上に形成した。活性層の成膜は、ターゲットにInGaZnO4の組成を有する多結晶焼結体を用い、スパッタガスとしてArガスとO2ガスを用いて行った。Arガスの流量を97sccm、O2ガスの流量を4.2sccm、ArガスとO2ガス導入時の圧力を0.37Paとした。成膜された活性層50の組成は、In:Ga:Zn=1.0:0.9:0.6であった。なお、流量の単位はsccmは、1sccm=1.688875×10−3Pa・m3・sec−1にてSI単位系に換算される。
また、パターニングされた活性層を覆うようにSiO2エッチングストッパ層をRFスパッタ法により、スパッタガスとしてArガスとO2ガスを用いて行った。基板温度を室温にて、Arガスの流量を30sccm、O2ガスの流量を4.0sccm、ArガスとO2ガス導入時の圧力を0.16Paとし、成膜した。エッチングストッパ層の平均膜厚は100nmであった。
その上に、ソース・ドレイン電極層としてMo膜を室温にてDCスパッタ法により成膜した。Mo膜の平均膜厚は200nmであった。ソース・ドレイン電極についても、一般的なフォトリソグラフィー・エッチング法を用いたパターニングにより形成し、可撓性基板A上に形成されたIGZ酸化物TFTを得た。尚、レジストのプレべーク温度、ポストべーク温度は、エッチング、レジスト剥離後の純水洗浄後の乾燥温度はゲート電極と同様とした。
以上より、本実施例での薄膜トランジスタ素子形成での最高温度はレジストのポストべーク温度で、130℃である。
可撓性基板として、一表面に多孔質陽極酸化皮膜を備えたアルミニウム基材を両表面に備えたSUS430材からなるクラッド材を用意しアルミニウム基材の表面を、実施例1と同じ条件で陽極酸化して基板Bを得た(陽極酸化絶縁膜(10μm) /Al(20μm)/SUS430(50μm)/Al(20μm)/陽極酸化絶縁膜(10μm))。可撓性基板として基板Bを用いた以外は実施例1と同様にしてTFTを作製し、その評価を実施した。
可撓性基板として、厚み50μmのポリイミド基板Cをもちいた以外は実施例1と同様にしてTFTを作製し、その評価を実施した。
可撓性基板として、厚み50μmのSUS304基板Dを用いた以外は実施例1と同様にしてTFTを作製し、その評価を実施した。
接着材として日東電工株式会社製熱発泡性シート(リバアルファ31950E)を用い、剥離工程として、200℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例1と同様にしてTFTを作製し、その評価を実施した。
接着材として日東電工株式会社製熱発泡性シート(リバアルファ31950E)を用い、剥離工程として、200℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例2と同様にしてTFTを作製し、その評価を実施した。
接着材として日東電工株式会社製熱発泡性シート(リバアルファ31950E)を用い、剥離工程として、200℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例3と同様にしてTFTを作製し、その評価を実施した。
接着材として日東電工株式会社製熱発泡性シート(リバアルファ31950E)を用い、剥離工程として、200℃に調整されたチャンバ内で加熱する工程を実施した以外は実施例4と同様にしてTFTを作製し、その評価を実施した。
アニール処理を、ゲート絶縁膜のパターニング後、ソース・ドレイン電極層の成膜前に実施した以外は実施例1と同様にしてTFTを作製し、その評価を実施した。
アニール処理を、ゲート絶縁膜のパターニング後、ソース・ドレイン電極層の成膜前に実施した以外は実施例5と同様にしてTFTを作製し、その評価を実施した。
アニール処理を行わなかった以外は実施例1と同様にしてTFTを作製し、その評価を実施した。
アニール処理を行わなかった以外は実施例5と同様にしてTFTを作製し、その評価を実施した。
表1に、各実施例及び比較例の基板、接着材、及びその剥離条件とアニール条件、TFT動作評価結果を纏めて示す。表1に示されるように、本発明の半導体装置の製造方法によれば、接着材の種類によって好適な剥離条件を選択することにより、接着材の種類によらず、また、基板の種類によらず、移動度及び閾値電圧の優れるTFTを製造できることが確認された。
また、ソース電極・ドレイン電極の成膜及びパターニング前に、アニール処理を実施した比較例1及び比較例2では、素子パターンのずれや支持体剥離による性能不良が確認された。
アニール処理を行わなかった比較例3では、TFT動作時にオフにならないという動作不良が確認された。また、同様にアニール処理を行わなかった比較例4では、閾値電圧が−10Vとなり高性能なTFTを製造することができなかった。
以上より,本発明の有効性が確認された。
10 可撓性基板
11 接着材
12 支持体
101 アルミニウム材
102 多孔質陽極酸化絶縁膜
103 保護絶縁層
20 薄膜トランジスタ素子(TFT)
30 ゲート電極
40 ゲート絶縁膜
50 活性層(酸化物半導体層)
60 エッチングストッパ層
70 ソース電極・ドレイン電極
Claims (11)
- 可撓性基板と、剛性を有する支持体とを用意し、該支持体の一表面に前記可撓性基板を、接着材を介して貼り付ける貼付工程と、
前記支持体に貼付された可撓性基板上に、少なくとも、ゲート電極と、ゲート絶縁膜と、活性層と、ソース電極およびドレイン電極を有する薄膜トランジスタ素子を形成する薄膜トランジスタ素子形成工程と、
前記薄膜トランジスタ素子が形成された可撓性基板と前記支持体とを分離する剥離工程と、
前記薄膜トランジスタ素子が形成された可撓性基板を、前記薄膜トランジスタ素子形成工程中および前記剥離工程中の最高温度よりも高い温度でアニール処理するアニール工程を順次有し、
前記薄膜トランジスタ素子形成工程において、前記ゲート電極、前記ゲート絶縁膜、前記活性層、前記ソース電極およびドレイン電極の成膜をスパッタ法により実施する半導体装置の製造方法。 - 前記薄膜トランジスタ素子形成工程中の最高温度は200℃以下である請求項1記載の半導体装置の製造方法。
- 前記活性層が酸化物半導体層である請求項1又は2いずれか一項記載の半導体装置の製造方法。
- 前記薄膜トランジスタ素子が、エッチングストッパ層を前記活性層上に備えたものである請求項3に記載の半導体装置の製造方法。
- 前記薄膜トランジスタ素子形成工程において、前記エッチングストッパ層として、SiO2を、成膜圧力0.1Pa以上0.3Pa以下の範囲でスパッタ法により成膜する請求項4に記載の半導体装置の製造方法。
- 前記酸化物半導体層が、In,Ga,及びZnのうち少なくとも1つを含む酸化物半導体層である請求項3〜5いずれか一項記載の半導体装置の製造方法。
- 前記酸化物半導体層がアモルファス層である請求項3〜7いずれか一項記載の半導体装置の製造方法。
- 前記アニール処理する温度が250℃以上である請求項1〜7いずれか一項記載の半導体装置の製造方法。
- 前記接着材が、熱発泡シート又はUV硬化性温水剥離接着材である請求項1〜8いずれか一項記載の半導体装置の製造方法。
- 前記可撓性基板が、金属を用いた基板である請求項1〜9いずれか一項記載の半導体装置の製造方法。
- 前記可撓性基板が、アルミニウム材上に多孔質陽極酸化絶縁膜を備えたものである請求項10記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013046797A JP5960626B2 (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタを備えた半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013046797A JP5960626B2 (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタを備えた半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014175463A true JP2014175463A (ja) | 2014-09-22 |
JP5960626B2 JP5960626B2 (ja) | 2016-08-02 |
Family
ID=51696408
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013046797A Active JP5960626B2 (ja) | 2013-03-08 | 2013-03-08 | 薄膜トランジスタを備えた半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5960626B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017115225A3 (en) * | 2015-12-28 | 2017-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Flexible device, display device, and manufacturing methods thereof |
JP2018046152A (ja) * | 2016-09-14 | 2018-03-22 | 株式会社東芝 | 酸化物半導体、半導体装置、半導体記憶装置及び固体撮像装置 |
WO2018167602A1 (ja) * | 2017-03-16 | 2018-09-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及び半導体装置 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135380A (ja) * | 2007-05-30 | 2009-06-18 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 |
JP2010021520A (ja) * | 2008-07-08 | 2010-01-28 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置 |
JP2010258037A (ja) * | 2009-04-21 | 2010-11-11 | Fujifilm Corp | 電子デバイスの製造方法 |
WO2011039853A1 (ja) * | 2009-09-30 | 2011-04-07 | キヤノン株式会社 | 薄膜トランジスタ |
JP2011209539A (ja) * | 2010-03-30 | 2011-10-20 | Dainippon Printing Co Ltd | アクティブマトリクス型駆動基板、その製造方法及び表示装置 |
JP2011249674A (ja) * | 2010-05-28 | 2011-12-08 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
JP2012038891A (ja) * | 2010-08-06 | 2012-02-23 | Canon Inc | ボトムゲート型薄膜トランジスタ |
JP2012049208A (ja) * | 2010-08-25 | 2012-03-08 | Fujifilm Corp | 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置 |
JP2012064679A (ja) * | 2010-09-15 | 2012-03-29 | Dainippon Printing Co Ltd | 半導体素子の製造方法 |
JP2012138547A (ja) * | 2010-12-28 | 2012-07-19 | Fujifilm Corp | フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材 |
JP2012191072A (ja) * | 2011-03-11 | 2012-10-04 | Fujifilm Corp | 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置 |
-
2013
- 2013-03-08 JP JP2013046797A patent/JP5960626B2/ja active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009135380A (ja) * | 2007-05-30 | 2009-06-18 | Canon Inc | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 |
JP2010021520A (ja) * | 2008-07-08 | 2010-01-28 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ及びその製造方法、ならびに薄膜トランジスタを備える平板表示装置 |
JP2010258037A (ja) * | 2009-04-21 | 2010-11-11 | Fujifilm Corp | 電子デバイスの製造方法 |
WO2011039853A1 (ja) * | 2009-09-30 | 2011-04-07 | キヤノン株式会社 | 薄膜トランジスタ |
JP2011209539A (ja) * | 2010-03-30 | 2011-10-20 | Dainippon Printing Co Ltd | アクティブマトリクス型駆動基板、その製造方法及び表示装置 |
JP2011249674A (ja) * | 2010-05-28 | 2011-12-08 | Fujifilm Corp | 薄膜トランジスタおよびその製造方法 |
JP2012038891A (ja) * | 2010-08-06 | 2012-02-23 | Canon Inc | ボトムゲート型薄膜トランジスタ |
JP2012049208A (ja) * | 2010-08-25 | 2012-03-08 | Fujifilm Corp | 酸化物半導体薄膜、薄膜トランジスタおよび薄膜トランジスタを備えた装置 |
JP2012064679A (ja) * | 2010-09-15 | 2012-03-29 | Dainippon Printing Co Ltd | 半導体素子の製造方法 |
JP2012138547A (ja) * | 2010-12-28 | 2012-07-19 | Fujifilm Corp | フレキシブル電子デバイスの製造方法および樹脂層付積層基板、ならびにフレキシブル電子デバイス製造部材 |
JP2012191072A (ja) * | 2011-03-11 | 2012-10-04 | Fujifilm Corp | 薄膜トランジスタの製造方法、薄膜トランジスタ、表示装置、センサ及びx線デジタル撮影装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017115225A3 (en) * | 2015-12-28 | 2017-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Flexible device, display device, and manufacturing methods thereof |
JP2017188652A (ja) * | 2015-12-28 | 2017-10-12 | 株式会社半導体エネルギー研究所 | フレキシブルデバイス及び表示装置、並びにそれらの作製方法 |
US10861917B2 (en) | 2015-12-28 | 2020-12-08 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a flexible device having transistors |
JP2018046152A (ja) * | 2016-09-14 | 2018-03-22 | 株式会社東芝 | 酸化物半導体、半導体装置、半導体記憶装置及び固体撮像装置 |
WO2018167602A1 (ja) * | 2017-03-16 | 2018-09-20 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及び半導体装置 |
JPWO2018167602A1 (ja) * | 2017-03-16 | 2020-05-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法、及び半導体装置 |
US11133491B2 (en) | 2017-03-16 | 2021-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Fabrication method of semiconductor device and semiconductor device |
JP7005592B2 (ja) | 2017-03-16 | 2022-01-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US11856836B2 (en) | 2017-03-16 | 2023-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising adhesive layer and resin layer |
Also Published As
Publication number | Publication date |
---|---|
JP5960626B2 (ja) | 2016-08-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI272641B (en) | Method of manufacturing a semiconductor device | |
US20170110323A1 (en) | Method of forming patterned metal film layer and preparation method of transistor and array substrate | |
US11205667B2 (en) | Method of preparing thin film transistor substrate | |
JP6784969B2 (ja) | 薄膜デバイスとその製造方法 | |
US20120119216A1 (en) | Semiconductor Device, Method of Manufacturing A Semiconductor Device, and Display Device | |
WO2011142088A1 (ja) | フレキシブル半導体装置およびその製造方法ならびに画像表示装置 | |
WO2017020555A1 (zh) | 薄膜晶体管、阵列基板及其制备方法和显示装置 | |
JP2008171989A (ja) | 電界効果型トランジスタ及びその製造方法 | |
WO2019174195A1 (zh) | 低温多晶硅、薄膜晶体管及阵列基板的制作方法 | |
WO2015143745A1 (zh) | 一种阵列基板的制造方法 | |
JP5960626B2 (ja) | 薄膜トランジスタを備えた半導体装置の製造方法 | |
US20120280235A1 (en) | Thin film fet device and method for forming the same | |
WO2015043008A1 (zh) | 薄膜晶体管阵列基板的制造方法 | |
KR101328275B1 (ko) | 화학적 박리 방법을 이용한 플렉서블 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 기판 | |
JP5211645B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
WO2021022605A1 (zh) | 一种氧化物薄膜晶体管的制备方法及阵列基板 | |
KR20130026007A (ko) | 내부식성 모기판을 이용한 플렉서블 금속 기판과 전자소자의 제조방법, 플렉서블 전자소자 및 플렉서블 금속 기판 | |
KR101831080B1 (ko) | 박막 트랜지스터 기판의 제조 방법 및 이를 이용하여 제조된 박막 트랜지스터 기판 | |
JP2006324368A (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
CN106783532B (zh) | 一种低温多晶硅薄膜的制备方法、薄膜晶体管、阵列基板以及液晶显示面板 | |
JP4579054B2 (ja) | 薄膜トランジスタ搭載パネル及びその製造方法 | |
JP2010205848A (ja) | 平坦な導電性膜の製造方法及び半導体装置の製造方法並びに半導体装置 | |
JP2008147207A (ja) | 薄膜トランジスタ基板 | |
JP5936568B2 (ja) | 酸化物半導体薄膜トランジスタ用基板およびその基板を用いた半導体装置 | |
WO2018014441A1 (zh) | 薄膜晶体管及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150424 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160419 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160621 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160623 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5960626 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |