JP2010205848A

JP2010205848A - 平坦な導電性膜の製造方法及び半導体装置の製造方法並びに半導体装置

Info

Publication number: JP2010205848A
Application number: JP2009048388A
Authority: JP
Inventors: Junichi Takeya; 純一竹谷; Hisao Nishikawa; 尚男西川
Original assignee: Osaka University NUC
Current assignee: Osaka University NUC
Priority date: 2009-03-02
Filing date: 2009-03-02
Publication date: 2010-09-16

Abstract

【課題】半導体装置の消費電力を低減させることができる半導体装置の製造方法を提供する。
【解決手段】基板（Ｓ１）を準備する工程と、テンプレート（Ｓ２）を準備する工程と、前記テンプレート表面にゲート電極（１０）を形成する工程と、前記基板およびテンプレートを貼り合わせる工程と、前記テンプレートから前記基板および前記ゲート電極を一体的に剥離して前記ゲート電極を前記テンプレートから前記基板に転写するする工程と、を有する。かかる方法によれば、ゲート電極の表面の平坦性が向上し、その上に形成されるゲート絶縁膜（１２）の表面の平坦性も向上する。その結果、ゲート絶縁膜の薄膜化が容易となり、半導体装置の消費電力の低減ができる。
【選択図】図１

Description

本発明は、平坦な導電性膜の製造方法、及びそれを用いた半導体装置の製造方法、特に、有機半導体材料を用いた半導体装置の製造方法等に関する。

近年、製造プロセスが簡便で機械的柔軟性などのユニークな特徴を持つフレキシブル有機トランジスタの研究が活発進められており、エレクトロニクス分野で新たな付加価値を生み出す要素として大いに期待されている（例えば、下記非特許文献１参照）。有機半導体は、塗布法（スピンコート法、インクジェット法）や真空蒸着法といった簡便な技術を用いることによって容易に薄膜形成が可能であることに加え、アモルファスまたは多結晶シリコンを用いた従来のトランジスタに比べて、製造プロセス温度を低温化できるという利点がある。また、プロセス温度の低温化により、耐熱性の低いプラスチック基板上への形成が可能となり、ディスプレイの軽量化や低コスト化、さらにはプラスチック基板のフレキシビリティを活かしたことによる用途の多様化等が期待されている。

「有機トランジスタ材料の評価と応用」、シーエムシー出版

本発明者らは、有機薄膜トランジスタ等、有機半導体材料を用いた半導体素子に関する研究開発を行い、その特性を向上させる装置構造および製造工程を検討した。従来技術では一般に、基板上にゲート電極、ゲート絶縁膜、有機半導体膜を、真空成膜法や塗布法などの手段により順次積層していた。実デバイスへの応用には低電圧駆動が求められるため、ゲート絶縁膜を薄膜化することが望ましいものの、従来技術では絶縁性を保ちつつゲート絶縁膜を極薄にすることは一般に困難であった。従来技術によるゲート絶縁膜の形成ではゲート絶縁膜表面の平坦性が悪く、このことが低消費電力化に必要な絶縁膜の薄膜化の阻害要因となっているためである。

そこで、本発明は、半導体装置の消費電力を低減できる半導体装置の製造方法を提供することを目的とする。また、半導体装置の消費電力を低減することを目的とする。

（１）本発明に係る導電性膜の形成方法は、基板を準備する工程と、テンプレートを準備する工程と、前記テンプレート表面に導電性膜を形成する工程と、前記基板およびテンプレートを貼り合わせる工程と、前記テンプレートから前記基板および前記導電性膜を一体的に剥離して前記導電性膜を前記テンプレートから前記基板に転写する工程と、を有する。

かかる構成によれば、前記基板上に転写されて露出した前記導電性膜の表面形状は、前記テンプレートの表面形状を写し取ったものとなる。従って、表面の平坦性が良好なテンプレートを用いることにより、前記基板上には平坦性の良好な導電性膜が形成される。

（２）例えば、前記貼り合わせ工程は、前記基板および前記テンプレートの間に、接着層を介して貼り合わせてもよい。接着層を介在させることにより、前記導電性膜の前記基板上への転写が容易になる。

（３）例えば、前記貼り合わせ工程は、液状の前記接着材を前記基板および前記テンプレートの間に介在させる第１工程と、前記液状の接着材を硬化させる第２工程と、を有する。かかる方法によれば、前記基板と前記テンプレートの間に容易に接着層を形成することができる。

（４）例えば、前記テンプレートの前記導電性膜を形成する側の表面の少なくとも一部の領域に、離型処理を施してもよい。かかる方法によれば、前記基板と前記導電性膜を前記テンプレートから容易に剥離することができる。

（５）例えば、前記基板の前記テンプレートと貼り合わせる側の表面の少なくとも一部の領域あるいは／および前記導電性膜の前記基板と貼り合わせる側の表面の少なくとも一部の領域に、密着処理を施してもよい。かかる方法によれば、前記基板と前記導電性膜、前記接着層との密着を強固にすることができ、前記テンプレートから剥離する際に欠損を防ぐことができる。

（６）本発明に係る半導体装置の製造方法は、上記要件（１）〜（５）の導電性膜の形成方法を有する。かかる方法によれば、低消費電力の半導体装置を製造することができる。また、かかる半導体装置の生産性を向上させることができる。

（７）例えば、前記導電性膜がゲート電極として機能させてもよい。かかる方法によれば、平坦性の良好なゲート電極が形成できる。

（８）前記転写工程の後に露出した前記ゲート電極表面の少なくとも一部の領域上に、絶縁膜を形成する工程を有し、この絶縁膜がゲート絶縁膜として機能させてもよい。かかる方法によれば、平坦性の良好なゲート絶縁膜が形成できる。

（９）例えば、前記絶縁の形成は、前記ゲート電極表面を絶縁化処理することにより行ってもよい。かかる方法によれば、薄くて良好な平坦性の良好な絶縁膜を形成することができる。

（１０）例えば、前記絶縁化処理はＵＶオゾン処理であってもよい。ＵＶオゾン処理は大気下で行うことができるため設備の簡略化を図ることが容易で、また、処理の際の基板に与えるダメージも少ないため好適である。

（１１）例えば、前記ゲート絶縁膜の厚さは１０ｎｍ以下である。かかる構成によれば、薄いゲート絶縁膜が形成でき、低消費電力の半導体装置を製造することができる。

（１２）例えば、前記ゲート絶縁膜上の少なくとも一部の領域に、自己組織化単分子膜を形成する工程を有する。かかる方法によれば、ゲート絶縁膜の絶縁性が向上した半導体装置を製造することができる。

（１３）例えば、前記自己組織化単分子膜の厚さは、３ｎｍ以下である。かかる方法によれば、低消費電力の半導体装置を製造することができる。

（１４）例えば、前記自己組織化単分子膜は、シラン化合物から形成される。かかる方法によれば、簡便な設備で容易に強固な自己組織化単分子膜を形成することができる。

（１５）例えば、前記ゲート絶縁膜上の少なくとも一部の領域に有機半導体膜を設けてもよい。かかる方法によれば、低消費電力の有機半導体装置を製造することができる。

（１６）本発明に係る半導体装置は、上記半導体装置の製造方法により製造されたものである。かかる構成によれば、半導体装置の消費電力を低減することができる。

上記構成によれば、基板上に転写されて露出した前記導電性膜の表面形状は、テンプレートの表面形状を写し取ったものとなる。従って、表面の平坦性が良好なテンプレートを用いることにより、基板上には平坦性の良好な導電性膜が形成される。

実施の形態１の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図実施の形態１の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図実施の形態１の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図実施の形態１の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図実施の形態２の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図

＜実施の形態１＞
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。

図１および図２は、本実施の形態の半導体装置である薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。

（ＴＦＴの構造）
図２（Ｃ）の最終工程図に示すように、本実施の形態のＴＦＴは、基板（デバイス基板）Ｓ１と、この基板Ｓ１上に形成されたゲート電極１０と、ゲート電極１０上に形成されたゲート絶縁膜１２と、ゲート絶縁膜１２上に形成されたソース電極１４、ドレイン電極１６と、ソース電極１４およびドレイン電極１６上に形成された有機半導体膜１８とを有する。

（ＴＦＴの製造方法）
次いで、図１および図２を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともにその構成をより明確にする。

図１（Ａ）に示すように、基板（デバイス基板）Ｓ１として、例えば、ガラス基板を準備する。

一方、図１（Ｂ）に示すように、テンプレートＳ２として、例えば、ガラス基板を準備する。テンプレートＳ２の材料としては、以降の処理に耐え得る材質であれば、特に、限定はない。例えば、安価なソーダガラス基板を用いることができる。
このテンプレートＳ２上に、真空蒸着法により導電性膜を形成する。導電性膜としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等を用いることができる。

この導電性膜上にフォトレジスト膜を塗布し、所望の形状に露光・現像した後、当該フォトレジスト膜（レジストマスク）をマスクに、導電性膜をエッチングすることにより、図１（Ｃ）に示すように、ゲート電極１０を形成する。このフォトレジスト膜の形成、露光・現像、エッチングおよびフォトレジスト膜除去の一連の工程を「パターニング」という。なお、上記導電性膜を蒸着法、ＣＶＤ（化学的気相成長、Chemical Vapor Depositio
n）法やスパッタリング法などにより形成してもよい。

また、インクジェット法を用いて上記液体材料を所望の領域に塗布し、乾燥、焼成することでゲート電極１０を形成してもよい。この場合、上記パターニング工程を省略することができる。また、リフトオフ法によりゲート電極１０を形成してもよい。例えば、基板Ｓ１上に、ゲート電極１０の形状に対応した開口部を有するフォトレジスト膜を形成し、基板Ｓ１上の全体に導電性膜を形成する。その後、フォトレジスト膜を剥離することにより、フォトレジスト膜の開口部にのみ導電性膜を残存させ、ゲート電極１０を形成してもよい。

次いで、図１（Ｄ）に示すように、基板Ｓ１とテンプレートＳ２上のゲート電極１０とを対向させ、接着層２０を介して貼り合わせる。この接着（接合）工程については、後述する。

次いで、図１（Ｅ）に示すように、テンプレートＳ２を剥離する。即ち、ゲート電極１０および接着層２０の表面とテンプレートＳ２との界面からテンプレートＳ２を引き剥がす。なお、剥離を容易にするため、テンプレートＳ２の表面の一部に剥離処理を施してもよい。即ち、テンプレートＳ２の表面の一部にゲート電極１０および接着層２０と接着性の低い処理を施しておいてもよい。当該部分を起点に剥離することで、剥離によるゲート電極１０および接着層２０の損傷を低減し、容易に剥離を行うことができる。
剥離処理は例えば、図３に示すように、テンプレートＳ２の表面の一部にゲート電極１０および接着層２０と接着性の低い膜（離型膜）３０を形成することにより行う。この離型膜３０としては、例えば、フッ化アルキルシラン化合物などを用いることができ、浸漬法や気相法により形成することができる。

また、ゲート電極１０および接着層２０と基板Ｓ１との密着性を向上させるために、基板Ｓ１のテンプレートＳ２と貼り合わせる側の表面の少なくとも一部の領域あるいは／およびゲート電極１０の基板Ｓ１と貼り合わせる側の表面の少なくとも一部の領域に、密着処理を施してもよい。密着性を向上させることで、電極１０および接着層２０の損傷を低減し、容易に剥離を行うことができる。この密着処理は例えば、アミノ基を末端に有するシランカップリング剤などを用いることができ、浸漬法や気相法により形成することができる。

次いで、図２（Ａ）に示すように、ゲート電極１０上にゲート絶縁膜１２を形成する。ゲート絶縁膜の形成方法としては、ゲート電極１０の表面を絶縁化処理して、ゲート絶縁膜１２を形成する。絶縁化処理は例えば、ＵＶ光を大気下で所定時間照射することによりオゾンを発生させることにより行う。
次いで、図２（Ｂ）に示すように、ゲート絶縁膜１２上に、ソース電極１４、ドレイン電極１６を形成する。ソース電極１４、ドレイン電極１６としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）等を用いることができる。ソース電極４０ｓ、ドレイン電極１６のパターニング方法としては、上記ゲート電極１０のパターニングと同様の方法により行うことができる。
次いで、図２（Ｃ）に示すように、有機半導体膜１８を形成する。有機半導体膜１８として例えばペンタセンを用い、真空蒸着法により１００ｎｍの厚さで形成する。
有機半導体としては、ペンタセンの他、アセン系化合物、ヘテロアセン系化合物、フタロシアニン系化合物、ポルフィリン系化合物、フラーレン、ナノチューブ等を用いてもよい。なお、有機半導体膜１８は、真空蒸着法の他、スピンコート法などにより形成することができる。また、インクジェット法により形成してもよい。

次いで、必要に応じて有機半導体膜１８を島状にパターニングする。これにより、各ＴＦＴ間（素子間）が分離される。

以上により、本実施の形態のＴＦＴが得られる。このＴＦＴは、ボトムゲート−ボトムコンタクト型構造の有機薄膜トランジスタである。

次いで、上記接着工程について、図４を参照しながら詳細に説明する。例えば、図４（Ａ）に示すように、接着層２０の材料液（前駆体、液体材料）２０ａを基板Ｓ１上にスピンコート法を用いて塗布する。次いで、基板Ｓ１とゲート電極１０が形成されたテンプレートＳ２とを材料液２０ａを介して対向（接触）させる。この際、
次いで、図４（Ｂ）に示すように、エネルギー線４０を照射し、材料液２０ａを硬化させ、基板Ｓ１とテンプレートＳ２とを接着する（図２（Ｃ））。この後、前述した通り、テンプレートＳ２を剥離し、剥離面上にソース電極１４、ドレイン電極１６、有機半導体膜１８を形成する。

なお、材料液２０ａの硬化前に、材料液２０ａの脱気を行ってもよい。例えば、材料液２０ａを塗布後、真空処理室内において脱気する。当該処理室内で、基板Ｓ１とテンプレートＳ２の接触（接合）を行ってもよい。また、基板Ｓ１とテンプレートＳ２を接触（接合）させた状態で、脱気してもよい。

接着層２０の材料液２０ａとしては、アクリレート化合物を主成分とする紫外線硬化樹脂液を用いることができる。この場合、エネルギー線４０として、紫外線（ＵＶ）を用いて硬化させればよい。紫外線硬化樹脂液が溶媒を含む場合は、硬化前に溶媒を除去する工程を行ってもよい。

また、接着層２０の材料液２０ａとしては、エポキシ化合物を主成分とする熱硬化樹脂液を用いることができる。この場合、ヒータや炉などを用いて熱処理を施し硬化させる。また、ランプやレーザを用いることができる。なお、接着層２０の材料液２０ａの材料液としては、上記樹脂に限られず、絶縁性の材料を適宜用いることができる。

以上、詳細に説明したように、本実施の形態によれば、平坦性の良好なゲート絶縁膜を形成できるため、低消費電力の半導体装置（ＴＦＴ）を製造することができる。

＜実施の形態２＞
また、上記実施の形態においては、ゲート絶縁膜１２はゲート電極１０の表面を絶縁化処理することにより形成したが、図５に示すように、さらにそのゲート絶縁膜１２上に自己組織化単分子膜５０を形成し、ゲート絶縁膜１２の一部として機能させてもよい。自己組織化単分子膜５０としては、シラン化合物層５０を、例えば厚さ３ｎｍ以下に形成する。このシラン化合物層２２は、例えば、下記式（Ｉ）で表されるシラン化合物、あるいは、下記式（II）で表されるジシラザン化合物を用いて形成することができる。

Ｒ¹−ＳｉＸ_nＹ_3-n （Ｉ）
式中、ｎは０、１または２を表し；Ｒは、アルキル基またはその誘導体、あるいは、フェニル基またはその誘導体を表し、Ｘは、アルキル基、またはその誘導体を表し、ｎが２の時、各Ｘは互いに同一でも異なっていてもよい。；Ｙは、ハロゲンまたはアルコキシ基を表し、ｎが０または１の時、各Ｙは互いに同一でも異なっていてもよい。

Ｒ₃Ｓｉ−ＮＨ−ＳｉＲ₃ （II）
式中、Ｒは、アルキル基またはその誘導体を表す。
これらのようなシラン化合物あるいはジシラザン化合物は、Ａｌ₂Ｏ₃等の酸化物からなる
ゲート絶縁膜１２表面に緻密で強固な超薄膜（単分子膜）を形成し、絶縁膜の絶縁性を向上させる。

式（Ｉ）で表される化合物として、具体的には、以下の式に示すものが挙げられる。

ＣＦ₃（ＣＦ₂）₇（ＣＨ₂）₂Ｓｉ（ＯＣ₂Ｈ₅）₃
ＣＨ₃（ＣＨ₂）₉Ｓｉ（ＯＣ₂Ｈ₅）₃
ＮＨ₂（ＣＨ₂）₁₀Ｓｉ（ＯＣ₂Ｈ₅）₃
また、式（II）で表される化合物として、具体的には、以下の式に示すものが挙げられる。

［（ＣＨ₃）₃Ｓｉ］₂ＮＨ
シラン化合物層（自己組織化単分子膜）５０の形成方法は、特に限定されることなく、例えばＣＶＤ法等の気相法を採用することもでき、また、スピンコート法やディッピング法等の液相法を採用することもできる。また、マスク蒸着法等により、成膜とパターニングを同時に行うようにしてもよい。

なお、シラン化合物層５０を形成する前に、少なくともその下地（ここでは、ゲート絶縁膜１２）となる表面を親水化処理し、シラン化合物層５０を形成する材料が下地表面に容易に化学的に吸着するようにしてもよい。親水化処理方法としては、例えば波長１５０〜２００ｎｍの真空紫外光を利用する方法が採用可能である。

また、シラン化合物層５０を形成した後、エタノールや２−プロパノール等のアルコール類、または超純水などを用いてリンスを行うことにより、不要な吸着物を除去するようにしてもよい。

さらに、シラン化合物層５０は、ゲート絶縁膜１２と有機半導体膜１８との間の一部の領域にのみ形成されていても、全領域に形成されていてもよい。また、得られるトランジスタ特性に問題が無ければ、ゲート絶縁膜１２以外の場所、例えば、接着層２０上にも形成されていてもよい。

本発明の導電性膜の製造方法によれば、基板上に平坦性の良好な導電性膜を形成することができ、半導体装置の製造に有用である。

１０ゲート電極
１２ゲート絶縁膜
１４ソース
１６ドレイン電極
１８有機半導体膜
２０接着層
３０離型層
４０エネルギー線
５０自己組織化単分子膜
Ｓ１基板
Ｓ２テンプレート
ＥＢエネルギー線

Claims

基板を準備する工程と、
テンプレートを準備する工程と、
前記テンプレート表面に導電性膜を形成する工程と、
前記基板およびテンプレートを貼り合わせる工程と、
前記テンプレートから前記基板および前記導電性膜を一体的に剥離して前記導電性膜を前記テンプレートから前記基板に転写するする工程と、
を有することを特徴とする導電性膜の形成方法。
前記貼り合わせ工程は、
前記基板および前記テンプレートの間に、接着層を介して貼り合わせることを特徴とする請求項１記載の導電性膜の形成方法。
前記貼り合わせ工程は、
液状の前記接着材を前記基板および前記テンプレートの間に介在させる第１工程と、
前記液状の接着材を硬化させる第２工程と、
を有することを特徴とする請求項２記載の導電性膜の形成方法。
前記テンプレートの前記導電性膜を形成する側の表面の少なくとも一部の領域に、離型処理が施されていることを特徴とする請求項１乃至３のいずれか一項記載の導電性膜の形成方法。
前記基板の前記テンプレートと貼り合わせる側の表面の少なくとも一部の領域あるいは／および前記導電性膜の前記基板と貼り合わせる側の表面の少なくとも一部の領域に、密着処理が施されていることを特徴とする請求項１乃至４のいずれか一項記載の導電性膜の形成方法。
請求項１乃至５のいずれか一項記載の導電性膜の形成方法を有することを特徴とする半導体装置の製造方法。
前記導電性膜がゲート電極として機能することを特徴とする請求項６記載の半導体装置の製造方法。
前記転写工程の後に露出した前記ゲート電極表面の少なくとも一部の領域上に、絶縁膜を形成する工程を有し、該絶縁膜がゲート絶縁膜として機能することを特徴とする請求項７記載の半導体装置の製造方法。
前記絶縁の形成は、前記ゲート電極表面を絶縁化処理することにより行われることを特徴とする請求項８記載の半導体装置の製造方法。
前記絶縁化処理は、ＵＶオゾン処理であることを特徴とする請求項９記載の半導体装置の製造方法。
前記ゲート絶縁膜の厚さは、１０ｎｍ以下であることを特徴とする請求項８乃至１０のいずれか一項記載の半導体装置の製造方法。
前記ゲート絶縁膜上の少なくとも一部の領域に、自己組織化単分子膜を形成する工程を有することを特徴とする請求項８乃至１１のいずれか一項記載の半導体装置の製造方法。
前記自己組織化単分子膜の厚さは、３ｎｍ以下であることを特徴とする請求項１２記載の半導体装置の製造方法。
前記自己組織化単分子膜は、シラン化合物から形成されてることを特徴とする請求項１３記載の半導体装置の製造方法。
前記ゲート絶縁膜上の少なくとも一部の領域に有機半導体膜を設けたことを特徴とする請求項８乃至１４のいずれか一項記載の半導体装置の製造方法。
請求項８乃至１５のいずれか一項記載の半導体装置の製造方法により製造されたことを特徴とする半導体装置。