JP2009130327A - 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 - Google Patents

半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 Download PDF

Info

Publication number
JP2009130327A
JP2009130327A JP2007307146A JP2007307146A JP2009130327A JP 2009130327 A JP2009130327 A JP 2009130327A JP 2007307146 A JP2007307146 A JP 2007307146A JP 2007307146 A JP2007307146 A JP 2007307146A JP 2009130327 A JP2009130327 A JP 2009130327A
Authority
JP
Japan
Prior art keywords
substrate
electrode
adhesive
manufacturing
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007307146A
Other languages
English (en)
Inventor
Hisao Nishikawa
尚男 西川
Satoshi Ogawa
智 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007307146A priority Critical patent/JP2009130327A/ja
Publication of JP2009130327A publication Critical patent/JP2009130327A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】半導体装置の特性を向上させることができる半導体装置の製造方法を提供する。
【解決手段】本発明に係る半導体装置の製造方法は、第１基板(S1)上に、ゲート電極(15)を形成する工程と、第２基板（S2)の上部にソース、ドレイン電極(25s,25ｄ)を形成する工程と、前記第１基板と第２基板とを絶縁材料よりなる接着材(35)を介して貼り合わせる工程であって、前記ゲート電極およびソース、ドレイン電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第２基板を剥離することにより前記ソース、ドレイン電極および前記接着材表面を露出させる工程と、前記ソース、ドレイン電極および前記接着材表面上に有機半導体膜(45)を形成する工程と、を有する。かかる方法によれば、接着材等の表面の平坦性が向上し、有機半導体膜の成膜性を向上できる。また、ゲート絶縁膜となる前記接着材と有機半導体膜との界面が良好となる。
【選択図】図１

Description

本発明は、半導体装置の製造方法、特に、有機半導体材料を用いた半導体装置の製造方法等に関する。
近年、ＴＦＴ（thin film transistor、薄膜トランジスタ）用の半導体材料として、有機半導体材料が注目を集めている（例えば、下記非特許文献１参照）。有機半導体は、塗布法（スピンコート法、インクジェット法）や真空蒸着法といった簡便な技術を用いることによって容易に薄膜形成が可能であることに加え、アモルファスまたは多結晶シリコンを用いた従来のＴＦＴに比べて、製造プロセス温度を低温化できるという利点がある。また、プロセス温度の低温化により、耐熱性の低いプラスチック基板上への形成が可能となり、ディスプレイの軽量化や低コスト化、さらにはプラスチック基板のフレキシビリティを活かしたことによる用途の多様化等が期待されている。
「有機トランジスタ材料の評価と応用」、シーエムシー出版、第１章 材料
本発明者らは、有機薄膜トランジスタ等、有機半導体材料を用いた半導体素子に関する研究開発を行っており、その特性を向上させる装置構造および製造工程を検討している。
追って詳細に説明するように、有機トランジスタは、種々の膜を積層した構成を有する。後述するように、例えば、図１７（Ａ）に示すボトムコンタクト型のトランジスタにおいては、基板上にゲート電極、ゲート絶縁膜およびソース、ドレイン電極が順次形成され、各層の表面には、下層の膜のパターンに対応した凹凸（段差）が生じる。図１７（Ｂ）、（Ｃ）についても同様である。
このような凹凸（段差）上に良好な膜を形成することは困難であり、製造条件の制約やデバイス特性の低下の原因となっていた。特に、有機薄膜トランジスタにおいては、有機半導体膜の成膜性や、有機半導体膜とゲート絶縁膜界面の状態が、トランジスタ特性を大きく作用する。
よって、凹凸により有機半導体膜の成膜性が劣化し、また、有機半導体膜とゲート絶縁膜界面の状態が悪くなると、トランジスタ特性の低下につながる。また、製造歩留まりが低下する。
そこで、本発明に係る具体的態様は、半導体装置の特性を向上させることができる半導体装置の製造方法を提供することを目的とする。また、半導体装置の特性を向上させることを目的とする。
（１）本発明に係る半導体装置の製造方法は、第１基板を準備する工程と、第２基板の上部に電極を形成する工程と、前記第１および第２基板を絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第２基板を剥離することにより前記電極および前記接着材表面を露出させる工程と、を有する。
かかる構成によれば、前記電極および前記接着材の表面の平坦性が向上し、これらの上部に形成される膜の成膜性が向上する。また、装置特性を向上させることができる。特に、前記電極又は前記接着材と、これらの上部に形成される膜との界面が良好となり装置特性を向上させることができる。
（２）例えば、露出した前記電極および前記接着材表面上に有機半導体膜を形成する工程を有する。かかる方法によれば、有機半導体膜の成膜性を向上させることができる。また、前記接着材と有機半導体膜との界面が良好となり装置特性を向上させることができる。
（３）例えば、前記貼り合わせ工程は、前記第１および第２基板の間に、液状の前記接着材を介在させる第１工程と、前記液状の接着材を硬化させる第２工程と、を有する。かかる方法によれば、容易に電極を接着材中に埋め込むことができる。
（４）例えば、前記第１工程は、前記第１基板上に前記液状の接着材を吐出し、前記液状の接着材上に第２基板を配置する工程、又は、前記第２基板上に前記液状の接着材を吐出し、前記液状の接着材上に第１基板を配置する工程、を有する。このように、第１又は第２基板側に液状の接着材を吐出してもよい。
（５）例えば、前記第１工程は、前記第２基板上に前記液状の接着材を吐出し、前記第２基板を前記液状の接着材側を下側とし、前記第１基板上に配置する工程、又は、前記第１基板上に前記液状の接着材を吐出し、前記第１基板を前記液状の接着材側を下側とし、前記第２基板上に配置する工程、を有する。このように、液状の接着材を吐出した面を、表面張力を利用して、下側とし、他方の基板上に配置してもよい。
（６）例えば、前記第１工程は、前記第１および第２基板の間に、液状の前記接着材を介在させた状態で、前記第１および第２基板を水平に回転させる工程を有する。このように、遠心力を利用して、基板間に液状の接着材を広げてもよい。
（７）例えば、前記電極を形成する工程は、前記第２基板の前記電極形成予定領域に前記電極材料を有する液体材料を吐出する工程と、前記液体材料を固化する工程と、を有する。かる方法によれば、容易に電極を形成することができる。
（８）例えば、前記第２基板の前記電極形成予定領域が凹部である。（９）また、前記第２基板の前記電極形成予定領域に親液処理が施されている。（１０）また、前記第２基板の前記電極形成予定領域以外の領域に撥液処理が施されている。かる方法によれば、精度よく電極を形成することができる。
（１１）本発明に係る半導体装置の製造方法は、第１基板上に、ゲート電極を形成する工程と、第２基板の上部にソース、ドレイン電極を形成する工程と、前記第１基板と第２基板とを絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記ゲート電極およびソース、ドレイン電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第２基板を剥離することにより前記ソース、ドレイン電極および前記接着材表面を露出させる工程と、前記ソース、ドレイン電極および前記接着材表面上に有機半導体膜を形成する工程と、を有する。
かかる方法によれば、前記ソース、ドレイン電極および前記接着材の表面の平坦性が向上し、有機半導体膜の成膜性を向上させることができる。また、ゲート絶縁膜となる前記接着材と有機半導体膜との界面が良好となりトランジスタ特性を向上させることができる。なお、上記ソース、ドレイン電極又はゲート電極を電極として適宜上記要件（３）〜（１０）を適用してもよい。
（１２）本発明に係る電子機器の製造方法は、上記半導体装置の製造方法を有する。かかる方法によれば、高性能の電子機器を製造することができる。また、かかる電子機器の生産性を向上させることができる。
（１３）本発明に係る半導体装置は、第１基板の上部に配置された絶縁材料よりなる接着層(層、絶縁層）と、前記接着層表面から露出し、前記接着層中に埋め込まれるよう配置された電極と、を有し、前記接着層表面と前記電極表面との高低差は、前記電極の厚さ以下である。この高低差は、ほぼゼロであることがより好ましい。
かかる構成によれば、前記電極および前記接着材の表面の平坦性が向上しているため、装置特性を向上させることができる。特に、前記電極又は前記接着材と、これらの上部に形成される膜との界面が良好となる。
（１４）例えば、前記接着層表面および前記電極表面上に有機半導体膜を有する。かかる構成によれば、前記接着材と有機半導体膜との界面が良好となり装置特性を向上させることができる。
（１５）本発明に係る半導体装置は、第１基板上に形成されたゲート電極と、前記ゲート電極上に配置された絶縁材料よりなる接着層と、前記接着層表面から露出し、前記接着層中に埋め込まれるよう配置されたソース、ドレイン電極と、前記ソース、ドレイン電極および前記接着層表面上に形成された有機半導体膜と、を有し、前記接着層表面と前記ソース、ドレイン電極表面との高低差は、前記ソース、ドレイン電極の厚さ以下である。この高低差は、ほぼゼロであることがより好ましい。
かかる構成によれば、前記ソース、ドレイン電極および前記接着材の表面の平坦性が向上しているため、装置特性を向上させることができる。また、ゲート絶縁膜となる前記接着材と有機半導体膜との界面が良好となりトランジスタ特性を向上させることができる。
（１６）本発明に係る電子機器は、上記半導体装置を有する。かかる構成によれば、電子機器の性能を向上させることができる。
なお、以下の実施の形態を参照すれば、課題を解決するための手段として次のものが挙げられる。
（１７）本発明に係る半導体装置の製造方法は、第１基板上にゲート電極を形成する工程と、第２基板を準備する工程と、前記第１および第２基板を絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記ゲート電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第２基板を剥離することにより前記接着材表面を露出させる工程と、前記接着材表面上に有機半導体膜を形成する工程と、前記有機半導体膜上にソース、ドレイン電極を形成する工程と、を有する（図１１参照）。このように、前記ゲート電極が、前記接着材中に埋め込まれるよう貼り合わせることで、接着層表面の平坦性が向上し、装置特性を向上させることができる。また、ゲート絶縁膜となる前記接着材と有機半導体膜との界面が良好となりトランジスタ特性を向上させることができる。
（１８）また、本発明に係る半導体装置の製造方法は、第１基板上にゲート電極を形成する工程と、第２基板上に有機半導体膜を形成する工程と、前記第１基板と第２基板とを絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記ゲート電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第２基板を剥離することにより前記有機半導体膜表面を露出させる工程と、前記有機半導体膜上にソース、ドレイン電極を形成する工程と、を有する（図１２参照）。
（１９）また、本発明に係る半導体装置の製造方法は、第１基板上にゲート電極を形成する工程と、第２基板上にソース、ドレイン電極を形成する工程と、前記ソース、ドレイン電極上に有機半導体膜を形成する工程と、前記第１および第２基板を絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記ゲート電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、前記第２基板を剥離することにより前記ソース、ドレイン電極および前記有機半導体膜表面を露出させる工程と、を有する（図１３参照）。
なお、上記（１７）〜（１９）のソース、ドレイン電極又はゲート電極を電極として適宜上記要件（３）〜（１０）を適用してもよい。
（２０）本発明に係る半導体装置は、第１基板上に形成されたゲート電極と、前記ゲート電極上に前記ゲート電極を埋め込むよう配置され、その表面が平坦な絶縁材料よりなる接着層と、前記接着層上に形成された有機半導体膜と、前記有機半導体膜上に形成されたソース、ドレイン電極と、を有する（図１１、図１２参照）。
（２１）本発明に係る半導体装置は、第１基板上に形成されたゲート電極と、前記ゲート電極上に前記ゲート電極を埋め込むよう配置された絶縁材料よりなる接着層と、前記接着層上に形成された有機半導体膜と、前記有機半導体膜表面から露出し、前記有機半導体膜中に埋め込まれるよう配置されたソース、ドレイン電極と、を有する（図１３参照）。
＜実施の形態１＞
以下、本発明の実施の形態を図面を参照しながら詳細に説明する。なお、同一の機能を有するものには同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図１および図２は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。
（ＴＦＴの構造）
図１（Ｅ）の最終工程図に示すように、本実施の形態のＴＦＴは、第１基板（デバイス基板）Ｓ１と、この第１基板Ｓ１上に形成されたゲート電極１５と、ゲート電極１５上に形成されたゲート絶縁膜３５と、ゲート絶縁膜３５上に形成されたソース電極２５ｓ、ドレイン電極２５ｄと、ソース電極２５ｓおよびドレイン電極２５ｄ上に形成された有機半導体膜４５とを有する。
ここで、ソース電極２５ｓおよびドレイン電極２５ｄは、ゲート絶縁膜３５の表面から露出し、ゲート絶縁膜３５中に埋め込まれるよう配置されている。即ち、ソース電極２５ｓ、ドレイン電極２５ｄおよびゲート絶縁膜３５の表面の平坦性が確保されている。
よって、その上部に配置される有機半導体膜４５とゲート絶縁膜３５との界面状態が良好となり、ＴＦＴ特性が向上する。
（ＴＦＴの製造方法）
次いで、図１および図２を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともにその構成をより明確にする。
図１（Ａ）に示すように、第１基板（デバイス基板）Ｓ１として、例えば、ガラス基板を準備する。この第１基板Ｓ１上に、導電性膜を形成し、所望の形状にパターニングすることによりゲート電極１５を形成する。ゲート電極１５としては、例えば、金（Ａｕ）、銀（Ａｇ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、ニッケル（Ｎｉ）等を用いることができる。
例えば、導電性粒子を含む液状材料を第１基板Ｓ１上にスピンコート法を用いて塗布し、乾燥、焼成（固化）することにより導電性膜を形成する。この導電性膜上にフォトレジスト膜を塗布し、所望の形状に露光・現像した後、当該フォトレジスト膜（レジストマスク）をマスクに、導電性膜をエッチングすることによりゲート電極１５を形成する。
このフォトレジスト膜の形成、露光・現像、エッチングおよびフォトレジスト膜除去の一連の工程を「パターニング」という。なお、上記導電性膜を蒸着法、ＣＶＤ（化学的気相成長、Chemical Vapor Deposition）法やスパッタリング法などにより形成してもよい。
また、インクジェット法を用いて上記液体材料を所望の領域に塗布し、乾燥、焼成することでゲート電極１５を形成してもよい。この場合、上記パターニング工程を省略することができる。また、リフトオフ法によりゲート電極１５を形成してもよい。例えば、第１基板Ｓ１上に、ゲート電極１５の形状に対応した開口部を有するフォトレジスト膜を形成し、第１基板Ｓ１上の全体に導電性膜を形成する。その後、フォトレジスト膜を剥離することにより、フォトレジスト膜の開口部にのみ導電性膜を残存させ、ゲート電極１５を形成してもよい。
一方、図１（Ｂ）に示すように、第２基板（剥離基板）Ｓ２として、例えば、ガラス基板を準備する。第２基板Ｓ２の材料としては、以降の処理に耐え得る材質であれば、特に、限定はない。例えば、安価なソーダガラス基板を用いることができる。この第２基板Ｓ２上に、導電性膜を形成し、所望の形状にパターニングすることによりソース、ドレイン電極２５（２５ｓ、２５ｄ）を形成する。ソース、ドレイン電極２５としては、例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）などを用いることができる。例えば、これらの膜は、スパッタリング法により形成することができる。次いで、一定の距離離間した形状にパターニングすることによりソース、ドレイン電極２５を形成する。なお、ソース、ドレイン電極２５のうち、ソース電極を２５ｓ、ドレイン電極を２５ｄと表す。ソース電極を２５ｓおよびドレイン電極２５ｄ間が、チャネル領域となる。また、前述のインクジェット法やリフトオフ法を用いてソース、ドレイン電極２５を形成してもよい。
次いで、図１（Ｃ）に示すように、第１基板Ｓ１上のゲート電極１５と、第２基板Ｓ２上のソース電極２５ｓ、ドレイン電極２５ｄとを対向させ、ゲート絶縁膜３５を接着層として貼り合わせる。この接着（接合、転写、ナノプリント、レプリカ）工程については、後述する。
次いで、図１（Ｄ）に示すように、第２基板Ｓ２を剥離する。即ち、ソース電極２５ｓ、ドレイン電極２５ｄおよびゲート絶縁膜３５の表面と第２基板Ｓ２との界面から第２基板Ｓ２を引き剥がす。なお、剥離を容易にするため、第２基板Ｓ２の表面の一部に剥離処理を施してもよい。即ち、第２基板Ｓ２の表面の一部に接触する層（この場合、ゲート絶縁膜３５）と接着性の低い膜や処理を施しておいてもよい。当該部分を起点に剥離することで、剥離によるソース電極２５ｓ、ドレイン電極２５ｄ又はゲート絶縁膜３５の損傷を低減し、容易に剥離を行うことができる。
次いで、図１（Ｅ）に示すように、ソース電極２５ｓ、ドレイン電極２５ｄおよびゲート絶縁膜３５の表面（露出面）上に、有機半導体膜４５を形成する。有機半導体膜４５として例えばオリゴチオフェン化合物を用い、当該化合物溶液を第１基板Ｓ１上にスピンコート法を用いて塗布し、乾燥、焼成（結晶化）することにより有機半導体膜４５を形成する。
有機半導体としては、オリゴチオフェン化合物の他、アセン系化合物、ヘテロアセン系化合物、フタロシアニン系化合物、ポルフィリン系化合物、フラーレン、ナノチューブ等を用いてもよい。なお、有機半導体膜４５は、スピンコート法の他、真空蒸着などにより形成することができる。また、インクジェット法により形成してもよい。
次いで、必要に応じて有機半導体膜４５を島状にパターニングする。これにより、各ＴＦＴ間（素子間）が分離される。
以上により、本実施の形態のＴＦＴが得られる。このＴＦＴは、ボトムゲート構造−ボトムコンタクト型の有機薄膜トランジスタである。
次いで、上記接着工程について、図２を参照しながら詳細に説明する。例えば、図２（Ａ）に示すように、ゲート絶縁膜の材料液（機能性材料、前駆体、液体材料）３５ａを第１基板Ｓ１上にスピンコート法を用いて塗布する。次いで、第１基板Ｓ１と第２基板Ｓ２とを材料液３５ａを介して対向（接触）させる。この際、第２基板Ｓ２のソース電極２５ｓおよびドレイン電極２５ｄが、材料液３５ａ中に埋没する。なお、第１基板Ｓ１のゲート電極１５も、材料液３５ａ中に埋没する。
次いで、図２（Ｂ）に示すように、エネルギー線を照射し、材料液３５ａを硬化させ、第１基板Ｓ１と第２基板Ｓ２とを接着する（図２（Ｃ））。この後、前述した通り、第２基板Ｓ２を剥離し、剥離面上に有機半導体膜４５を形成する。
なお、材料液３５ａの硬化前に、材料液３５ａの脱気を行ってもよい。例えば、材料液３５ａを塗布後、真空処理室内において脱気する。当該処理室内で、基板間の接触（接合）を行ってもよい。また、基板間を接触（接合）させた状態で、脱気してもよい。
ゲート絶縁膜の材料液３５ａとしては、アクリレート化合物を主成分とする紫外線硬化樹脂液を用いることができる。この場合、エネルギー線として、紫外線（ＵＶ）を用いて硬化させればよい。紫外線硬化樹脂液が溶媒を含む場合は、硬化前に溶媒を除去する工程を行ってもよい。
また、ゲート絶縁膜の材料液３５ａとしては、エポキシ化合物を主成分とする熱硬化樹脂液を用いることができる。この場合、ヒータや炉などを用いて熱処理を施し硬化させる。また、ランプやレーザを用いることができる。なお、ゲート絶縁膜の材料液としては、上記樹脂に限られず、絶縁性の材料を適宜用いることができる。また、エネルギー線としては、上記の他、オゾンやプラズマなど材料に応じて適宜選択可能である。
以上、詳細に説明したように、本実施の形態によれば、ソース電極２５ｓ、ドレイン電極２５ｄが形成された第２基板Ｓ２を接着層となるゲート絶縁膜３５中に埋没するよう貼り合わせている。よって、第２基板Ｓ２の剥離後において、その表面の平坦性が向上し、当該面上状に形成される有機半導体膜４５の特性を向上させることができる。
図１７は、本実施の形態の効果を説明するための比較例の薄膜トランジスタの構造を示す断面図である。なお、図１と同一の機能を有する箇所には同一の符号を付してある。例えば、図１７（Ａ）に示すように、下層のゲート電極１５やソース電極２５ｓ、ドレイン電極２５ｄなどによる凹凸が生じた面上に有機半導体膜４５を形成する場合、有機半導体膜４５の成膜性が劣化する。具体的に、スピンコート法で有機半導体膜を塗布した場合、その膜厚にばらつきが生じる。また、有機半導体膜の結晶化（熱処理）時に、凹凸部と平坦部において結晶成長が異なり、結晶粒径がばらつく。このように、成膜性が劣化すると、キャリアの移動度が不均一となる等、ＴＦＴ特性が劣化する。なお、図１７（Ｂ）は、トップコンタクト型、図１７（Ｃ）は、トップゲート型の比較例を示す。
これに対し、本実施の形態においては、上述の通り、有機半導体膜４５の下面の平坦性を向上させることができるので、有機半導体膜４５の特性が向上する。例えば、膜を均一に塗布でき、段差による結晶成長のばらつきも低減できる。特に、チャネル領域と有機半導体膜４５との界面の特性が良好となり、ＴＦＴ特性を向上させることができる。
また、本実施の形態によれば、ソース電極２５ｓ、ドレイン電極２５ｄをデバイス基板となる第１基板上に直接形成せず、別の基板である第２基板Ｓ２上に形成するため、成膜、加工時のデバイスを構成する他の層に対する悪影響を回避できる。例えば、下層（ゲート絶縁膜）に対するエッチング時のダメージを低減できる。言い換えれば、ソース電極２５ｓ、ドレイン電極２５ｄを形成する際の条件の制約が少なくなる。また、これらの形成条件を最適化、例えば、実施の形態４で説明するように、ソース電極２５ｓ、ドレイン電極２５ｄの成膜性を良くするための各種処理を施すことができる。
このように、本実施の形態によれば、半導体装置（ＴＦＴ）特性を向上させることができ、その歩留まりを向上させることができる。
なお、図２（Ａ）においては、第１基板Ｓ１上に材料液３５ａを塗布したが、第２基板Ｓ２上に材料液３５ａを塗布し、第１基板Ｓ１と接着してもよい。
＜実施の形態２＞
（例１）
実施の形態１においては、ゲート絶縁膜の材料液３５ａを第１基板Ｓ１上にスピンコート法を用いて塗布したが、第１基板Ｓ１上のゲート電極１５上に、所定量のゲート絶縁膜の材料液３５ａを吐出（滴下）し、第２基板Ｓ２を押圧することにより、材料液３５ａを押し広げてもよい。
図３は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。なお、実施の形態１と異なるのは、接着工程のみであるため、当該工程を詳細に説明する。また、実施の形態１と同一の機能を有する箇所には同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図３（Ａ）に示すように、第１基板Ｓ１上のゲート電極１５上に、ゲート絶縁膜の材料液３５ａをインクジェット法などを用いて吐出する。この材料液３５ａ上に第２基板Ｓ２のソース電極２５ｓおよびドレイン電極２５ｄを対向させる。
次いで、図３（Ｂ）および（Ｃ）に示すように、第１基板Ｓ１と第２基板Ｓ２とを材料液３５ａを介して押圧することにより、これらの基板間に、材料液３５ａを押し広げる。
次いで、図３（Ｄ）に示すように、エネルギー線を照射し、材料液３５ａを硬化させゲート絶縁膜３５を形成するとともに、第１基板Ｓ１と第２基板Ｓ２とを接着する。この後、前述した通り、第２基板Ｓ２を剥離し、剥離面上に有機半導体膜４５を形成する（図１（Ｅ）参照）。
本実施の形態においても、実施の形態１と同様の効果を奏する。さらに、材料液３５ａの吐出量や第１基板Ｓ１と第２基板Ｓ２との間隔を調整することで、実施の形態１で説明した有機半導体膜３５のＴＦＴ毎の分離工程を省略することができる。また、材料液３５ａの使用量を低減できる。
（例２）
図４は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の他の製造方法を示す工程断面図である。図３においては、ゲート絶縁膜の材料液３５ａを、第１基板Ｓ１上に吐出したが、第２基板Ｓ２上に吐出してもよい。
まず、図４（Ａ）に示すように、第２基板Ｓ２上のソース領域２５ｓおよびドレイン領域２５ｄ間上に、ゲート絶縁膜の材料液３５ａをインクジェット法などを用いて吐出する。
次いで、第２基板Ｓ２の材料液３５ａ側を下側として第１基板Ｓ１のゲート電極１５と対向させる。この際、材料液３５ａは、その表面張力により第２基板Ｓ２の表面に留まる。言い換えれば、第２基板Ｓ２の表面に留まるよう材料液３５ａの性質（粘性等）を調整する。
次いで、第２基板を下降させ、第１基板Ｓ１と材料液３５ａを介して接触させる。さらに、第１基板Ｓ１と第２基板Ｓ２とを材料液３５ａを介して押圧することにより、これらの基板間に、材料液３５ａを押し広げる。
次いで、エネルギー線を照射し、材料液３５ａを硬化させゲート絶縁膜３５を形成するとともに、第１基板Ｓ１と第２基板Ｓ２とを接着する（図４（Ｂ））。この後、前述した通り、第２基板Ｓ２を剥離し、剥離面上に有機半導体膜４５を形成する（図１（Ｅ）参照）。
図４の場合においても、実施の形態１と同様の効果を奏する。さらに、材料液３５ａの吐出量や第１基板Ｓ１と第２基板Ｓ２との間隔を調整することで、実施の形態１で説明した有機半導体膜３５のＴＦＴ毎の分離工程を省略することができる。また、材料液３５ａの使用量を低減できる。
前述の図３および図４に示すゲート絶縁膜の材料液３５ａの吐出は、当該溶液に対してより濡れ性の低い表面を有する基板に対して行うことが好ましい。かかる工程によれば、基板間に材料液３５ａがより濡れ広がりやすくなる。
（例３）
図５は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の他の製造方法を示す工程断面図である。
図３および図４においては、第１基板Ｓ１と第２基板Ｓ２とを材料液３５ａを介して押圧することにより、これらの基板間に、材料液３５ａを押し広げるたが、基板間に材料液３５ａを介在させた状態で、回転させることにより材料液３５ａを広げてもよい。
図５（Ａ）に示すように、第１基板Ｓ１又は第２基板Ｓ２に、ゲート絶縁膜の材料液３５ａを吐出し、第１基板Ｓ１と第２基板Ｓ２とを材料液３５ａを介在させ、接触させる。
次いで、これらの基板を回転盤上に搭載し、水平に回転させることにより、基板間に、材料液３５ａを広げる。この際、余分な材料液３５ａが遠心力により除去される。次いで、エネルギー線を照射し、材料液３５ａを硬化させゲート絶縁膜３５を形成するとともに、第１基板Ｓ１と第２基板Ｓ２とを接着する（図５（Ｂ））。この後、前述した通り、第２基板Ｓ２を剥離し、剥離面上に有機半導体膜４５を形成する（図１（Ｅ）参照）。
図５の場合においても、実施の形態１と同様の効果を奏する。さらに、遠心力により余分な材料液３５ａが除去される。また、回転数を制御することで、残存する材料液３５ａを調整することができる。即ち、回転数を制御することで、ゲート絶縁膜３５の膜厚を調整することができる。
＜実施の形態３＞
実施の形態１においては、ソース、ドレイン電極２５をスパッタリング法を用いて形成したが、液体材料（機能性材料、前駆体）を用いて形成してもよい。
図６は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。なお、実施の形態１と異なるのは、ソース、ドレイン電極２５の形成工程のみであるため、当該工程を詳細に説明する。また、実施の形態１と同一の機能を有する箇所には同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図６（Ａ）に示すように、例えば、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、Ｎｉ（ニッケル）等の導電性粒子を含む液状材料２５ａを第２基板Ｓ２上の所望の領域にインクジェット法を用いて吐出する。次いで、図６（Ｂ）および（Ｃ）に示すように、レーザなどのエネルギー線を照射し、焼成（固化）することにより導電性膜（２５ｓ、２５ｄ）を形成する。
次いで、第１基板Ｓ１と第２基板Ｓ２とをゲート絶縁膜の材料液３５ａを介して接触させ、材料液３５ａを硬化させゲート絶縁膜３５を形成するとともに、第１基板Ｓ１と第２基板Ｓ２とを接着し（図２参照）、第２基板Ｓ２を剥離する（図６（Ｄ））。この後、剥離面上に有機半導体膜を形成する。
本実施の形態においても、実施の形態１と同様の効果を奏する。さらに、所望の形状に液状材料２５ａを吐出することで、導電性膜のパターニング工程を省略することができる。
なお、実施の形態１〜３において、ソース電極２５ｓおよびドレイン電極２５ｄを異なる導電性材料で構成してもよい。この場合、本実施の形態によれば、液体材料２５ａを変えるだけで、容易に異なる材料よりなるソース、ドレイン電極を形成することができる。
また、実施の形態１〜３において、ソース電極２５ｓおよびドレイン電極２５ｄを、それぞれ異なる膜厚としてもよい。図７は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の他の製造方法を示す工程断面図である。
例えば、図７（Ａ）に示すように、第２基板Ｓ２上に異なる厚さのソース電極２５ｓおよびドレイン電極２５ｄを形成する。次いで、第１基板Ｓ１と第２基板Ｓ２とをゲート絶縁膜の材料液３５ａを介して接触させ、材料液３５ａを硬化させゲート絶縁膜３５を形成するとともに、第１基板Ｓ１と第２基板Ｓ２とを接着し、第２基板Ｓ２を剥離する（図７（Ｂ））。この後、剥離面上に有機半導体膜を形成する。
この場合、ソース電極２５ｓおよびドレイン電極２５ｄの厚さを変えても、その露出面（表面）の高さを同じにすることができる。また、上記液体材料２５ａを用いれば、吐出量を調整することで、容易に導電性膜の膜厚を変更することができる。また、例えば、吐出、焼成工程を繰り返し、ドレイン電極２５ｄの膜厚を厚くしてもよい。
＜実施の形態４＞
実施の形態３においては、ソース、ドレイン電極２５の液体材料２５ａを第２基板Ｓ２の所望の領域に吐出したが、当該吐出領域にあらかじめ加工を施しておいてもよい。
図８および図９は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。なお、実施の形態１と異なるのは、ソース、ドレイン電極２５の形成工程のみであるため、当該工程を詳細に説明する。また、実施の形態１と同一の機能を有する箇所には同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図８は、第２基板Ｓ２の上記吐出領域に凹部を設ける例を示す。
例えば、図８（Ａ）に示すように、第２基板Ｓ２上のソース、ドレイン電極（領域）の形成予定領域に凹部２１を形成する。この凹部２１は、例えば、第２基板Ｓ２にプラズマエッチングを施すことにより形成する。
次いで、実施の形態３と同様に、導電性粒子を含む液状材料２５ａを第２基板Ｓ２の凹部２５ａ上に吐出する（図８（Ｂ））。ここで、本実施の形態によれば、第２基板Ｓ２に凹部２１が形成されているため、吐出液の移動がなく、精度よく吐出を行うことができる。
次いで、図８（Ｃ）および（Ｄ）に示すように、レーザなどのエネルギー線を照射し、焼成（固化）することにより導電性膜（２５ｓ、２５ｄ）を形成する。
次いで、第１基板Ｓ１と第２基板Ｓ２とをゲート絶縁膜の材料液３５ａを介して接触させ、材料液３５ａを硬化させゲート絶縁膜３５を形成するとともに、第１基板Ｓ１と第２基板Ｓ２とを接着し、第２基板Ｓ２を剥離する（図８（Ｅ））。この後、剥離面上に有機半導体膜を形成する。
本実施の形態の第１例によれば、ソース電極２５ｓ、ドレイン電極２５ｄの一部がゲート絶縁膜３５中に埋没する構成となるため、第２基板Ｓ２の剥離後、その表面（剥離面）に凹部２１の深さに対応する凹凸が生じる。しかしながら、当該凹凸の高さは、ソース、ドレイン電極の膜厚より小さい。よって、ソース、ドレイン電極の厚さに対応する凹凸がある場合と比較し、相対的に平坦性が向上しており、当該面上状に形成される有機半導体膜４５の特性を向上させることができる。さらに、前述したように、液状材料２５ａの吐出精度を向上させることができる。また、凹部２１の深さにより剥離面の凹凸（段差）を制御できる。なお、実施の形態１等のように、凹部を形成しない場合（凹部深さがゼロ）の場合は、剥離面は、ほぼ平坦となる。
図９は、第２基板Ｓ２の上記吐出領域に表面処理を施す例を示す。
例えば、図９（Ａ）に示すように、第２基板Ｓ２上のソース、ドレイン電極（領域）の形成予定領域に親液処理部２３Ａを形成する。即ち、当該部分（２３Ａ）において、液状材料２５ａの濡れ性を向上させる。この親液処理部２３Ａは、例えば、マスクを第２基板Ｓ２上に配置し、当該膜をマスクを介して第２基板Ｓ２のソース、ドレイン電極の形成予定領域に真空紫外光を照射すことにより形成する。かかる処理により、第２基板Ｓ２のソース、ドレイン電極の形成予定領域が活性化し、親液性となる。
次いで、実施の形態３と同様に、導電性粒子を含む液状材料２５ａを第２基板Ｓ２の親液処理部２３Ａ上に吐出する（図９（Ｂ））。ここで、本実施の形態によれば、第２基板Ｓ２に親液処理部２３Ａが形成されているため、吐出液の移動が少なく、精度よく吐出を行うことができる。
次いで、図９（Ｃ）および（Ｄ）に示すように、レーザなどのエネルギー線を照射し、焼成（固化）することにより導電性膜（２５ｓ、２５ｄ）を形成する。
次いで、第１基板Ｓ１と第２基板Ｓ２とをゲート絶縁膜の材料液３５ａを介して接触させ、材料液３５ａを硬化させゲート絶縁膜３５を形成するとともに、第１基板Ｓ１と第２基板Ｓ２とを接着し、第２基板Ｓ２を剥離する（図９（Ｅ））。この後、剥離面上に有機半導体膜を形成する。
本実施の形態の第２例によれば実施の形態１と同様の効果を奏する。さらに、前述したように、液状材料２５ａの吐出精度を向上させることができる。
なお、上記第２例においては、第２基板Ｓ２上のソース、ドレイン電極の形成予定領域に親液処理部２３Ａを形成したが、当該領域以外の領域に撥液処理部２３Ｂを形成してもよい（図９（Ａ）参照）。
例えば、第２基板Ｓ２のソース、ドレイン電極の形成予定領域にフォトレジスト膜を形成し、当該膜をマスクにフッ化アルキルシラン化合物（例えば、ＣＦ3（ＣＦ2）m（ＣＨ2）nＳｉ（ＯＥｔ）3（ｍ、ｎは０および正の整数））を用いて表面処理を施す。かかる処理により、第２基板Ｓ２のソース、ドレイン電極の形成予定領域以外の領域の表面エネルギーが低下し、液状材料２５ａをはじき易くなる（撥液性となる）。
なお、真空紫外光を用いた処理の他、親液処理部２３Ａに親液性の膜、又は撥液処理部２３Ｂに撥液性の膜を形成しておいてもよい。これらの処理面や膜は、第２基板Ｓ２の剥離時若しくは剥離後に除去すればよい（図９（Ｅ）参照）。
このように、第２基板Ｓ２表面の表面自由エネルギーを変化させることで、ソース、ドレイン電極の形成予定領域における液状材料２５ａの濡れ性を向上させることができ、精度よくソース、ドレイン電極の形成を行うことができる。
また、ゲート電極の形成時（例えば、図１（Ａ））においても、第１基板Ｓ１への凹部の形成や表面処理（親液処理、撥液処理）を行ってもよい。
＜実施の形態５＞
本実施の形態においては、このＴＦＴは、トップゲート構造−ボトムコンタクト型の有機薄膜トランジスタについて説明する。
図１０は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。
（ＴＦＴの構造）
図１０（Ｄ）の最終工程図に示すように、本実施の形態のＴＦＴは、第１基板（デバイス基板）Ｓ１と、この第１基板Ｓ１上に絶縁膜３１を介して配置されたソース電極２５ｓ、ドレイン電極２５ｄと、ソース電極２５ｓおよびドレイン電極２５ｄ上に形成された有機半導体膜４５と、有機半導体膜４５上に形成されたゲート絶縁膜３３と、ゲート絶縁膜３３上に形成されたゲート電極１５とを有する。
ここで、ソース電極２５ｓおよびドレイン電極２５ｄは、絶縁膜３１中に埋め込まれた形状となっているため、ソース電極２５ｓ、ドレイン電極２５ｄおよび絶縁膜３１の表面の平坦性が確保されている。
よって、その上部に配置される有機半導体膜４５の成膜性が向上する。また、絶縁膜３１と有機半導体膜４５との界面（チャネル領域）の状態が良好となり、ＴＦＴ特性が向上する。
（ＴＦＴの製造方法）
次いで、図１０を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともにその構成をより明確にする。なお、実施の形態１と同一の機能を有する箇所には同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図１０（Ａ）に示すように、ガラス基板等よりなる第２基板Ｓ２上に、導電性膜を形成し、所望の形状にパターニングすることによりソース電極２５ｓ、ドレイン電極２５ｄを形成する。ソース、ドレイン電極は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
次いで、図１０（Ｂ）に示すように、第１基板Ｓ１と、第２基板Ｓ２上のソース電極２５ｓ、ドレイン電極２５ｄとを対向させ、絶縁膜３１を接着層として貼り合わせる。なお、この絶縁膜３１は、ソース、ドレイン電極２５の下地絶縁層となる。この接着（接合、転写）工程は、図２を参照しながら詳細に説明した実施の形態１の場合と同様である。
次いで、図１０（Ｃ）に示すように、第２基板Ｓ２を剥離する。即ち、ソース電極２５ｓ、ドレイン電極２５ｄおよび絶縁膜３１の表面と第２基板Ｓ２との界面から第２基板Ｓ２を引き剥がす。なお、前述したように、第２基板Ｓ２の表面の一部に剥離処理を施してもよい。
次いで、図１０（Ｄ）に示すように、ソース電極２５ｓ、ドレイン電極２５ｄおよび絶縁膜３１の表面（露出面）上に、有機半導体膜４５を形成する。有機半導体膜４５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
次いで、有機半導体膜４５上にゲート絶縁膜３３を形成する。ゲート絶縁膜３３としては、例えば、酸化シリコン膜を用い、ＣＶＤ法などにより形成する。もちろん、ゲート絶縁膜３３として、実施の形態１で説明した材料液（機能性材料、前駆体）を用い、スピンコート法などを用いて形成してもよい。
次いで、必要に応じて有機半導体膜４５等を島状にパターニングする。これにより、各ＴＦＴ間（素子間）が分離される。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）分離法やトレンチ分離法により、有機半導体膜４５の領域間に絶縁膜を形成し、ＴＦＴ間を分離してもよい。
次いで、ゲート絶縁膜３３上に、ゲート電極１５を形成する。ゲート電極１５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
以上により、トップゲート構造−ボトムコンタクト型の有機薄膜トランジスタが略完成する。
以上、詳細に説明したように、本実施の形態によれば、第２基板Ｓ２を、ソース電極２５ｓ、ドレイン電極２５ｄが、接着層となる絶縁膜３１中に埋没するよう第１基板Ｓ１と貼り合わせている。よって、第２基板Ｓ２の剥離後は、その表面の平坦性が向上し、当該面上に形成される有機半導体膜４５およびゲート絶縁膜３３の特性を向上させることができる。さらに、チャネル領域と有機半導体膜４５との界面の特性が良好となり、ＴＦＴ特性を向上させることができる。
＜実施の形態６＞
実施の形態１においては、ソース電極２５ｓ、ドレイン電極２５ｄをゲート絶縁膜３５中に埋め込む構成としたが、有機半導体膜４５上に、ソース電極２５ｓ、ドレイン電極２５ｄを形成し、ボトムゲート構造−トップコンタクト型の有機薄膜トランジスタとしてもよい。図１１は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。
（ＴＦＴの構造）
図１１（Ｅ）の最終工程図に示すように、本実施の形態のＴＦＴは、第１基板（デバイス基板）Ｓ１と、この第１基板Ｓ１上に形成されたゲート電極１５と、ゲート電極１５上に形成されたゲート絶縁膜３５と、ゲート絶縁膜３５上に形成された有機半導体膜４５と、有機半導体膜４５上に形成されたソース電極２５ｓ、ドレイン電極２５ｄとを有する。
ここで、ゲート電極１５は、ゲート絶縁膜３５中の下側（底）に埋め込まれた形状となっているため、ゲート絶縁膜３５の表面の平坦性が確保されている。
よって、その上部に配置される有機半導体膜４５の成膜性が向上する。また、有機半導体膜４５とゲート絶縁膜３５との界面状態が良好となり、ＴＦＴ特性が向上する。
（ＴＦＴの製造方法）
次いで、図１１を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともにその構成をより明確にする。なお、実施の形態１と同一の機能を有する箇所には同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図１１（Ａ）に示すように、ガラス基板等よりなる第１基板Ｓ１上に、導電性膜を形成し、所望の形状にパターニングすることによりゲート電極１５を形成する。ゲート電極１５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
次いで、図１１（Ｂ）に示すように、第１基板Ｓ１のゲート電極１５と第２基板Ｓ２とを対向させ、ゲート絶縁膜３５を接着層として貼り合わせる。この接着（接合、転写）工程は、図２を参照しながら詳細に説明した実施の形態１の場合と同様である。
次いで、図１１（Ｃ）に示すように、第２基板Ｓ２を剥離する。即ち、ゲート絶縁膜３５の表面と第２基板Ｓ２との界面から第２基板Ｓ２を引き剥がす。なお、前述したように、第２基板Ｓ２の表面の一部に剥離処理を施してもよい。
次いで、図１１（Ｄ）に示すように、ゲート絶縁膜３５の表面（露出面）上に、有機半導体膜４５を形成する。有機半導体膜４５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
次いで、必要に応じて有機半導体膜４５等を島状にパターニングする。これにより、各ＴＦＴ間（素子間）が分離される。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）分離法やトレンチ分離法により、有機半導体膜４５の領域間に絶縁膜を形成し、ＴＦＴ間を分離してもよい。
次いで、図１１（Ｅ）に示すように、有機半導体膜４５上に、ソース電極２５ｓ、ドレイン電極２５ｄを形成する。ソース、ドレイン電極は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
以上により、ボトムゲート構造−トップコンタクト型の有機薄膜トランジスタが略完成する。
以上、詳細に説明したように、本実施の形態によれば、第１基板Ｓ１と、ゲート電極１５が形成された第２基板Ｓ２とを、ゲート電極１５が接着層となるゲート絶縁膜３５中に埋没するよう貼り合わせている。よって、第２基板Ｓ２の剥離後は、ゲート絶縁膜３５の表面の平坦性が向上し、当該面上に形成される有機半導体膜４５の特性を向上させることができる。特に、有機半導体膜４５とゲート絶縁膜３５との界面の特性が良好となり、ＴＦＴ特性を向上させることができる。
＜実施の形態７＞
実施の形態６においては、第２基板Ｓ２を剥離後、剥離面上に有機半導体膜４５を形成したが、第２基板Ｓ２上にあらかじめ有機半導体膜４５を形成しておいてもよい。
図１２は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。
（ＴＦＴの構造）
図１２（Ｄ）の最終工程図に示すように、本実施の形態のＴＦＴは、第１基板（デバイス基板）Ｓ１と、この第１基板Ｓ１上に形成されたゲート電極１５と、ゲート電極１５上に形成されたゲート絶縁膜３５と、ゲート絶縁膜３５上に形成された有機半導体膜４５と、有機半導体膜４５上に形成されたソース電極２５ｓ、ドレイン電極２５ｄとを有する。
ここで、ゲート電極１５は、ゲート絶縁膜３５中の下側（底）に埋め込まれた形状となっているため、ゲート絶縁膜３５の表面の平坦性が確保されている。
よって、その上部に配置される有機半導体膜４５の成膜性が向上する。また、有機半導体膜４５とゲート絶縁膜３５との界面状態が良好となり、ＴＦＴ特性が向上する。
（ＴＦＴの製造方法）
次いで、図１２を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともにその構成をより明確にする。なお、実施の形態１と同一の機能を有する箇所には同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図１２（Ａ）に示すように、ガラス基板等よりなる第２基板Ｓ２上に、有機半導体膜４５を形成する。有機半導体膜４５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
一方、ガラス基板等よりなる第１基板Ｓ１上には、導電性膜を形成し、所望の形状にパターニングすることによりゲート電極１５を形成する（図１２（Ｂ））。ゲート電極１５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
次いで、図１２（Ｂ）に示すように、第１基板Ｓ１のゲート電極１５と第２基板Ｓ２の有機半導体膜４５とを対向させ、ゲート絶縁膜３５を接着層として貼り合わせる。この接着（接合、転写）工程は、図２を参照しながら詳細に説明した実施の形態１の場合と同様である。
次いで、図１２（Ｃ）に示すように、第２基板Ｓ２を剥離する。即ち、有機半導体膜４５の表面と第２基板Ｓ２との界面から第２基板Ｓ２を引き剥がす。なお、前述したとおり、第２基板Ｓ２の表面の一部に剥離処理を施してもよい。
次いで、必要に応じて有機半導体膜４５等を島状にパターニングする。これにより、各ＴＦＴ間（素子間）が分離される。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）分離法やトレンチ分離法により、有機半導体膜４５の領域間に絶縁膜を形成し、ＴＦＴ間を分離してもよい。
次いで、図１２（Ｄ）に示すように、有機半導体膜４５の表面（露出面）上に、ソース電極２５ｓ、ドレイン電極２５ｄを形成する。ソース、ドレイン電極は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
以上により、ボトムゲート構造−トップコンタクト型の有機薄膜トランジスタが略完成する。
以上、詳細に説明したように、本実施の形態によれば、第１基板Ｓ１と、ゲート電極１５が形成された第２基板Ｓ２とを、ゲート電極１５が接着層となるゲート絶縁膜３５中に埋没するよう貼り合わせている。よって、第２基板Ｓ２の剥離後は、ゲート絶縁膜３５の表面の平坦性が向上し、当該面上に形成される有機半導体膜４５の特性を向上させることができる。特に、有機半導体膜４５とゲート絶縁膜３５との界面の特性が良好となり、ＴＦＴ特性を向上させることができる。
＜実施の形態８＞
実施の形態７においては、剥離面上に有機半導体膜４５を形成した後、ソース電極２５ｓ、ドレイン電極２５ｄを形成したが、第２基板Ｓ２上にあらかじめソース電極２５ｓ、ドレイン電極２５ｄおよび有機半導体膜４５を形成しておいてもよい。
図１３は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。
（ＴＦＴの構造）
図１３（Ｃ）の最終工程図に示すように、本実施の形態のＴＦＴは、第１基板（デバイス基板）Ｓ１と、この第１基板Ｓ１上に形成されたゲート電極１５と、ゲート電極１５上に形成されたゲート絶縁膜３５と、ゲート絶縁膜３５上に形成された有機半導体膜４５と、有機半導体膜４５上に形成されたソース電極２５ｓ、ドレイン電極２５ｄとを有する。
ここで、ソース電極２５ｓおよびドレイン電極２５ｄは、有機半導体膜４５中に埋め込まれた形状となっている。さらに、ゲート電極１５は、ゲート絶縁膜３５中に埋め込まれた形状となっている。
本実施の形態においては、有機半導体膜４５の形成時に、ソース電極２５ｓおよびドレイン電極２５ｄによる段差の影響を受け得るが、有機半導体膜４５とゲート絶縁膜３５の界面の特性が良好となり、ＴＦＴ特性を向上させることができる。
（ＴＦＴの製造方法）
次いで、図１３を参照しながら、本実施の形態の薄膜トランジスタの製造方法について説明するとともにその構成をより明確にする。なお、実施の形態１と同一の機能を有する箇所には同一もしくは関連の符号を付し、その繰り返しの説明を省略する。
図１３（Ａ）に示すように、ガラス基板等よりなる第２基板Ｓ２上に、ソース電極２５ｓ、ドレイン電極２５ｄを形成する。ソース、ドレイン電極は、は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。次いで、ソース電極２５ｓ、ドレイン電極２５ｄ上を含む第２基板Ｓ２上に、有機半導体膜４５を形成する。有機半導体膜４５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
一方、ガラス基板等よりなる第１基板Ｓ１上には、導電性膜を形成し、所望の形状にパターニングすることによりゲート電極１５を形成する。ゲート電極１５は、例えば、実施の形態１と同様の材料を用い、同様の工程で形成する。
次いで、図１３（Ｂ）に示すように、第１基板Ｓ１のゲート電極１５と第２基板Ｓ２の有機半導体膜４５とを対向させ、ゲート絶縁膜３５を接着層として貼り合わせる。この接着（接合、転写）工程は、図２を参照しながら詳細に説明した実施の形態１の場合と同様である。
次いで、図１３（Ｃ）に示すように、第２基板Ｓ２を剥離する。即ち、有機半導体膜４５の表面と第２基板Ｓ２との界面から第２基板Ｓ２を引き剥がす。なお、前述したように、第２基板Ｓ２の表面の一部に剥離処理を施してもよい。
次いで、必要に応じて有機半導体膜４５等を島状にパターニングする。これにより、各ＴＦＴ間（素子間）が分離される。なお、ＬＯＣＯＳ（Local Oxidation of Silicon）分離法やトレンチ分離法により、有機半導体膜４５の領域間に絶縁膜を形成し、ＴＦＴ間を分離してもよい。なお、上記第２基板Ｓ２を保護層として残存させてもよい。
以上により、ボトムゲート構造−トップコンタクト型の有機薄膜トランジスタが略完成する。
以上、詳細に説明したように、本実施の形態によれば、有機半導体膜４５とゲート絶縁膜３５の界面の特性が良好となり、ＴＦＴ特性を向上させることができる。
＜実施の形態９＞
本実施の形態においては、上記第２基板（剥離基板）Ｓ２の表面への処理の一例として、離型膜を用いる場合について説明する。
図１４は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。
図１４（Ａ）に示すように、第２基板Ｓ２上に離型膜（層）２３を形成する。この離型膜２３としては、例えば、フッ化アルキルシラン化合物などを用いることができ、浸漬法や気相法により形成することができる。
この後、実施の形態１と同様に、第２基板（離型膜）Ｓ２上にソース電極２５ｓ、ドレイン電極２５ｄを形成する。以降の工程は、実施の形態１と同様であるためその説明を省略する（図１（Ａ）〜（Ｅ）参照）。なお、この離型膜２３は、第２基板Ｓ２の剥離の際に除去すればよい。
また、上記離型膜２３の形成工程は、実施の形態１以外の他の実施の形態（２〜８等）にも適用可能である。実施の形態４で説明した第２基板Ｓ２に凹部２１を設ける場合（図８参照）には、この凹部２１上を含む第２基板Ｓ２の表面に離型膜２３を形成すればよい（図１４（Ｂ））。
＜実施の形態１０＞
実施の形態５（図１０）においては、第１基板Ｓ１を残存させたが、この第１基板Ｓ１を除去してもよい。即ち、下層の絶縁膜をデバイスの支持部としてもよい。図１５は、本実施の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。
実施の形態５（図１０（Ｄ））において、第１基板Ｓ１を剥離し、絶縁膜３１をデバイス支持部とする。この際、図１５に示すように、絶縁膜３１の膜厚を大きくすることで、支持強度を向上させることができる。
＜電気光学装置および電子機器＞
上記薄膜トランジスタは、電気光学装置（表示装置）の画素回路や駆動回路として用いることができる。
このような電気光学装置が使用される電子機器について説明する。図１６に、電気光学装置を用いた電子機器の例を示す。
図１６（Ａ）は携帯電話への適用例であり、図１６（Ｂ）は、ビデオカメラへの適用例である。また、図１６（Ｃ）は、テレビジョン（ＴＶ）への適用例であり、図１６（Ｄ）は、ロールアップ式テレビジョンへの適用例である。
図１６（Ａ）に示すように、携帯電話５３０には、アンテナ部５３１、音声出力部５３２、音声入力部５３３、操作部５３４および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴ（半導体装置）を使用（適用）することができる。
図１６（Ｂ）に示すように、ビデオカメラ５４０には、受像部５４１、操作部５４２、音声入力部５４３および電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴを使用することができる。
図１６（Ｃ）に示すように、テレビジョン５５０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴや表示装置を使用することができる。なお、パーソナルコンピュータ等に用いられるモニタ装置（電気光学装置）にも本発明のＴＦＴを使用することができる。
図１６（Ｄ）に示すように、ロールアップ式テレビジョン５６０は、電気光学装置（表示部）５００を備えている。この電気光学装置に、本発明のＴＦＴを使用することができる。
なお、電気光学装置を有する電子機器としては、上記の他、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、電子手帳、電光掲示板、宣伝広告用ディスプレイなどがある。
また、上記実施の形態においては、基板としてガラス基板を用いたが、樹脂基板などの他の基板を用いてもよい。また、基板の剥離後、剥離面に他の膜を形成する必要がない場合には、ＴＦＴの上下に基板を残存させてもよい。また、第２基板（剥離基板）を以降の装置製造工程において再利用してもよい。
さらに、上記実施の形態を通じて説明された実施例や応用例は、用途に応じて適宜に組み合わせて、又は変更若しくは改良を加えて用いることができ、本発明は上述した実施の形態の記載に限定されるものではない。
実施の形態１の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態１の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態２の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態２の薄膜トランジスタ（ＴＦＴ）の他の製造方法を示す工程断面図である。 実施の形態２の薄膜トランジスタ（ＴＦＴ）の他の製造方法を示す工程断面図である。 実施の形態３の形態の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態３の薄膜トランジスタ（ＴＦＴ）の他の製造方法を示す工程断面図である。 実施の形態４の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態４の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態５の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態６の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態７の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態８の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態９の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 実施の形態１０の薄膜トランジスタ（ＴＦＴ）の製造方法を示す工程断面図である。 電気光学装置を用いた電子機器の例を示す図である。 実施の形態１等の効果を説明するための比較例の薄膜トランジスタの構造を示す断面図である。
符号の説明
１５…ゲート電極、２１…凹部、２３…離型膜、２３Ａ…親液処理部、２３Ｂ…撥液処理部、２５ａ…液体材料、２５…ソース、ドレイン電極、２５ｓ…ソース電極、２５ｄ…ドレイン電極、３１…絶縁膜、３３…ゲート絶縁膜、３５…ゲート絶縁膜、３５ａ…材料液、４５…有機半導体膜、５００…電気光学装置、５３０…携帯電話、５３１…アンテナ部、５３２…音声出力部、５３３…音声入力部、５３４…操作部、５４０…ビデオカメラ、５４１…受像部、５４２…操作部、５４３…音声入力部、５５０…テレビジョン、５６０…ロールアップ式テレビジョン、Ｓ１…第１基板、Ｓ２…第２基板

Claims (16)

  1. 第１基板を準備する工程と、
    第２基板の上部に電極を形成する工程と、
    前記第１および第２基板を絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記電極の少なくとも一部が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、
    前記第２基板を剥離することにより前記電極および前記接着材表面を露出させる工程と、
    を有することを特徴とする半導体装置の製造方法。
  2. 露出した前記電極および前記接着材表面上に有機半導体膜を形成する工程を有することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記貼り合わせ工程は、
    前記第１および第２基板の間に、液状の前記接着材を介在させる第１工程と、
    前記液状の接着材を硬化させる第２工程と、
    を有することを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記第１工程は、
    前記第１基板上に前記液状の接着材を吐出し、前記液状の接着材上に第２基板を配置する工程、又は、
    前記第２基板上に前記液状の接着材を吐出し、前記液状の接着材上に第１基板を配置する工程、
    を有することを特徴とする請求項３記載の半導体装置の製造方法。
  5. 前記第１工程は、
    前記第２基板上に前記液状の接着材を吐出し、前記第２基板を前記液状の接着材側を下側とし、前記第１基板上に配置する工程、又は、
    前記第１基板上に前記液状の接着材を吐出し、前記第１基板を前記液状の接着材側を下側とし、前記第２基板上に配置する工程、
    を有することを特徴とする請求項３記載の半導体装置の製造方法。
  6. 前記第１工程は、
    前記第１基板と前記第２基板との間に、液状の前記接着材を介在させた状態で、前記第１および第２基板を水平に回転させる工程を有することを特徴とする請求項３乃至５のいずれか一項記載の半導体装置の製造方法。
  7. 前記電極を形成する工程は、
    前記第２基板の前記電極形成予定領域に前記電極材料を有する液体材料を吐出する工程と、
    前記液体材料を固化する工程と、
    を有することを特徴とする請求項１乃至６のいずれか一項記載の半導体装置の製造方法。
  8. 前記第２基板の前記電極形成予定領域が凹部であることを特徴とする請求項７記載の半導体装置の製造方法。
  9. 前記第２基板の前記電極形成予定領域に親液処理が施されていることを特徴とする請求項７記載の半導体装置の製造方法。
  10. 前記第２基板の前記電極形成予定領域以外の領域に撥液処理が施されていることを特徴とする請求項７記載の半導体装置の製造方法。
  11. 第１基板上に、ゲート電極を形成する工程と、
    第２基板の上部にソース、ドレイン電極を形成する工程と、
    前記第１および第２基板を絶縁材料よりなる接着材を介して貼り合わせる工程であって、前記ゲート電極およびソース、ドレイン電極が、前記接着材中に埋め込まれるよう貼り合わせる接着工程と、
    前記第２基板を剥離することにより前記ソース、ドレイン電極および前記接着材表面を露出させる工程と、
    前記ソース、ドレイン電極および前記接着材表面上に有機半導体膜を形成する工程と、
    を有することを特徴とする半導体装置の製造方法。
  12. 請求項１乃至１１のいずれか一項記載の半導体装置の製造方法を有することを特徴とする電子機器の製造方法。
  13. 第１基板の上部に配置された絶縁材料よりなる接着層と、
    前記接着層表面から露出し、前記接着層中に埋め込まれるよう配置された電極と、
    を有し、
    前記接着層表面と前記電極表面との高低差は、前記電極の厚さ以下であることを特徴とする半導体装置。
  14. 前記接着層表面および前記電極表面上に有機半導体膜を有することを特徴とする請求項１３記載の半導体装置。
  15. 第１基板上に形成されたゲート電極と、
    前記ゲート電極上に配置された絶縁材料よりなる接着層と、
    前記接着層表面から露出し、前記接着層中に埋め込まれるよう配置されたソース、ドレイン電極と、
    前記ソース、ドレイン電極および前記接着層表面上に形成された有機半導体膜と、
    を有し、
    前記接着層表面と前記ソース、ドレイン電極表面との高低差は、前記ソース、ドレイン電極の厚さ以下であることを特徴とする半導体装置。
  16. 請求項１３乃至１５のいずれか一項記載の半導体装置を有することを特徴とする電子機器。
JP2007307146A 2007-11-28 2007-11-28 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器 Pending JP2009130327A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007307146A JP2009130327A (ja) 2007-11-28 2007-11-28 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007307146A JP2009130327A (ja) 2007-11-28 2007-11-28 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器

Publications (1)

Publication Number Publication Date
JP2009130327A true JP2009130327A (ja) 2009-06-11

Family

ID=40820897

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007307146A Pending JP2009130327A (ja) 2007-11-28 2007-11-28 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器

Country Status (1)

Country Link
JP (1) JP2009130327A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655215A (zh) * 2011-03-02 2012-09-05 中国科学院微电子研究所 有机场效应晶体管结构及其制备方法
JP2014143245A (ja) * 2013-01-22 2014-08-07 Denso Corp 有機薄膜トランジスタおよびその製造方法
JP2014146625A (ja) * 2013-01-25 2014-08-14 National Institute Of Advanced Industrial & Technology 埋め込み電極又は配線の作製方法
WO2016204207A1 (ja) * 2015-06-17 2016-12-22 株式会社ニコン 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材
EP4027373A4 (en) * 2019-09-03 2023-10-04 The University of Tokyo SOURCE DRAIN ELECTRODE FOR ORGANIC SEMICONDUCTOR COMPONENT, ORGANIC SEMICONDUCTOR COMPONENT THEREFROM AND PRODUCTION METHOD FOR SOURCE DRAIN ELECTRODE AND SEMICONDUCTOR COMPONENT

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102655215A (zh) * 2011-03-02 2012-09-05 中国科学院微电子研究所 有机场效应晶体管结构及其制备方法
JP2014143245A (ja) * 2013-01-22 2014-08-07 Denso Corp 有機薄膜トランジスタおよびその製造方法
JP2014146625A (ja) * 2013-01-25 2014-08-14 National Institute Of Advanced Industrial & Technology 埋め込み電極又は配線の作製方法
WO2016204207A1 (ja) * 2015-06-17 2016-12-22 株式会社ニコン 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材
KR20180018512A (ko) * 2015-06-17 2018-02-21 가부시키가이샤 니콘 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재
JPWO2016204207A1 (ja) * 2015-06-17 2018-04-05 株式会社ニコン 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材
TWI628699B (zh) * 2015-06-17 2018-07-01 尼康股份有限公司 配線圖案之製造方法、電晶體之製造方法、以及轉印用構件
US10438814B2 (en) 2015-06-17 2019-10-08 Nikon Corporation Method for manufacturing wiring pattern, method for manufacturing transistor, and member for transfer
KR102665506B1 (ko) * 2015-06-17 2024-05-10 가부시키가이샤 니콘 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재
EP4027373A4 (en) * 2019-09-03 2023-10-04 The University of Tokyo SOURCE DRAIN ELECTRODE FOR ORGANIC SEMICONDUCTOR COMPONENT, ORGANIC SEMICONDUCTOR COMPONENT THEREFROM AND PRODUCTION METHOD FOR SOURCE DRAIN ELECTRODE AND SEMICONDUCTOR COMPONENT

Similar Documents

Publication Publication Date Title
US7575983B2 (en) Method for fabricating a device with flexible substrate and method for stripping flexible-substrate
US7279401B2 (en) Fabricating method for flexible thin film transistor array substrate
TWI278117B (en) Active matrix substrate, electro-optical device, electronic apparatus, and manufacturing method of active matrix substrate
WO2011142089A1 (ja) フレキシブル半導体装置およびその製造方法ならびに画像表示装置
CN1722366A (zh) 半导体器件的制造方法
JP2007103913A (ja) 有機トランジスタアクティブ基板とその製造方法および該有機トランジスタアクティブ基板を用いた電気泳動ディスプレイ
JP2004221334A (ja) 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
JP2005354036A (ja) 半導体装置の形成方法
JP2005354035A (ja) 半導体装置の形成方法
JP4549751B2 (ja) 半導体装置の作製方法
JP2009130327A (ja) 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
TWI559511B (zh) 導電元件基板、導電元件基板的製造方法以及顯示面板
JP4884227B2 (ja) 素子配置基板の製造方法
WO2015039482A1 (zh) 电致发光装置及其制备方法
JP2009277832A (ja) パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
CN103855085A (zh) 薄膜器件、薄膜器件制造方法和显示器制造方法
WO2017041435A1 (zh) 显示基板及其制作方法和显示装置
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
JP2013026546A (ja) 薄膜デバイス用基板、及び薄膜デバイスの製造方法
JP2006237521A (ja) 半導体装置の製造方法及び電子機器
JP2010238873A (ja) フレキシブル半導体装置およびその製造方法
JP5445590B2 (ja) 薄膜トランジスタの製造方法
CN105393334A (zh) 压印有图案以形成隔离器件区域的基板
US20090117686A1 (en) Method of fabricating organic semiconductor device
JP5459570B2 (ja) 半導体装置の製造方法、電気光学装置の製造方法、および電子機器の製造方法