JP2009277832A - パターン形成方法、半導体装置の製造方法、および表示装置の製造方法 - Google Patents

パターン形成方法、半導体装置の製造方法、および表示装置の製造方法 Download PDF

Info

Publication number
JP2009277832A
JP2009277832A JP2008126820A JP2008126820A JP2009277832A JP 2009277832 A JP2009277832 A JP 2009277832A JP 2008126820 A JP2008126820 A JP 2008126820A JP 2008126820 A JP2008126820 A JP 2008126820A JP 2009277832 A JP2009277832 A JP 2009277832A
Authority
JP
Japan
Prior art keywords
pattern
forming
resin
semiconductor layer
resin pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008126820A
Other languages
English (en)
Other versions
JP4466763B2 (ja
Inventor
Noriyuki Kawashima
紀之 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2008126820A priority Critical patent/JP4466763B2/ja
Priority to US12/465,249 priority patent/US8097488B2/en
Priority to CN2009101429314A priority patent/CN101582391B/zh
Publication of JP2009277832A publication Critical patent/JP2009277832A/ja
Application granted granted Critical
Publication of JP4466763B2 publication Critical patent/JP4466763B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/12Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1292Multistep manufacturing methods using liquid deposition, e.g. printing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

【課題】塗布印刷法の適応のみによって形状精度良好に目的パターンを形成することが可能なパターン形成方法を提供する。
【解決手段】基板1上に樹脂パターン9を印刷形成する。樹脂パターン9上からフッ素系材料を供給することにより、樹脂パターン9の開口9a底部をフッ素系材料で覆った撥水性パターン11を形成する。樹脂パターン9を除去することにより、撥水性パターン11に開口窓11aを形成する。撥水性パターン11の開口窓11a内に半導体材料(パターン形成材料)を供給することにより、目的パターンとして半導体層13を形成する。
【選択図】図2

Description

パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
有機薄膜トランジスタ(TFT)は従来のアモルファスシリコンTFTと比べて低温で形成できるため、プラスチック基板を用いたフレキシブルディスプレイへの応用が期待されている。さらに、溶媒に可溶な塗布材料を用いて、真空プロセス、フォトリソグラフィーを用いない塗布・印刷などの安価なプロセスでの基板作製が可能であり低コスト化が期待されている。
ここで、インクジェット法を適用した有機材料層のパターン形成に関しては、撥水性の材料で予め隔壁(バンク)をパターン形成しておくことにより、有機材料を溶解した液滴の濡れ広がりを隔壁によって抑え、意図した形状の有機材料層を得る多数の方法が提案されている(例えば、下記特許文献1〜4)。
また特に、有機半導体層のパターン形成に関しては、エンボス加工した微細溝内に有機半導体液滴を塗布する方法が提案されている(下記特許文献5参照)。この他にも、有機半導体層が形成される下地となるソース電極およびドレイン電極の表面エネルギーと、絶縁膜の表面エネルギーとに差を設けることにより、ソース電極−ドレイン電極間の絶縁膜上へのパターン化された半導体溶液を塗布形成する方法が提案されている(下記特許文献6参照)。
特開2000−353594号公報 特開2006−86128号公報 特開2007−95379号公報 特開2007−200905号公報 特表2004−517737号公報 特開2006−60079号公報
しかしながら、予め撥水性の隔壁をパターン形成する方法では、隔壁のパターン形成にフォトリソグラフィープロセスやフッ素プラズマ処理などの真空プロセスを使用している。このため、脱真空プロセス、脱フォトリソグラフィープロセスといった、安価なプロセスでの基板作製が可能な有機薄膜トランジスタ(TFT)の方向性に合致しない。また、撥水性の隔壁を印刷形成した場合、隔壁が撥水性であるためにその印刷パターンに形状精度を得ることができない。したがって、このような隔壁に濡れ広がりを押さえてパターン形成される半導体層にも、パターンの形状精度を得ることはできない。
また、エンボス加工を行う方法は、エンボス加工時に下地の電極や絶縁膜にダメージが加わり易いことや、大面積の基板形成に不向きなことなどが懸念される。そして、ソース電極およびドレイン電極や絶縁膜の表面エネルギーの差を利用する方法であっても、有機半導体層の膜形成状態のバラツキが大きく、高精細のディスプレイバックプレーンなどの微細なパターン形成には不向きである。
そこで本発明は、塗布印刷法の適応のみによって形状精度良好に目的パターンを形成することが可能なパターン形成方法を提供すること、さらにはこのパターン形成方法を適用した半導体装置の製造方法および表示装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明のパターン形成方法は、次の工程を行うことを特徴としている。先ず第1工程では、基板上に樹脂パターンを印刷形成する。次の第2工程では、樹脂パターン上からフッ素系材料を供給することにより、当該樹脂パターンの開口底部をフッ素系材料で覆った撥水性パターンを形成する。そして第3工程では、樹脂パターンを除去することにより、撥水性パターンに開口窓を形成する。その後第4工程では、撥水性パターンの開口窓内にパターン形成材料を供給することにより、当該パターン形成材料からなる目的パターンを形成する。
このようなパターン形成方法では、樹脂パターンを隔壁にしたフッ素系材料の供給によって撥水性パターンの形成が行われる。このため、印刷または塗布プロセスにより、フッ素樹脂材料の広がりを抑えて形状精度良好に撥水性パターンが形成される。したがって、第4工程では、この撥水性パターンを隔壁にしたパターン形成材料の供給によって、すなわち印刷または塗布プロセスによって、目的パターンが形状精度良好に形成される。
また本発明は、以上のようなパターン形成方法を適用して半導体層をパターン形成する半導体装置の製造方法、および表示装置の製造方法でもある。
以上のように本発明によれば、目的パターン形成のための隔壁となる撥水性パターンを塗布印刷法の適応によって形状精度良好に形成することで、目的パターンの形成を塗布印刷法のみの適用によって形状精度良好に行うことが可能になる。これにより、この目的パターンを半導体層として形成した半導体装置の微細化が可能になり、さらにこの半導体装置を用いた表示装置の高精細化が可能になる。
以下においては、先ず、半導体装置の製造方法として表示装置のバックプレーンの作製工程中における半導体層の形成に対して本発明のパターン形成方法を適用した実施形態を説明する。次に、表示装置の製造方法として、作製したバックプレーンに用いた液晶表示装置の製造方法を説明する。
<半導体装置の製造方法>
図1には、ここで半導体装置として作製する表示装置のバックプレーンの平面構成を示す。以下においては、図1を参照しつつ、図1におけるA−A’断面に相当する図2の断面工程図に基づいて、本発明のパターン形成方法を有機半導体層のパターン形成に適用したボトムゲート構造(スタガ型)有機薄膜トランジスタの製造手順を説明する。
先ず、図2(1)に示すように、基板1の各画素領域上にゲート電極3をパターン形成し、これを覆う状態でゲート絶縁膜5を成膜した後、ゲート絶縁膜5上にソース電極7sおよびドレイン電極7dをパターン形成する。
ゲート電極3のパターン形成は次の様に行う。先ず、例えばダイコート法によって、ポリエーテルスルホン(PES)からなるプラスチック製の基板1上に、銀微粒子を用いた導電性インクを塗布し、次いで150℃で熱処理することで、銀からなる導電性膜を50nmの膜厚で成膜する。その後、レジストインクのスクリーン印刷により、所望形状のレジストパターンを導電性膜上に形成する。続いて、銀エッチング液を用いレジストパターンをマスクにした導電性膜のウェットエッチングにより、導電性膜をパターニングしてなるゲート電極3を形成する。ゲート電極3の形成後にはレジストインクを除去する。
尚、基板1は、プラスチック製の基板に限定されることはなく、ガラス基板であっても良い。またプラスチック製であれば、ポリエーテルスルホン(PES)からなるものに限定されることはなく、ポリエチレンナフタレート(PEN)、ポリイミド(PI)、ポリカーボネート(PC)、ポリアクリレート(PAR)、ポリエーテルエーテルケトン(PEEK)、ポリフェニレンスルフィド(PPS)、ポリエチレンテレフタラート(PET)などで構成されていても良い。さらに基板1として、ステンレス等からなる金属薄膜基板(金属フォイル)を用いることもできる。金属フォイルは、水蒸気、酸素透過性が低く、フレキシブル基板として用いることができる。
また、ゲート電極3は、銀を用いたものに限定されることはなく、金、白金、パラジウム、銅、ニッケル、アルミニウム等の金属や、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(4−スチレンスルホナート)[PEDOT/PSS]、ポリアニリン(PANI)からなる導電性有機材料を用いることもできる。
さらにゲート電極3形成における導電性膜のウェットエッチングの際にマスクとして用いるレジストパターンは、インクジェット法、フォトリソグラフィー法、またはレーザー描画法を用いて形成しても良い。さらにゲート電極3の形成は、インクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法、オフセット印刷法によって、直接パターン形成しても良い。ただし、ゲート電極3を覆う状態で設けられるゲート絶縁膜5に対して、良好な絶縁特性を確保するためには、ゲート電極3の表面は平坦でかつ膜厚が100nm以下と出来るだけ薄いことが好ましい。
また図1に示したように、このようなゲート電極3の形成と同一工程で、例えば水平方向に配列された各画素領域のゲート電極3を接続する走査線3a、走査線3aと平行に配置される電源線3b、さらには電源線3bから各画素領域に延設された容量素子の下部電極3cをパターン形成する。
ゲート絶縁膜5の成膜は、例えばダイコート法によって行う。ここでは一例として、プロピレングリコールモノメチルエーテルアセテート(PGMEA)に溶解した架橋性高分子材料ポリビニルフェノール(PVP)10重量%溶液をゲート電極3の形成された基板1上に塗布し、180℃で1時間熱処理することにより、ゲート絶縁膜5を形成する。このゲート絶縁膜5は、トランジスタの低電圧動作のために1μm以下の膜厚で、かつ表面平坦に成膜されることが望ましい。
尚、ゲート絶縁膜5の成膜は、ダイコート法の他、グラビアコート法、ロールコート法、キスコート法、ナイフコート法、ダイコート法、スリットコート法、ブレードコート法、スピンコート法、インクジェット法など、他の塗布方法を用いることもできる。また、ゲート絶縁膜5を構成する材料としては、PVPの他、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、ポリビニルアルコール、エポキシ樹脂、ノボラック樹脂などを用いることができる。
ソース電極7sおよびドレイン電極7dは、ゲート絶縁膜を介してゲート電極3上において対向配置される。このようなソース電極7sおよびドレイン電極7dは、例えばゲート電極3の形成と同様に行う。すなわち先ず、ダイコート法により銀インクを均一塗布し、次いで150℃で熱処理することで、銀からなる導電性膜を50nmの膜厚で形成する。その後、レジストインクをスクリーン印刷法にて導電性膜上にパターン形成する。続いて、銀エッチング液を用いレジストパターンをマスクにして導電性膜をウェットエッチングすることにより、導電性膜をパターニングしてなるソース電極7sおよびドレイン電極7dをパターン形成する。ソース電極7sおよびドレイン電極7dの形成後にはレジストインクを除去する。
ここで、ソース電極7s、ドレイン電極7dとしては、銀の他にp型半導体と良好なオーミック接触を有する金、白金、パラジウム、銅、ニッケル等の金属や、ポリ(3,4−エチレンジオキシチオフェン)/ポリ(4−スチレンスルホナート)[PEDOT/PSS]、ポリアニリン(PANI)からなる導電性有機材料を用いることもできる。
また、ソース電極7sおよびドレイン電極7d形成における導電膜のウェットエッチングの際にマスクとして用いるレジストパターンは、インクジェット法、フォトリソグラフィー法、またはレーザー描画法を用いてもよい。さらにソース電極7sおよびドレイン電極7dの形成は、インクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法、オフセット印刷法によって、直接パターン形成しても良い。
また図1に示したように、このようなソース電極7sおよびドレイン電極7dと同一工程で、例えば垂直方向に配列された各画素領域のソース電極7s接続する信号線7a、ドレイン電極7dから延された容量素子の上部電極7cをパターン形成する。これにより、下部電極3cと上部電極7cとの間にゲート絶縁膜を挟持してなる容量素子Cを得る。
以上までの工程は従来と同様の手順で行って良く、次の工程からが本実施形態に特徴的な構成となる。
すなわち、図2(2)に示すように、ソース電極7sおよびドレイン電極7dが形成された基板1の上方に、スクリーン印刷法、インクジェット法、ディスペンサー法、さらにはワックス印刷などの印刷法により、予め所望の形状を有して樹脂パターン9を印刷形成する。
ここでは、ゲート電極3上におけるソース電極7s−ドレイン電極7d間、すなわち以降の工程で目的パターンとして形成される半導体層の形成部Aが、樹脂パターン9で覆われることが必須である。また樹脂パターン9は、このような半導体層の形成部Aをリング状に囲む開口9aを備えていることとする。開口9aの開口幅Wは、少なくとも以降の工程でソース電極7s−ドレイン電極7d間に印刷形成される半導体層の位置精度のマージンを十分に吸収できる程度に十分な幅であれば、小さい方が好ましい。ここでは例えば、開口幅W=50μm程度の開口9aが、半導体層の形成部Aをリング状に囲んで設けられた樹脂パターン9を形成することとする。
このような樹脂パターン9のパターン形成は、例えばレジストインクを用いた印刷を行うこととし、形状精度を最優先にした樹脂パターン9の印刷形成を行うこととする。また、次に行う撥水性パターンの形成において、樹脂パターン9の上下で撥水性パターンが段切れする程度に十分な高さhで樹脂パターン9を印刷形成することが好ましい。そこで樹脂パターン9の印刷形成には、ある程度の膜厚のパターンを印刷形成しやすいスクリーン印刷法が好ましく適用される。尚、この高さhは、0.5μm〜10μm程度が好ましく、ここでは2μm程度であることとする。
その後、図2(3)に示すように、樹脂パターン9上からフッ素系材料を供給することにより、樹脂パターン9の開口9a底部をフッ素系材料で覆った撥水性パターン11を形成する。フッ素系材料は撥水性や基板密着性といった条件を満たせばどのような材料でも良く、例えばフッ素系樹脂であるサイトップCTX−807A(旭硝子社製商品名)、テフロンAF(デュポン社製商品名)、オプツール(ダイキン工業社製商品名)などのフッ素樹脂を用いることができる。そこで例えば、サイトップCTX−807Aを、フッ素系溶媒CT−SOLV180(旭硝子社製商品名)で0.1重量%まで希釈しスリットコーターにて基板1の上方に塗布し、この基板を100℃で1時間焼成する。これにより、樹脂パターン9の開口9a底部をフッ素系材料で覆ったリング状の撥水性パターン11(図1参照)を形成する。
また、フッ素系材料は、樹脂である必要はなく、フルオロアルキルシランなどのシランカップリング剤の溶解した溶液を塗布することによっても形成可能である。
そして、樹脂パターン9上からのフッ素系材料の供給によって形成される撥水性パターン11は、樹脂パターン9の開口9a側壁の大きな段差で段切れし、樹脂パターン9の開口9a底部を覆う形状にパターン形成される。この際、樹脂パターン9の上部には塗布供給されたフッ素系材料が残る場合もあり、残らない場合もあるが、どちらであっても良い。
尚、このようなフッ素系材料の供給は、塗布法によって行うことによりスループットの向上が見込まれるため好ましいが、樹脂パターン9の開口9aにフッ素系材料を供給するインクジェット法などを適用しても良く、また他の印刷法を適用しても良い。
次に、図2(4)に示すように、樹脂パターン9を除去する。樹脂パターン9の除去は、N−メチルー2−ピロリドン(NMP)溶液を用いた洗浄処理によって行う。この際、撥水性パターン11は、架橋反応していない状態であってもフッ素系溶媒以外の溶媒に対する溶解性は極めて低いので、この洗浄除去工程において消失することはない。
このような樹脂パターン9の選択的な除去により、撥水性パターン11のリング状中央部に樹脂パターン9を除去した開口窓11aを形成する。そして、開口窓11aの底部にソース電極7s−ドレイン電極7d間のゲート絶縁膜5、さらにソース電極7sおよびドレイン電極7dの端部を露出させる。
その後、図2(5)に示すように、撥水性パターン11の開口窓11a内にパターン形成材料として半導体材料を供給することにより、ここでの目的パターンとして半導体層13をパターン形成する。(図1参照)。ここでは、塗布形成可能な半導体材料を用いることとし、例えば6,13−ビス(トリイソプロピルシリルエチニル)ペンタセン(TIPSペンタセン)の10重量%をキシレンに溶解させた溶液を、インクジェット法により撥水性パターン11の開口窓11a内に塗布する。その後、90℃で1時間焼成することにより、目的パターンである半導体層13を印刷形成する。
この際、所定幅W(=50μm)で形成した撥水性パターン11に対して、半導体材料供給のためのインクジェットによる吐出位地の誤差が数10μmあった場合でも、撥水性パターン11に半導体材料がはじかれる。このため、撥水性パターン11の開口窓11a内に半導体材料が納められ、開口窓11aに対応する島状の半導体層13がパターン形成される。この半導体層13は、ソース電極7s−ドレイン電極7d間のゲート絶縁膜5、およびソース電極7sおよびドレイン電極7dの端部に接して設けられる。
ここで半導体層13は、塗布形成可能な半導体材料を用いて構成されれば良く、上記TIPSペンタセンの他に、ポリチオフェン、フルオレン−チオフェンコポリマー、ポリアリルアミン等の高分子材料、または、塗布形成可能なペンタセン誘導体、ルブレン誘導体、チオフェンオリゴマー、ナフタセン誘導体等、ポルフィリン化合物などの低分子材料を用いても良い。また半導体層14は、有機材料に限定されることなく、塗布形成可能であれば塗布型のシリコン系材料、酸化物材料、化合物半導体材料を用いても良い。
尚、半導体層13をパターン形成する時点で、半導体層13を形成する目的部分以外が撥水性パターン11で全て覆われている場合であれば、パターン形成材料としての半導体材料の供給は、基板1の上方への全面塗布によって行っても良い。
以上により、ゲート電極3上がゲート絶縁膜5で覆われ、このゲート絶縁膜5上に設けられたソース電極7sおよびドレイン電極7dの端部がゲート電極3の上方で対向配置され、これらのソース電極7s−ドレイン電極7d間に半導体層13が設けられたボトムゲート型の薄膜トランジスタTrが得られる。
次に、図3に示すように、薄膜トランジスタTrが設けられた基板1上に、層間絶縁膜15を印刷形成する(図1参照)。ここでは、例えばスクリーン印刷法により、接続孔15aを備えた層間絶縁膜15を形成する。印刷に用いる樹脂ペーストは、ポリイミド樹脂、エポキシ樹脂、ポリエステル樹脂、フェノール樹脂、ウレタン樹脂、アクリル樹脂などを使用することができる。ただし、ここで作製したボトムゲート構造の薄膜トランジスタTrでは、半導体層13の上に、直接、層間絶縁膜15が形成されるため、樹脂ペーストに含まれる溶媒や樹脂ペーストの加熱処理の影響で、トランジスタ特性が劣化しない材料を選択して用いることとする。
また、層間絶縁膜15に形成する接続孔15aは、例えばドレイン電極7dに達する位置であることとし、基板1の上方に撥水性パターン11が残されている場合には、この撥水性パターン11を避けた位置に設けられていることが好ましい。尚、撥水性パターン11は、半導体層13を形成された後であれば、層間絶縁膜15が形成されるまでの間に基板1の上方から除去されても良い。
以上の後には、層間絶縁膜15上の各画素領域に、接続孔15aを介してドレイン電極7sに接続された画素電極17をパターン形成する。この際、例えば導電性銀ペーストを用いたスクリーン印刷法により、画素電極17を形成する。導電性銀ペーストはXA−9024(藤倉化成社製商品名)を用い印刷後に、150℃で熱処理を行うことで画素電極17を得る。尚、画素電極17の印刷形成に用いる導電性ペーストは、銀ペースト以外にも、金ペースト、白金ペースト、銅ペースト、ニッケルペースト、パラジウムペーストまたはそれらの合金材料やポリ(3,4−エチレンジオキシチオフェン)/ポリ(4−スチレンスルホナート)[PEDOT/PSS]、ポリアニリン(PANI)からなる導電性有機材料を用いても良い。また、スクリーン印刷以外にも、インクジェット法、スクリーン印刷法、マイクロコンタクトプリンティング法、オフセット印刷法による直接パターンニングを用いて画素電極17を形成しても良い。
その後は、画素電極17を覆う形状の配向膜19を形成することにより、液晶表示装置のバックプレーン(半導体装置)21が得られる。このバックプレーン21は、アクティブマトリックス方式の液晶表示装置の駆動基板となるものである。
<表示装置の製造方法>
次に、作製したバックプレーン21を用いた液晶表示装置の製造方法を、図4の断面図に基づいて説明する。
先ず、バックプレーン21における配向膜19の形成面側に、対向基板31を配置する。この対向基板31は、光透過性材料からなり配向膜19に向かう面上には、全画素に共通の透明導電性材料からなる光透過性の共通電極33が設けられ、この共通電極33を覆う状態で配向膜35が設けられている。そして、二つの基板1,31の配向膜19−35間に、スペーサ(図示省略)と共に液晶層LCを充填封止する。充填する液晶層LCは、ポリマー分散型液晶層であっても良い。
そして、ここでの図示を省略した偏向板を、基板1の外側と対向基板31の外側とに配置することにより、液晶表示装置40を完成させる。
以上の製造方法によれば、図2(3)を用いて説明したように、樹脂パターン9を隔壁にしたフッ素系材料の供給によって撥水性パターン11の形成が行われる。このため、印刷または塗布プロセスによっても、フッ素系材料の広がりを抑えて形状精度良好に撥水性パターン11を形成することが可能になる。つまり通常、フッ素系材料は表面エネルギーが小さいため基板1上で濡れ広がり易い。このため、直接スクリーン印刷法やインクジェット法でフッ素系材料からなる撥水性パターン11を形状精度良好に形成することは困難なのである。しかしながら、上述した実施形態のように樹脂パターン9を隔壁にしてフッ素系材料からなる撥水性パターン11を形成する構成としたことにより、形状精度良好にフッ素系材料からなる撥水性パターン11を形成することが可能になるのである。
したがって、図2(5)を用いて説明した工程では、この撥水性パターン11を隔壁にした半導体材料(パターン形成材料)の供給、すなわち印刷または塗布プロセスによって、形状精度良好に、かつ高スループットで半導体層(目的パターン)を形成することが可能になる。この結果、半導体装置の微細化と生産性の向上、さらにはこの半導体装置を用いた表示装置の高精細化が可能になる。
ここで図5(A)には、上述した実施形態の手順でパターン形成した半導体層13の顕微鏡写真を示す。ここでは櫛歯状のソース/ドレイン電極7s/7d上に半導体層13を形成した例を示した。ここに示すように、半導体層13は、ソース/ドレイン電極7s/7d上の形状精度良好にパターン形成されていることが確認される。
これに対して図5(B)には撥水性パターンを形成せずに半導体層を印刷形成した場合の顕微鏡写真を示す。ここに示すように、撥水性パターンを形成せずに印刷形成された半導体層は、供給部に対して円形に広がり形状精度を確保することができていなかった。これらの比較により、本実施形態の構成によって印刷によって形成される半導体層の形状精度が向上する効果が確認された。
尚、以上においては、液晶表示装置の製造工程に本発明を適用した実施の形態を説明した。しかしながら本発明は、液晶表示装置の製造に対する適用に限定されることはなく、半導体層をパターン形成する工程を有する半導体装置や表示装置の製造に広く適用可能であり、同様の効果を得ることができる。このため、例えば電気泳動型表示装置の製造や、有機電界発光素子を用いた有機EL表示装置の製造に適用可能であり、同様の効果を得ることができる。電気泳動型表示装置の製造に適用する場合であれば、2枚の基板1−31上に配向膜を形成せず、電極17−33間にシリコーンイオン中に帯電したグラファイト微粒子と酸化チタン微粒子とを分散させたマイクロカプセルを挟持させれば良い。また、有機EL表示装置の製造に適用する場合であれば、画素電極17上に有機電界発光層を含む有機層を積層形成し、さらにこの上部に共通電極を形成すれば良い。また、薄膜トランジスタTrと容量素子Cとを設けた画素回路は、これらの表示装置の駆動に適する回路構成に変更すれば良い。
また目的パターンとして形成するパターンが半導体層に限定されることもなく、例えばカラーフィルタを目的パターンとして形成する場合にも適用可能であり、印刷または塗布法によって形状精度良好のカラーフィルタを形成することが可能になる。また、有機EL表示装置の発光部の有機層の塗布形成の場合にも適応可能である。
実施形態において半導体装置として作製する表示装置のバックプレーンの平面構成図である。 表示装置のバックプレーン製造において、本発明のパターン形成方法を有機半導体層のパターン形成に適用したボトムゲート構造(スタガ型)薄膜トランジスタの形成手順を説明する図であり、図1におけるA−A’断面に相当する断面工程図である。 本発明を適用した表示装置のバックプレーンの製造を説明する断面図である。 本発明を適用した液晶表示装置の製造を説明する断面図である。 (A)は本発明を適用して目的パターンとして形成された半導体層の平面図であり、(B)は撥水性パターを用いずに印刷形成された半導体層の平面図である。
符号の説明
1…基板、7s…ソース電極、7d…ドレイン電極、9…樹脂パターン、9a…開口、11…撥水性パターン、11a…開口窓、13…半導体層(目的パターン)、15…層間絶縁膜(絶縁膜)、15a…接続孔、17…画素電極、21…バックプレーン(半導体装置)、40…液晶表示装置(表示装置)、h…高さ

Claims (10)

  1. 基板上に樹脂パターンを印刷形成する第1工程と、
    前記樹脂パターン上からフッ素系材料を供給することにより、当該樹脂パターンの開口底部をフッ素系材料で覆った撥水性パターンを形成する第2工程と、
    前記樹脂パターンを除去して前記撥水性パターンに開口窓を形成する第3工程と、
    前記撥水性パターンの開口窓内にパターン形成材料を供給することにより、当該パターン形成材料からなる目的パターンを形成する第4工程と
    を行うパターン形成方法。
  2. 前記第1工程で形成する樹脂パターンの開口は、前記第4工程で形成する目的パターンの形成部を囲むリング状であり、
    前記第3工程では、開口窓を備えたリング状の撥水性パターンを形成し、
    前記第4工程では、島状の目的パターンを形成する
    請求項1記載のパターン形成方法。
  3. 前記第2工程においての前記フッ素系材料の供給は、塗布または印刷によって行う
    請求項1または請求項2に記載のパターン形成方法。
  4. 前記第4工程においての前記パターン形成材料の供給は、塗布または印刷によって行う
    請求項1〜3のうちの1項に記載のパターン形成方法。
  5. 前記第1工程で印刷形成する前記樹脂パターンは、前記第2工程におい供給されるフッ素系材料が当該樹脂パターンの上部と下部とで段切れする高さを有する
    請求項1〜4のうちの1項に記載のパターン形成方法。
  6. 前記第1工程においての前記樹脂パターンの印刷形成は、スクリーン印刷によって行う
    請求項1〜5のうちの1項に記載のパターン形成方法。
  7. ソース電極およびドレイン電極が形成された基板上に、当該ソース電極−ドレイン電極間を覆うと共にその外周を囲む形状に開口する樹脂パターンを印刷形成する第1工程と、
    前記樹脂パターン上からフッ素系材料を供給することにより、当該樹脂パターンの開口底部をフッ素系材料で覆った撥水性パターンを形成する第2工程と、
    前記樹脂パターンを除去して前記撥水性パターンに開口窓を形成する第3工程と、
    前記撥水性パターンの開口窓内に半導体材料を供給することにより、当該半導体材料からなる半導体層を前記ソース電極−ドレイン電極間にパターン形成する第4工程と
    を行う半導体装置の製造方法。
  8. 前記第1工程で形成する樹脂パターンの開口は、前記第4工程でパターン形成する半導体層の形成部を囲むリング状であり、
    前記第3工程では、開口窓を備えたリング状の撥水性パターンを形成し、
    前記第4工程では、島状の半導体層をパターン形成する
    請求項7記載の半導体装置の製造方法。
  9. 基板の上方にソース電極およびドレイン電極を形成し、
    前記ソース電極−前記ドレイン電極間を覆うと共にその外周を囲む形状に開口する樹脂パターンを前記基板上に印刷形成する第1工程と、
    前記樹脂パターン上からフッ素系材料を供給することにより、当該樹脂パターンの開口底部をフッ素系材料で覆った撥水性パターンを形成する第2工程と、
    前記樹脂パターンを除去して前記撥水性パターンに開口窓を形成する第3工程と、
    前記撥水性パターンの開口窓内に半導体材料を供給することにより、当該半導体材料からなる半導体層を前記ソース電極−ドレイン電極間にパターン形成する第4工程と、
    接続孔を有する絶縁膜を前記半導体層が形成された前記基板の上方に形成する第5工程と、
    前記絶縁膜上に前記接続孔を介して前記ソース電極またはドレイン電極の一方に接続された画素電極を形成する第6工程と
    を行う表示装置の製造方法。
  10. 前記第1工程で形成する樹脂パターンの開口は、前記第4工程でパターン形成する半導体層の形成部を囲むリング状であり、
    前記第3工程では、開口窓を備えたリング状の撥水性パターンを形成し、
    前記第4工程では、島状の半導体層をパターン形成し、
    前記第5工程では、前記撥水性パターンから外れた位置に前記接続孔が設けられるように前記絶縁膜を形成する
    請求項9記載の表示装置の製造方法。
JP2008126820A 2008-05-14 2008-05-14 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法 Expired - Fee Related JP4466763B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008126820A JP4466763B2 (ja) 2008-05-14 2008-05-14 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
US12/465,249 US8097488B2 (en) 2008-05-14 2009-05-13 Method for forming pattern, method for manufacturing semiconductor apparatus, and method for manufacturing display
CN2009101429314A CN101582391B (zh) 2008-05-14 2009-05-14 图样形成方法、半导体装置制造方法以及显示器制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008126820A JP4466763B2 (ja) 2008-05-14 2008-05-14 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009277832A true JP2009277832A (ja) 2009-11-26
JP4466763B2 JP4466763B2 (ja) 2010-05-26

Family

ID=41316567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008126820A Expired - Fee Related JP4466763B2 (ja) 2008-05-14 2008-05-14 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法

Country Status (3)

Country Link
US (1) US8097488B2 (ja)
JP (1) JP4466763B2 (ja)
CN (1) CN101582391B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148749A (ja) * 2014-02-07 2015-08-20 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
JP2017092234A (ja) * 2015-11-10 2017-05-25 凸版印刷株式会社 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
JP2019062167A (ja) * 2017-09-28 2019-04-18 凸版印刷株式会社 薄膜トランジスタ

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
US8982444B2 (en) 2012-02-09 2015-03-17 Amazon Technologies, Inc. Electrowetting display device and manufacturing method thereof
EP3051579B1 (en) * 2013-09-25 2018-03-21 Toppan Printing Co., Ltd. Thin film transistor array and image display device
JP6135427B2 (ja) 2013-09-27 2017-05-31 凸版印刷株式会社 薄膜トランジスタアレイおよびその製造方法
KR101555753B1 (ko) * 2013-11-18 2015-09-30 서울대학교산학협력단 단일 공정의 부식 방지된 구리 페이스트 제조와 다이폴 태그 안테나로의 응용
EP3200253B1 (de) * 2016-01-29 2021-06-30 Novaled GmbH Verfahren zum herstellen eines vertikalen organischen feldeffekttransistors und vertikaler organischer feldeffekttransistor
KR102405161B1 (ko) * 2017-12-18 2022-06-07 엘지디스플레이 주식회사 자유 형상 표시장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3328297B2 (ja) 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
GB0024294D0 (en) 2000-10-04 2000-11-15 Univ Cambridge Tech Solid state embossing of polymer devices
US7972472B2 (en) * 2002-04-24 2011-07-05 Sipix Imaging, Inc. Process for forming a patterned thin film structure for in-mold decoration
JP4595955B2 (ja) 2003-10-23 2010-12-08 セイコーエプソン株式会社 有機el装置の製造方法、有機el装置、電子機器
JP2005200304A (ja) * 2004-01-13 2005-07-28 Hitachi Ltd 含フッ素化合物、それを用いた撥液膜及びそれを用いた各種製品
JP2006060079A (ja) 2004-08-20 2006-03-02 Ricoh Co Ltd 半導体層のパターン形成方法及び電子素子、電子素子アレイ、表示装置
US7537976B2 (en) * 2005-05-20 2009-05-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor
JP2007095379A (ja) 2005-09-27 2007-04-12 Hitachi Displays Ltd 有機el表示装置とその製造方法
US7754548B2 (en) * 2006-06-27 2010-07-13 Lg Display Co., Ltd. Thin film transistor, method of fabricating the same, and method of fabricating liquid crystal display device having the same
JP4333728B2 (ja) * 2006-09-14 2009-09-16 セイコーエプソン株式会社 電気光学装置の製造方法および電子機器
JP5111949B2 (ja) * 2007-06-18 2013-01-09 株式会社日立製作所 薄膜トランジスタの製造方法及び薄膜トランジスタ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015148749A (ja) * 2014-02-07 2015-08-20 株式会社ジャパンディスプレイ 液晶表示装置およびその製造方法
JP2017092234A (ja) * 2015-11-10 2017-05-25 凸版印刷株式会社 薄膜トランジスタアレイ基板および薄膜トランジスタアレイ基板の製造方法
JP2019062167A (ja) * 2017-09-28 2019-04-18 凸版印刷株式会社 薄膜トランジスタ
JP7172026B2 (ja) 2017-09-28 2022-11-16 凸版印刷株式会社 薄膜トランジスタ

Also Published As

Publication number Publication date
CN101582391A (zh) 2009-11-18
US8097488B2 (en) 2012-01-17
CN101582391B (zh) 2011-04-06
US20090286361A1 (en) 2009-11-19
JP4466763B2 (ja) 2010-05-26

Similar Documents

Publication Publication Date Title
JP4466763B2 (ja) パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
JP2007311377A (ja) 薄膜トランジスタの製造方法および薄膜トランジスタならびに表示装置
JP2009200315A (ja) 半導体装置の製造方法
JP6229658B2 (ja) 薄膜トランジスタ及びその製造方法、画像表示装置
EP2889911B1 (en) Organic thin film transistor array substrate, method for manufacturing same, and display device
KR20110129815A (ko) 박막 트랜지스터 및 그 제조 방법, 및 전자 기기
JP2009272523A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
JP2011100831A (ja) 半導体装置及び半導体装置を用いた表示装置
JP2010093093A (ja) 半導体装置およびその製造方法
JP5439723B2 (ja) 薄膜トランジスタ、マトリクス基板、電気泳動表示装置および電子機器
US9685621B2 (en) Thin film transistor, its manufacturing method, array substrate and display device
JP6073880B2 (ja) トップゲート型トランジスタの形成方法
JP2011082419A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP5445590B2 (ja) 薄膜トランジスタの製造方法
WO2014208442A1 (ja) 薄膜トランジスタ
JP2010135584A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、および電子機器
JP2009231325A (ja) 薄膜トランジスタアレイ、その製造方法およびそれを用いたアクティブマトリクス型ディスプレイ
JP2007324510A (ja) 半導体装置の製造方法
JP6241573B2 (ja) 電子デバイスの製造方法
US8653527B2 (en) Thin film transistor and method for manufacturing the same
JP2006186293A (ja) 薄膜トランジスタの製造方法
JP2006261528A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP2010034217A (ja) 有機薄膜トランジスタの製造方法
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20091021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20091026

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100202

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100215

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130305

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140305

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees