JP5111949B2 - 薄膜トランジスタの製造方法及び薄膜トランジスタ装置 - Google Patents

薄膜トランジスタの製造方法及び薄膜トランジスタ装置 Download PDF

Info

Publication number
JP5111949B2
JP5111949B2 JP2007160621A JP2007160621A JP5111949B2 JP 5111949 B2 JP5111949 B2 JP 5111949B2 JP 2007160621 A JP2007160621 A JP 2007160621A JP 2007160621 A JP2007160621 A JP 2007160621A JP 5111949 B2 JP5111949 B2 JP 5111949B2
Authority
JP
Japan
Prior art keywords
thin film
polarizable
type tft
type
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007160621A
Other languages
English (en)
Other versions
JP2008311594A (ja
Inventor
健夫 芝
富博 橋詰
雄二 諏訪
唯 新井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2007160621A priority Critical patent/JP5111949B2/ja
Priority to EP08010391A priority patent/EP2006929A3/en
Priority to US12/155,801 priority patent/US8008654B2/en
Publication of JP2008311594A publication Critical patent/JP2008311594A/ja
Application granted granted Critical
Publication of JP5111949B2 publication Critical patent/JP5111949B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/191—Deposition of organic active material characterised by provisions for the orientation or alignment of the layer to be deposited
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing

Description

本発明は、薄膜トランジスタの製造方法及び薄膜トランジスタ装置に係り、特に、製造の低コスト化が可能で、薄型軽量性、耐衝撃性、フレキシブル性に優れ、トランジスタ集積回路基板やアクティブマトリクス画像表示装置に適用して好適な薄膜トランジスタの製造方法及び薄膜トランジスタ装置に関する。
第１の従来技術として、有機半導体を用いた薄膜トランジスタ（Thin Film Transistor；以下、ＴＦＴと称する。）や、それを応用したアクティブマトリクス型画像表示装置が例えば、以下の特許文献１及び特許文献２により既に開示されている。これらの公知例では、ＴＦＴの製造に塗布印刷技術を用いており、フレキシブル性を有するプラスチック基板のような基板上での低温、低コストなＴＦＴ製造が可能になる。
また、第２の従来技術として、有機半導体を用いた両極性トランジスタや相補型ＴＦＴ回路の例として、例えば非特許文献１や非特許文献２があり、詳しく記載されている。これらの公知例では、正孔が電荷を輸送するｐ型ＴＦＴと、電子が電荷を輸送するｎ型ＴＦＴを用いることにより、相補型ＴＦＴ回路の構成が可能になり、集積回路における低消費電力化や高機能化を行うことができる。
特開２００４−１３４６９４号公報 米国特許第６９０５９０６号公報 応用物理，第７４巻，第９号，第１１９６頁（２００５） ＩＳＳＣＣ（International Solid-State Circuit Conference）２００６、Ｓｅｓｓｉｏｎ１５．７、抄録 ２８２頁（２００６）
今後、薄型軽量性、耐衝撃性、可搬性、収納性などに優れた表示装置や認証機能付きカード、曲面に実装する画像表示装置や集積回路付電子ラベル、湾曲させて利用する装着型マトリクスセンサなど、いわゆるフレキシブルな電子機器装置の実現が期待されている。 また、これらの機器は、数ｃｍ角から数１０ｃｍ角以上の比較的大きな面積を有する機器であり、従来印刷で製造していたカードやラベルに、付加して使用する機器であるため、単位面積当たりの製造コストを低減することが必要となる。これらの機器を実現するためのトランジスタ基板技術としては、上記第１の従来技術である有機ＴＦＴがあるが、これら有機ＴＦＴは単一チャネルであるため、相補型回路を構成できず、低消費電力化や高機能化が困難である。
また、上記第２の従来技術である相補型ＴＦＴ回路では、ｎ型ＴＦＴとｐ型ＴＦＴで異なる半導体材料を用いているため、材料の膜形成や加工、パターニングを別に行う必要があり、製造工程が複雑である。このため、製造工程の簡略化や製造コストの低減が困難である。
そこで、本発明の目的はｎ型ＴＦＴとｐ型ＴＦＴで材料の膜形成や加工、パターニングを別に行う必要がなく、同一の半導体材料でｎ型およびｐ型の相補型薄膜トランジスタを形成できる薄膜トランジスタの製造方法を提供することにある。
また、製造工程の簡略化や製造コストの低減が可能な薄膜トランジスタの製造方法を提供することも目的の一つである。さらに、高性能で低消費電力の相補型ＴＦＴを構成でき、低消費電力化や高機能化が可能な薄膜トランジスタの製造方法を提供し、もって高性能で低消費電力の相補型有機ＴＦＴ回路装置を実現可能とすることもまた、目的の一つである。
上記課題を解決するために、本発明に係る薄膜トランジスタの製造方法の代表的手段の一例を挙げれば、次の通りである。すなわち、本発明に係る薄膜トランジスタの製造方法はゲート電極を形成する工程と、前記ゲート電極上にゲート絶縁膜を形成する工程と、ｎ型ＴＦＴとｐ型ＴＦＴ双方のソースおよびドレイン電極を、前記ゲート電極に自己整合させて同一の材料で形成する工程と、前記ゲート電極と前記ゲート絶縁膜と前記ソースおよびドレイン電極を形成した後、前記ゲート絶縁膜と前記ソースおよびドレイン電極に、それぞれ第１および第２の分極性薄膜を形成する工程とを含み、前記ｎ型ＴＦＴまたはｐ型ＴＦＴのどちらかの領域を選択的に露光し、当該露光領域の前記第１及び第２の分極性薄膜から分極機能を除去した後、前記ｎ型ＴＦＴおよびｐ型ＴＦＴの双方で、チャネルを形成する半導体膜を同一材料で形成することを特徴とする。
また本発明に係る薄膜トランジスタ装置は、ｎ型ＴＦＴとｐ型ＴＦＴを具備してなり、
チャネルを形成する半導体膜が前記ｎ型およびｐ型の双方のＴＦＴで同一の材料で構成され、ソースおよびドレイン電極が双方のＴＦＴで同一の材料で構成され、前記ｎ型ＴＦＴもしくはｐ型ＴＦＴのどちらか、もしくは双方のＴＦＴにおいて、ゲート絶縁膜と半導体の界面に、第１の分極性薄膜を有し、前記ソースおよびドレイン電極と前記半導体膜の界面に、第２の分極性薄膜を有することを特徴とするものである。
ここで、この分極性薄膜は、自己組織化単分子膜ＳＡＭ（Self-Assemble-Monolayer）膜）であり、ｎ型ＴＦＴとｐ型ＴＦＴで、その分極により形成される双極子ベクトルの向き及び／又は電位差が異なる。さらに、この第１の分極性薄膜が、シランカップリング基と分極基を有する分子からなり、シランカップリング基がＳｉ酸化膜もしくは金属酸化膜よりなるゲート絶縁膜面に付着し、第２の分極性薄膜がＳＨ基と分極基を有する分子からなりＳＨ基がソースおよびドレイン電極面に付着し、これらの分極により形成される双極子ベクトルの方向がゲート絶縁膜界面や電極面に、ほぼ垂直方向であることを特徴とするものである。
本発明によれば、高性能で低消費電力の相補型ＴＦＴ回路を有する電子装置、特に薄型軽量画像表示装置やＲＦ−ＩＤ機能付きフレキシブル電子装置を提供できる。さらに、これらの電子装置の製造工程数を削減することにより製造コストを低減し、印刷による大量生産や大型化を容易にする。
以下に述べる第１および第２実施例では、透明なプラスチック基板上に、塗布印刷製法で直接相補型ＴＦＴを形成し、ｎ型ＴＦＴとｐ型ＴＦＴの半導体膜とゲート絶縁膜と電極を、同一の材料で構成し、ゲート絶縁膜と半導体膜の界面、およびソースドレイン電極と半導体の界面に分極性ＳＡＭ膜を設け、分極が生ずる双極子を利用してエネルギレベルを制御、すなわち、しきい値Ｖｔｈを制御し、ｎ型とｐ型の双方のＴＦＴにおいて、チャネル領域へのキャリアの誘起および注入を効率的に行い、性能向上を図り、更に自己整合製法によるゲートとソースドレイン電極のオーバラップ容量を低減する例を説明する。また、第３の実施例では分極性や感光性を有するＳＡＭ膜材料の具体的な例を化学式により示し、この材料を用いることにより、同一の半導体とゲート絶縁膜と電極材料で構成される相補型ＴＦＴを、選択的露光製法により簡便に製造する例を説明する。
図１〜図１０を用いて、本発明の第１の実施例を説明する。本実施例は、例えばフレキシブルな基板上に塗布印刷技術で形成する有機ＴＦＴを例に取り、ｐ型ＴＦＴとｎ型ＴＦＴにより相補型ＴＦＴ回路を構成した薄膜トランジスタ装置の例である。また回路例としては、代表的な回路としてリング発振器で構成される信号発生器と、ＮＡＮＤ回路を例に取った。これらの回路で代表されるような相補型ＴＦＴ回路は、低消費電力で動作し、種々の機能やシステムを提供することができる。
リング発振器は、相補型ＴＦＴインバータを多数段接続して構成する。図２（ａ）は、そのインバータを２段示した回路図であり、図２（ｂ）はそのレイアウト平面図を示している。図３に示すＮＡＮＤ回路は、計算機を構成する基本論理回路の１つである。図３（ａ）はＩＮ１およびＩＮ２を入力端子とし、ＯＵＴを出力端子とする２入力相補型ＮＡＮＤゲートの回路図であり、図３（ｂ）はそのレイアウト平面図である。
図１は、図２（ｂ）のＡ−Ａ’線に沿った部分の、ＴＦＴ断面構造を示す図であり、本実施例では、図１の左側のＴＦＴがｐ型有機ＴＦＴであり、右側のＴＦＴがｎ型有機ＴＦＴである。図４〜図１０は、これらの有機ＴＦＴの製造工程を示す断面図である。
まず図１により、本薄膜トランジスタ装置の断面構造を説明する。ＴＦＴ基板は、例えば薄型軽量で、曲率半径が１ｃｍ前後あるいはそれ以下に曲げても使用可能な、フレキシブル性を有するプラスチック製の基板１を使用する。このプラスチック基板１上に、ｐ型有機ＴＦＴとｎ型有機ＴＦＴを、例えば塗布印刷技術で形成する。ｐ型有機ＴＦＴとｎ型有機ＴＦＴを構成する、ゲート電極２、ゲート絶縁膜３、ソースドレイン電極５、有機半導体９は、双方のＴＦＴで同一の材料である。
本実施例では、ゲート電極２の材料として金属インク材料、ゲート絶縁膜３の材料として塗布型Ｓｉ酸化膜を、ソースドレイン電極５の材料として塗布型Ａｕ電極を、有機半導体９の材料として塗布型ペンタセンを例に取った。これらの材料の組み合わせでは、ｐ型有機ＴＦＴにおいて、ゲート電極の仕事関数と、ペンタセンの電子親和力に依存するＶｔｈ（ＴＦＴをＯＮするためのしきい値電圧）の絶対値が、約１Ｖ前後或いはそれ以下と低い。また、Ａｕ電極とペンタセン界面の正孔に対するショットキ障壁が低く、ゲート電圧を所望のＶｔｈに設定することで、Ａｕ電極からペンタセンに正孔が容易に注入される。
一方でｎ型有機ＴＦＴは、本実施例の材料の組み合わせでは原理的にＶｔｈが高くなるため、ゲート絶縁膜３と有機半導体９の界面に、分極性薄膜７を設けて、Ｖｔｈの絶対値を約１Ｖ前後、あるいはそれ以下になるように低くする。この時、分極により生ずる双極子ベクトルの電位差は約１．５Ｖ程度であり、ベクトルの方向はゲート絶縁膜３から有機半導体９の方向、すなわちゲート絶縁膜３側が負電位、半導体９側が正電位になる方向であり、界面にほぼ垂直方向である。
こうすることで、ゲートとソース電極間の電位差を、ｎ型ＴＦＴをＯＮにするための所望のＶｔｈの値に設定した時に、ゲート絶縁膜３と有機半導体９の界面のチャネル領域に効率的に電子が誘起される。また、Ａｕ電極とペンタセン界面の電子に対するショットキ障壁が高いため、ソースドレイン電極５と有機半導体９の界面に、分極性薄膜８を設けて、このショットキ障壁を低くする。この時、分極により生ずる双極子ベクトルの方向は、Ａｕ電極から有機半導体９の方向、すなわちＡｕ電極側が負電位、半導体側が正電位になる方向であり、界面にほぼ垂直方向である。
こうすることで、ゲートとソース電極間の電位差を、ｎ型ＴＦＴをＯＮにするための所望の値に設定した時に、Ａｕ電極から半導体９に電子が容易に注入される。
なお本実施例では、ｐ型ＴＦＴのＶｔｈが低く、ソースドレイン電極から半導体への正孔に対するショットキ障壁が低い材料の組み合わせを例にとったが、逆にｎ型ＴＦＴのＶｔｈが低く、ソースドレイン電極から半導体への電子に対するショットキ障壁が低い材料の組み合わせを例にとることもできる。この場合、分極性薄膜はｐ型ＴＦＴに設けて、この分極により生ずる双極子ベクトルの方向を逆向きにすることでも、同様の効果を得ることができる。
さらに別の例として、ｐ型とｎ型ＴＦＴの双方に分極性薄膜を設けて、その双極子ベクトルの方向を、ｐ型ＴＦＴでは有機半導体９からゲート絶縁膜３もしくはソースドレイン電極５の方向にし、ｎ型ＴＦＴではゲート絶縁膜３もしくはソースドレイン電極５から有機半導体９の方向にすることにより、それぞれのＴＦＴで、チャネル領域へのキャリアの誘起や注入を、より効率的にすることも可能である。
回路構成は、図１、図２、図３に示す。特に、図２（ａ）、図３（ａ）には、ｐ型ＴＦＴ領域をＰＴＦＴと記した破線領域で示し、ｎ型ＴＦＴ領域をＮＴＦＴと記した破線領域で示す。これらの図が示すように、ｐ型およびｎ型双方のＴＦＴのゲート電極２、２ａ、２ｂが、お互いに接続されている。ソースドレイン電極５、５ａ、５ｂは、ｐ型ＴＦＴおよびｎ型ＴＦＴの周辺に独立して設けられており、別の印刷配線層６、６ａ、６ｂを介して接続される。
またゲート電極２、２ａ、２ｂと、ソースドレイン電極５、５ａ、５ｂの接続も、印刷配線層６、６ａ、６ｂを介して接続することが可能であり、その接続部分の断面構造は、図１に示す通りである。このように配線層を、ソースドレイン電極と分けて形成することで、ＴＦＴの高性能化と、回路接続のための配線層の低抵抗化を、同時に効果的に行うことができる。
本実施例では、ｐ型とｎ型の双方のＴＦＴのチャネル長を、１例として４μｍ前後もしくはそれ以下にパターニングし、ＴＦＴの電界効果移動度が１ｃｍ２／Ｖｓ以上になる半導体材料と膜形成を行い、ゲートとソースドレイン電極間のオーバラップによる寄生容量を０にすることにより、例えば無負荷インバータ１段当たりの動作遅延時間を５ｎ秒前後以下にし、また例えばリングオシレータの発振周波数を約５０ＭＨｚ前後以上で動作させることが可能である。
次に、図２（ｂ）のＡ−Ａ’線に沿った部分の断面構造を製造工程順に示した図４〜図１０により、相補型ＴＦＴの製造工程と、ＴＦＴの製造方法及びＴＦＴの断面構造の概略を以下に説明する。この有機半導体ＴＦＴは、例えば塗布印刷製法を用い、全てのプロセス温度を２００℃以下にすることにより、耐熱性の低いプラスチック基板上に直接相補型ＴＦＴを形成することができる。
工程１：まず、図４に示すように、透明なプラスチック基板１の上に金属インク材料を用いて、印刷パターニング製法によりゲート電極２を形成し、次に、例えば塗布型Ｓｉ酸化膜３を塗布し、接続部を開口する。これは印刷製法により、塗布型Ｓｉ酸化膜３を部分塗布することもできる。その後、撥水性レジスト膜４を塗布する。
工程２：次に、図５に示すように、透明基板１の裏面から露光、現像することにより、撥水性レジスト膜４をパターニングする。この時ゲート電極２が遮光マスクとなり、ゲート電極２の上方のレジスト４が残り、それ以外の領域からレジスト４が除去される。
工程３：次に、図６に示すように、例えばＡｕのような金属インクの印刷パターニング技術により、ソースドレイン電極５を選択的に塗布する。この時レジスト膜４が撥水性を有するため、レジスト膜４の上には金属インク材が塗布されない。従って、ソースドレイン５の位置が、ゲート電極２に自己整合され、両電極のオーバラップを抑制できる。
工程４：次に、図７に示すように、撥水性レジスト膜４を除去した後、印刷パターニング製法で配線層６を形成し、ゲート電極２とソースドレイン電極５の接続や、その他回路形成に必要な電極間の接続を行う。
工程５：次に、図８に示すように、第１の分極性薄膜７を塗布する。この分極性薄膜７は、Ｓｉ酸化膜上に付着するシランカップリング基を有するため、Ｓｉ酸化膜３上に選択的に塗布される。
工程６：次に、第２の分極性薄膜８を塗布する。この第２の分極性薄膜８は、金属電極上に付着するＳＨ基を有するため、ソースドレイン電極５と配線層６上に選択的に塗布される。なお本実施例では、第１の分極性薄膜７と第２の分極性薄膜８を順番に塗布したが、これらを混合した材料を一度に塗布しても、それぞれＳｉ酸化膜３上と、ソースドレイン電極５および配線層６上に、選択的に塗布することが可能である。
工程７：次に、図９に示すように、ホトマスクを用いたリソグラフィ技術やマスクを必要としないダイレクト露光技術により、ｐ型ＴＦＴ領域のみ選択的に紫外光で露光する。このようにすることで、第１および第２の分極性薄膜材料が分解され、ｐ型ＴＦＴ領域から分極機能が除去される。この時の分極基が分解・除去される概念図は、図１４に示す通りであり、分極基５０が紫外光により分解し除去される。図１４において、参照符号５０は分極基、５１はシランカップリング基であり、露光後に分極基５０が分解される様子を模式的に示している。
工程８：次に、図１０に示すように、印刷パターニング製法により有機ＴＦＴのチャネルとなる領域にのみ、例えば、塗布型ペンタセンのような有機半導体膜９を選択的に塗布する。
工程９：最後に図１に示すように、例えば有機高分子材料よりなる保護膜１０を塗布、所望領域を選択的に開口し、相補型ＴＦＴ回路により構成される薄膜トランジスタ装置を完成する。なお、保護膜１０の形成は、例えば印刷パターニング製法により選択的に塗布することも可能である。
本実施例により得られる効果は、次の通りである。従来の相補型有機ＴＦＴ装置の製造方法では、ｐ型ＴＦＴとｎ型ＴＦＴで異なる半導体や電極材料を用いていたため、それぞれのＴＦＴで膜形成や加工、パターニングを別個に行う必要があった。このため、製造工程数が増加、複雑化する問題がある。本実施例では、ゲート絶縁膜、電極、半導体材料のいずれも、双方のＴＦＴで同一材料を用いるため、製造工程が簡略化されて容易になる。同時にｐ型、ｎ型双方のＴＦＴにおいて、ＯＮした時のチャネル領域へのキャリアの誘起および注入を効率的に行うことができ、性能を向上することが可能である。
また本実施例のように、ゲート電極２とソースドレイン電極５のオーバラップを抑制できる自己整合製法を採用することにより、一般的に塗布印刷パターニング製法で問題となる合わせ精度の低下を回避でき、ゲートドレイン間のオーバラップ容量の少ない、高性能で低消費電力の相補型有機ＴＦＴ回路装置を提供することが可能となる。
この相補型有機ＴＦＴ回路装置を応用することにより、電子書籍と呼ばれるような、紙のように曲げて読書やカラー写真の閲覧に使用できる低消費電力な表示装置、ＲＦ−ＩＤ（Radio Frequency IDentification；無線認識装置）と呼ばれるような機能を持った低消費電力な印刷電子タグ、ＲＦ−ＩＤ機能付きフレキシブルカード、ＲＦ−ＩＤ機能付き電子商品ラベル、装着型フレキシブルセンサなどが実現可能になる。
なお、本実施例で使用したプラスチック製基板１は、例えばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリカーボネート、ポリイミドなどのプラスチック基板が実施可能であるが、本実施例におけるプラスチック基板に限ったものではない。またプラスチック基板以外の、例えば金属薄膜基板などの使用も可能である。電極配線材料２、５、６としては、Ａｇインク、Ａｕインク、などの金属インクや導電性有機材料、透明電極材料などが使用可能である。その塗布印刷製法としては、例えばインクジェット法、オフセット印刷法、電子写真法、ディスペンサ法などの通常の印刷製法やメッキ法などが使用可能である。
ゲート絶縁膜３としては、本実施例の塗布型Ｓｉ酸化膜以外にも、塗布型高誘電率金属酸化膜、有機高分子絶縁膜などが使用可能である。塗布型有機半導体材料９としては、ペンタセンやその誘導体や、ポルフィリンなどのような低分子有機材料、Ｐ３ＨＴ（ポリチオフェン）、Ｆ８Ｔ２（ポリフルオレンチオフェン共重合体）などのような高分子有機材料が使用可能である。さらには、塗布形成できる例えば塗布型Ｓｉや、塗布型の酸化物半導体などでも使用可能である。分極性薄膜７、８は、分極性ＳＡＭ膜も実施可能である。
以上に述べたように、本実施例においては、本発明の主旨を損なわない範囲で、材料、製造方法などいくつもの変更が可能である。またＴＦＴ構造も、本実施例に限ったものではない。例えば図１において、ＴＦＴのゲート電極２が、半導体層９よりも上部にあるトップゲート構造でも可能である。さらに、本実施例では有機ＴＦＴの製造方法として塗布印刷技術を用いた自己整合製法を例にとったが、これに限ったものではなく、例えば蒸着やスパッタなどの真空成膜や、ホトリソグラフィ／エッチングなどのパターニング法との組み合わせで、有機ＴＦＴや電極、配線を形成することでも、本発明の効果を得られることは、いうまでもない。
以下図１１〜図１３および図７を用いて、本発明の第２の実施例を説明する。本実施例は、第１の実施例と同じ相補型ＴＦＴ回路を構成した薄膜トランジスタ装置の例である。本実施例では、実施例１の図４〜図６で示した製造方法の工程１〜３を、図１１〜図１３に示す製造方法に変えた例であり、それ以外の製造工程や、図１に示される完成した装置の断面構造は、実施例１と同じである。
以下に、変更した工程の概略を説明する。
すなわち図１１に示すように、透明なプラスチック基板１の上に金属インク材料を用いて、印刷パターニング製法でゲート電極２を形成し、例えば塗布型Ｓｉ酸化膜３を塗布し、接続部を開口する工程は、実施例１の工程１と同じである。
その後、波長が例えば３５０ｎｍ以上の露光により、撥水基が離脱する感光性ＳＡＭ膜２０を塗布する。
次に、図１２に示すように、透明基板１の裏面から露光し、例えばテトラメチルアンモニウムヒドロキシド（TMAH）溶液リンスのような塩基処理および純水洗浄などの後処理を行う。
裏面露光の時にゲート電極２が遮光マスクとなり、ゲート電極２の上方の感光性ＳＡＭ膜２０に撥水基が残り、それ以外の領域の感光性ＳＡＭ膜２０から、撥水基が離脱する。
次に、図１３に示すように、例えばＡｕのような金属インクの印刷パターニング技術により、ソースドレイン電極５を選択的に塗布する。この時感光性ＳＡＭ膜２０が撥水性を有するため、感光性ＳＡＭ膜２０の上には金属インク材が塗布されない。従って、ソースドレイン５の位置がゲート電極２に自己整合され、両電極のオーバラップを抑制できる。 次に、全面露光を行って、残った感光性ＳＡＭ膜２０の撥水基をすべて除去し、図７に示すように、印刷パターニング製法で配線層６を形成し、ゲート電極２とソースドレイン電極５の接続や、その他回路形成に必要な電極間の接続を行う。
その後の製造工程は、実施例１で述べた工程５〜９と同じである。
本実施例でも、双方のＴＦＴで同一材料を用いて、自己整合塗布印刷製造方法により、高性能で低消費電力の相補型有機ＴＦＴを実現することができる。従って、第１の実施例と同様の発明の効果を得られる。
以下、図１９に示した化学式１〜化学式９と図２０に示した化学式１０〜化学式１２を用いて、本発明の第３の実施例を説明する。本実施例では、上記実施例１で用いた、図１の分極性薄膜材料７，８の、具体的な材料例を化学式で示す。
化学式１〜化学式７は、いずれもｎ型ＴＦＴにおいて、ゲート絶縁膜３（例えばＳｉ酸化膜）もしくはソースドレイン電極５から、有機半導体方向への双極子ベクトルを与える分極性ＳＡＭ材料の例であり、化学式におけるＸは、ＳＨ基もしくは化学式１２で与えられるシランカップリング基である。化学式１２におけるＲ１、Ｒ２、Ｒ３は、ＯＣＨ３基もしくはＯＣＨ２ＣＨ３基もしくはＯＨ基もしくはＣｌ（塩素）である。この分極性薄膜材料は、ＸがＳＨ基の場合、本薄膜材料が電極上に付着し、ソースドレイン電極から有機半導体９方向への双極子ベクトルを与える。またＸがシランカップリング基の場合、本薄膜材料がゲート酸化膜上に付着し、ゲート酸化膜から有機半導体方向への双極子ベクトルを与える。
化学式８は、感光性を有するカルボン酸タイプの分極性ＳＡＭ材料の例であり、Ｘは同じくＳＨ基もしくは化学式１２で与えられるシランカップリング基である。Ｙは化学式１〜化学式７で与えられる分極基のいずれかである。Ｒ４は炭化水素である。本材料を相補型ＴＦＴ装置の製造に適用する場合の製造方法は、次の通りである。
まず、実施例１の図４〜図７（工程１〜工程４）と同様の製造工程により、ソースドレイン電極５および配線層６まで形成する。
次に、図８に示すように、化学式８のＸがシランカップリング基である第１の分極性ＳＡＭ膜７を、Ｓｉ酸化膜３上に選択的に塗布する。
次に、化学式８のＸがＳＨ基である第２の分極性ＳＡＭ膜８を、ソースドレイン電極５と配線層６上に選択的に塗布する。
次に、図９に示すように、ホトマスクを用いたリソグラフィ技術やマスクを必要としないダイレクト露光技術により、ｐ型ＴＦＴ領域のみ選択的に、波長が３５０ｎｍ以上の光源による露光および現像液リンスおよび純水洗浄のような後処理を行う。
このようにすることで、第１および第２の分極性ＳＡＭ膜材料から、化学式８の分極基Ｙを含む分子成分が離脱して化学式９で表す分子構造になり、ｐ型ＴＦＴ領域から分極機能が除去される。この時の分子構造が露光により変化する概念図を、図１５に示す。露光により感光部分５２が分解・除去されることで、分極基５０が離脱し、ｐＴＦＴ領域に、濡れ性改善のための親水基５３が残る。その後の製造工程は、実施例１で述べた工程７、８と同様である。
この実施例においても、ｐ型およびｎ型の双方のＴＦＴで同一材料を用いて、自己整合塗布印刷製造方法により、簡便な製造方法で高性能な相補型有機ＴＦＴを実現することができる。従って、第１の実施例と同様の発明の効果を得られる。なお、本実施例の感光性を有する分極性ＳＡＭ材料としては、カルボン酸タイプを例にとったが、別の例として例えばスルホン酸タイプの感光性を有する分極性ＳＡＭ材料でも、本実施例の効果と同様の効果を得られる。
化学式１０は、Ｆ（フッ素）系の撥水基を有するカルボン酸タイプの感光性ＳＡＭ材料の例であり、Ｘは同じくＳＨ基もしくは化学式１２で与えられるシランカップリング基である。本材料を相補型ＴＦＴ装置の製造に適用する場合の製造方法は、次の通りである。
すなわち、実施例１の図４〜図７と同様の製造工程（工程１〜工程４）により、ソースドレイン電極５および配線層６まで形成する。
次に、図１６に示すように、化学式１０のＸがシランカップリング基である第１の分極性ＳＡＭ膜３０を、Ｓｉ酸化膜３上に選択的に塗布する。
次に、化学式１０のＸがＳＨ基である第２の分極性ＳＡＭ膜３１を、ソースドレイン電極５と配線層６上に選択的に塗布する。
次に、図１７に示すように、ホトマスクを用いたリソグラフィ技術やマスクを必要としないダイレクト露光技術により、ｎ型ＴＦＴ領域のみ選択的に、波長が３５０ｎｍ以上の光源による露光を行う。
次に、濃度が約５％前後のＮａＯＨ溶液によるリンスを行う。
このようにすることで、ｎ型ＴＦＴ領域において第１および第２の感光性ＳＡＭ膜材料から、撥水基を含む分子成分が離脱し、さらにＨがＮａに置換することにより、感光性ＳＡＭ膜材料が、化学式１１で表す分極性ＳＡＭ膜材料３２、３３になる。一方でｐ型ＴＦＴ領域には、化学式１０で表される撥水基を有する感光性ＳＡＭ膜３０、３１が残っている。
次に、図１８に示すように、印刷パターニング製法により有機ＴＦＴのチャネルとなる領域にのみ、例えば塗布型ペンタセンのような有機半導体膜９を選択的に塗布し、例えば有機高分子材料よりなる保護膜１０を塗布後、所望領域を選択的に開口し、相補型ＴＦＴ回路により構成される薄膜トランジスタ装置を完成する。
この実施例においても、ｐ型およびｎ型の双方のＴＦＴで同一材料を用いて、自己整合塗布印刷製造方法により、簡便な製造方法で高性能な相補型有機ＴＦＴを実現することができる。さらに、ｐ型ＴＦＴ領域に残っている化学式１０で表される感光性ＳＡＭ膜３０、３１は、Ｆの作用により分極が起こり、有機半導体膜９からゲート絶縁膜３もしくはソースドレイン電極５の方向に双極子を有している。このためＳＡＭ膜がない場合と比較して、より効率的にチャネル領域への正孔の誘起および注入を行うことができる。また、ｎ型ＴＦＴ領域に形成する化学式１１で表される分極性ＳＡＭ膜３２，３３は、分極によりゲート絶縁膜３もしくはソースドレイン電極５から有機半導体膜９の方向に双極子を有している。このため、効率的にチャネル領域に電子の誘起および注入を行うことができる。 このようにして、双方のＴＦＴにおいて、性能を向上することが可能である。なお、本実施例の感光性を有する撥水性ＳＡＭ膜材料としては、カルボン酸タイプを例に説明したが、別の例として、例えばスルホン酸タイプの感光性を有する撥水性ＳＡＭ膜材料でも、本実施例の効果と同様の効果を得られる。
実施例１の相補型薄膜トランジスタ装置の断面構造図。 実施例１の相補型薄膜トランジスタ装置の回路図及びその平面概略図。 実施例１の相補型薄膜トランジスタ装置の回路図及びその平面概略図。 実施例１の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例１の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例１の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例１の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例１の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例１の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例１の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例２の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例２の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例２の相補型薄膜トランジスタ装置の製造工程断面構造図。 露光による分極基の分解・除去の概念図。 露光による分極基の離脱の概念図。 実施例３の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例３の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例３の相補型薄膜トランジスタ装置の製造工程断面構造図。 実施例１で用いた分極性分極性薄膜材料の化学式の一覧を示す図。 実施例１で用いた分極性分極性薄膜材料の化学式の一覧を示す図。
符号の説明
１…プラスチック基板、２、２ａ、２ｂ…ゲート電極、３…ゲート絶縁膜（ゲート酸化膜）、４…撥水性レジスト膜、５、５ａ、５ｂ…ソースドレイン電極、６、６ａ、６ｂ…配線、７…第１の分極性薄膜、８…第２の分極性薄膜、９、９ａ、９ｂ…有機半導体、１０…保護膜、２０…感光性ＳＡＭ膜、３０、３１…感光性撥水性ＳＡＭ膜、３２、３３…分極性ＳＡＭ膜、５０…分極基、５１…電極、酸化膜への付着基（ＳＨ基）、５２…感光部分、５３…露光後の残存基（親水基）、

Claims (7)

  1. ゲート電極を形成する工程と、
    前記ゲート電極上にゲート絶縁膜を形成する工程と、
    ｎ型ＴＦＴとｐ型ＴＦＴ双方のソースおよびドレイン電極を、前記ゲート電極に自己整合させて同一の材料で形成する工程と、
    前記ゲート電極と前記ゲート絶縁膜と前記ソースおよびドレイン電極を形成した後、前記ゲート絶縁膜と前記ソースおよびドレイン電極に、それぞれ第１および第２の分極性薄膜を形成する工程とを含み、
    前記ｎ型ＴＦＴまたはｐ型ＴＦＴのどちらかの領域を選択的に露光し、当該露光領域の前記第１及び第２の分極性薄膜から分極機能を除去した後、前記ｎ型ＴＦＴおよびｐ型ＴＦＴの双方で、チャネルを形成する半導体膜を同一材料で形成することを特徴とする薄膜トランジスタの製造方法。
  2. 前記ゲート電極、前記ゲート絶縁膜、前記ソースドレイン電極、前記第１および第２の分極性薄膜、前記半導体膜を、塗布または印刷技術で形成することを特徴とする、請求項１に記載の薄膜トランジスタ装置の製造方法。
  3. 前記選択的に露光する工程において、当該露光領域の前記第１および第２の分極性薄膜が、前記露光により分解し除去されることを特徴とする請求項１に記載の薄膜トランジスタ装置の製造方法。
  4. 前記第１および第２の分極性薄膜が、分極基と感光基を有する感光性自己組織化単分子膜（ＳＡＭ）膜であり、選択的に露光することにより、当該露光領域の前記第１および第２の分極性薄膜から前記分極基が離脱することを特徴とする請求項１に記載の薄膜トランジスタ装置の製造方法。
  5. 前記半導体膜は有機半導体であることを特徴とする請求項１に記載の薄膜トランジスタ装置の製造方法。
  6. ｎ型ＴＦＴとｐ型ＴＦＴを具備してなり、
    チャネルを形成する半導体膜が前記ｎ型およびｐ型の双方のＴＦＴで同一の材料で構成され、
    ソースおよびドレイン電極が双方のＴＦＴで同一の材料で構成され、
    前記ｎ型ＴＦＴもしくはｐ型ＴＦＴのどちらか、もしくは双方のＴＦＴにおいて、ゲート絶縁膜と半導体の界面に、第１の分極性薄膜を有し、前記ソースおよびドレイン電極と前記半導体膜の界面に、第２の分極性薄膜を有し、
    前記分極性薄膜が、ｎ型ＴＦＴとｐ型ＴＦＴで、その分極により生ずる双極子ベクトルの向き及び／又は電位差が異なることを特徴とする薄膜トランジスタ装置。
  7. ｎ型ＴＦＴとｐ型ＴＦＴを具備してなり、
    チャネルを形成する半導体膜が前記ｎ型およびｐ型の双方のＴＦＴで同一の材料で構成され、
    ソースおよびドレイン電極が双方のＴＦＴで同一の材料で構成され、
    前記ｎ型ＴＦＴもしくはｐ型ＴＦＴのどちらか、もしくは双方のＴＦＴにおいて、ゲート絶縁膜と半導体の界面に、第１の分極性薄膜を有し、前記ソースおよびドレイン電極と前記半導体膜の界面に、第２の分極性薄膜を有し、
    前記第２の分極性薄膜が、ＳＨ基と前記分極基を有する分子からなり、前記ＳＨ基が前記ソースおよびドレイン電極面に付着し、その分極により生ずる双極子ベクトルの方向が電極面に略垂直方向であることを特徴とする薄膜トランジスタ装置。
JP2007160621A 2007-06-18 2007-06-18 薄膜トランジスタの製造方法及び薄膜トランジスタ装置 Expired - Fee Related JP5111949B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007160621A JP5111949B2 (ja) 2007-06-18 2007-06-18 薄膜トランジスタの製造方法及び薄膜トランジスタ装置
EP08010391A EP2006929A3 (en) 2007-06-18 2008-06-06 Thin-film transistor device and manufacturing method
US12/155,801 US8008654B2 (en) 2007-06-18 2008-06-10 Thin-film transistor device and a method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160621A JP5111949B2 (ja) 2007-06-18 2007-06-18 薄膜トランジスタの製造方法及び薄膜トランジスタ装置

Publications (2)

Publication Number Publication Date
JP2008311594A JP2008311594A (ja) 2008-12-25
JP5111949B2 true JP5111949B2 (ja) 2013-01-09

Family

ID=39672695

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160621A Expired - Fee Related JP5111949B2 (ja) 2007-06-18 2007-06-18 薄膜トランジスタの製造方法及び薄膜トランジスタ装置

Country Status (3)

Country Link
US (1) US8008654B2 (ja)
EP (1) EP2006929A3 (ja)
JP (1) JP5111949B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164931A (zh) * 2019-05-23 2019-08-23 京东方科技集团股份有限公司 有机电致发光器件、其制造方法及显示装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008117395A1 (ja) * 2007-03-26 2008-10-02 Pioneer Corporation 有機半導体素子及びその製造方法
GB2458483B (en) * 2008-03-19 2012-06-20 Cambridge Display Tech Ltd Organic thin film transistor
JP4466763B2 (ja) * 2008-05-14 2010-05-26 ソニー株式会社 パターン形成方法、半導体装置の製造方法、および表示装置の製造方法
TW201030965A (en) * 2008-12-05 2010-08-16 Du Pont Backplane structures for solution processed electronic devices
WO2010065835A2 (en) * 2008-12-05 2010-06-10 E. I. Du Pont De Nemours And Company Backplane structures for solution processed electronic devices
US20120181538A1 (en) * 2009-11-02 2012-07-19 Sharp Kabushiki Kaisha Semiconductor device and method for manufacturing semiconductor device
WO2011065156A1 (ja) * 2009-11-25 2011-06-03 シャープ株式会社 有機トランジスタおよびその製造方法
JP5247748B2 (ja) * 2010-03-17 2013-07-24 三菱電機株式会社 光電変換装置、及び光電変換装置の製造方法
FR2958561B1 (fr) * 2010-04-08 2012-05-04 Commissariat Energie Atomique Procede de fabrication de deux zones adjacentes en materiaux differents
WO2011148707A1 (ja) * 2010-05-27 2011-12-01 シャープ株式会社 有機半導体装置の製造方法
WO2011148699A1 (ja) * 2010-05-28 2011-12-01 シャープ株式会社 有機半導体装置およびその製造方法
TWI476931B (zh) * 2010-10-21 2015-03-11 Au Optronics Corp 薄膜電晶體與具有此薄膜電晶體的畫素結構
JP2014517524A (ja) * 2011-06-01 2014-07-17 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング ハイブリッド両極性ｔｆｔ
TW201327817A (zh) * 2011-12-16 2013-07-01 Ind Tech Res Inst 雙載子電晶體元件結構及其製造方法
CN108475642B (zh) 2016-01-25 2021-07-27 东丽株式会社 n型半导体元件和互补型半导体器件及其制造方法以及使用其的无线通信设备
CN106356378B (zh) * 2016-09-26 2023-10-27 合肥鑫晟光电科技有限公司 阵列基板及其制作方法
CN106992148B (zh) * 2017-04-05 2019-02-19 武汉华星光电技术有限公司 互补型tft器件的制作方法及oled显示面板的制作方法
CN106847837B (zh) * 2017-04-26 2020-01-10 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板
US10096656B1 (en) 2017-05-16 2018-10-09 Wuhan China Star Optoelectronics Technology Co., Ltd. Manufacturing method for complementary TFT device and manufacturing method for OLED display panel
US20220045274A1 (en) * 2020-08-06 2022-02-10 Facebook Technologies Llc Ofets having organic semiconductor layer with high carrier mobility and in situ isolation

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335539B1 (en) * 1999-11-05 2002-01-01 International Business Machines Corporation Method for improving performance of organic semiconductors in bottom electrode structure
WO2001047043A1 (en) 1999-12-21 2001-06-28 Plastic Logic Limited Solution processed devices
JP2002134694A (ja) 2000-10-20 2002-05-10 Sony Corp 電流出力型ｄａコンバータ
JP4149168B2 (ja) * 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP4281320B2 (ja) 2002-10-15 2009-06-17 凸版印刷株式会社 有機薄膜トランジスタの製造方法
US7285440B2 (en) * 2002-11-25 2007-10-23 International Business Machines Corporation Organic underlayers that improve the performance of organic semiconductors
US7132678B2 (en) * 2003-03-21 2006-11-07 International Business Machines Corporation Electronic device including a self-assembled monolayer, and a method of fabricating the same
GB0400997D0 (en) * 2004-01-16 2004-02-18 Univ Cambridge Tech N-channel transistor
JP4661065B2 (ja) * 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
JP4774679B2 (ja) * 2004-03-31 2011-09-14 大日本印刷株式会社 有機半導体装置
JP2006269709A (ja) 2005-03-24 2006-10-05 Hitachi Ltd 有機薄膜トランジスタを有する半導体装置の製造方法
JP2008021814A (ja) * 2006-07-13 2008-01-31 Hitachi Ltd 電界効果トランジスタ、有機薄膜トランジスタおよび有機トランジスタの製造方法
JP5091449B2 (ja) * 2006-10-03 2012-12-05 株式会社日立製作所 単分子を利用した有機トランジスタ及びｆｅｔ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110164931A (zh) * 2019-05-23 2019-08-23 京东方科技集团股份有限公司 有机电致发光器件、其制造方法及显示装置
CN110164931B (zh) * 2019-05-23 2021-03-30 京东方科技集团股份有限公司 有机电致发光器件、其制造方法及显示装置

Also Published As

Publication number Publication date
JP2008311594A (ja) 2008-12-25
US8008654B2 (en) 2011-08-30
EP2006929A2 (en) 2008-12-24
US20090001361A1 (en) 2009-01-01
EP2006929A3 (en) 2011-05-18

Similar Documents

Publication Publication Date Title
JP5111949B2 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ装置
US8350255B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP5565732B2 (ja) 有機薄膜トランジスタ
US7737448B2 (en) Thin film transistor array panel and manufacture thereof
JP4181154B2 (ja) 有機薄膜トランジスタを備える有機電界発光表示装置及びその製造方法
TWI491050B (zh) 電晶體，顯示器及電子裝置
JP5656049B2 (ja) 薄膜トランジスタの製造方法
US20090026445A1 (en) Organic thin film transistor array panel and method for manufacturing the same
US7259047B2 (en) Method for manufacturing organic thin-film transistor with plastic substrate
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP2013084845A (ja) 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法および表示装置
KR20140041403A (ko) 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치
KR20100033748A (ko) 박막 트랜지스터 기판 및 그 제조 방법
JP5337407B2 (ja) 薄膜トランジスタ装置
JP2013115098A (ja) トランジスタ、トランジスタの製造方法、表示装置および電子機器
TWI469224B (zh) 有機薄膜電晶體及其製造方法
KR102277814B1 (ko) 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
JP2016192438A (ja) 薄膜トランジスタの製造方法、および薄膜トランジスタ
JP2020088117A (ja) 薄膜トランジスタアレイ基板、画像表示装置用基板、画像表示装置、およびこれらの製造方法
US20080230771A1 (en) Thin film transistor and method for manufacturing the same
TWI646668B (zh) Thin film transistor array, manufacturing method thereof, and image display device
US20110237053A1 (en) Method and Apparatus for the Formation of an Electronic Device
JP4726440B2 (ja) 有機又は無機トランジスタ及びその製造方法並びに画像表示装置
JP4715086B2 (ja) Ｓｉｔ型有機薄膜電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121010

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5111949

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees