JP2006186293A

JP2006186293A - 薄膜トランジスタの製造方法

Info

Publication number: JP2006186293A
Application number: JP2005096731A
Authority: JP
Inventors: Ryohei Matsubara; 亮平松原
Original assignee: Toppan Printing Co Ltd
Current assignee: Toppan Inc
Priority date: 2004-12-02
Filing date: 2005-03-30
Publication date: 2006-07-13

Abstract

【課題】微細な電極パターンを容易に実現し、かつ基材表面と電極パターン表面とが同一平面となるように形成することにより、電極の上部に積層する絶縁膜を薄膜化することができ、その結果トランジスタの駆動電圧を下げることが出来る薄膜トランジスタの製造方法を提供する。
【解決手段】本発明の薄膜トランジスタの製造方法は、基材表面に電極のパターンと同一形状の溝である凹部を形成する工程と、該凹部に対して電極材料を埋め込み、基板表面と同一の高さの埋め込み電極を形成する工程とを有する。
【選択図】図１

Description

本発明は、薄膜トランジスタの製造方法に関する。

近年、電子ペーパーやＲＦＩＤタグ等の薄型化された電子機器が多用されるようになってきている。
これらの電子機器には従来と同様に電子回路が設けられており、この電子回路はトランジスタで形成されている。
現在のシリコン等の無機半導体材料を使用したトランジスタの製造には、真空蒸着、不純物のドーピング、パターン形成のためのフォトリソグラフ、エッチングなどの多くの真空系、それも真空度を厳密に調整する真空系が必要であり、装置コスト及びランニングコストにより、トランジスタの製造コストが非常に高くなり、上記電子機器の価格も上昇することになる。

そのため、電子ペーパーやＲＦＩＤタグなどに対応させるため、フレキシブル化、低コスト化、さらに軽量化などの観点から、電子回路を形成するトランジスタをフレキシブル基材上に形成する、有機半導体や酸化物半導体を用いたデバイスの開発が行われている。
一般に、有機半導体をデバイスの構成として用いる場合、液体でのプロセスが可能となるため、大面積化、印刷法の適用が可能となり、また低温で製膜可能な有機半導体や酸化物半導体を用いることによりプラスチック基板が利用できるため、フレキシブル化、低コスト化及び軽量化の目的を達成できる利点がある（例えば、非特許文献１参照）。

また、低コスト化やフレキシブル化を実現する上においては、半導体のみでなく、ゲート電極、ソース・ドレイン電極やゲート絶縁膜も印刷法などにより形成されることが望ましい。
印刷法を用いた電極の形成においては、導電性高分子や金属コロイド溶液などを用いた電極パターンの形成に関する開発も行われている（非特許文献２参照）。
Ｓｃｉｅｎｃｅｖｏ１．２６５、１６８４（１９９４）ＴｈｉｎＳｏｌｉｄＦｉｌｍｓＶｏｌ．２７９、４３８（２００３）

しかしながら、印刷法においては、従来の無機半導体の製造で用いられるフォトリソグラフィーなどのパターン形成に比べて微細化が困難であり、薄膜トランジスタの集積化や応答周波数の向上なども実現されていない。
また、一方において、印刷法で形成した電極は、真空装置やフォトリソグラフィーを用いて形成された電極よりも厚く形成されることが多く、電極間のリーク電流を低減するため、ゲート絶縁膜も厚くせざるを得ない。
そして、ゲート絶縁膜を厚く形成することにより、トランジスタを駆動させるために、高電圧をゲート電極に加える必要があり、このことも実用化するうえでの大きな障害になっている。

本発明は、このような事情に鑑みてなされたもので、微細な電極パターンを容易に実現し、かつ基材表面と電極パターン表面とが同一平面となるように形成することにより、電極の上部に積層する絶縁膜を薄膜化することができ、その結果トランジスタの駆動電圧を下げることが出来る薄膜トランジスタの製造方法を提供することを目的とする。

請求項１記載の発明は、薄膜トランジスタの製造方法において、基材表面に電極のパターンと同一形状の溝である凹部を形成する工程と、該凹部に対して電極材料を埋め込み、基板表面と同一の高さの埋め込み電極を形成する工程とを有することを特徴とする。

請求項２記載の発明は、請求項１記載の薄膜トランジスタの製造方法において、前記凹部を製造する工程が、電極のパターンと同一形状の突出パターンの凸部を有する凸版を作製する工程と、該凸版の凸部の面と前記基板表面とを密着させ、基板に凹部を形成する工程とを有することを特徴とする。

請求項３記載の発明は、請求項１記載の薄膜トランジスタの製造方法において、前記凹部を製造する工程が、電極のパターンと同一形状の突出パターンの凸部を有する凸版を作製する工程と、該凸版の凸部の面に対して、液状の樹脂を塗り付ける工程と、該樹脂が硬化した後、前記樹脂を取り外し、この樹脂を凹部を有する基板とする工程とを有することを特徴とする。

請求項４記載の発明は、請求項１記載の薄膜トランジスタの製造方法において、電極を形成する工程において、セラミック製または金属製もしくはプラスチック製のドクターブレードにより、基板の凹部に対して電極材料を埋め込むことを特徴とする。

請求項５記載の発明は、請求項１記載の薄膜トランジスタの製造方法において、電極を形成する工程において、ゴム製のスキージにより、基板の凹部に対して電極材料を埋め込むことを特徴とする。

請求項６記載の発明は、請求項１〜５のいずれかに記載の薄膜トランジスタの製造方法において、前記電極を形成した後、有機半導体材料または酸化物半導体材料からなる半導体層を形成する工程を有することを特徴とする。

以上説明したように、本発明によれば、従来のように基材上に電極（例えばゲート電極）を、凸形状として形成するのではなく、基材にゲートまたはソース・ドレイン電極のパターン（特に微細パターン）と同様の凹部を予め形成しておき、該凹部に電極材料を埋め込むことにより、ウェットプロセスにおける微細加工を容易にし、かつ基材表面と電極表面とが同一平面を構成するように形成することにより、ゲートまたはソース・ドレイン電極の上部に積層するゲート絶縁膜を薄膜化することができ、その結果、従来の様に電極のエッジ部分のゲート絶縁膜が薄くなるため、全体的にゲート絶縁膜を形成する必要が無くなり、ゲート電極に印加する駆動電圧を下げることができ、薄膜トランジスタの動作特性を向上させることができる。

本発明の薄膜トランジスタは、基材に電極のパターンと同様の形状の凹部を予め形成しておき、該凹部に電極材料を埋め込むことにより、ウェットプロセスにおける微細加工を容易にし、かつ基材表面と電極表面とが同一平面を構成するように形成することで、電極の凹凸を無くすことにより、ゲートまたはソース・ドレイン電極上部に形成するゲート絶縁膜を薄く形成することができる。
また、本発明においては、電界効果トランジスタの構造として、ボトムゲート・ボトムコンタクト（プレーナー）型、ボトムゲート・トップコンタクト（逆スタガー）型、トップゲートボトムコンタクト（スタガー）型などの全ての基本構造に用いることが可能である。

本発明の実施形態における基板に用いる材料は、特に限定されるものではなく、一般に用いられる材料として、例えば、ポリエチレンテレフタレート（ＰＥＴ）やポリイミド、ポリエーテルスルホン（ＰＥＳ）、ポリエチレンナフタレート（ＰＥＮ）、ポリカーボネート、ポリイミド（ＰＩ）、シリコーンゴムなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなども用いることが出来る。

しかしながら、形成する電極のパターンの版となる凸版を、上記基材に押し当てて、基材表面に凹部を形成させることと、フレキシブル化を考慮すると、基板として熱可塑性プラスチック基板を用いることが望ましい。
さらには、乾燥工程での熱安定性を考慮すると、基板として、ＰＩやＰＥＳ、ＰＥＮなどを用いることが望ましい。

また、本発明の実施形態において、電極材料として用いる材料は、特に限定されるものではなく、一般に用いられる材料として、例えば銀、カーボン、アルミニウム、ニッケル、銅等を導電性材料として用いた厚膜ペースト、有機金属化合物をペースト化した導電性ペースト、また導電性高分子を分散させた溶液、金や銀などの金属コロイド粒子を分散させた溶液などであるが、これらに限定されるものではない。
また、ゲート絶縁膜より上部に形成される電極（ソース及びドレイン電極）の形成方法としては、スクリーン印刷やグラビア印刷、インクジェット法など公知の印刷法を適用することができる。

次に、本発明のゲート絶縁膜に用いられる材料は、溶液で塗布できるものであれば特に限定されるものではなく、一般に用いられる材料として、例えば、ポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などであるが、これらに限定されるものではない。
このゲート絶縁膜の塗布法としては、スピンコート法、グラビア印刷、スクリーン印刷、ダイコートなどの公知の方法を用いることが出来る。
しかしながら、ロール・トゥ・ロールヘの適用や薄膜化を考慮すると、このゲート絶縁膜の塗布法としては、グラビア印刷やダイコートを用いることが望ましい。

半導体層としては、有機半導体や酸化物半導体などの公知の材料を用いることが出来る。
上記有機半導体材料としては、公知の材料を用いることができ、例えば、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子有機半導体材料を用いることができる。
また、上記酸化物半導体としてはＩｎＧａＺｎＯ系、ＩｎＧａＯ系、ＺｎＧａＯ系、ＩｎＺｎＯ系、ＺｎＯ系、ＳｎＯ系などが挙げられるが、これらに限定されるものではない。

また、半導体材料としては、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いることが出来る。
有機半導体及び酸化物半導体の印刷法としては、グラビア印刷、オフセット印刷、スクリーン印刷、平板印刷及びインクジェット法などの公知の手法を用いることができる。
また、これらの半導体材料は溶媒に可溶な場合は溶媒に溶解して、インクジェット、スタンプ法等の印刷方法で製膜できる。また、溶媒に溶解しない場合でも、スパッタやレーザアブレーション、有機金属化学気相成長等の低温での製膜が可能な真空プロセス製膜できる。

一般的に、上述した有機半導体材料に対しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したインクジェット法またはグラビア印刷法を用いることが望ましい。

次に、電極材料を基材の凹部に埋め込む手法としては、インクジェット法やディスペンサ等で埋め込むこともできる。
しかしながら、プロセスの簡便性などを考慮すると、基材の端に電極材料を所定の量配設し、ドクターブレードやスキージなどを基材表面に押し付けながら移動させて、電極材料を基材の凹部に埋め込む手法が望ましい。
上記ドクターブレードやスキージの材料としては、金属、セラミックまたはプラスチック製のドクターブレードや、ウレタンやシリコーンなどのゴム製のスキージを用いることが出来るが、基材表面と埋め込んだ電極の表面とが同一平面を形成する程度に平面性に優れているものであれば、特にこれらに限定されるものではない。

＜第１の実施形態＞
次に、図１を参照して、第１の実施形態における逆スタガー型電界効果トランジスタの製造方法を説明する。図１は、第１の実施形態による薄膜トランジスタの各製造工程を順に説明する、各工程における薄膜トランジスタの断面を示す概念図である。
まず、基材１０は、材料として厚さ１２５ミクロンのＰＥＮ（帝人デュポン製）を用いた。
そして、基材１０に形成するゲート電極２１と同一形状の凸状の突出パターンを、予めレーザー加工により作製した凸版１２を作製する（図１（ａ））。
次に、上記凸版１２を、２００℃に加熱した基材１０に押し付け（図１（ｂ））、徐々に冷却することにより、基材１０上面に上記凸部により、例えば５μｍの深さに窪んだ凹部のパターンを有する凹部付基材１１を作製した（図１（ｃ））。

そして、電極材料２０として銀を導電材料とする厚膜ペースト（製品名：SW-1100-1、アサヒ化学研究所製）を用い、この電極材料２０を上記凹部付基材１１の表面の端部に所定量を付着させる。
セラミック製ドクターブレード５０を、凹部付基材１１の表面に接触させながら、電極材料が２０が付着された端部に対して反対方向の端部に移動させ、電極材料２０を順次凹部付基材１１の凹部へ均一に埋め込みつつ、セラミック製ドクターブレード５０を移動（ドクタリング）させ、この電極材料２０を凹部へ埋め込む（図１（ｄ））。

次に、１５０℃に加熱して３０分間の乾燥により、上記凹部に埋め込んだ電極材料２０を硬化させ、凹部に埋め込まれたゲート電極２１を形成した（図１（ｅ））。
ここで、凹部付基材１１の表面と、ゲート電極２１の露出された面とは同一平面上に形成される。
そして、ゲート絶縁膜３０の材料としてポリビニルフェノール（Ａｌｄｒｉｃｈ製）を用い、ダイコーター５１により、このゲート絶縁膜３０の材料を、凹部付基材１１の表面と、ゲート電極２１の露出された面とに塗布し、この材料を０．５μｍの厚さにて製膜し、１００℃にて３０分の間乾燥させ、ゲート絶縁膜３０を生成した（図１（ｆ））。

次に、ポリ（３-ヘキシルチオフェン）（シグマアルドリッチジャパン株式会社）のアニソール溶液をインクとして、インクジェット装置５２でゲート電極２１に対向した位置に、半導体層４０のパターンとして厚さ１０μｍにて印刷し、１００℃で６０分間乾燥させて、このインクを半導体層４０として生成した（図１（ｇ））。

そして、電極材料２０として上述の銀を導電材料とする厚膜ペースト（製品名：SW-1100-1、アサヒ化学研究所製）のインクを用い、スクリーン印刷機５３によりソース・ドレイン電極２２のパターンを、上記半導体層４０上部に１０μｍの厚さにて印刷し、１５０℃にて３０分間乾燥させて、ソース・ドレイン電極２２を形成した（図１（ｈ））。
この結果、ＰＥＮフィルム上において、薄膜トランジスタとして逆スタガー型電界効果トランジスタを作製することが出来た。

＜第２の実施形態＞
次に、図２を参照して、第２の実施形態におけるスタガー型電界効果トランジスタの製造方法を説明する。図２は、第２の実施形態による薄膜トランジスタの各製造工程を順に説明する、各工程における薄膜トランジスタの断面を示す概念図である。
まず、基材１０に形成するゲート電極２１と同一形状の凸状の突出パターンを、予めレーザー加工により作製した凸版１２を作製する。
そして、前述の凸版１２の表面端部に、基材の材料となるシリコーンゴム１３（信越化学工業製）を、所定量付着させてのせる（図２（ａ））。

次に、一定の間隔をあけたラミネーター５４により、凸版１２をシリコーンゴム１３を付着させた端部と反対方向に移動させつつ、上記シリコーンゴム１３が凸版１２の凸部を有する面に延びて、この凸版１２の上面を覆うように、シリコーンゴム１３を延ばしつつプレスを行う（図２（ｂ））。
そして、凸版１２の全面において凸部の間、すなわち凹部に対してシリコーンゴムを埋め込み、室温で２４時間放置して硬化させる（図２（ｃ））。

次に、凸版１２から、シリコーンゴム１３を剥がし、ソース・ドレイン電極２２と同一形状に上記凸部により、例えば５μｍの深さに窪んだ凹状の溝パターンを有するシリコーンゴム１３を凹部付基材１１とした（図２（ｄ））。
そして、電極材料２０として銀を導電材料とする厚膜ペースト（製品名：SW-1100-1、アサヒ化学研究所製）を用い、この電極材料２０を上記凹部付基材１１の表面の端部に所定量を付着させる。
次に、ゴム製スキージ３０を、凹部付基材１１の表面に接触させながら、電極材料２０を凹部付基材１１の凹部へ均一に埋め込みつつ、ゴム製スキージ３０を移動（ドクタリング）させ、この電極材料２０を凹部へ電極材料２０を埋め込む（図２（ｅ））。

そして、上記凹部に埋め込んだ電極材料２０を、１５０℃に加熱し、３０分の乾燥により硬化させ、ソース・ドレイン電極２２を形成した（図２（ｆ））。
これにより、凹部付基材１１の表面と、ソース・ドレイン電極２２の露出された面とは同一平面上に形成される。
半導体層を構成する有機材料として、ポリ（３-ヘキシルチオフェン）のアニソール溶液をインクとし、インクジェット装置５２により、ソース・ドレイン電極２２のソース及びドレインの組合せ、すなわち薄膜トランジスタの半導体層４０となる位置に、５０μｍの厚さのパターンとして印刷する。
そして、上記アニソール溶液のインクのパターンを、１００℃の雰囲気において、６０分間乾燥させて、半導体層４０とした（図２（ｇ））。

次に、ゲート絶縁膜３０の材料として、ポリビニルフェノール（Ａｌｄｒｉｃｈ製）をゲート絶縁膜３０の材料として用い、ダイコーター５１により、半導体層４０、ソース・ドレイン電極２２及び露出している凹部付基材１１上面全体に、０．５μｍの厚さで製膜する。
そして、１００℃にて３０分間乾燥させ、ゲート絶縁膜３０を形成した（図２（ｈ））。

次に、ゲート電極２１を作製する電極材料２０として上述の厚膜ペースト（製品名：SW-1100-1、アサヒ化学研究所製）を用い、スクリーン印刷機５３により、ゲート電極２１のパターンを、１０μｍの厚さにて、半導体層４０に対応する位置のゲート絶縁膜３０上面に印刷した。
そして、この厚膜ペーストのパターンを、１５０℃にて３０分間で乾燥させ、ゲート電極２１を形成した。
この結果、シリコーンゴムを材料とする凹部付基材１１上にスタガー型電界効果トランジスタを作製することが出来た。

ここで、スタガー型電界効果トランジスタは、半導体層４０上にゲート絶縁膜３０を形成することになるが、半導体層４０の厚さは５０μｍと薄く、半導体層４０のエッジがテール形状となっているため、半導体層４０のエッジ部分にて、ゲート酸化膜３０の薄くなる程度は従来例に比較して改善され、ゲート酸化膜３０を薄膜化することができる。

本発明の第１の実施形態による薄膜トランジスタの各製造工程を順に説明する、各工程における薄膜トランジスタの断面を示す概念図である。本発明の第１の実施形態による薄膜トランジスタの各製造工程を順に説明する、各工程における薄膜トランジスタの断面を示す概念図である。

符号の説明

１０…基材
１１…凹部付基材
１２…凸版
１３…樹脂
２０…電極材料
２１…ゲート電極
２２…ソース・ドレイン電極
３０…ゲート絶縁膜
４０…半導体
５０…ドクターブレード
５１…ダイコーター
５２…インクジェット装置
５３…スクリーン印刷機
５４…ラミネーター

Claims

基材表面に電極のパターンと同一形状の溝である凹部を形成する工程と、
該凹部に対して電極材料を埋め込み、基板表面と同一の高さの埋め込み電極を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。
前記凹部を製造する工程が、
電極のパターンと同一形状の突出パターンの凸部を有する凸版を作製する工程と、
該凸版の凸部の面と前記基板表面とを密着させ、基板に凹部を形成する工程と
を有することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
前記凹部を製造する工程が、
電極のパターンと同一形状の突出パターンの凸部を有する凸版を作製する工程と、
該凸版の凸部の面に対して、液状の樹脂を塗り付ける工程と、
該樹脂が硬化した後、前記樹脂を取り外し、この樹脂を凹部を有する基板とする工程と
を有することを特徴とする請求項１記載の薄膜トランジスタの製造方法。
電極を形成する工程において、セラミック製または金属製もしくはプラスチック製のドクターブレードにより、基板の凹部に対して電極材料を埋め込むことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
電極を形成する工程において、ゴム製のスキージにより、基板の凹部に対して電極材料を埋め込むことを特徴とする請求項１記載の薄膜トランジスタの製造方法。
前記電極を形成した後、該絶縁層上に有機半導体材料または酸化物半導体材料からなる半導体層を形成する工程を有することを特徴とする請求項１〜５のいずれかに記載の薄膜トランジスタの製造方法。