JP2006269475A - 薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2006269475A
JP2006269475A JP2005081157A JP2005081157A JP2006269475A JP 2006269475 A JP2006269475 A JP 2006269475A JP 2005081157 A JP2005081157 A JP 2005081157A JP 2005081157 A JP2005081157 A JP 2005081157A JP 2006269475 A JP2006269475 A JP 2006269475A
Authority
JP
Japan
Prior art keywords
electrode
substrate
film transistor
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005081157A
Other languages
English (en)
Inventor
Ryohei Matsubara
亮平 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toppan Inc
Original Assignee
Toppan Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toppan Printing Co Ltd filed Critical Toppan Printing Co Ltd
Priority to JP2005081157A priority Critical patent/JP2006269475A/ja
Publication of JP2006269475A publication Critical patent/JP2006269475A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】絶縁性の基板20上に少なくとも下部電極21、ゲート絶縁膜22、上部電極23、半導体膜24を積層させた薄膜トランジスタの製造方法において、薄膜トランジスタにおける電極の微細パターンを形成し、且つゲート電極とソース・ドレイン電極の重なりを無くすことにより高速動作を可能であって、且つ電極の厚さを薄くすることが可能な薄膜トランジスタの製造方法を提供する。
【解決手段】電極材料14を予め基材と異なるベースフィルム11上に形成した転写フィルム10とし、前記基板20上若しくは前記基板上に形成された半導体膜上に所定のパターンにて下部電極を前記転写フィルムから転写し、前記基板と転写フィルムとを再アライメントが可能なように剥離し、ゲート絶縁膜形成後に前記再アライメントが可能なように剥離した転写フィルムを基板上に密着させ、上部電極を転写することを特徴とする。
【選択図】図1

Description

本発明は、薄膜トランジスタの製造方法に関するものである。
近年、電子ペーパーやRFID(Radio Frequency Identification)タグ等が注目されており、低コスト化、フレキシブル化、軽量化などが必要とされている。これらの観点から、半導体としてシリコンなどの無機半導体に代わる有機半導体の研究が盛んに行われている。一般に有機半導体を用いる場合、液体でのプロセスが可能となるため大面積化、印刷法の適用、プラスチック基板の利用などといった利点が挙げられる(非特許文献1参照)。
低コスト化やフレキシブル化を実現する上では、半導体のみでなく電極や絶縁膜も印刷法などで形成されることが望ましい。印刷法を用いた電極の形成では、導電性高分子や金属コロイド溶液などを用いた電極パターンの形成に関する研究も行われている(非特許文献2参照)。
しかしながら印刷法では、従来の無機半導体の研究で用いられているフォトリソグラフィーなどに比べて微細化が困難であり、薄膜トランジスタの集積化や応答周波数の向上なども実現されていない。
また一方で、印刷法で形成した電極は、真空装置やフォトリソグラフィーを用いて形成された電極よりも厚いことが多く、従って電極間のリーク電流を低減するために絶縁膜も厚くせざるを得ない。そのため、トランジスタを駆動させるためには高い電圧を加える必要があり、このことも実用化するうえでの大きな障害になっている。
以下に公知の文献を示す。
Science Vol.265、1684(1994) Thin Solid Films Vol.279、438(2003)
応答周波数を向上させるためには、ソース・ドレイン電極とゲート電極の重なり面積を少なくする必要があり、高度なアライメント精度や乾燥時における電極面積の変化などを抑えることが要求される。
また、低電圧で駆動させるためにはゲート絶縁膜を薄膜化する必要があるため、電極の厚さを薄くすることが要求される。
本発明は、そのような課題に鑑みてなされたものであり、薄膜トランジスタにおける電極の微細パターンを形成し、且つゲート電極とソース・ドレイン電極の重なりを無くすことにより高速動作を可能であって、且つ電極の厚さを薄くすることが可能な薄膜トランジスタの製造方法を提供することを目的とする。
本発明の請求項1記載の発明は、絶縁性の基板上に少なくとも下部電極、ゲート絶縁膜、上部電極、半導体膜を積層させた薄膜トランジスタの製造方法において、電極材料を予
め基板と異なるベースフィルム上に形成した転写フィルムとし、前記基板上若しくは前記基板上に形成された半導体膜上に所定のパターンにて下部電極を前記転写フィルムから転写し、前記基板と転写フィルムとを再アライメントが可能なように剥離し、ゲート絶縁膜形成後に前記再アライメントが可能なように剥離した転写フィルムを基板上に密着させ、上部電極を転写することを特徴とする薄膜トランジスタの製造方法としたものである。
請求項2記載の発明は、基板上に転写された下部電極が、ゲート電極であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法としたものである。
請求項3記載の発明は、基板上に半導体膜を形成し、そのうえに転写された下部電極がソース電極およびドレイン電極であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法としたものである。
請求項4記載の発明は、前記転写が、感熱転写法であることを特徴とする請求項1から3いずれか1項に記載の薄膜トランジスタの製造方法としたものである。
請求項5記載の発明は、前記電極材料が、ベースフィルム上に蒸着若しくはスパッタ若しくは塗布法により形成されることを特徴とする請求項1から4いずれか1項に記載の薄膜トランジスタの製造方法としたものである。
請求項6記載の発明は、前記塗布法がグラビア印刷、ダイコートであることを特徴とする請求項5に記載の薄膜トランジスタの製造方法としたものである。
請求項7記載の発明は、前記電極材料が金、白金、ニッケル、インジウム錫酸化物、導電性高分子の何れかであることを特徴とする請求項1から6いずれか1項に記載の薄膜トランジスタの製造方法としたものである。
請求項8記載の発明は、前記ゲート絶縁膜が熱可塑性プラスチックのフィルムであることを特徴とする請求項1から7いずれか1項に記載の薄膜トランジスタの製造方法としたものである。
請求項9記載の発明は、前記熱可塑性プラスチックがポリエチレン、ポリプロピレン、ポリカーボネート、ABS樹脂、ポリアミド、アクリル樹脂、ポリフェニレンスルフィド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミドのいずれか若しくはこれらのうち2つ以上の組み合わせからなることを特徴とする請求項8に記載の薄膜トランジスタの製造方法としたものである。
請求項10記載の発明は、前記半導体が有機半導体であることを特徴とする請求項1から9いずれか1項に記載の薄膜トランジスタの製造方法としたものである。
以上説明したように、本発明によれば、電極のパターニングを印刷法ではなく予め基材と異なるフィルムに蒸着や塗布法などで製膜した導電材料を転写するため、膜厚を薄くすることが出来、且つ同一転写フィルムで転写し下部電極を形成した残りを上部電極として用いるため、上部電極と下部電極のアライメント精度が良く、応答周波数を向上させる薄膜トランジスタの製造方法とすることが出来る。
本発明の薄膜トランジスタの製造方法の一実施の形態例を、図を用いて具体的に説明する。図1は、本発明の膜膜トランジスタの製造方法の実施例を断面で示した説明図である
。図(a)に示すように、まず、転写フィルムのベースフィルム11上に、離型層12、剥離層13をそれぞれその順で形成する。つぎに、剥離層上に電極材料14を製膜した後、接着層15を形成し、転写フィルム10を形成する。つぎに(b)に示すように、基板20を転写フィルムと平行に配置した後、予めゲート電極と同様のパターンを形成した刻印30を加熱しながら押し付け転写し、基板20上にゲート電極21を形成する。ここで、基板と転写フィルムとを再アライメントが可能なように剥離する。このゲート絶縁膜形成後に前記再アライメントが可能なように剥離した転写フィルムを上方に移動する。しかる後、(c)に示すように、ゲート絶縁膜を基板と転写フィルムの間に挿入、転写フィルム上方より平面の刻印31を加熱し押し付け、ゲート絶縁膜をゲート電極上に形成すると同時に、ソース・ドレイン電極23を転写し形成する(d)。つぎに(e)に示すように、半導体をインクジェット32で形成する。この結果、刻印のみを移動し、転写フィルムと基板の平面内の相対位置を変化させることなく電極を形成することが出来るので、ゲート電極とソース・ドレイン電極の重なり部分が無い薄膜トランジスタが形成できる。
なお、一例では転写のため離型層と剥離層とを形成したが、これにこだわるものでは無く、剥離される層であれば良い。また、剥離した後に電極上に剥離層が残っても本願の効果は得られる。さらに接着剤も、必ずしも設けなくても良い。また、本例ではゲート絶縁膜とソース・ドレイン電極を同時に形成するが、ゲート絶縁膜を形成した後に、電極を転写、形成しても良い。
また、上記の一例では、下部電極をゲート電極としたが、これをソース・ドレイン電極とすることも出来る。すなわち、基板20に半導体膜を設けた後、その上に転写フィルムを平行に配置した後、予めソース・ドレイン電極と同様のパターンを形成した刻印30を加熱しながら押し付け転写し、ソース・ドレイン電極を形成する。ゲート絶縁膜を基板と転写フィルムの間に挿入、転写フィルム上方より平面の刻印31を加熱し押し付け、ゲート絶縁膜を形成すると同時にゲート電極を形成する。
上記は一例であって、本発明の実施形態における転写法としては、特に限定されるものではないが、感熱転写方式が好ましい。一般に用いられる感熱転写法として刻印転写法、レーザー転写法、サーマルヘッド法などがあるが、下部電極と上部電極とのアライメント精度を考慮すると刻印転写法若しくはレーザー転写法を用いることが望ましい。
本発明の実施形態におけるアライメント法としては、特に限定されるものではないが、下部電極を転写した後、フィルムを上下方向のみ移動し、転写箔(転写フィルム)と基板の平面内の相対位置は変化させないことで下部電極と上部電極とのアライメントが可能となり、且つ上部電極の転写時には平面の(パターニングされていない)刻印を用いることで、精度の高いアライメントが可能となる。
本発明の実施形態におけるトランジスタの構造としては、特に限定されるものではなく、一般に用いられる構造として、ボトムゲート・ボトムコンタクト(プレーナー)型、ボトムゲート・トップコンタクト(逆スタガー)型、トップゲートボトムコンタクト(スタガー)型などがあるが、全ての基本構造に用いることが出来る。
本発明の実施形態における基板に用いる材料は、特に限定されるものではなく、一般に用いられる材料として、例えばポリエチレンテレフタレート(PET)やポリイミド、ポリエーテルスルホン(PES)、ポリエチレンナフタレート(PEN)、ポリカーボネート、シリコーンゴムなどのフレキシブルなプラスチック材料、石英などのガラス基板やシリコンウェハーなどがある。しかしながら、フレキシブル化、転写時や半導体塗布後の乾燥時などの加熱、アライメント精度の要求などを考慮すると、基板としてポリイミドやPES、PENなどを用いることが望ましい。
本発明の実施形態において、転写箔は少なくともベースフィルム上に剥離層、電極材料、接着層が形成されているものである。
本発明の実施形態におけるベースフィルムに用いる材料は、特に限定されるものではなく、一般に用いられる材料としてPETやPENなどのポリエステルフィルム、ポリプロピレン、セロハン、グラシン紙などがある。但し、本発明においては剥離層はゲート絶縁膜と密着する必要があるため、接着性の樹脂を剥離層として用い、ベースフィルムとの間に離型層を設けるほうが好ましい。ここで、離型層として用いる材料は、特に限定されるものではなく、一般に用いられる材料としてエポキシ樹脂、メラミン樹脂、アクリルポリオール、ウレタン樹脂の1種または2種以上を硬化させたものを使用する。
本発明の実施形態において、剥離層として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはセルロース誘導体、スチレン樹脂、スチレン共重合樹脂、アクリル樹脂、メタクリル樹脂、ロジンエステル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニル、塩ビ・酢ビ共重合体、ポリエステル樹脂、ポリウレタン樹脂、ブチラール樹脂、ポリアミド樹脂の一種または二種以上をビヒクルとして用いる。
本発明の実施形態において、電極材料として用いられる材料は特に限定されるものではないが、一般に用いられる材料には金、白金、ニッケル、インジウム錫酸化物などの金属あるいは酸化物の薄膜若しくはポリ(エチレンジオキシチオフェン)/ポリスチレンスルホネート(PEDOT/PSS)やポリアニリンなどの導電性高分子や金属コロイド粒子を分散させた溶液若しくは金属粒子を導電材料として用いた厚膜ペーストなどがあるが、電極の厚さを考慮すると金属あるいは酸化物の薄膜や金属コロイド粒子を分散させた溶液が望ましい。また、電極材料の形成方法としては、蒸着やスパッタなどの製膜法、グラビア印刷やダイコートなどの塗布法など、公知の方法を用いることが出来る。
本発明の実施形態において、接着層として用いられる材料は特に限定されるものではないが、一般に用いられる材料にはセルロース誘導体、スチレン樹脂、スチレン共重合樹脂、アクリル樹脂、メタクリル樹脂、ロジンエステル樹脂、ポリ酢酸ビニル樹脂、ポリ塩化ビニル、塩ビ・酢ビ共重合体、ポリエステル樹脂、ポリウレタン樹脂、ブチラール樹脂、ポリアミド樹脂の一種または二種以上をビヒクルとして用いる。
本発明の実施形態において、ゲート絶縁膜の形成方法は溶液からの塗布若しくはフィルムのラミネートで行う。溶液からの塗布の場合、グラビア印刷、ダイコートなどの公知の方法を用いることが出来る。材料としては特に限定されるものではないが、一般に用いられる材料にはポリビニルフェノール、ポリメタクリル酸メチル、ポリイミド、ポリビニルアルコールなどの高分子溶液、アルミナやシリカゲルなどの粒子を分散させた溶液などがある。フィルムをラミネートしてゲート絶縁膜とする場合、材料としては特に限定されるものではないが、一般に用いられる材料にはポリエチレン、ポリプロピレン、ポリカーボネート、ABS樹脂、ポリアミド、アクリル樹脂、ポリフェニレンスルフィド、PET、PENなどの熱可塑性樹脂、フェノール樹脂やアミノ樹脂、不飽和ポリエステル樹脂などの熱硬化性樹脂の両面に上記の接着層を形成したフィルムなどがあるが、コストおよび熱安定性を考慮するとPETやPENが望ましい。
本発明の実施形態において、半導体として用いられる材料は特に限定されるものではないが、低コスト化、フレキシブル化、大面積化を考慮すると印刷法が適用できる有機半導体を用いることが望ましい。即ち、ポリチオフェン、ポリアリルアミン、フルオレンビチオフェン共重合体、およびそれらの誘導体のような高分子有機半導体材料、およびペンタセン、テトラセン、銅フタロシアニン、ペリレン、およびそれらの誘導体のような低分子
有機半導体材料を用いることができる。また、カーボンナノチューブあるいはフラーレンなどの炭素化合物や半導体ナノ粒子分散液なども半導体材料として用いることができる。さらに半導体層としては、InGaZnO系、InGaO系、ZnGaO系、InZnO系、ZnO、SnO2等の酸化物半導体が使用可能である。
有機半導体の印刷方法としては、グラビア印刷、オフセット印刷、スクリーン印刷およびインクジェット法など、公知の方法を用いることが出来る。一般に、上記の有機半導体に関しては、溶剤に対する溶解度が低いため、低粘度溶液の印刷に適したインクジェット法若しくはグラビア印刷を用いることが望ましい。
以下、実施例を基に説明する。
図1(a)に示すように、転写箔のベースフィルム11として厚さ25ミクロンのPETフィルム(東レ製ルミラーT60)を用い、離型層12としてエポキシメラミン樹脂(大日本インキ化学工業製SF409)を0.5ミクロン、剥離層13として不飽和ポリエステル(東洋紡製バイロン300)を1ミクロン、夫々グラビア印刷で形成した。剥離層上に、電極材料14として金を真空蒸着で500Å製膜した後、接着層15として不飽和ポリエステル(東洋紡製バイロン300)を1ミクロン、グラビア印刷で形成し、転写箔10を形成した。(b)に示すように、基板20として厚さ125ミクロンのPENフィルム(帝人デュポン製テオネックスQ51)を用い、転写箔と平行に配置した後、予めレーザー加工で、ゲート電極と同様のパターンを形成した刻印30を200℃に加熱しながら押し付け、ゲート電極21を形成した。しかる後、(c)に示すように、ゲート絶縁膜22として厚さ1.2ミクロンのPENフィルム(帝人デュポン製テオネックスQ70)を基板と転写箔の間に挿入、転写箔上方より平面の刻印31を200℃で押し付け、ゲート絶縁膜をゲート電極上に形成すると同時にソース・ドレイン電極23を形成した(d)。(e)に示すように、半導体としてポリ(3−ヘキシルチオフェン)のアニソール溶液24をインクジェット32で形成した。この結果刻印のみを移動し、転写箔と基板の平面内の相対位置を変化させることなく電極を形成することが出来たので、ゲート電極とソース・ドレイン電極の重なり部分が無い薄膜トランジスタが形成できた。
図1(a)に示すように、転写箔のベースフィルム11として厚さ25ミクロンのPETフィルム(東レ製ルミラーT60)を用い、離型層12としてエポキシメラミン樹脂(大日本インキ化学工業製SF409)を0.5ミクロン、剥離層13として不飽和ポリエステル(東洋紡製バイロン300)を1ミクロン、夫々グラビア印刷で形成した。剥離層上に、電極材料14として白金を真空蒸着で500Å製膜した後、接着層15として不飽和ポリエステル(東洋紡製バイロン300)を1ミクロン、グラビア印刷で形成し、転写箔10を形成した。(b)に示すように、基板20として厚さ125ミクロンのポリイミドフィルム(東レデュポン製カプトン500V)を用い、転写箔と平行に配置した後、予めレーザー加工で、ゲート電極と同様のパターンを形成した刻印30を200℃に加熱しながら押し付け、ゲート電極21を形成した。しかる後、(c)に示すように、ゲート絶縁膜22として厚さ1.2ミクロンのPENフィルム(帝人デュポン製テオネックスQ70)を基板と転写箔の間に挿入、転写箔上方より平面の刻印31を200℃で押し付け、ゲート絶縁膜をゲート電極上に形成すると同時にソース・ドレイン電極23を形成した(d)。(e)に示すように、半導体としてポリ(3−ヘキシルチオフェン)のアニソール溶液24をインクジェット32で形成した。この結果金型のみを移動し、転写箔と基板の平面内の相対位置を変化させることなく電極を形成することが出来たので、ゲート電極とソース・ドレイン電極の重なり部分が無い薄膜トランジスタが形成できた。
図2(a)に示すように、転写箔のベースフィルム11として厚さ25ミクロンのPETフィルム(東レ製ルミラーT60)を用い、離型層12としてエポキシメラミン樹脂(大日本インキ化学工業製SF409)を0.5ミクロン、剥離層13として不飽和ポリエステル(東洋紡製バイロン300)を1ミクロン、夫々グラビア印刷で形成した。剥離層上に、電極材料14として金を真空蒸着で500Å製膜し、転写箔10を形成した。(b)に示すように、基板20として厚さ125ミクロンのポリイミドフィルム(東レデュポン製カプトン500V)を用い、転写箔と平行に配置した後、予めレーザー加工で、ゲート電極と同様のパターンを形成した刻印30を200℃に加熱しながら押し付け、ゲート電極21を形成した。しかる後、(c)に示すように、ゲート絶縁膜22として厚さ1.2ミクロンのPENフィルム(帝人デュポン製テオネックスQ70)を基板と転写箔の間に挿入、転写箔上方より平面の刻印31を200℃で押し付け、ゲート絶縁膜をゲート電極上に形成すると同時にソース・ドレイン電極23を形成した(d)。(e)に示すように、半導体としてポリ(3−ヘキシルチオフェン)のアニソール溶液24をインクジェット32で形成した。この結果金型のみを移動し、転写箔と基板の平面内の相対位置を変化させることなく電極を形成することが出来たので、ゲート電極とソース・ドレイン電極の重なり部分が無い薄膜トランジスタが形成できた。また、基板およびゲート絶縁膜の熱可塑性を利用し、転写箔に接着層を設けずに薄膜トランジスタを作製することが出来た。
本発明の薄膜トランジスタの製造方法の一例を示す断面で示す説明図である 本発明の薄膜トランジスタの製造方法の一例を示す断面で示す説明図である
符号の説明
10…転写箔
11…ベースフィルム
12…離型層
13…剥離層
14…電極材料
15…接着層
20…基板
21…ゲート電極
22…ゲート絶縁膜
23…ソース・ドレイン電極
24…半導体
30…刻印(パターン付)
31…刻印(平面)

Claims (10)

  1. 絶縁性の基板上に少なくとも下部電極、ゲート絶縁膜、上部電極、半導体膜を積層させた薄膜トランジスタの製造方法において、電極材料を予め基板と異なるベースフィルム上に形成した転写フィルムとし、前記基板上若しくは前記基板上に形成された半導体膜上に所定のパターンにて下部電極を前記転写フィルムから転写し、前記基板と転写フィルムとを再アライメントが可能なように剥離し、ゲート絶縁膜形成後に前記再アライメントが可能なように剥離した転写フィルムを基板上に密着させ、上部電極を転写することを特徴とする薄膜トランジスタの製造方法。
  2. 基板上に転写された下部電極が、ゲート電極であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  3. 基板上に半導体膜を形成し、そのうえに転写された下部電極がソース電極およびドレイン電極であることを特徴とする請求項1に記載の薄膜トランジスタの製造方法。
  4. 前記転写が、感熱転写法であることを特徴とする請求項1から3いずれか1項に記載の薄膜トランジスタの製造方法。
  5. 前記電極材料が、ベースフィルム上に蒸着若しくはスパッタ若しくは塗布法により形成されることを特徴とする請求項1から4いずれか1項に記載の薄膜トランジスタの製造方法。
  6. 前記塗布法がグラビア印刷、ダイコートであることを特徴とする請求項5に記載の薄膜トランジスタの製造方法。
  7. 前記電極材料が金、白金、ニッケル、インジウム錫酸化物、導電性高分子の何れかであることを特徴とする請求項1から6いずれか1項に記載の薄膜トランジスタの製造方法。
  8. 前記ゲート絶縁膜が熱可塑性プラスチックのフィルムであることを特徴とする請求項1から7いずれか1項に記載の薄膜トランジスタの製造方法。
  9. 前記熱可塑性プラスチックがポリエチレン、ポリプロピレン、ポリカーボネート、ABS樹脂、ポリアミド、アクリル樹脂、ポリフェニレンスルフィド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリイミドのいずれか若しくはこれらのうち2つ以上の組み合わせからなることを特徴とする請求項8に記載の薄膜トランジスタの製造方法。
  10. 前記半導体が有機半導体であることを特徴とする請求項1から9いずれか1項に記載の薄膜トランジスタの製造方法。
JP2005081157A 2005-03-22 2005-03-22 薄膜トランジスタの製造方法 Pending JP2006269475A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005081157A JP2006269475A (ja) 2005-03-22 2005-03-22 薄膜トランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005081157A JP2006269475A (ja) 2005-03-22 2005-03-22 薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2006269475A true JP2006269475A (ja) 2006-10-05

Family

ID=37205160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005081157A Pending JP2006269475A (ja) 2005-03-22 2005-03-22 薄膜トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP2006269475A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016206A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置の製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010016206A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置の製造方法
WO2010016207A1 (ja) * 2008-08-04 2010-02-11 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
JP4659925B2 (ja) * 2008-08-04 2011-03-30 パナソニック株式会社 フレキシブル半導体装置およびその製造方法
US8343822B2 (en) 2008-08-04 2013-01-01 Panasonic Corporation Flexible semiconductor device and method for manufacturing same
CN102047396B (zh) * 2008-08-04 2013-01-09 松下电器产业株式会社 柔性半导体装置及其制造方法
US8435842B2 (en) 2008-08-04 2013-05-07 Panasonic Corporation Method for manufacturing flexible semiconductor device
US8525172B2 (en) 2008-08-04 2013-09-03 Panasonic Corporation Flexible semiconductor device
JP5406189B2 (ja) * 2008-08-04 2014-02-05 パナソニック株式会社 フレキシブル半導体装置の製造方法

Similar Documents

Publication Publication Date Title
Khan et al. Technologies for printing sensors and electronics over large flexible substrates: A review
EP2312664B1 (en) Electronic devices
US8748242B2 (en) Electronic circuit structure and method for forming same
JP4730623B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器
JP2009200315A (ja) 半導体装置の製造方法
CA2682928A1 (en) Method for forming a pattern on a substrate and electronic device formed thereby
Blanchet et al. Printing techniques for plastic electronics
JP2009272523A (ja) 薄膜トランジスタおよび薄膜トランジスタの製造方法
EP3276692B1 (en) Field-effect transistor and method for the production thereof
US8344366B2 (en) Organic thin film transistor and method of forming the same
JP4729843B2 (ja) 薄膜トランジスタの製造方法
JP2006196851A (ja) 薄膜トランジスタ及びその製造方法
JP2007201056A (ja) 薄膜トランジスタ及びその製造方法
JP2006269475A (ja) 薄膜トランジスタの製造方法
JP2006186293A (ja) 薄膜トランジスタの製造方法
JP2009239033A (ja) 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
JP5779933B2 (ja) 薄膜トランジスタ装置およびその製造方法
JP2006269476A (ja) 薄膜トランジスタの製造方法
Mandal et al. Inkjet printed organic thin film transistors: Achievements and challenges
JP5098159B2 (ja) 薄膜トランジスタの製造方法
Li et al. Polymer thin film transistors with self-aligned gates fabricated using ink-jet printing
JP2007134547A (ja) トランジスタおよびその製造方法
JP4951868B2 (ja) 薄膜トランジスタの製造方法
JP6221243B2 (ja) 薄膜トランジスタアレイ及び画像表示装置
JP2016163029A (ja) 薄膜トランジスタ、薄膜トランジスタアレイの製造方法及び画素表示装置