JP2006196851A - 薄膜トランジスタ及びその製造方法 - Google Patents
薄膜トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2006196851A JP2006196851A JP2005097094A JP2005097094A JP2006196851A JP 2006196851 A JP2006196851 A JP 2006196851A JP 2005097094 A JP2005097094 A JP 2005097094A JP 2005097094 A JP2005097094 A JP 2005097094A JP 2006196851 A JP2006196851 A JP 2006196851A
- Authority
- JP
- Japan
- Prior art keywords
- source
- film transistor
- gate insulating
- electrode
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】 印刷法により形成される薄膜トランジスタにおいて、ソース・ドレイン電極及びゲート電極などの各種電極が微細かつ高い位置精度によって形成された薄膜トランジスタを提供する。
【解決手段】 本発明の薄膜トランジスタは、多孔質層が片面または両面に形成されたゲート絶縁膜と、該ゲート絶縁膜の一方に形成されたゲート電極と、前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極とを有し、少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に形成されている。
【選択図】 図1
【解決手段】 本発明の薄膜トランジスタは、多孔質層が片面または両面に形成されたゲート絶縁膜と、該ゲート絶縁膜の一方に形成されたゲート電極と、前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極とを有し、少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に形成されている。
【選択図】 図1
Description
本発明は、有機半導体または酸化物半導体を用いた薄膜トランジスタ及びその製造方法に関する。
近年、電子ペーパやRFIDタグ等の薄型化された電子機器が多用されるようになってきている。
これらの電子機器には従来と同様に電子回路が設けられており、この電子回路はトランジスタで形成されている。
現在のシリコン等の無機半導体材料を使用したトランジスタの製造には、真空蒸着、不純物のドーピング、パターン形成のためのフォトリソグラフ、エッチングなどの多くの真空系、それも真空度を厳密に調整する真空系が必要であり、装置コスト及びランニングコストにより、トランジスタの製造コストが非常に高くなり、上記電子機器の価格も上昇することになる。
これらの電子機器には従来と同様に電子回路が設けられており、この電子回路はトランジスタで形成されている。
現在のシリコン等の無機半導体材料を使用したトランジスタの製造には、真空蒸着、不純物のドーピング、パターン形成のためのフォトリソグラフ、エッチングなどの多くの真空系、それも真空度を厳密に調整する真空系が必要であり、装置コスト及びランニングコストにより、トランジスタの製造コストが非常に高くなり、上記電子機器の価格も上昇することになる。
そのため、電子ペーパやRFIDタグなどに対応させるため、フレキシブル化、低コスト化、さらに軽量化などの観点から、電子回路を形成するトランジスタをフレキシブル基材上に印刷法を用いて形成するデバイスの開発が行われている。
この印刷法を用いた薄膜トランジスタの形成方法としては、オフセット印刷法によりレジストインキや遮光性インキを塗布し、半導体パターンや回路基板を形成する方法(例えば、特許文献1)、スクリーン印刷やロールコーターにより導電ペーストを印刷して各種電極を形成する方法(例えば、特許文献2)、インクジェットにより金属微粒子溶液を塗布して各種電極を形成する方法(例えば、特許文献3)等が知られている。
特開平7-240523号公報
特開2004-80026号公報
特開2004-31933号公報
この印刷法を用いた薄膜トランジスタの形成方法としては、オフセット印刷法によりレジストインキや遮光性インキを塗布し、半導体パターンや回路基板を形成する方法(例えば、特許文献1)、スクリーン印刷やロールコーターにより導電ペーストを印刷して各種電極を形成する方法(例えば、特許文献2)、インクジェットにより金属微粒子溶液を塗布して各種電極を形成する方法(例えば、特許文献3)等が知られている。
薄膜トランジスタの特性を決定する要因の一つとして、ソース・ドレイン電極間距離(チャネル長)があり、チャネル長は短いほどトランジスタの動作速度が大きくなり、また、素子サイズも小さくすることができる。特に、印刷法による薄膜トランジスタの形成においては、移動度の小さい半導体が用いられる場合が多いため、チャネル長が短いことは特に重要である。
ここで、従来の印刷法による薄膜トランジスタの形成においては、ソース・ドレイン電極を、金属粉等の導電材が溶剤に分散した電極形成材の印刷により形成するが、電極形成材の印刷後の流動などにより、ソース・ドレイン間がショートしないように、ある程度の幅を有して印刷処理を行うため、チャネル長の短い微細チャネルを形成することは困難であるという問題がある。
また、従来の印刷法による薄膜トランジスタの形成においては、チャネルが形成できた場合であっても、同一基材に形成した薄膜トランジスタの各素子間で、チャネル形状(特に、チャネル長)のバラツキが大きくなり、動作が不安定となる原因となる。
さらに、従来の印刷法による薄膜トランジスタの形成においては、短いチャネル長に対応して、ゲート電極も微細加工し、かつ高い精度で、ソース・ドレイン電極に対応した位置に形成されないと、ゲート電極とソース・ドレイン電極との重なり部分が大きくなりこの重なり部分の寄生容量により、薄膜トランジスタの動作周波数が低下するという欠点がある。
さらに、従来の印刷法による薄膜トランジスタの形成においては、短いチャネル長に対応して、ゲート電極も微細加工し、かつ高い精度で、ソース・ドレイン電極に対応した位置に形成されないと、ゲート電極とソース・ドレイン電極との重なり部分が大きくなりこの重なり部分の寄生容量により、薄膜トランジスタの動作周波数が低下するという欠点がある。
本発明は、このような事情に鑑みてなされたものであり、印刷法により形成される薄膜トランジスタにおいて、ソース・ドレイン電極及びゲート電極などの各種電極が微細かつ高い位置精度によって形成された薄膜トランジスタを提供することを目的とする。
請求項1記載の発明は、薄膜トランジスタにおいて、多孔質層が片面または両面に形成されたゲート絶縁膜と、該ゲート絶縁膜の一方に形成されたゲート電極と、前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極と前記ソース・ドレイン電極間に形成された半導体層を有し、少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に形成されていることを特徴とする。
請求項2記載の発明は、請求項1記載の薄膜トランジスタにおいて、前記ゲート絶縁膜が、プラスチックフィルムであることを特徴とする。
請求項3記載の発明は、請求項1〜2に記載の薄膜トランジスタにおいて、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする。
請求項4記載の発明は、薄膜トランジスタの製造方法において、基材上にゲート電極を形成する工程と、基材及びゲート電極上にゲート絶縁膜を形成する工程と、該ゲート絶縁膜上に多孔質層を形成する工程と、印刷法により、該多孔質層上にソース・ドレイン電極を形成する工程と、該ソース・ドレイン電極間に半導体層を形成する工程とを有することを特徴とする。
請求項5記載の発明は、薄膜トランジスタの製造方法において、ゲート絶縁膜の片面ないし両面に多孔質層を形成する工程と、該多孔質層上に、ゲート電極およびソース・ドレイン電極のいずれかまたは両方を印刷法により形成する工程と、該ソース・ドレイン電極間に半導体層を形成する工程とを有することを特徴とする。
請求項6記載の発明は、請求項4〜5に記載の薄膜トランジスタの製造方法において、前記印刷法が、スクリーン印刷法またはインクジェット法であることを特徴とする。
請求項7記載の発明は、請求項4〜6に記載の薄膜トランジスタの製造方法において、前記半導体層が、有機半導体または酸化物半導体であることを特徴とする。
本発明では、ゲート絶縁膜上に設けた多孔質層上に各種電極(ソース・ドレイン電極とゲート電極のうち少なくとも一方)が印刷形成されているため、形成時に印刷されたインクの溶媒が多孔質の孔に入り、溶媒が不均一に広がることを抑制して、電極の形成する加工精度及び位置精度を向上させることができ、各種電極の形状がより高い精度により形成された薄膜トランジスタを構成することが可能となる。
本発明は、薄膜トランジスタにおいて、多孔質層が片面または両面に形成されたゲート絶縁膜と、該ゲート絶縁膜の一方に形成されたゲート電極と、前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極とを有し、少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に印刷形成されている。
この多孔質膜の孔が電極形成材の溶媒を吸収するため、電極パターンの形状が、溶媒の延びにより変化する現象を抑制するため、電極のパターン形成の精度を向上させることができ、電極の精密加工が可能となる。
この多孔質膜の孔が電極形成材の溶媒を吸収するため、電極パターンの形状が、溶媒の延びにより変化する現象を抑制するため、電極のパターン形成の精度を向上させることができ、電極の精密加工が可能となる。
次に、以下に示す様に、本発明の一実施形態としてプレーナー型TFTについて詳細に説明するが、この構成に限定されるものではない。
図を参照して、本発明の実施形態による薄膜トランジスタの説明を行う。図1は本発明の実施形態による薄膜トランジスタの断面構造を示す概念図である。
この図において、薄膜トランジスタは、基材1上にゲート電極2のパターンが形成され、基材1およびゲート電極2上にゲート絶縁膜3が形成され、このゲート絶縁膜3上に無機酸化物微粒子を含む多孔質層4が形成され、この多孔質層4上にソース・ドレイン電極5が形成され、ソース・ドレイン電極5間(すなわちソース及びドレイン電極の間の多孔質膜4上)に半導体層6が形成されて構成されている。
図を参照して、本発明の実施形態による薄膜トランジスタの説明を行う。図1は本発明の実施形態による薄膜トランジスタの断面構造を示す概念図である。
この図において、薄膜トランジスタは、基材1上にゲート電極2のパターンが形成され、基材1およびゲート電極2上にゲート絶縁膜3が形成され、このゲート絶縁膜3上に無機酸化物微粒子を含む多孔質層4が形成され、この多孔質層4上にソース・ドレイン電極5が形成され、ソース・ドレイン電極5間(すなわちソース及びドレイン電極の間の多孔質膜4上)に半導体層6が形成されて構成されている。
上記基材1は、特に限定されるものではないが、各種ガラス基板、所定の機械的剛性を有する公知のプラスチックフィルムまたはシートより、耐熱性や可撓性などの観点から適宜選択して用いることができる。
そして、基材1は、例えば、ソーダライムガラス、石英、シリコンウエハーや、ポリエチレンテレフタレート(PET) 、ポリエチレンナフタレート(PEN) 、ポリプロピレン、シクロオレフィンポリマー、ポリイミド、ポリエーテルスルホン(PES) 、ポリメチルメタクリレート(PMMA) 、ポリカーボネート、ポリアリルレートなどの材料を使用することができる。
そして、基材1は、例えば、ソーダライムガラス、石英、シリコンウエハーや、ポリエチレンテレフタレート(PET) 、ポリエチレンナフタレート(PEN) 、ポリプロピレン、シクロオレフィンポリマー、ポリイミド、ポリエーテルスルホン(PES) 、ポリメチルメタクリレート(PMMA) 、ポリカーボネート、ポリアリルレートなどの材料を使用することができる。
ゲート電極2は、例えば、基材1表面に導電性インクを、電極パターンとしてスクリーン印刷した後、必要に応じ熱処理して形成する。
また、ゲート電極2は、銅箔を貼った銅貼り基板のパターニングによっても形成できるが、真空蒸着、スパッタ、CVD(化学気相成長)などの気相法やその他の塗布法などに形成することもできる。
また、ゲート電極2は、銅箔を貼った銅貼り基板のパターニングによっても形成できるが、真空蒸着、スパッタ、CVD(化学気相成長)などの気相法やその他の塗布法などに形成することもできる。
上記ゲート電極2は、電極を形成する導電材料として、Ni、Al、Cu、Ag、Auなどの金属材料、またはNi、Al、Cu、Ag、Au、カーボン等の微粉体、あるいはAg、Cu、Au等のナノ粒子、さらに有機Ag化合物等の導電材を含有する各種導電性ペーストないし導電性インク等の公知の材料を用いることができる。
ゲート絶縁膜3は、公知の材料を用いて形成することができ、具体的に、例えば、SiO2、BaxSr(1−x)TiO3、BaTixZr(1−x)O3等の無機系材料や、ポリエステル/メラミン樹脂ペースト、ポリメチルメタクリレート、ポリ塩化ビニル、ポリビニルアルコール、ポリビニルフェノール、ポリスチレン、シアノエチルプルランなどの有機系材料を用いることができる。
ここで、ゲート絶縁層3の形成には、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、真空蒸着、CVD等の公知の方法が用いることができる。
ここで、ゲート絶縁層3の形成には、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、真空蒸着、CVD等の公知の方法が用いることができる。
多孔質層4は、印刷法により形成されるソース・ドレイン電極5の導電性インクの分散媒(または溶媒など)を吸収するために設けられる。
すなわち、ソース・ドレイン電極5のパターンの印刷直後に、多孔質層4の孔に上記分散媒が吸収されることにより、電極を形成する導電性インクの必要以上の流動が抑制され、より精度の高い形状で電極のパターンが形成される。
すなわち、ソース・ドレイン電極5のパターンの印刷直後に、多孔質層4の孔に上記分散媒が吸収されることにより、電極を形成する導電性インクの必要以上の流動が抑制され、より精度の高い形状で電極のパターンが形成される。
この多孔質層4は、全重量における10重量%以上、50重量%以下の範囲で、含有物として無機酸化物微粒子を含有する。
上記無機酸化物微粒子の最適な含有量は、粒子種により異なるが、少なすぎると導電性インクの分散媒を十分に吸収することができずに電極のパターン形状の精密性が低下する。
一方、上記無機酸化物微粒子の含有量が多すぎると、多孔質層4に割れが生じる等の問題が発生しやすくなる。
上記無機酸化物微粒子の最適な含有量は、粒子種により異なるが、少なすぎると導電性インクの分散媒を十分に吸収することができずに電極のパターン形状の精密性が低下する。
一方、上記無機酸化物微粒子の含有量が多すぎると、多孔質層4に割れが生じる等の問題が発生しやすくなる。
この、無機酸化物微粒子の種類は、特に限定されるものではなく、一般的な酸化ケイ素微粒子や酸化アルミ微粒子などを用いることができる。
また、無機酸化物微粒子の粒子径は、1μm以下が好ましく、100nm以下で、5nm以上がより好ましい。
ここで、粒子径が大きいと多孔質層4の膜厚も大きくなり、膜厚が必要以上に厚くなった場合、形成された薄膜トランジスタの性能が低下してしまう(駆動電圧が高くなってしまう)。
また、無機酸化物微粒子の粒子径は、1μm以下が好ましく、100nm以下で、5nm以上がより好ましい。
ここで、粒子径が大きいと多孔質層4の膜厚も大きくなり、膜厚が必要以上に厚くなった場合、形成された薄膜トランジスタの性能が低下してしまう(駆動電圧が高くなってしまう)。
上述した多孔質層4は、無機酸化物微粒子を含む溶液を塗布することにより形成される。
この溶液の塗布方法は、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット等の公知の方法が可能である。
また、多孔質層4は、印刷適性及び塗膜強度の観点から、バインダを含むことが好まい。
このバインダとしては、例えば、ポリビニルアルコールやポリエチレングリコールなどの水溶性高分子や、熱硬化性樹脂及びモノマー、光硬化性樹脂及びモノマーなどが挙げられ、前記塗布液に混合され用いられる。
この溶液の塗布方法は、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット等の公知の方法が可能である。
また、多孔質層4は、印刷適性及び塗膜強度の観点から、バインダを含むことが好まい。
このバインダとしては、例えば、ポリビニルアルコールやポリエチレングリコールなどの水溶性高分子や、熱硬化性樹脂及びモノマー、光硬化性樹脂及びモノマーなどが挙げられ、前記塗布液に混合され用いられる。
ゲート絶縁膜3と多孔質層4とは、膜厚の合計(合計膜厚)において0.5μm〜10μmの範囲とするのが望ましい。
この合計膜厚が薄すぎると、ゲート電極2と、半導体層6またはソース・ドレイン電極5との間の電流のリーク、すなわちゲートリークが大きくなり、逆に、合計膜厚が厚すぎると、薄膜トランジスタをオン/オフするための駆動電圧が大きくなる等、薄膜トランジスタの動作性能が低下する。
この合計膜厚が薄すぎると、ゲート電極2と、半導体層6またはソース・ドレイン電極5との間の電流のリーク、すなわちゲートリークが大きくなり、逆に、合計膜厚が厚すぎると、薄膜トランジスタをオン/オフするための駆動電圧が大きくなる等、薄膜トランジスタの動作性能が低下する。
ソース・ドレイン電極5は、電極のパターン形成の際、金属粉等の導電材が溶剤(分散媒)に分散した電極形成材(例えば、導電ペースト)を多孔質層4上に、印刷法でパターニングすることにより形成される。
この印刷方法は、例えば、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット等の公知の方法より適宜選択して用いられる。
これにより、プレーナー型薄膜トランジスタにおいては、ゲート電極2及びソース・ドレイン電極5における一方の電極としてソース・ドレイン電極5を、多孔質層4上に印刷形成することにより、精密な形状の(高い精度により)ソース・ドレイン電極5が形成される。
この印刷方法は、例えば、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット等の公知の方法より適宜選択して用いられる。
これにより、プレーナー型薄膜トランジスタにおいては、ゲート電極2及びソース・ドレイン電極5における一方の電極としてソース・ドレイン電極5を、多孔質層4上に印刷形成することにより、精密な形状の(高い精度により)ソース・ドレイン電極5が形成される。
ここで、電極形成材の粘度が高い場合または低い場合それぞれに適した印刷方法として、高い場合にスクリーン印刷、低い場合にインクジェットが挙げられる。
ソース・ドレイン電極5の電極形成材は、特に限定されるものではなく、Ni、Al、Cu、Ag、Au、カーボン等の微粉体、Ag、Cu、Au等のナノ粒子、有機Ag化合物等の導電材を含有する各種導電性ペーストないし導電性インク等の公知の材料を用いることができる。
ソース・ドレイン電極5の電極形成材は、特に限定されるものではなく、Ni、Al、Cu、Ag、Au、カーボン等の微粉体、Ag、Cu、Au等のナノ粒子、有機Ag化合物等の導電材を含有する各種導電性ペーストないし導電性インク等の公知の材料を用いることができる。
半導体層6は、各種公知の材料で形成可能であり、例えば、ペンタセン、ポリチオフェン、ポリアリルアミン、フルオレンビオチオフェン共重合体などの有機系材料、また、カーボンナノチューブやフラーレンなどの炭素化合物材料、InGaZnO系、InGaO系、ZnGaO系、InZnO系、ZnOなどの酸化物半導体材料およびセレン化カドミウム粒などの無機系の材料が挙げられる。
また、半導体層6は、各種公知の方法で形成可能であり、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、スパッタやレーザアブレーション、有機金属化学気相成長等真空蒸着などから材料に応じ適宜選択して用いる。
また、半導体層6は、各種公知の方法で形成可能であり、例えば、スピンコート、ディップコート、スクリーン印刷、凸版印刷、凹版印刷、平版印刷、インクジェット、スパッタやレーザアブレーション、有機金属化学気相成長等真空蒸着などから材料に応じ適宜選択して用いる。
次に、本発明は、スタガー型薄膜トランジスタにも同様に適用可能である。
本発明のスタガー型薄膜トランジスタは、例えば、図2に示す様に、基材1上にソース・ドレイン電極5が形成され、ソース・ドレイン電極5間(すなわち、ソース及びドレイン電極間の基材1上)に半導体層6が形成され、基材1及び半導体層6上にゲート絶縁膜3が形成され、このゲート絶縁膜上に多孔質層4が形成され、この多孔質層4上にゲート電極2が形成された構造となる。
これにより、スタガー型薄膜トランジスタにおいては、ゲート電極2及びソース・ドレイン電極5における一方の電極としてゲート電極2を、多孔質層4上に印刷形成することにより、精密な形状の(高い精度により)ゲート電極2が形成される。
本発明のスタガー型薄膜トランジスタは、例えば、図2に示す様に、基材1上にソース・ドレイン電極5が形成され、ソース・ドレイン電極5間(すなわち、ソース及びドレイン電極間の基材1上)に半導体層6が形成され、基材1及び半導体層6上にゲート絶縁膜3が形成され、このゲート絶縁膜上に多孔質層4が形成され、この多孔質層4上にゲート電極2が形成された構造となる。
これにより、スタガー型薄膜トランジスタにおいては、ゲート電極2及びソース・ドレイン電極5における一方の電極としてゲート電極2を、多孔質層4上に印刷形成することにより、精密な形状の(高い精度により)ゲート電極2が形成される。
<一実施形態の薄膜トランジスタの製造>
本発明はまた、ゲート絶縁膜3としてプラスチックフィルムを用いた薄膜トランジスタにも適用可能である。
このゲート絶縁膜3に用いるプラスチックフィルムとして、PETやPEN、PES等のフィルムが用いられ、適当な剛性を有するものであれば、基材1を兼ねることもできる。
本発明はまた、ゲート絶縁膜3としてプラスチックフィルムを用いた薄膜トランジスタにも適用可能である。
このゲート絶縁膜3に用いるプラスチックフィルムとして、PETやPEN、PES等のフィルムが用いられ、適当な剛性を有するものであれば、基材1を兼ねることもできる。
この場合、図3に示す様に、プラスチックフィルムであるゲート絶縁膜3の片面または両面に多孔質層(41、42)を、すでに述べた方法により形成し、該多孔質層41上にゲート電極2を、多孔質層42上にソース・ドレイン電極5をそれぞれ印刷形成することにより、各電極がより精密な形状によって形成される。
すなわち、ゲート絶縁膜3の両面に多孔質層を形成することにより、ゲート電極2及びソース・ドレイン電極5の両方を、各々ゲート絶縁膜3の異なる多孔質層上に形成することができ、両方の電極ともに、高い精度にてパターン形成が可能となる。
また、このゲート絶縁膜3に用いるプラスチックフィルムとして、あらかじめ多孔質層が形成されたプラスチックフィルムを用いてもよい。
すなわち、ゲート絶縁膜3の両面に多孔質層を形成することにより、ゲート電極2及びソース・ドレイン電極5の両方を、各々ゲート絶縁膜3の異なる多孔質層上に形成することができ、両方の電極ともに、高い精度にてパターン形成が可能となる。
また、このゲート絶縁膜3に用いるプラスチックフィルムとして、あらかじめ多孔質層が形成されたプラスチックフィルムを用いてもよい。
図1に示したプレーナー型薄膜トランジスタを、以下に示す1)〜5)の手順で作製した。各電極の材料及び半導体層4の作製には、当然のことながら、すでに述べた材料を用いることができる。
1)ゲート電極2の形成
基材1であるガラス基板上にAgをマスク蒸着することにより、ゲート電極2のパターンを形成した。
1)ゲート電極2の形成
基材1であるガラス基板上にAgをマスク蒸着することにより、ゲート電極2のパターンを形成した。
2)ゲート絶縁層の形成
ポリビニルフェノール(平均分子量20000、Poly(4vinylphenol))を架橋剤とともに、溶媒であるシクロヘキサノンに溶解し、ゲート絶縁層3の形成材料としてゲート絶縁層形成溶液の調製を行う。
前記ゲート電極2が形成された基材1上部に対し、ゲート絶縁層形成溶液をスピンコートする。
そして、200℃で60分間放置して熱硬化させ、膜厚1μmのゲート絶縁層2を形成した。
ポリビニルフェノール(平均分子量20000、Poly(4vinylphenol))を架橋剤とともに、溶媒であるシクロヘキサノンに溶解し、ゲート絶縁層3の形成材料としてゲート絶縁層形成溶液の調製を行う。
前記ゲート電極2が形成された基材1上部に対し、ゲート絶縁層形成溶液をスピンコートする。
そして、200℃で60分間放置して熱硬化させ、膜厚1μmのゲート絶縁層2を形成した。
3)多孔質層4の形成
シリカゾル水溶液(日産化学工業製品名 スノーテックスAk)と、ポリビニルアルコール(クラレ製PVA217)と蒸留水を、総固形分濃度が10wt%、シリカゾルとポリビニルアルコールの混合比が重量比で4/1となるように混合し、多孔質層形成溶液を調整した。
そして、ゲート絶縁膜3上部に、上記多孔質形成溶液をスピンコートし、120℃で10分間放置して、熱乾燥させて、膜厚1μmの多孔質膜4を形成した。
シリカゾル水溶液(日産化学工業製品名 スノーテックスAk)と、ポリビニルアルコール(クラレ製PVA217)と蒸留水を、総固形分濃度が10wt%、シリカゾルとポリビニルアルコールの混合比が重量比で4/1となるように混合し、多孔質層形成溶液を調整した。
そして、ゲート絶縁膜3上部に、上記多孔質形成溶液をスピンコートし、120℃で10分間放置して、熱乾燥させて、膜厚1μmの多孔質膜4を形成した。
4)ソース・ドレイン電極5の形成
有機Ag化合物の導電材を含有するポリマー導電ペーストを、上記多孔質層4上に10μmの厚さでスクリーン印刷した後、150℃で30分間放置して熱処理することにより、ソース・ドレイン電極5を形成した。
有機Ag化合物の導電材を含有するポリマー導電ペーストを、上記多孔質層4上に10μmの厚さでスクリーン印刷した後、150℃で30分間放置して熱処理することにより、ソース・ドレイン電極5を形成した。
ここで、スクリーン版のパターン形状は、ソース・ドレイン電極5のチャネル長、すなわちソース電極及びドレイン電極の間隔が10μmに設計されている。
チャネル部分を顕微鏡によって観察したところ、ソース・ドレイン電極5はスクリーン版のパターン形状を正確に反映しており、チャネル長が10μmのチャネルが形成されていた。
チャネル部分を顕微鏡によって観察したところ、ソース・ドレイン電極5はスクリーン版のパターン形状を正確に反映しており、チャネル長が10μmのチャネルが形成されていた。
5)半導体層の形成
ポリ(3-ヘキシルチオフェン試薬)(アルドリッチ製)溶液を、多孔質層4表面において前記ソース・ドレイン電極5間にインクジェットにより0.1μmの厚さで塗布し、100℃で30分間放置し乾燥させ半導体層6を形成した。
最後に、ソース・ドレイン電極上にボンティングパッドを設け、ボンティングパッドを除く基板表面の前面を保護膜で覆って薄膜トランジスタを完成させた。
ポリ(3-ヘキシルチオフェン試薬)(アルドリッチ製)溶液を、多孔質層4表面において前記ソース・ドレイン電極5間にインクジェットにより0.1μmの厚さで塗布し、100℃で30分間放置し乾燥させ半導体層6を形成した。
最後に、ソース・ドレイン電極上にボンティングパッドを設け、ボンティングパッドを除く基板表面の前面を保護膜で覆って薄膜トランジスタを完成させた。
このTFTのドレイン電圧V(横軸)とドレイン電流I(縦軸)の相関(V-I特性)のゲート電圧依存性を評価した結果を図4に示す。
図4において、曲線(a)〜(i)は、ゲート電圧をそれぞれ0V、10V、20V、30V、40V、50V、60V、70V、80V、90Vと10V毎に変化させた場合に対応している。
上記図4に示されるように、ゲート電圧が0Vの時にはほとんどドレイン電流は流れず、ゲートに印加するゲート電圧が上昇するに従いドレイン電流Iが流れ、トランジスタ特性が確認された。
図4において、曲線(a)〜(i)は、ゲート電圧をそれぞれ0V、10V、20V、30V、40V、50V、60V、70V、80V、90Vと10V毎に変化させた場合に対応している。
上記図4に示されるように、ゲート電圧が0Vの時にはほとんどドレイン電流は流れず、ゲートに印加するゲート電圧が上昇するに従いドレイン電流Iが流れ、トランジスタ特性が確認された。
<従来例の構成の薄膜トランジスタの作成>
従来例の構成の薄膜トランジスタは、本実施形態と異なり、多孔質層4を形成せずに、ソース・ドレイン電極5をゲート絶縁膜3上に直接形成した。
また、多孔質層4が無いということ以外は、全て図1の構成と同様であり、各電極及び半導体層6のパターン形状、寸法及び製造方法も同一であるプレーナー型薄膜トランジスタを作成した。
従来例の構成の薄膜トランジスタは、本実施形態と異なり、多孔質層4を形成せずに、ソース・ドレイン電極5をゲート絶縁膜3上に直接形成した。
また、多孔質層4が無いということ以外は、全て図1の構成と同様であり、各電極及び半導体層6のパターン形状、寸法及び製造方法も同一であるプレーナー型薄膜トランジスタを作成した。
従来例の構成の薄膜トランジスタにおいて、チャネル部分を顕微鏡により、拡大して観察したところ、ソース・ドレイン電極5はスクリーン版のパターン形状より大きく広がり、ソース電極とドレイン電極との間が接触(ショート)しており、チャネルが形成されておらず、トランジスタとして動作するものではなかった。
1 基材
2 ゲート電極
3 ゲート絶縁膜
4、41、42 多孔質層
5 ソース・ドレイン電極
6 半導体層
2 ゲート電極
3 ゲート絶縁膜
4、41、42 多孔質層
5 ソース・ドレイン電極
6 半導体層
Claims (7)
- 多孔質層が片面または両面に形成されたゲート絶縁膜と、
該ゲート絶縁膜の一方に形成されたゲート電極と、
前記ゲート絶縁膜の他方に形成されたソース・ドレイン電極と
前記ソース・ドレイン電極間に形成された半導体層を有し、
少なくとも、ゲート電極またはソース・ドレイン電極のいずれかが前記多孔質膜上に形成されていることを特徴とする薄膜トランジスタ。 - 前記ゲート絶縁膜が、プラスチックフィルムであることを特徴とする請求項1に記載の薄膜トランジスタ。
- 前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項1〜2記載の薄膜トランジスタ。
- 基材上にゲート電極を形成する工程と、
基材及びゲート電極上にゲート絶縁膜を形成する工程と、
該ゲート絶縁膜上に多孔質層を形成する工程と、
印刷法により、該多孔質層上にソース・ドレイン電極を形成する工程と
該ソース・ドレイン電極間に半導体層を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - ゲート絶縁膜の片面ないし両面に多孔質層を形成する工程と、
該多孔質層上に、ゲート電極およびソース・ドレイン電極のいずれかまたは両方を印刷法により形成する工程と、
該ソース・ドレイン電極間に半導体層を形成する工程と
を有することを特徴とする薄膜トランジスタの製造方法。 - 前記印刷法が、スクリーン印刷法またはインクジェット法であることを特徴とする請求項4〜5に記載の薄膜トランジスタの製造方法。
- 前記半導体層が、有機半導体または酸化物半導体であることを特徴とする請求項4〜6記載の薄膜トランジスタの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005097094A JP2006196851A (ja) | 2004-12-16 | 2005-03-30 | 薄膜トランジスタ及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004364644 | 2004-12-16 | ||
JP2005097094A JP2006196851A (ja) | 2004-12-16 | 2005-03-30 | 薄膜トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006196851A true JP2006196851A (ja) | 2006-07-27 |
Family
ID=36802653
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005097094A Withdrawn JP2006196851A (ja) | 2004-12-16 | 2005-03-30 | 薄膜トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006196851A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008258252A (ja) * | 2007-04-02 | 2008-10-23 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法 |
JP5177695B2 (ja) * | 2007-03-02 | 2013-04-03 | 日本電気株式会社 | スイッチング素子及びその製造方法 |
KR101257851B1 (ko) * | 2007-03-13 | 2013-04-24 | 삼성전자주식회사 | 디스플레용 박막 트랜지스터 및 그 제조 방법 |
KR101286526B1 (ko) * | 2012-01-20 | 2013-07-19 | 동아대학교 산학협력단 | 박막 트랜지스터 및 그의 제조 방법 |
JP5406189B2 (ja) * | 2008-08-04 | 2014-02-05 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
KR101778874B1 (ko) | 2013-03-08 | 2017-09-14 | 후지필름 가부시키가이샤 | 산화물 반도체 박막 트랜지스터용 기판 |
-
2005
- 2005-03-30 JP JP2005097094A patent/JP2006196851A/ja not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5177695B2 (ja) * | 2007-03-02 | 2013-04-03 | 日本電気株式会社 | スイッチング素子及びその製造方法 |
KR101257851B1 (ko) * | 2007-03-13 | 2013-04-24 | 삼성전자주식회사 | 디스플레용 박막 트랜지스터 및 그 제조 방법 |
JP2008258252A (ja) * | 2007-04-02 | 2008-10-23 | Konica Minolta Holdings Inc | 有機薄膜トランジスタ、有機薄膜トランジスタの製造方法 |
JP5406189B2 (ja) * | 2008-08-04 | 2014-02-05 | パナソニック株式会社 | フレキシブル半導体装置の製造方法 |
KR101286526B1 (ko) * | 2012-01-20 | 2013-07-19 | 동아대학교 산학협력단 | 박막 트랜지스터 및 그의 제조 방법 |
KR101778874B1 (ko) | 2013-03-08 | 2017-09-14 | 후지필름 가부시키가이샤 | 산화물 반도체 박막 트랜지스터용 기판 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8748242B2 (en) | Electronic circuit structure and method for forming same | |
JP2006352083A (ja) | 有機薄膜トランジスタ及びアクティブマトリックス表示装置 | |
JP4730623B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、および電子機器 | |
EP2533103B1 (en) | Method of manufacturing interconnection member and electronic device, interconnection member, multilayered interconnections, electronic device, electronic device array and display device using the method | |
US9041123B2 (en) | Thin film transistors and high fill factor pixel circuits and methods for forming same | |
JP2006196851A (ja) | 薄膜トランジスタ及びその製造方法 | |
JP2009111083A (ja) | 有機トランジスタ、有機トランジスタアレイ及び表示装置 | |
WO2015125429A1 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
JP2009076791A (ja) | 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ | |
EP2047512B1 (en) | Organic transistor and active matrix display | |
Zhang et al. | High-resolution inkjet-printed oxide thin-film transistors with a self-aligned fine channel bank structure | |
CN104218152A (zh) | 一种有机薄膜晶体管的制备方法 | |
WO2016067591A1 (ja) | 薄膜トランジスタアレイおよびその製造方法 | |
JP5261746B2 (ja) | 有機薄膜トランジスタの製造方法 | |
JP4665545B2 (ja) | 薄膜トランジスタの製造方法 | |
JP5098159B2 (ja) | 薄膜トランジスタの製造方法 | |
JP2006186293A (ja) | 薄膜トランジスタの製造方法 | |
Shimoda et al. | All-polymer thin film transistor fabricated by high-resolution ink-jet printing | |
JP2006269475A (ja) | 薄膜トランジスタの製造方法 | |
TWI717364B (zh) | 印刷超窄間隙線之方法 | |
JP2015198165A (ja) | 薄膜トランジスタ及びその製造方法 | |
CN113396490A (zh) | 包含有机半导体材料的薄膜晶体管 | |
JP4639898B2 (ja) | パターン形成方法、並びに、これを用いた電気配線回路の形成方法および印刷トランジスタの形成方法 | |
JP2008258206A (ja) | 有機半導体素子の製造方法 | |
JP2016076547A (ja) | 電界効果トランジスタの作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |