JP2009076791A - 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ - Google Patents

有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ Download PDF

Info

Publication number
JP2009076791A
JP2009076791A JP2007246241A JP2007246241A JP2009076791A JP 2009076791 A JP2009076791 A JP 2009076791A JP 2007246241 A JP2007246241 A JP 2007246241A JP 2007246241 A JP2007246241 A JP 2007246241A JP 2009076791 A JP2009076791 A JP 2009076791A
Authority
JP
Japan
Prior art keywords
organic semiconductor
insulating
semiconductor element
partition wall
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007246241A
Other languages
English (en)
Other versions
JP5256676B2 (ja
Inventor
Mitsutaka Nagae
充孝 永江
Hironori Kobayashi
弘典 小林
Masanao Matsuoka
雅尚 松岡
Hiroyuki Honda
浩之 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2007246241A priority Critical patent/JP5256676B2/ja
Publication of JP2009076791A publication Critical patent/JP2009076791A/ja
Application granted granted Critical
Publication of JP5256676B2 publication Critical patent/JP5256676B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】オフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することを主目的とするものである。
【解決手段】本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記ソース電極および上記ドレイン電極上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、上記ゲート電極が、上記絶縁性隔壁部の開口部を覆うように形成されていることを特徴とする有機半導体素子を提供することにより、上記課題を解決するものである。
【選択図】図1

Description

本発明は、有機半導体トランジスタが用いられた有機半導体素子およびその製造方法、有機トランジスタアレイ、ディスプレイに関するものである。
TFTに代表される半導体トランジスタは、近年、ディスプレイ装置の発展に伴ってその用途を拡大する傾向にある。このような半導体トランジスタは、半導体材料を介して電極が接続されていることにより、スイッチング素子としての機能を果たすものである。
従来、上記半導体トランジスタに用いられる半導体材料としては、シリコン(Si)やガリウム砒素(GaAs)やインジウムガリウム砒素(InGaAs)などの無機半導体材料が用いられてきた。近年、普及が拡大している液晶表示素子のディスプレイ用TFTアレイ基板にもこのような無機半導体材料を用いた半導体トランジスタが用いられている。
一方、上記半導体材料としては、有機化合物からなる有機半導体材料も知られている。有機半導体材料は、上記無機半導体材料に比べて安価に大面積化が可能であることから、フレキシブルなプラスチック基板上に形成でき、さらに機械的衝撃に対して安定であるという利点を有している。したがって、このような有機半導体材料を対象として、電子ペーパーに代表されるフレキシブルディスプレイ等の次世代ディスプレイ装置への応用などを想定した研究が活発に行われている。
このような有機半導体材料が用いられた有機半導体トランジスタを製造する際には、通常、有機半導体層をパターン状に形成することが必要とされる。従来、パターン状に有機半導体層を形成する方法としては、フォトレジスト法が主に用いられてきた(例えば、特許文献1)。しかしながら、フォトレジスト法は、有機半導体材料からなる層を所望のパターンに精度良くパターニングできる点においては優れているが、工程が煩雑であるため生産性に乏しいという問題点があった。
このような問題点に対し、特許文献2にはインクジェット法を用いて有機半導体層を形成することによって有機半導体トランジスタを作製する方法が開示されている。インクジェット法はインクジェットヘッドを用いて微量のインクを所定の位置に吐出することによって有機半導体層を形成する方法であり、微細にパターニングされた有機半導体層を、高生産性で形成することができる点において優れた方法である。
特開2006−58497号公報 特開2003−347552号公報
ところで、一般的に半導体トランジスタは、ゲート電圧を印加することによって上記半導体材料からなる層の界面の電荷量を変化させることにより、ドレイン電流を制御してスイッチング機能を発揮させるものである。ここで、半導体トランジスタに十分なスイッチング機能を発揮させるためには、オン、オフ時のドレイン電流の比(オンオフ比)が大きいことが望ましいものである。これは、オンオフ比が大きい場合は僅かなゲート電圧の変化で大きなドレイン電流の変化を得ることができるからである。しかしながら、上述した有機半導体トランジスタは、従来の無機半導体トランジスタに比べてオンオフ比が小さいといった問題がある。
一般的に、オンオフ比が小さくなる原因としては、オン電流が低いこと、あるいは、オフ電流が高いことが挙げられるが、上述した有機半導体トランジスタにおいては特にオフ電流が高いことに問題があった。
本発明はこのような問題点に鑑みてなされたものであり、オフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することを主目的とするものである。
上記課題を解決するために、本発明は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基材上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、
上記ゲート電極が、上記絶縁性隔壁部の開口部を覆うように形成されていることを特徴とする有機半導体素子を提供する。
本発明によれば、上記ゲート電極が、上記絶縁性隔壁部の開口部を覆うように形成されていることにより、各開口部内に形成された有機半導体層の面積を、必然的に上記ゲート電極の面積以下にすることができる。このため、本発明によれば各開口部単位に形成される有機半導体トランジスタのオフ電流値を小さいものとすることができる。
また本発明によれば、上記チャネル領域上が開口部となるように絶縁性隔壁部が形成されていることから、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用い、上記絶縁性隔壁部内に選択的に有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに本発明においては、上記絶縁性隔壁部が絶縁性材料からなることから、上記絶縁性隔壁部を層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
また、上記課題を解決するために本発明は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、開口部を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極と、を有する有機半導体素子であって、上記絶縁性隔壁部の開口部が、上記ゲート電極上に形成されていることを特徴とする有機半導体素子を提供する。
本発明によれば、上記絶縁性隔壁部の開口部が上記ゲート電極上に形成されていることにより、上記開口部内に形成される有機半導体層の面積を、必然的に上記ゲート電極の面積以下にすることができるため、各開口部単位に形成される有機半導体トランジスタのオフ電流値を小さいものにすることができる。
また本発明によれば、上記有機半導体層および上記ゲート絶縁層が上記開口部内に形成されているため、例えば、本発明の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いて有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに本発明においては、上記絶縁性隔壁部が絶縁性材料からなることから、上記絶縁性隔壁部を層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
本発明においては、上記絶縁性隔壁部が撥液性を有することが好ましい。上記絶縁性隔壁部が撥液性を有することにより、例えば、上記有機半導体層または上記ゲート絶縁層をインクジェット法によって形成する際に、仮にインクが上記絶縁性隔壁部の開口部から多少ずれた位置に滴下された場合であっても、撥液性の作用により当該インクを上記絶縁性隔壁部の内側へ導入することできるため、インクジェット法を用いることによって生じる欠陥を少なくできる等の利点を有するからである。
また本発明は、基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース・ドレイン電極形成工程において形成されたソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程において形成された有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と、を有することを特徴とする有機半導体素子の製造方法を提供する。
本発明によれば上記ゲート電極形成工程が、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するものであることにより、各開口部単位に形成される有機半導体トランジスタにおいては有機半導体層の面積を、必然的にゲート電極の面積以下にすることができる。このため、本発明によればオフ電流値の小さい有機半導体トランジスタを備える有機半導体素子を製造することができる。
また本発明によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスによって上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
また本発明は、基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極形成工程において形成されたゲート電極上であり、かつ、上記ゲート電極上に開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程により形成された有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とする、有機半導体素子の製造方法を提供する。
本発明によれば、上記絶縁性隔壁部形成工程が上記ゲート電極形成工程において形成された上記ゲート電極上であり、かつ、上記ゲート電極上に開口部を備える絶縁性隔壁部を形成するものであることにより、上記有機半導体層形成工程によって形成される有機半導体層の面積を、上記ゲート電極の面積よりも必然的に小さいものにすることができる。このため、本発明によればオフ電流値の小さい有機半導体トランジスタを備える有機半導体素子を製造することができる。
また本発明によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本発明によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
本発明においては、上記有機半導体層形成工程が、インクジェット法を用いて上記有機半導体層を形成するものであることが好ましい。これにより、上記有機半導体層形成工程において、上記有機半導体層を高効率で形成することができる結果、さらに高効率で有機半導体素子を製造することが可能になるからである。
また本発明は、上記本発明に係る有機半導体素子が用いられ、上記基板上に有機半導体トランジスタが複数個形成されていることを特徴とする、有機トランジスタアレイを提供する。本発明によれば、上記本発明に係る有機半導体素子が用いられていることから、オンオフ比に優れる有機トランジスタアレイを得ることができる。
さらに本発明は、上記本発明に係る有機トランジスタアレイが用いられたことを特徴とするディスプレイを提供する。本発明によれば、上記本発明に係る有機トランジスタアレイが用いられていることにより、表示性能に優れたディスプレイを得ることができる。
本発明は、オフ電流値の小さい有機半導体トランジスタを有する有機半導体素子であって、高効率で製造可能な有機半導体素子を提供できるという効果を奏する。
本発明は、有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイに関するものである。
以下、本発明の有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイについて順に説明する。
なお、本発明において「有機半導体トランジスタ」は、ソース電極、ドレイン電極、有機半導体層、ゲート絶縁層、および、ゲート電極を合わせたものを指すものとする。
A.有機半導体素子
まず、本発明の有機半導体素子について説明する。本発明の有機半導体素子は、トップゲート型の有機半導体トランジスタを備えるものと、ボトムゲート型の有機半導体トランジスタを備えるものとの2態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子について説明する。
A−1:第1態様の有機半導体素子
まず、本発明の第1態様の有機半導体素子について説明する。本態様の有機半導体素子は、トップゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたソース電極およびドレイン電極と、上記基板上に形成され、絶縁性材料からなり、かつ、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記ゲート絶縁層上に形成されたゲート電極と、を有するものであって、上記ゲート電極が、上記絶縁性隔壁部の開口部を覆うように形成されていることを特徴とするものである。
このような本態様の有機半導体素子について図を参照しながら説明する。図1は本態様の有機半導体素子の一例を示す概略図である。ここで、図1(a)は、本態様の有機半導体素子の一例を示す概略断面図であり、一方、図1(b)は、図1(a)におけるZ方向から本態様の有機半導体素子を正視した概略図である。
図1(a)に例示するように本態様の有機半導体素子10は、基板1と、上記基板1上に形成されたソース電極2およびドレイン電極3と、上記基板1上に形成され、絶縁性材料からなる絶縁性隔壁部4と、上記絶縁性隔壁部4の開口部内であり、かつ、上記ソース電極2および上記ドレイン電極3上に形成され、有機半導体材料からなる有機半導体層5と、上記有機半導体層5上に形成され、絶縁性樹脂材料からなるゲート絶縁層6と、上記ゲート絶縁層6上に形成されたゲート電極7とを有するものである。このような例において、本態様の有機半導体素子10は上記ゲート電極7が、上記絶縁性隔壁部4の開口部を覆うように形成されていることを特徴とするものである。
また、図1(b)に例示するように、本態様の有機半導体素子10においては、上記絶縁性隔壁部4が、上記ソース電極2および上記ドレイン電極3によって構成されるチャネル領域上が開口部となるように形成されているものである。
なお、図1(b)においては、有機半導体層、ゲート絶縁層およびゲート電極の図示は省略した。
本態様によれば、上記ゲート電極が、上記絶縁性隔壁部の開口部を覆うように形成されていることにより、各開口部内に形成された有機半導体層の面積を、必然的に上記ゲート電極の面積以下にすることができる。このため、本態様によれば各開口部単位に形成される有機半導体トランジスタのオフ電流値を小さいものとすることができる。
また、本態様によれば、上記チャネル領域上が開口部となるように絶縁性隔壁部が形成されていることから、例えば、本態様の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用い、上記絶縁性隔壁部内に選択的に有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに、本態様の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部を層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
本態様の有機半導体素子は、少なくとも上記基板、ソース電極、ドレイン電極、絶縁性隔壁部、有機半導体層、ゲート絶縁層、および、ゲート電極を有するものである。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
1.絶縁性隔壁部
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、かつ、少なくとも後述するソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成されたものである。
本態様の有機半導体素子は、このような絶縁性隔壁部を備えることにより高効率で製造することが可能となるのである。
以下、このような絶縁性隔壁部について詳細に説明する。
本態様の有機半導体素子に絶縁性隔壁部が形成されている態様としては、少なくとも後述するソース電極およびドレイン電極によって構成されるチャネル領域上が開口部となるように形成されている態様であれば特に限定されるものではない。ここで、上記「チャネル領域」とは、後述するソース電極およびドレイン電極のチャネル部によって挟まれた領域のみを意味するものである。
本態様において、上記チャネル領域上が開口部となるように絶縁性隔壁部が形成されている態様としては、上記チャネル領域上の少なくとも一部が開口部となるように形成されている態様であれば特に限定されるものではない。したがって、本態様において絶縁性隔壁部が形成されている態様としては、チャネル領域の一部が開口部内に収納されるように形成されている態様であってもよく、あるいは、チャネル領域の全部が開口部内に収納されるように形成されている態様であってもよい。なかでも本態様における絶縁性隔壁部はチャネル領域の全部が開口部内に収納される態様で形成されていることが好ましい。その理由は次の通りである。
すなわち、上記絶縁性隔壁部の開口部内には後述する有機半導体層やゲート絶縁層が形成されることになるが、上記開口部の壁面近傍においてはこのような有機半導体層やゲート絶縁層の厚みのバラツキが大きくなる傾向にある。したがって、本発明における絶縁性隔壁部が、チャネル領域の一部が開口部内に収納されるように形成されている場合は、当該厚みのバラツキの影響によりトランジスタ性能が損なわれる可能性がある。しかしながら、チャネル領域の全部が開口部内に収納されるように形成されている場合は、このような問題が少ないからである。
本態様において上記絶縁性隔壁部が形成されている態様としては、各有機半導体トランジスタ毎に絶縁性隔壁部が別個に形成された態様であってもよく、あるいは、隣接する有機半導体トランジスタにおける絶縁性隔壁部同士が一体に形成された態様であってもよい。本態様においてはこれらのいずれの態様であっても好適に用いることができるが、特に後者の態様であることが好ましい。このような態様で絶縁性隔壁部が形成されていることにより、本態様における絶縁性隔壁部を層間絶縁層としても用いることが可能になるからである。
本態様において絶縁性隔壁部がこのような態様で形成されている場合について図を参照しながら説明する。図2は、本態様の有機半導体素子の他の例を示す概略断面図である。図2に例示するように、本態様の有機半導体素子10においては、隣接する有機半導体トランジスタにおいて絶縁性隔壁部4’が一体となるように形成されていることが好ましい。
本態様に用いられる絶縁性隔壁部の高さは、本態様の有機半導体素子の用途等に応じて、任意に調整すればよいが、通常、0.01μm〜5μmの範囲内であることが好ましく、なかでも0.1μm〜3μmの範囲内であることが好ましく、さらに0.5μm〜2μmの範囲内であることが好ましい。
本態様における絶縁性隔壁部に用いられる絶縁性材料としては、本態様の有機半導体素子において後述するゲート電極と、ソース電極およびドレイン電極とを所望の程度に絶縁できる絶縁性を備えるものであれば特に限定されるものではなく、絶縁性隔壁部の高さ等に応じて任意の材料を適宜選択して用いることができる。なかでも本態様に用いられる絶縁性材料は、絶縁破壊強さが200V/μm〜300V/μmの範囲内であるものが好ましく、特に250V/μm〜300V/μmの範囲内であるものが好ましい。
ここで、上記絶縁破壊強さは次のような方法によって求めた値を用いるものとする。
1)まず、評価対象となる絶縁性材料を電極でサンドイッチした構造の素子を作製する。
2)次に、上部電極-下部電極間に0〜300Vの電圧Vを印加し、上部電極-下部電極間を流れる電流値Iを計測する。
3)得られた電流値Iのデータを元に、横軸を電界強度E(印加電圧Vを絶縁層の膜厚dで割ったもの)、縦軸を絶縁層の抵抗値R(印加電圧を電流値で割ったもの)としてプロットする。そのグラフを元に急激に抵抗値Rが低下する電界強度の値Eを絶縁破壊強さとする。
また、本態様に用いられる絶縁性材料は、体積固有抵抗値が1×1015Ω・cm以上であるものが好ましく、なかでも1×1017Ω・cm以上であるものが好ましい。
ここで、上記体積固有抵抗値は、JIS K 6911に準じて測定した値を示すものとする。
また、本態様に用いられる絶縁性材料は、上記絶縁性および体積固有抵抗値を備えるもののなかでも光硬化型樹脂を用いることが好ましい。光硬化型樹脂を用いることにより、本態様の有機半導体素子を製造する工程において、上記絶縁性隔壁部をフォトリソグラフィー法によって形成することが可能となるため、微細にパターニングされた絶縁性隔壁部を形成することが容易になるからである。
このような絶縁性材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。なかでも本態様においては、アクリル系樹脂、フッ素系樹脂、または、カルド系樹脂が好適に用いられる。
また、本態様に用いられる絶縁性隔壁部は撥液性を有することが好ましい。上記絶縁性隔壁部が撥液性を有することにより、例えば、上記有機半導体層または上記ゲート絶縁層をインクジェット法によって形成する際に、仮にインクが上記絶縁性隔壁部から多少ずれた位置に滴下された場合であっても、撥液性の作用により当該インクを上記絶縁性隔壁部の内側へ導入することでき、インクジェット法を用いることによって生じる欠陥を少なくできる等の利点を有するからである。
ここで、上記「撥液性」とは、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部の開口部内に塗工される塗工液に対する撥液性を意味するものである。
上記撥液性の程度としては、本態様の有機半導体素子を製造する際に、上記絶縁性隔壁部内に塗工される塗工液の表面張力等に応じて適宜調整すればよいが、なかでも本態様においては、蒸留水に対する接触角が80°以上であることが好ましい。
ここで、上記接触角は、例えば、協和界面科学社製:Drop Master 700を用いて測定することができる。
本態様に用いられる絶縁性隔壁部が撥液性を備える態様としては、絶縁性隔壁部の表面が所望の撥液性を発現できる態様であれば特に限定されるものではない。このような態様としては、例えば、上記絶縁性材料として撥液性を有する材料が用いられた態様と、上記絶縁性材料として撥液性を有さない樹脂材料が用いられ、当該樹脂材料を用いて絶縁性隔壁部を形成した後、絶縁性隔壁部の表面が撥液化処理されることにより撥液性が付与された態様とを挙げることができる。本態様においては上記のいずれの態様で撥液性が付与された絶縁性隔壁部であっても好適に用いることができる。
ここで、上記撥液性を有する絶縁性材料としては、例えば、フッ素系樹脂、アクリル系樹脂、および、カルド系樹脂を挙げることができる。
また、上記撥液化処理としては、例えば、フッ素化合物を導入ガスとしたプラズマ照射をする方法が用いることができる。上記導入ガスに用いられるフッ素化合物としては、例えば、CF、SF、CHF、C、C、C等を挙げることができる。
上記プラズマ照射を照射する方法としては、上記絶縁性隔壁部の撥液性を向上できる方法であれば特に限定されるものではなく、例えば、減圧下でプラズマ照射してもよく、または、大気圧下でプラズマ照射してもよい。
なお、このようなプラズマ照射による撥液化処理を用いる場合、本態様に用いられる絶縁性隔壁部は表面にフッ素が存在することになるが、このようなフッ素の存在は、X線光電子分光分析装置(XPS:ESCALAB 220i−XL)による分析により確認することができる。
2.ゲート電極
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上記絶縁性隔壁部の開口部を覆うように形成されたことを特徴とするものである。
本態様の有機半導体素子は、このようにゲート電極が上記絶縁性隔壁部の開口部を覆うように形成されていることにより、後述する有機半導体層の面積をゲート電極の面積よりも小さいものとすることができるため、オフ電流値の小さい有機半導体トランジスタを作製することができる。
以下、本態様に用いられるゲート電極について説明する。
上述したように、本態様に用いられるゲート電極は、上記絶縁性隔壁部の開口部を覆うように形成されたものであるが、ここで本態様において「絶縁性隔壁部の開口部を覆うように」とは、各開口部当たりに形成されるゲート電極の面積が、上記開口部の面積以上であることを意味するものである。
本態様に用いられるゲート電極を構成ずる材料としては導電性材料であれば特に限定されるものではない。このような導電性材料としては、例えば、Al、Cr、Au、Ag、Ta、Cu、C、Pt、および、Ti等の金属や、PEDOT/PSS等の導電性高分子材料等を挙げることができる。
また、本態様に用いられるゲート電極は、後述するゲート絶縁層上に所定のパターン状に形成されるものであるが、上記ゲート電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。
3.有機半導体層
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、後述するソース電極およびドレイン電極上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
以下、本態様に用いられる有機半導体層について説明する。
本態様に用いられる上記有機半導体材料としては、本態様の有機半導体素子の用途等に応じて、所望の半導体特性を備える有機半導体層を形成できる材料であれば特に限定されるものではなく、一般的に有機半導体トランジスタに用いられる有機半導体材料を用いることができる。このような有機半導体材料としては、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機ケイ素化合物等を挙げることができる。より具体的には、ペンタセン等の低分子系有機半導体材料、および、ポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)等のポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェン等のポリチオフェン類、ポリイソチアナフテン等のポリイソチアナフテン類、ポリチェニレンビニレン等のポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)等のポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)等のポリアニリン類、ポリアセチレン等のポリアセチレン類、ポリジアセチレン、ポリアズレン等のポリアズレン類等の高分子系有機半導体材料を挙げることができる。なかでも本態様においては、ペンタセンまたはポリチオフェン類を好適に用いることができる。
また、本態様に用いられる有機半導体層の厚みについては、上記有機半導体材料の種類等に応じて所望の半導体特性を備える有機半導体層を形成できる範囲であれば特に限定されない。なかでも本態様においては1000nm以下であることが好ましく、なかでも5nm〜300nmの範囲内であることが好ましく、特に20nm〜100nmの範囲内であることが好ましい。
ここで、上記有機半導体層の厚みは、本態様における有機半導体層のうち最も厚みが厚い部分の厚みを意味するものとする。
なお、本態様における有機半導体層は、上記絶縁性隔壁部の開口部内に形成されることから、有機半導体層の面積は、通常、上記開口部の面積と同一になる。
4.ゲート絶縁層
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、上述した有機半導体層上に積層されるように形成されるものであり、絶縁性樹脂材料からなるものである。
以下、本態様に用いられるゲート絶縁層について詳細に説明する。
本態様においてゲート絶縁層が形成されている態様としては、上述した絶縁性隔壁部の開口部内であって、かつ、上述した有機半導体層上に積層されるように形成されている態様であれば特に限定されるものではない。なかでも本態様においては、ゲート絶縁層の上面が、上述した絶縁性隔壁部の上面と同等の高さになるように形成されていることが好ましい。ゲート絶縁層がこのように形成されていることにより、本態様の有機半導体素子を製造する際に、ゲート絶縁層上に後述するゲート電極を形成することが容易になるからである。
本態様に用いられるゲート絶縁層の厚みは、ゲート絶縁層を構成する絶縁性樹脂材料の種類等に応じて、ゲート絶縁層に所望の絶縁性を付与できる範囲内であれば特に限定されるものではない。なかでも本態様においては0.01μm〜5μmの範囲内であることが好ましく、特に0.01μm〜3μmの範囲内であることが好ましく、さらに0.01μm〜1μmの範囲内であることが好ましい。
また、ゲート絶縁層を構成する絶縁性樹脂材料としては、ゲート絶縁層に所望の絶縁性を付与することができ、かつ、本態様の有機半導体素子を製造する工程において、上述した有機半導体層上にゲート絶縁層を形成する際に、上記有機半導体層の性能を損なわないものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、例えば、アクリル系樹脂、フェノール系樹脂、フッ素系樹脂、エポキシ系樹脂、カルド系樹脂、ビニル系樹脂、イミド系樹脂、ノボラック系樹脂等を挙げることができる。
5.ソース電極・ドレイン電極
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、後述する基板上に形成されるものであり、チャネル領域を構成するものである。
本態様に用いられるソース電極およびドレイン電極は、通常、金属材料から構成されるものであるが、上記金属材料としては所望の導電性を有するものであれば特に限定されるものではない。このような金属材料としては、例えば、Al、Cr、Au、Ag、Ta、Cu、C、Pt、Ti、Nb、Mo、IZO、ITOを挙げることができる。また、本態様に用いられるソースおよびドレイン電極に用いられる材料としては、例えば、PEDOT/PSS等の導電性高分子材料も用いることができる。
なお、本態様に用いられるソース電極およびドレイン電極は、通常、同一の材料から構成される。
また、本態様に用いられるソース電極およびドレイン電極は、後述する基板上に所定のパターン状に形成されるものであるが、上記ソース電極およびドレイン電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。
6.基板
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
本態様に用いられる基板としては、本態様の有機半導体素子の用途等に応じて任意の機能を有する基板を用いることができる。このような基板としては、ガラス基板等の可撓性を有さないリジット基板であってもよく、または、プラスチック樹脂からなるフィルム等の可撓性を有するフレキシブル基板であってもよい。本態様においては、このようなリジット基板およびフレキシブル基板のいずれであっても好適に用いられるが、なかでもフレキシブル基板を用いることが好ましい。フレキシブル基板を用いることにより、本態様の有機半導体素子をRoll to Rollプロセスにより製造することが可能になるため、本態様の有機半導体素子をより生産性の高いものにすることができるからである。
ここで、上記プラスチック樹脂としては、例えば、PET、PEN、PES、PI、PEEK、PC、PPSおよびPEI等を挙げることができる。
また、本態様に用いられる基板は単一層からなるものであってもよく、または、複数の層が積層された構成を有するものであってもよい。上記複数の層が積層された構成を有する基板としては、例えば、上記プラスチック樹脂からなる基材上に、金属材料からなるバリア層が積層された構成を有するものを例示することができる。ここで、上記プラスチック樹脂からなる基板は、本態様の有機半導体素子を可撓性を有するフレキシブルなものにできるという利点を有する反面、上記ソース電極およびドレイン電極を形成する際に表面に損傷を受けやすいという欠点を有することが指摘されている。しかしながら、上記バリア層が積層された基板を用いることにより、上記プラスチック樹脂からなる基材を用いる場合であっても、上記のような欠点を解消することができるという利点がある。
本態様に用いられる基板の厚みは、通常、1mm以下であることが好ましく、なかでも50μm〜700μmの範囲内であることが好ましい。
ここで、本態様に用いられる基板が複数の層が積層された構成を有するものである場合、上記厚みは、各層の厚みの総和を意味するものとする。
7.その他の構成
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、本態様の有機半導体素子に所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記ゲート電極上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。
本態様に用いられるパッシベーション層を構成する材料としては、空気中の水分や酸素を透過しにくく、上記有機半導体層の劣化を所望の程度に防止できるものであれば特に限定されるものではない。このような材料としては、例えば、PVA、PVA等の水溶性樹脂や、フッ素系樹脂等を挙げることができる。
本態様の有機半導体素子に上記パッシベーション層が形成されている態様としては、パッシベーション層を構成する材料や、本態様の有機半導体素子の用途等に応じて、上記有機半導体層が劣化することを所望の程度に防止できる態様であれば特に限定されるものではない。なかでも本態様においては、少なくとも上記絶縁性隔壁部の開口部の上面を覆うように形成されていることが好ましい。
また、本態様に用いられるパッシベーションの厚みは、パッシベーション層を構成する材料等に依存して決定されるものであるが、通常、0.1μm〜100μmの範囲内であることが好ましく、なかでも0.5μm〜10μmの範囲内であることが好ましく、さらに1μm〜5μmの範囲内であることが好ましい。
8.有機半導体素子の用途
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および、有機ELディスプレイ装置等を挙げることができる。
9.有機半導体素子の製造方法
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B−1:第1態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
A−2:第2態様の有機半導体素子
次に、本発明の第2態様の有機半導体素子について説明する。本態様の有機半導体素子は、ボトムゲート型の有機半導体トランジスタを有するものである。
すなわち、本態様の有機半導体素子は、基板と、上記基板上に形成されたゲート電極と、上記ゲート電極上に形成され、開口部を備える絶縁性隔壁部と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、上記有機半導体層上に形成されたソース電極およびドレイン電極とを有するものであって、上記絶縁性隔壁部の開口部が、上記ゲート電極上に形成されていることを特徴とするものである。
このような本態様の有機半導体素子について図を参照しながら説明する。図3は本態様の有機半導体素子の一例を示す概略断面図である。図3に例示するように、本態様の有機半導体素子11は、基板1と、上記基板1上に形成されたゲート電極7と、上記ゲート電極7上に形成され、開口部を備える絶縁性隔壁部4と、上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層6と、上記絶縁性隔壁部4の開口部内であり、かつ、上記ゲート絶縁層6上に形成され、有機半導体材料からなる有機半導体層5と、上記有機半導体層5上に形成されたソース電極2およびドレイン電極3と、を有するものである。
このような例において本態様の有機半導体素子11は、上記絶縁性隔壁部の開口部が、上記ゲート電極7上に形成されていることを特徴とするものである。
本態様によれば、上記絶縁性隔壁部の開口部が、上記ゲート電極上に形成されていることにより、上記開口部内に形成される有機半導体層の面積を、必然的に上記ゲート電極の面積以下にすることができるため、各開口部単位に形成される有機半導体トランジスタのオフ電流値を小さいものにすることができる。
また本態様によれば、上記有機半導体層および上記ゲート絶縁層が上記開口部内に形成されているため、例えば、本態様の有機半導体素子を製造する工程において、生産性の高いインクジェット法を用いて有機半導体層およびゲート絶縁層を形成することが可能となる。
さらに、本態様の有機半導体素子においては、上記絶縁性隔壁部が絶縁性材料からなるため、上記絶縁性隔壁部は層間絶縁層としても機能させることができるため、上記絶縁性隔壁部とは別に層間絶縁層を形成することが不要になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備え、高生産性で製造可能な有機半導体素子の製造方法を提供することができる。
本態様の有機半導体素子は、少なくとも、上記基板、ゲート電極、絶縁性隔壁部、ゲート絶縁層、有機半導体層、ソース電極、および、ドレイン電極を有するものである。
以下、本態様の有機半導体素子に用いられる各構成について順に説明する。
1.絶縁性隔壁部
まず、本態様に用いられる絶縁性隔壁部について説明する。本態様に用いられる絶縁性隔壁部は、絶縁性材料からなり、後述するゲート電極上に開口部が配置されるように形成されるように形成されたものである。
ここで、本態様における絶縁性隔壁部は、ゲート電極上に開口部が配置されるように形成されたものであるが、「ゲート電極上の開口部が配置される」とは、開口部がゲート電極上に収まるように形成されていること意味するものである。
なお、本態様に用いられる絶縁性隔壁部は、後述するゲート電極上に開口部が配置されるように形成されるように形成されていること以外は、上記「A−1:第1態様の有機半導体素子」の項において記載したものと同様であるため、ここでの詳しい説明は省略する。
2.ゲート絶縁層
次に、本態様に用いられるゲート絶縁層について説明する。本態様に用いられるゲート絶縁層は、絶縁性樹脂材料からなり、上述した絶縁性隔壁部の開口部内であって、かつ、後述するゲート電極上に形成されるものである。
ここで、本態様に用いられるゲート絶縁層は、上記ゲート電極上に形成されること以外は、上記「A−1:第1態様の有機半導体素子」の項において記載したものと同様であるため、ここでの詳しい説明は省略する。
3.有機半導体層
次に、本態様に用いられる有機半導体層について説明する。本態様に用いられる有機半導体層は、上述した絶縁性隔壁部の開口部内であり、かつ、上記ゲート絶縁層上に形成されるものである。また、本態様に用いられる有機半導体層は有機半導体材料からなるものである。
ここで、上述したよう上記絶縁性隔壁部の開口部は、後述するゲート電極上に配置されるように形成されることから、本態様に用いられる有機半導体層の面積は、必然的に後述するゲート電極の面積以下となる。
なお、本態様に用いられる有機半導体層は、上記ゲート絶縁層上に形成されていること以外は、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるためここでの詳しい説明は省略する。
4.ゲート電極
次に、本態様に用いられるゲート電極について説明する。本態様に用いられるゲート電極は、上記基板上に形成されるものである。
本態様に用いられるゲート電極は、通常、導電性材料からなるものであるが、上記導電性材料としては、所望の導電性を備えるものであれば特に限定されるものではない。このような導電性材料としては、例えば、上記「A−1:第1態様の有機半導体素子」の項において説明したものを用いることができる。
また、本態様に用いられるゲート電極は、後述する基板上に所定のパターン状に形成されるものであるが、上記ゲート電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。
5.ソース電極・ドレイン電極
次に、本態様に用いられるソース電極およびドレイン電極について説明する。本態様に用いられるソース電極およびドレイン電極は、上記有機半導体層上に形成されるものである。
本態様に用いられるソース電極およびドレイン電極は、通常、導電性材料からなるものである。上記導電性材料としては、本態様の有機半導体素子を製造する工程において、上記有機半導体層の半導体性能を損なうことなく、上記有機半導体層上にソース電極およびドレイン電極を形成できるものであれば特に限定されるものではない。このような導電性材料としては、例えば、上記「A−1:第1態様の有機半導体素子」の項において、ソース電極およびドレイン電極を構成する材料として説明したものと同様のもの用いることができる。
なお、本態様に用いられるソース電極およびドレイン電極は、通常、同一の金属材料から構成される。
また、本態様に用いられるソース電極およびドレイン電極は、上記有機半導体層上に所定のパターン状に形成されるものであるが、上記ソース電極および上記ドレイン電極のパターンとしては特に限定されるものではなく、本態様の有機半導体素子の用途等に応じて任意のパターンを選択して用いることができる。
6.基板
次に、本態様に用いられる基板について説明する。本態様に用いられる基板は上記有機半導体トランジスタを支持するものである。
ここで、本態様に用いられる基板については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
7.その他の構成
本態様の有機半導体素子は、上記以外の他の構成を有するものであってもよい。本態様に用いられる他の構成としては、本態様の有機半導体素子の用途等に応じて、所望の機能を付加できるものであれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の構成としては、例えば、上記有機半導体層上に形成され、空気中に存在する水分や酸素の作用により上記有機半導体層が劣化することを防止するパッシベーション層を挙げることができる。ここで、本態様に用いられるパッシベーション層については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
8.有機半導体素子の用途
本態様の有機半導体素子の用途としては、例えば、TFT方式を用いるディスプレイ装置のTFTアレイ基板として用いることができる。このようなディスプレイ装置としては例えば、液晶ディスプレイ装置、電気泳動ディスプレイ装置、および有機ELディスプレイ装置等を挙げることができる。
9.有機半導体素子の製造方法
本態様の有機半導体素子の製造方法としては、上記構成を有する有機半導体素子を製造できる方法であれば特に限定されるものではない。このような方法としては、例えば、後述する「B−2:第2態様の有機半導体素子の製造方法」の項において説明する方法を用いることができる。
B.有機半導体素子の製造方法
次に、本発明の有機半導体素子の製造方法について説明する。本発明の有機半導体素子は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものと、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものとの2態様に分類することができる。
以下、各態様に分けて本発明の有機半導体素子の製造方法について説明する。
B−1:第1態様の有機半導体素子の製造方法
まず、本発明の第1態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、トップゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、上記ソース・ドレイン電極形成工程において形成されたソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程において形成された有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と、を有することを特徴とするものである。
このような本態様の有機半導体素子の製造方法について図を参照しながら説明する。図4〜図9は本態様の有機半導体素子の製造方法の一例を示す概略図である。なお、図4〜図9の各図における(b)は、各図における(a)中のX−X’線矢視断面図である。
図4〜図9に例示するように本態様の有機半導体素子の製造方法は、基板1を用い(図4)、上記基板1上にソース電極2およびドレイン電極3を形成するソース・ドレイン電極形成工程と(図5)、上記ソース・ドレイン電極形成工程において形成された上記ソース電極2および上記ドレイン電極3上に、上記ソース電極3および上記ドレイン電極3によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部4を形成する絶縁性隔壁部形成工程と(図6)、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部4の開口部内であり、かつ、上記ソース電極2および上記ドレイン電極3上に、有機半導体材料からなる有機半導体層5を形成する有機半導体層形成工程と(図7)、上記有機半導体層形成工程において形成された上記有機半導体層5上に、絶縁性樹脂材料からなるゲート絶縁層6を形成するゲート絶縁層形成工程と(図15)、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と(図16)を有するものである。
本態様によれば上記ゲート電極形成工程が、上記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するものであることにより、各開口部単位に形成される有機半導体トランジスタにおいては、有機半導体層の面積を、必然的にゲート電極の面積以下にすることができる。このため、本態様によればオフ電流値の小さい有機半導体トランジスタを備える有機半導体素子を製造することができる。
また本態様によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
本態様の有機半導体素子の製造方法は、少なくとも上記ソース・ドレイン電極形成工程、上記絶縁性隔壁部形成工程、上記有機半導体層形成工程、上記ゲート絶縁層形成工程、および、上記ゲート電極形成工程を有するものである。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
1.ソース・ドレイン電極形成工程
まず、本態様に用いられるソース・ドレイン電極形成工程について説明する。本工程は、基板を用い、上記基板上にソース電極およびドレイン電極を形成する工程である。
本工程において上記基板上にソース電極およびドレイン電極を形成する方法としては、所望のパターン状にソース電極およびドレイン電極を形成できる方法であれば特に限定されるものではない。このような方法としては、上記基板上にパターン状のソース電極およびドレイン電極を直接形成する方法(第1の方法)と、上記基板の全面に導電性薄膜層を形成した後、当該導電性薄膜層をパターン状にエッチングすることにより、ソース電極およびドレイン電極を形成する方法(第2の方法)とを挙げることができる。本工程においては、上記のいずれの方法であっても好適に用いることができるが、なかでも上記第2の方法を用いることが好ましい。このような方法を用いることにより、より高精細なパターン状のソース電極およびドレイン電極を形成することができるからである。
上記第2の方法において、上記導電性薄膜層をパターン状にエッチングする方法としては、上記導電性薄膜層を所望のパターンにエッチングできる方法であれば特に限定されるものではない。このようなエッチング方法としては、例えば、レジスト材料を用いたリソグラフィー法やレーザーアブレーション法等を挙げることができる。本工程においてはこれらのいずれの方法であっても好適に用いることができるが、なかでも上記レジスト材料を用いたリソグラフィー法が最も好適に用いられる。上記リソグラフィー法によれば高精細なパターン状のソース電極およびドレイン電極を容易に製造することができるからである。また、このような方法によれば本工程を連続プロセスとして実施することも可能になるからである。
上記レジスト材料としては、例えば、フォトレジスト、スクリーンレジスト、EBレジスト等を用いることができる。
また、上記第2の方法において基板上に導電性薄膜層を形成する方法としては、厚みが均一な導電性薄膜層を形成することができる方法であれば特に限定されるものではなく、真空蒸着法等の一般的に金属薄膜を形成する方法として公知の方法を用いることができる。
また、上記導電性薄膜層に用いられる材料としては、上記「A−1:第1態様の有機半導体素子」の項においてソース電極およびドレイン電極に用いられる金属材料として説明したものと同様であるため、ここでの説明は省略する。
また、本工程において形成されるドレイン電極は、画素電極と一体に形成されたものであってもよい。
なお、本工程に用いられる基板については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
2.絶縁性隔壁部形成工程
次に、本態様に用いられる絶縁性隔壁部形成工程について説明する。本工程は上記ソース・ドレイン電極形成工程において形成された上記ソース電極および上記ドレイン電極上に、上記ソース電極および上記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する工程である。
本工程において上記絶縁性隔壁部を形成する方法としては、上記ソース電極および上記ドレイン電極上に、所望のパターン状の絶縁性隔壁部を形成できる方法であれば特に限定されるものではない。このような方法しては、フォトリソグラフィー法、マイクロコンタクトプリンティング法、インクジェット法、および、スクリーン印刷、フレキソ印刷、グラビア印刷、グラビアオフセット印刷等の印刷法等を挙げることができる。なかでも本工程においてはフォトリソグラフィー法を用いることが好ましい。
なお、本工程に用いられる上記絶縁性材料については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
3.有機半導体層形成工程
次に、本態様に用いられる有機半導体層形成工程について説明する。本工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ソース電極および上記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する工程である。
本工程において、上記有機半導体層を形成する方法としては、本工程に用いられる有機半導体材料の種類等に応じて、上記絶縁性隔壁部の開口部内に所望の厚みの有機半導体層を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、上記有機半導体材料が溶媒に可溶なものである場合は、当該有機半導体材料を溶媒に溶解して、有機半導体層形成用塗工液を調製した後、当該有機半導体層形成用塗工液を塗工する方法を挙げることができる。この場合の塗工方法としては、例えば、インクジェット法、スピンコート法、ダイコート法、ロールコート法、バーコート法、LB法、ディップコート法、スプレーコート法、ブレードコート法、スクリーン印刷、フレキソ印刷、グラビアオフセット印刷、およびキャスト法等を挙げることができる。一方、上記有機半導体材料が溶媒に不溶なものである場合は、例えば、真空蒸着法等のドライプロセスにより、有機半導体層を形成する方法を挙げることができる。なかでも本工程においては、上記有機半導体層形成用塗工液を塗工する方法を用いることが好ましく、特に上記インクジェット法により、上記絶縁性隔壁部の開口部内のみに上記有機半導体層形成用塗工液を吐出する方法を用いることが最も好ましい。これにより、本工程において、上記有機半導体層を高効率で形成することができる結果、さらに高効率で有機半導体素子を製造することが可能になるからである。
本工程に用いられる有機半導体材料としては、本発明により製造される有機半導体素子の用途等に応じて、本工程により形成される有機半導体層に所望の半導体特性を付与できるものであれば特に限定されるものではない。このような有機半導体材料としては、上記「A−1.第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
4.ゲート絶縁層形成工程
次に、本態様に用いられるゲート絶縁層形成工程について説明する。本工程は、上記有機半導体層形成工程において形成された上記有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
本工程において上記ゲート絶縁層を形成する方法としては、上記有機半導体層上に所望の絶縁性を備えるゲート絶縁層を形成できる方法であれば特に限定されるものではない。このような方法としては、ゲート絶縁層を構成する絶縁性樹脂材料を溶媒に溶解したゲート絶縁層形成用塗工液を塗工する方法と(第1の方法)、ゲート絶縁層を構成する絶縁性樹脂材料を溶融させたゲート絶縁層形成用組成物を上記有機半導体層上に塗工する方法と(第2の方法)、ゲート絶縁層を構成する絶縁性樹脂材料のモノマー化合物を溶媒に溶解したゲート絶縁層形成用層形成用塗工液を上記有機半導体層上に塗工することにより、上記有機半導体層上にゲート絶縁層形成用層を形成した後、上記ゲート絶縁層形成用層中に含有される上記モノマー化合物を重合する方法と(第3の方法)、を挙げることができる。本工程においては上記のいずれの方法であっても好適に用いることができるが、なかでも上記第1の方法を用いることが好ましい。
上記第1の方法に用いられるゲート絶縁層形成用塗工液は、通常、上記有機半導体層を浸食しない溶媒が用いられたものが使用され、より具体的には、上記溶媒として水またはフッ素系溶媒が用いられたものが好適に用いられる。このような溶媒が用いられたゲート絶縁層形成用塗工液は、上記有機半導体層上に塗工された際に上記有機半導体層を浸食することが少ないからである。
上記フッ素溶媒としては、アルカン、アルケン等の炭化水素の水素原子が全てフッ素に置換された溶媒であるパーフルオロ系溶媒を用いることが好ましい。このようなパーフルオロ系溶媒としては、例えば、パーフルオロメチルシクロヘキサン、パーフルオロ‐1,3ージメチルシクロヘキサン、パーフルオロ−2−メチル−2−ペンテン、パーフルオロデカリン、1,1,1,2,2,3,3,4,4,5,5,6,6−トリデカフルオロ−8−ヨードオクタン、3,3,4,4,5,5,6,6,7,7,8,8,8−トリデカフルオロ−1−オクテン、3,3,4,4,5,5,6,6,7,7,8,8,8−トリデカフルオロ−1−オクタノール等を挙げることができる。
また、本工程に用いられるフッ素系溶媒は、単一のフッ素系溶媒からなるものであってもよく、複数のフッ素系溶媒が混合された混合溶媒であってもよい。
上記ゲート絶縁層形成用塗工液に用いられる絶縁性樹脂材料は、上記溶媒に所望の濃度で溶解可能なものであれば特に限定されるものではない。このような絶縁性樹脂材料としては、上記溶媒として水が用いられる場合には、PVA、PVP等が用いられる。また、上記溶媒として、フッ素系溶媒が用いられる場合には、フッ素系樹脂が用いられる。
上記第1の方法において、上記ゲート絶縁層形成用塗工液を塗工する方法としては、例えば、インクジェット法、スクリーン印刷法、パッド印刷法、フレキソ印刷法、マイクロコンタクトプリンティング法、グラビア印刷法、オフセット印刷法、および、グラビア・オフセット印刷法等を挙げることができる。なかでも本工程においては、上記インクジェット法、または、スクリーン印刷法を用い、上記絶縁性隔壁部の開口部内のみに上記ゲート絶縁層形成用塗工液を塗工する方法を好適に用いることができる。
5.ゲート電極形成工程
次に、本態様に用いられるゲート電極形成工程について説明する。本工程は、上記絶縁性隔壁部形成工程によって形成された絶縁性隔壁部の開口部を覆うようにゲート電極を形成する工程である。
本工程においてゲート電極を形成する方法としては、上記絶縁性隔壁部の開口部を覆うように所望のパターン状にゲート電極を形成できる方法であれば特に限定されるものではない。このような方法としては、例えば、Agコロイド等の金属コロイドを含有するゲート電極形成用塗工液を用い、これをインクジェット法等により上記ゲート絶縁層上にパターン状に塗工する方法や、Agペースト等の金属ペーストを用い、これをスクリーン印刷、フレキソ印刷、グラビアオフセット印刷、または、マイクロコンタクトプリンティング法等により上記ゲート絶縁層上にパターン状に塗工する方法等を挙げることができる。
6.その他の工程
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
7.有機半導体素子
本態様により製造される有機半導体素子は、基板上にトップゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「A−1:第1態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
B−2:第2態様の有機半導体素子の製造方法
次に、本発明の第2態様の有機半導体素子の製造方法について説明する。本態様の有機半導体素子の製造方法は、ボトムゲート型の有機半導体トランジスタを有する有機半導体素子を製造するものである。
すなわち、本態様の有機半導体素子の製造方法は、基板を用い、上記基板上にゲート電極を形成するゲート電極形成工程と、上記ゲート電極形成工程において形成されたゲート電極上であり、かつ、上記ゲート電極上に配置される開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、上記有機半導体層形成工程により形成された有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とするものである。
このような本態様の有機半導体素子の製造方法について図を参照しながら説明する。図10〜図15は、本態様の有機半導体素子の製造方法の一例を示す概略図である。なお、図10〜図15の各図における(b)は、各図における(a)中のX−X’線野視断面図である。
図10〜図15に例示するように、本態様の有機半導体素子の製造方法は、基板1を用い(図10)、上記基板1上にゲート電極7を形成するゲート電極形成工程と(図11)、上記ゲート電極形成工程において形成された上記ゲート電極7上に、上記ゲート電極上に位置される開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と(図12)、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部4の開口部内であり、かつ、上記ゲート電極7上にゲート絶縁層6を形成するゲート絶縁層形成工程と(図13)、上記ゲート絶縁層形成工程において形成されたゲート絶縁層6上に有機半導体材料からなる有機半導体層5を形成する有機半導体層形成工程と(図14)、上記有機半導体層形成工程により形成された上記有機半導体層5上にソース電極2およびドレイン電極3’を形成するソース・ドレイン電極形成工程と(図15)、を有するものである。
本態様によれば、上記絶縁性隔壁部形成工程が上記ゲート電極形成工程において形成された上記ゲート電極上であり、かつ、上記ゲート電極上に位置される開口部を備える絶縁性隔壁部を形成するものであることにより、上記有機半導体層形成工程によって形成される有機半導体層の面積を、上記ゲート電極の面積よりも必然的に小さいものにすることができる。このため、本態様によればオフ電流値の小さい有機半導体トランジスタを備える有機半導体素子を製造することができる。
また本態様によれば、上記有機半導体層形成工程が、上記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内に有機半導体層を形成するものであることにより、例えば、インクジェット法等を用いた連続プロセスにより、上記有機半導体層形成工程を実施することが可能になる。
このようなことから、本態様によればオフ電流値の低い有機半導体トランジスタを備える有機半導体素子を高効率で製造することができる。
本態様の有機半導体素子の製造方法は、少なくとも上記ゲート電極形成工程、上記絶縁性隔壁部形成工程、上記ゲート絶縁層形成工程、上記有機半導体層形成工程、および、上記ソース・ドレイン電極形成工程を有するものである。
以下、本態様の有機半導体素子の製造方法に用いられる各工程について順に説明する。
1.ゲート電極形成工程
本態様に用いられるゲート電極形成工程は、基板を用い、上記基板上にゲート電極を形成する工程である。
本工程において基板上にゲート電極を形成する方法としては、所望のパターン状のゲート電極を形成できる方法であれば特に限定されるものではない。このような方法としては、上記「B−1:第1態様の有機半導体素子の製造方法」の項においてソース電極およびドレイン電極を形成する方法として説明した方法と同様であるため、ここでの説明は省略する。
2.絶縁性隔壁部形成工程
本態様に用いられる絶縁性隔壁部形成工程は、上記ゲート電極形成工程において形成された上記ゲート電極上であり、かつ、上記ゲート電極上に位置される開口部を備える絶縁性隔壁部を形成する工程である。
ここで、本工程において上記絶縁性隔壁部を形成する方法としては、上記ゲート電極上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
3.ゲート絶縁層形成工程
本態様に用いられるゲート絶縁層形成工程は、上記絶縁性隔壁部形成工程において形成された上記絶縁性隔壁部の開口部内であり、かつ、上記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成する工程である。
ここで、本工程において上記ゲート絶縁層を形成する方法としては、上記ゲート電極上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
4.有機半導体層形成工程
本態様に用いられる有機半導体層形成工程は、上記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する工程である。
ここで、本工程において上記有機半導体層を形成する方法としては、上記ゲート絶縁層上に形成すること以外は、上記「B−1:第1態様の有機半導体素子の製造方法」の項において説明した方法と同様であるため、ここでの説明は省略する。
5.ソース・ドレイン電極形成工程
次に、本態様に用いられるソース・ドレイン電極について説明する。本工程は、上記有機半導体層形成工程により形成された上記有機半導体層上にソース電極およびドレイン電極を形成する工程である。
本工程において上記ソース電極およびドレイン電極を形成する方法としては、上記有機半導体層を浸食することなく、所望のパターン状のソース電極およびドレイン電極を形成できる方法であれば特に限定されるものではない。
このような方法としては、上記「B−1:第1態様の有機半導体素子の製造方法」の項において、ゲート電極を形成する方法として説明した方法と同様であるため、ここでの説明は省略する。
6.その他の工程
本態様の有機半導体素子の製造方法は、上述した工程以外の他の工程を含むものであってもよい。このような他の工程としては、本態様により製造される有機半導体素子に所望の機能を付与できる工程であれば特に限定されるものではない。なかでも本態様に好適に用いられる上記他の工程としては、例えば、所定の位置に画素電極を形成する画素電極形成工程や、上記ゲート電極上にパッシベーション層を形成するパッシベーション層形成工程を例示することができる。
7.有機半導体素子
本態様により製造される有機半導体素子は、基板上にボトムゲート型の有機半導体トランジスタが形成されたものとなる。このような有機半導体素子については、上記「A−2:第2態様の有機半導体素子」の項において説明したものと同様であるため、ここでの説明は省略する。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
以下、実施例を挙げて本発明を具体的に説明する。
1.実施例1
本実施例においては、トップゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
(1)ソース・ドレイン電極・DataLine形成工程
まず、スパッタリング法により全面にITOが300nmの厚みで成膜された、大きさ150mm×150mm×0.7mmのガラス基板を用意し、当該ガラス基板上にフォトレジスト(ポジ)をスピンコートした。この時のスピンコートは、1800rpmで10sec保持させた。次いで、ガラス基板を100℃で1分乾燥させた後、50mJ/cmでパターン露光した。
次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させた。次にレジストの無い部分のITOエッチングを行い、ソースドレイン電極及びDataLineとした。形成されたソース電極及びドレイン電極を反射型光学顕微鏡にて観察したところ、ソース電極とドレイン電極との電極間距離(チャネル長)は50μmであった。
(2)絶縁性隔壁部形成工程
次に上記ガラス基板上にアクリル系樹脂(ネガ)をスピンコートした。このとき、スピンコートは1400rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cmでパターン露光した。次いで、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより絶縁性隔壁部を形成した。このとき、形成された絶縁性隔壁部の高さは、1.5μmであった。
なお、絶縁性隔壁部はチャネル領域上のみが開口部となるようにパターニングした。
(3)有機半導体層形成工程
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた有機半導体層形成用塗工液を、インクジェット法により上記絶縁性隔壁部の開口部内にパターン塗布した。その後、N雰囲気下にてホットプレートで200℃10分乾燥させることにより、有機半導体層を形成した。形成された有機半導体層の膜厚は0.1μmであった。
(4)ゲート絶縁層形成工程
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させたゲート絶縁層形成用塗工液を、インクジェット法により上記絶縁性隔壁部の開口部内にパターン塗布した。その後、ホットプレートにて100℃で5分乾燥後、ホットプレートにて200℃で30分乾燥させることにより、ゲート絶縁層を形成した。形成されたゲート絶縁層の膜厚は1μmであった。
(5)ゲート電極・Scan Line形成工程
インクジェット法によりAgナノコロイド溶液を塗布することによって、上記絶縁性隔壁部の開口部を覆うように、上記ゲート絶縁層および絶縁性隔壁部上にパターン塗布した。その後、ホットプレートにて150℃で30分間乾燥させた。
(6)評価
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は1×10−5A、OFF電流は5×10−12Aであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、200Vを保持していることが確認された。
2.実施例2
本実施例においては、ボトムゲート型構造を有する有機半導体トランジスタを備える有機半導体素子を作製した。
(1)ゲート電極・Scan Line形成工程
スパッタリング法により全面にCrが300nm成膜された大きさ150mm×150mm×0.7mmのガラス基板を用意した。上記ガラス基板上にフォトレジスト(ポジ)をスピンコートした。このときのスピンコートは、1800rpmで10sec保持させた。その後、ガラス基板を100℃で1分乾燥させた後、50mJ/cmでパターン露光した。
次に、露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させた。次いで、レジストのない部分のCrのエッチングを行い、ゲート電極およびScan Lineとした。
(2)絶縁性隔壁部形成工程
上記ガラス基板上にアクリル系樹脂(ネガ)をスピンコートした。スピンコートは1400rpmで20sec保持させた。その後、100℃で2分乾燥させた後、50mJ/cmでパターン露光した。次に、未露光部分のレジスト現像を行い、その後、200℃のオーブンで60分乾燥させることにより、絶縁性隔壁部を形成した。形成された絶縁性隔壁部の高さは1.5μmであった。
なお、絶縁性隔壁部はゲート電極上のみが開口部となるようにパターニングした。
(3)ゲート絶縁層形成工程
PVP(ポリビニルフェノール)を固形分濃度10wt%でn−ヘキシルアルコール溶媒に溶解させたゲート絶縁層形成用塗工液を、インクジェット法にて絶縁性隔壁部内にパターン塗布した。その後、ホットプレートにて100℃で5分乾燥後、ホットプレートにて200℃で30分乾燥させた。形成されたゲート絶縁層の膜厚は1μmであった。
(4)有機半導体層形成工程
有機半導体材料(ポリチオフェン)を固形分濃度0.2wt%でトリクロロベンゼン溶媒に溶解させた有機半導体層形成用塗工液を、インクジェット法にて上記絶縁性隔壁部内にパターン塗布した。その後、N雰囲気下にてホットプレートを用いて200℃で10分乾燥させた。形成された有機半導体層の膜厚は0.1μmであった。
(5)ソース・ドレイン電極・Data Line形成工程
スクリーン印刷法にてAgナノペーストをソースドレイン電極およびData Line形状にパターニングした。パターニング後、オーブンにて200度で30分乾燥させることにより、上記有機半導体層上にソース電極およびドレイン電極を形成した。
(6)評価
作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果、トランジスタとして駆動していることが分かった。このとき、有機半導体トランジスタのON電流は8×10−6A、OFF電流は2×10−12Aであった。また、ゲート絶縁層および絶縁性隔壁部の耐電圧を測定した結果、200Vを保持していることが確認された。
3.比較例1
ゲート電極・Scan Line形成工程において絶縁性隔壁部の開口部より小さく形成したこと以外は実施例1と同様の方法により有機トランジスタを作製した。作製したゲート電極の幅は約100μmであった。作製した有機半導体素子の有機半導体トランジスタのトランジスタ特性を測定した結果ON電流は6×10−6A、OFF電流は1×10−11Aであった。これは実施例1のゲート電極の大きさより小さい為、OFF電流が上昇したものと考えられる。つまり有機半導体層よりゲート電極面積が小さくなった事で漏れ電流が増え、OFF電流上昇に繋がったと考えられる。
本発明の第1態様の有機半導体素子の一例を示す概略図である。 本発明の第1態様の有機半導体素子における絶縁性隔壁部の形成態様について説明する概略図である。 本発明の第2態様の有機半導体素子の一例を示す概略図である。 本発明の第1態様の有機半導体素子の製造方法の一工程を示す概略図である。 本発明の第1態様の有機半導体素子の製造方法におけるソース・ドレイン電極形成工程について説明する概略図である。 本発明の第1態様の有機半導体素子の製造方法における絶縁性隔壁部形成工程について説明する概略図である。 本発明の第1態様の有機半導体素子の製造方法における有機半導体層形成工程について説明する概略図である。 本発明の第1態様の有機半導体素子の製造方法におけるゲート絶縁層形成工程について説明する概略図である。 本発明の第1態様の有機半導体素子の製造方法におけるゲート電極形成工程について説明する概略図である。 本発明の第2態様の有機半導体素子の製造方法におけるゲート電極形成工程について説明する概略図である。 本発明の第2態様の有機半導体素子の製造方法におけるゲート電極形成工程について説明する概略図である。 本発明の第2態様の有機半導体素子の製造方法における絶縁性隔壁部形成工程について説明する概略図である。 本発明の第2態様の有機半導体素子の製造方法におけるゲート絶縁層形成工程について説明する概略図である。 本発明の第2態様の有機半導体素子の製造方法における有機半導体層形成工程について説明する概略図である。 本発明の第2態様の有機半導体素子の製造方法におけるソース・ドレイン電極形成工程について説明する概略図である。
符号の説明
1 … 基板
2 … ソース電極
3 … ドレイン電極
4 … 絶縁性隔壁部
5 … 有機半導体層
6 … ゲート絶縁層
7 … ゲート電極
10,11 … 有機半導体素子

Claims (8)

  1. 基板と、
    前記基板上に形成されたソース電極およびドレイン電極と、
    前記基板上に形成され、絶縁性材料からなり、かつ、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように形成された絶縁性隔壁部と、
    前記絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に形成され、有機半導体材料からなる有機半導体層と、
    前記有機半導体層上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
    上記ゲート絶縁層上に形成されたゲート電極と、を有する有機半導体素子であって、
    上記ゲート電極が、前記絶縁性隔壁部の開口部を覆うように形成されていることを特徴とする、有機半導体素子。
  2. 基板と、
    前記基板上に形成されたゲート電極と、
    前記ゲート電極上に形成され、開口部を備える絶縁性隔壁部と、
    前記絶縁性隔壁部の開口部内であり、かつ、前記ゲート電極上に形成され、絶縁性樹脂材料からなるゲート絶縁層と、
    前記絶縁性隔壁部の開口部内であり、かつ、前記ゲート絶縁層上に形成され、有機半導体材料からなる有機半導体層と、
    前記有機半導体層上に形成されたソース電極およびドレイン電極と、を有する有機半導体素子であって、
    前記絶縁性隔壁部の開口部が、前記ゲート電極上に形成されていることを特徴とする、有機半導体素子。
  3. 前記絶縁性隔壁部が撥液性を有することを特徴とする、請求項1または請求項2に記載の有機半導体素子。
  4. 基板を用い、前記基板上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、
    前記ソース・ドレイン電極形成工程において形成されたソース電極およびドレイン電極上に、前記ソース電極および前記ドレイン電極によって構成されるチャネル領域上が開口部となるように、絶縁性材料からなる絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
    前記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、前記ソース電極および前記ドレイン電極上に、有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
    前記有機半導体層形成工程において形成された有機半導体層上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記絶縁性隔壁部の開口部を覆うようにゲート電極を形成するゲート電極形成工程と、を有することを特徴とする有機半導体素子の製造方法。
  5. 基板を用い、前記基板上にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極形成工程において形成されたゲート電極上であり、かつ、前記ゲート電極上に開口部を備える絶縁性隔壁部を形成する絶縁性隔壁部形成工程と、
    前記絶縁性隔壁部形成工程において形成された絶縁性隔壁部の開口部内であり、かつ、前記ゲート電極上に、絶縁性樹脂材料からなるゲート絶縁層を形成するゲート絶縁層形成工程と、
    前記ゲート絶縁層形成工程において形成されたゲート絶縁層上に有機半導体材料からなる有機半導体層を形成する有機半導体層形成工程と、
    前記有機半導体層形成工程により形成された有機半導体層上にソース電極およびドレイン電極を形成するソース・ドレイン電極形成工程と、を有することを特徴とする、有機半導体素子の製造方法。
  6. 前記有機半導体層形成工程が、インクジェット法を用いて有機半導体層を形成するものであることを特徴とする、請求項4または請求項5に記載の有機半導体素子の製造方法。
  7. 請求項1から請求項3までのいずれかの請求項に記載の有機半導体素子が用いられ、前記基板上に有機半導体トランジスタが複数個形成されていることを特徴とする、有機トランジスタアレイ。
  8. 請求項7に記載の有機トランジスタアレイが用いられたことを特徴とする、ディスプレイ。
JP2007246241A 2007-09-21 2007-09-21 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ Expired - Fee Related JP5256676B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007246241A JP5256676B2 (ja) 2007-09-21 2007-09-21 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246241A JP5256676B2 (ja) 2007-09-21 2007-09-21 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ

Publications (2)

Publication Number Publication Date
JP2009076791A true JP2009076791A (ja) 2009-04-09
JP5256676B2 JP5256676B2 (ja) 2013-08-07

Family

ID=40611459

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246241A Expired - Fee Related JP5256676B2 (ja) 2007-09-21 2007-09-21 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ

Country Status (1)

Country Link
JP (1) JP5256676B2 (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103370775A (zh) * 2011-11-14 2013-10-23 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103384911A (zh) * 2011-11-14 2013-11-06 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
US8921867B2 (en) 2012-06-08 2014-12-30 Panasonic Corporation Thin-film transistor, display panel, and method for producing a thin-film transistor
US8941115B2 (en) 2011-11-14 2015-01-27 Panasonic Corporation Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8946730B2 (en) 2011-11-14 2015-02-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8994186B2 (en) 2011-06-21 2015-03-31 Panasonic Corporation Thin-film transistor element and method for producing same, organic el display element, and organic el display device
US9024449B2 (en) 2011-06-21 2015-05-05 Panasonic Corporation Thin-film transistor element and method for producing same, organic EL display element and method for producing same, and organic EL display device
US9024319B2 (en) 2011-11-14 2015-05-05 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US9112162B2 (en) 2013-03-26 2015-08-18 Panasonic Corporation Electronic device and electronic device manufacturing method
US9117942B2 (en) 2013-03-26 2015-08-25 Panasonic Corporation Electronic device and electronic device manufacturing method

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230361A (ja) * 1996-02-28 1997-09-05 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2005079598A (ja) * 2003-08-28 2005-03-24 Samsung Electronics Co Ltd 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法
JP2005294300A (ja) * 2004-03-31 2005-10-20 Univ Of Tokyo 非単結晶トランジスタ集積回路及びその製造方法
JP2006114862A (ja) * 2004-10-15 2006-04-27 Samsung Electronics Co Ltd 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
JP2006253674A (ja) * 2005-03-09 2006-09-21 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007036228A (ja) * 2005-07-25 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2007088471A (ja) * 2005-09-21 2007-04-05 Samsung Electronics Co Ltd 表示装置と表示装置の製造方法{displayapparatusandmanufacturingmethodthereof}
JP2007103931A (ja) * 2005-09-30 2007-04-19 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007164191A (ja) * 2005-12-14 2007-06-28 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007184604A (ja) * 2006-01-05 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
WO2007086368A1 (ja) * 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
JP2008047893A (ja) * 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09230361A (ja) * 1996-02-28 1997-09-05 Hitachi Ltd アクティブマトリクス型液晶表示装置
JP2000269504A (ja) * 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2005079598A (ja) * 2003-08-28 2005-03-24 Samsung Electronics Co Ltd 有機半導体を用いた薄膜トランジスタ表示板及びその製造方法
JP2005294300A (ja) * 2004-03-31 2005-10-20 Univ Of Tokyo 非単結晶トランジスタ集積回路及びその製造方法
JP2006114862A (ja) * 2004-10-15 2006-04-27 Samsung Electronics Co Ltd 有機半導体を利用した薄膜トランジスタ表示板及びその製造方法
JP2006253674A (ja) * 2005-03-09 2006-09-21 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007036228A (ja) * 2005-07-25 2007-02-08 Samsung Electronics Co Ltd 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法
JP2007088471A (ja) * 2005-09-21 2007-04-05 Samsung Electronics Co Ltd 表示装置と表示装置の製造方法{displayapparatusandmanufacturingmethodthereof}
JP2007103931A (ja) * 2005-09-30 2007-04-19 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007164191A (ja) * 2005-12-14 2007-06-28 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007184604A (ja) * 2006-01-05 2007-07-19 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法
WO2007086368A1 (ja) * 2006-01-30 2007-08-02 Sharp Kabushiki Kaisha 薄膜トランジスタおよびそれを備えたアクティブマトリクス基板ならびに表示装置
JP2008047893A (ja) * 2006-08-11 2008-02-28 Samsung Electronics Co Ltd 薄膜トランジスタ表示板及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8994186B2 (en) 2011-06-21 2015-03-31 Panasonic Corporation Thin-film transistor element and method for producing same, organic el display element, and organic el display device
US9024449B2 (en) 2011-06-21 2015-05-05 Panasonic Corporation Thin-film transistor element and method for producing same, organic EL display element and method for producing same, and organic EL display device
CN103370775A (zh) * 2011-11-14 2013-10-23 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
CN103384911A (zh) * 2011-11-14 2013-11-06 松下电器产业株式会社 薄膜晶体管器件及其制造方法、有机el显示元件和有机el显示装置
US8907344B2 (en) 2011-11-14 2014-12-09 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8941115B2 (en) 2011-11-14 2015-01-27 Panasonic Corporation Thin-film transistor element and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8946730B2 (en) 2011-11-14 2015-02-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8969884B2 (en) 2011-11-14 2015-03-03 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display elements and organic electroluminescent display device
US9024319B2 (en) 2011-11-14 2015-05-05 Panasonic Corporation Thin-film transistor device and method for manufacturing same, organic electroluminescent display element, and organic electroluminescent display device
US8921867B2 (en) 2012-06-08 2014-12-30 Panasonic Corporation Thin-film transistor, display panel, and method for producing a thin-film transistor
US9112162B2 (en) 2013-03-26 2015-08-18 Panasonic Corporation Electronic device and electronic device manufacturing method
US9117942B2 (en) 2013-03-26 2015-08-25 Panasonic Corporation Electronic device and electronic device manufacturing method

Also Published As

Publication number Publication date
JP5256676B2 (ja) 2013-08-07

Similar Documents

Publication Publication Date Title
JP5256676B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
US20100244015A1 (en) Organic semiconductor device, manufacturing method of same, organic transistor array, and display
CN101627464B (zh) 层叠结构体及其制造方法
JP5168845B2 (ja) 積層構造体、積層構造体を用いた電子素子、これらの製造方法、電子素子アレイ及び表示装置
JP5256583B2 (ja) 有機半導体素子、および、有機半導体素子の製造方法
JP2009087996A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5181587B2 (ja) 有機半導体素子およびその製造方法、有機トランジスタアレイ、およびディスプレイ
WO2016098860A1 (ja) 導体組成物インク、積層配線部材、半導体素子および電子機器、並びに、積層配線部材の製造方法
JP5181586B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5200377B2 (ja) 有機半導体素子
JP5870502B2 (ja) 有機半導体素子およびその製造方法
JP2009026899A (ja) 積層構造体、電子素子、電子素子アレイ及び表示装置
JP5205894B2 (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2007318025A (ja) 有機半導体素子、および、有機半導体素子の製造方法
JP2008109116A (ja) 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP5103982B2 (ja) 有機半導体素子の製造方法
JP5098270B2 (ja) 有機半導体素子の製造方法
JP2016001689A (ja) 有機半導体素子
JP6160361B2 (ja) 有機半導体素子およびその製造方法
JP6277625B2 (ja) 有機半導体素子およびその製造方法
WO2010010609A1 (ja) コンタクトホールの形成方法、及び回路基板
JP5532669B2 (ja) 有機半導体素子、およびその製造方法
JP2016018854A (ja) 有機半導体素子の製造方法
JP2008258206A (ja) 有機半導体素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130326

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130408

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160502

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5256676

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees