JP2007103931A - 有機薄膜トランジスタ表示板及びその製造方法 - Google Patents

有機薄膜トランジスタ表示板及びその製造方法 Download PDF

Info

Publication number
JP2007103931A
JP2007103931A JP2006262790A JP2006262790A JP2007103931A JP 2007103931 A JP2007103931 A JP 2007103931A JP 2006262790 A JP2006262790 A JP 2006262790A JP 2006262790 A JP2006262790 A JP 2006262790A JP 2007103931 A JP2007103931 A JP 2007103931A
Authority
JP
Japan
Prior art keywords
film transistor
thin film
organic thin
forming
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006262790A
Other languages
English (en)
Other versions
JP2007103931A5 (ja
JP5497976B2 (ja
Inventor
Konkei So
宋 根 圭
Tae-Young Choi
泰 榮 崔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2007103931A publication Critical patent/JP2007103931A/ja
Publication of JP2007103931A5 publication Critical patent/JP2007103931A5/ja
Application granted granted Critical
Publication of JP5497976B2 publication Critical patent/JP5497976B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/468Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Abstract

【課題】工程中の有機半導体に与える影響を最小化すると同時に、有機薄膜トランジスタの特性を改善することができる有機薄膜トランジスタ表示板及びその製造方法を提供する。
【解決手段】基板、基板上に形成されているデータ線、データ線に接続されているソース電極、ソース電極と対向する部分を含むドレーン電極、ソース電極及びドレーン電極上に形成されており、開口部及び接触孔を有する隔壁、開口部に位置し、ソース電極及びドレーン電極と少なくとも一部重なる有機半導体、有機半導体上に形成されているゲート絶縁部材、ゲート絶縁部材上に形成されている遮断部材、データ線と交差し、遮断部材上に形成されているゲート電極を含むゲート線、接触孔を介してドレーン電極に接続されている画素電極を含む有機薄膜トランジスタ表示板及びその製造方法を提供する。
【選択図】図2

Description

本発明は、有機薄膜トランジスタ表示板及びその製造方法に関するものである。
一般的に、液晶表示装置、有機発光表示装置、電気泳動表示装置(electrophoretic display)などの平板表示装置は、複数対の電場生成電極とその間に入っている電気光学(electro−optical)活性層とを含む。液晶表示装置の場合、電気光学活性層として液晶層を含み、有機発光表示装置の場合、電気光学活性層として有機発光層を含む。
一対を成す電場生成電極のうちの1つは、通常、スイッチング素子に接続されて電気信号の印加を受け、電気光学活性層は、この電気信号を光学信号に変換することによって映像を表示する。
平板表示装置では、スイッチング素子として三端子素子である薄膜トランジスタを使用し、この薄膜トランジスタを制御するための走査信号を伝達するゲート線と、画素電極に印加される信号を伝達するデータ線とが平板表示装置に形成される。
このような薄膜トランジスタの中で、ケイ素(Si)のような無機半導体の代わりに、有機半導体を使用する有機薄膜トランジスタ(OTFT)に関する研究が活発に行われている。
有機薄膜トランジスタは、低温で溶解工程(solution process)によって製作することができるので、蒸着工程のみでは限界がある大面積平板表示装置の製作にも容易に適用することができる。また、有機物質の特性上、繊維又はフィルムのような形態に製作できるので、可撓性表示装置の核心的な素子として注目されている。
このような有機薄膜トランジスタがマトリックス形態に配列されている有機薄膜トランジスタ表示板は、従来の薄膜トランジスタと比較すれば、構造及び製造方法において多くの差がある。
特に、工程中に有機半導体に与える影響を最小化し、有機薄膜トランジスタの特性を改善することができる新たな方案が要求されている。
特開2002-359374号公報 特開2003-142692号公報 特開2001-244467号公報 特開2003-249658号公報 特開2003-295792号公報 特開2004-080026号公報
本発明が目的とする技術的課題は、工程中の有機半導体に与える影響を最小化すると同時に、有機薄膜トランジスタの特性を改善することができる有機薄膜トランジスタ表示板及びその製造方法を提供することにある。
本発明の1つの実施例による有機薄膜トランジスタ表示板は、基板、前記基板上に形成されているデータ線、前記データ線に接続されているソース電極、前記ソース電極と対向する部分を含むドレーン電極、前記ソース電極及び前記ドレーン電極上に形成されており、開口部及び接触孔を有する隔壁、前記開口部に位置し、前記ソース電極及び前記ドレーン電極と少なくとも一部重なる有機半導体、前記有機半導体上に形成されているゲート絶縁部材、前記ゲート絶縁部材上に形成されている遮断部材、前記データ線と交差し、前記遮断部材上に形成されているゲート電極を含むゲート線、前記接触孔を介して前記ドレーン電極に接続されている画素電極を含む。
前記遮断部材及び前記画素電極は同一物質を含むことができる。
前記遮断部材及び前記画素電極は、IZO又はITOを含むことができる。
前記遮断部材と前記画素電極は異なる層に形成されることができる。
また、前記ソース電極及び前記ドレーン電極はITO又はIZOを含むことができる。
前記ゲート電極は前記遮断部材を完全に覆うことができる。
前記データ線と同一層に形成されている維持電極をさらに含むことができる。
前記ドレーン電極は、前記維持電極と少なくとも一部重なる部分を含むことができる。
前記ドレーン電極と前記維持電極との間に層間絶縁膜が形成されることができる。
前記有機半導体の下部に位置し、前記データ線と同一層に形成される光遮断膜をさらに含むことができる。
前記隔壁は、前記開口部及び前記接触孔を除いた基板全面に形成されることができる。
前記隔壁は有機物質を含むことができる。
前記ゲート絶縁部材は有機物質を含むことができる。
前記ゲート電極を覆う保護部材をさらに含むことができる。
本発明の1つの実施例による有機薄膜トランジスタ表示板の製造方法は、基板上にデータ線を形成する段階、前記データ線上に層間絶縁膜を形成する段階、前記層間絶縁膜上にソース電極及びドレーン電極を形成する段階、前記ソース電極及び前記ドレーン電極上に開口部及び接触孔を有する隔壁を形成する段階、前記開口部に有機半導体を形成する段階、前記有機半導体上にゲート絶縁部材を形成する段階、前記ゲート絶縁部材上に遮断部材を形成する段階、前記遮断部材及び前記隔壁上にゲート線を形成する段階、前記ゲート線上に、前記接触孔を介して前記ドレーン電極に接続される画素電極を形成する段階を含む。
前記有機半導体を形成する段階は、前記隔壁を表面改質する段階、有機半導体層を塗布する段階、前記表面改質によって前記隔壁が形成されていない部分にのみ有機半導体を残す段階を含むことができる。
前記隔壁を表面改質する段階は、前記隔壁が形成された部分と前記隔壁が形成されていない部分での水に対する親和度を異なるようにすることができる。
前記隔壁が形成された部分は、前記隔壁が形成されていない部分より水に対する親和度が小さいことができる。
前記隔壁を表面改質する段階は、前記隔壁上にフッ素含有気体を供給して前記隔壁表面にフッ素化処理をすることができる。
前記ゲート絶縁部材を形成する段階は、ゲート絶縁部材層を塗布する段階、前記表面改質によって前記隔壁が形成されていない部分にのみゲート絶縁部材を残す段階を含むことができる。
前記遮断部材を形成する段階の後に、乾式エッチングする段階をさらに含むことができる。
前記隔壁を形成する段階は、有機膜を塗布する段階及びパターニングする段階を含み、前記有機膜を塗布する段階において、前記有機膜は、前記乾式エッチングする段階の後の隔壁の厚さより厚く形成することができる。
前記ゲート絶縁部材を形成する段階及び前記遮断部材を形成する段階は、ゲート絶縁膜を塗布する段階、前記遮断部材を形成する段階、前記遮断部材をマスクとして前記ゲート絶縁膜をパターニングする段階を含むことができる。
前記有機半導体を形成する段階及び前記ゲート絶縁部材を形成する段階のうちの少なくとも1つは、インクジェット印刷方法で形成することができる。
前記画素電極を形成する段階の後に、保護部材を形成する段階をさらに含むことができる。
本発明によれば、有機半導体を隔壁内に形成し、遮断部材で覆うことによって、後続工程中の有機半導体に与える影響を最小化することができ、有機半導体との接触特性が良好なソース電極及びドレーン電極を含んで有機薄膜トランジスタの特性を改善することができる。また、有機半導体を、表面改質方法などを使用して簡単に形成することによって工程を単純化することができる。
以下、添付した図面を参照して、本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相違する形態で実現でき、ここで説明する実施例に限定されない。
図面においては、いろいろな層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似な部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の“上にある”とする場合、これは他の部分の直上にある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の“直上にある”とする場合には中間に他の部分がないことを意味する。
図1及び図2を参照して、本発明の1つの実施例による有機薄膜トランジスタ表示板について詳細に説明する。
図1は、本発明の1つの実施例による有機薄膜トランジスタ表示板の配置図であり、図2は、図1の薄膜トランジスタ表示板のII-II線による断面図である。
透明なガラス、シリコン又はプラスチックなどで形成された絶縁基板110上に、複数のデータ線171、複数の維持電極線172及び光遮断膜174が形成されている。
データ線171はデータ信号を伝達し、主に図1の縦方向に延びている。各データ線171は、側方に突出した複数の突出部173と、他の層又は外部駆動回路との接続のために幅が広く形成された端部179とを含む。データ信号を生成するデータ駆動回路(示せず)は、基板110上に付着される可撓性印刷回路膜(示せず)上に装着することができ、基板110上に直接装着することもでき、基板110に集積することができる。データ駆動回路を基板110上に集積する場合、データ線171を延長してこれに直接接続することができる。
維持電極線172はデータ線171とほぼ平行に並んで形成されており、所定の電圧の印加を受ける。各維持電極線172は2つのデータ線171の間に位置し、2つのデータ線171のうちの右側に近い位置に形成される。維持電極線172は側方に分岐して環状に形成された維持電極177を含む。このような維持電極線172の形状及び配置は多様に変更することができる。
光遮断膜174は、データ線171及び維持電極線172と分離されている。
データ線171、維持電極線172、及び光遮断膜174は、アルミニウム(Al)やアルミニウム合金などのアルミニウム系金属、銀(Ag)や銀合金などの銀系金属、金(Ag)や金合金などの金系金属、銅(Cu)や銅合金などの銅系金属、モリブデン(Mo)やモリブデン合金などのモリブデン系金属、クロム(Cr)、タンタル(Ta)及びチタニウム(Ti)などで形成することができる。また、これらは物理的性質の異なる2つの導電膜(示せず)を含む多重膜構造で構成することもできる。このうちの1つの導電膜は、信号遅延や電圧降下を減少できるように比抵抗の低い金属、例えば、アルミニウム系金属、銀系金属、銅系金属などで形成することができる。他の導電膜は、基板110との接着性が優れており、他の物質、特に、ITO(インジウム錫酸化物)及びIZO(インジウム亜鉛酸化物)との物理的、化学的、電気的接触特性に優れた金属、例えば、モリブデン系金属、クロム、タンタル、チタニウムなどで形成される。このような組み合わせの例としては、クロム下部膜とアルミニウム(合金)上部膜、及びアルミニウム(合金)下部膜とモリブデン(合金)上部膜がある。データ線171及び維持電極線172は、その他にも多様な金属又は導電体で形成することができる。
データ線171、維持電極線172、及び光遮断膜174は、その側面が基板110面に対して30°〜80°程度の傾斜角で傾いていることが好ましい。
データ線171、維持電極線172、及び光遮断膜174上には層間絶縁膜160が形成されている。層間絶縁膜160は、窒化ケイ素(SiNx)又は酸化ケイ素(SiO2)などの無機絶縁物で形成することができ、その厚さを約200〜500nmに形成することができる。
層間絶縁膜160は、データ線171の突出部173及び端部179を各々露出する複数の接触孔163、162を有する。
層間絶縁膜160上には、複数のソース電極133、複数のドレーン電極135、及び複数の接触補助部材82が形成されている。ソース電極133及びドレーン電極135は有機半導体と直接接触するため、有機半導体と仕事関数の差の大きくない導電物質で形成され、したがって、有機半導体と電極との間にショットキー障壁(schottky barrier)を低くして、キャリア注入及び移動を容易に行うことができる。このような物質にはIZO又はITOが挙げられる。これらの厚さは約30〜100nmとすることができる。
ソース電極133は島型であることができ、接触孔163を介してデータ線171に接続されている。
ドレーン電極135は、光遮断膜174上でソース電極133と対向する部分(以下、‘電極部’という)136、及び維持電極線172と少なくとも一部重なる部分(以下、‘容量部’という)137を含む。電極部136はソース電極133と対向して薄膜トランジスタの一部を成し、容量部137は維持電極線172と重なって、電圧維持能力を強化するためのストレージキャパシタを形成する。
接触補助部材82は、接触孔162を介してデータ線171の端部179に接続されており、データ線171の端部179と外部装置との接着性を補完し、これらを保護する。
ソース電極133、ドレーン電極135、及び層間絶縁膜160を含んだ基板の前面には隔壁140が形成されている。隔壁140は、溶解工程が可能な感光性有機物質で形成することができ、その厚さは約0.5〜4μmとすることができる。
隔壁140は、複数の開口部147及び複数の接触孔145を有する。開口部147は、ソース電極133及びドレーン電極135とこれらの間の層間絶縁膜160を露出し、接触孔145はドレーン電極135を露出する。
隔壁140の開口部147内には、複数の島型有機半導体154が形成されている。
有機半導体154は、ソース電極133及びドレーン電極135と接し、その高さが隔壁140より低いために隔壁140で完全に囲まれている。このように有機半導体154が隔壁140によって完全に囲まれて側面が露出されないので、後続工程で有機半導体154の側面から化学液などが浸透することを防止できる。
また、有機半導体154は、光遮断膜174上部に形成されている。光遮断膜174は、バックライトから供給される光が有機半導体154に直接流入することを遮断して、有機半導体154で光漏洩電流が急激に増加することを防止する。
有機半導体154は、水溶液や有機溶媒に溶解する高分子化合物や低分子化合物を含むことができる。
有機半導体154は、テトラセン(tetracene)又はペンタセン(pentacene)の置換基を含む誘導体を含むことができる。有機半導体154はまた、チオフェン環(thiophene ring)の2,5位置で連結された4〜8個のチオフェンを含むオリゴチオフェンを含むことができる。
有機半導体154は、ポリチニレンビニレン(polythienylenevinylene)、ポリ−3−ヘキシルチオフェン(poly 3-hexylthiophene)、ポリチオフェン(polythiophene)、フタロシアニン(phthalocyanine)、金属化フタロシアニン又はそのハロゲン化誘導体を含むことができる。有機半導体154はまた、ペリレンテトラカルボン酸二無水物、ナフタレンテトラカルボン酸二無水物又はこれらのイミド誘導体を含むことができる。有機半導体154は、ペリレン又はコロネンとこれらの置換基を含む誘導体を含むこともできる。
有機半導体154の厚さは約30〜300nmとすることができる。
有機半導体154上にはゲート絶縁部材146が形成されている。ゲート絶縁部材146もまた、隔壁140より高さが低いため、隔壁140で完全に囲まれている。
ゲート絶縁部材146は、比較的に高い誘電定数を有する有機物質又は無機物質で形成される。このような有機物質の例としては、ポリイミド系化合物、ポリビニルアルコール系化合物、ポリフルオラン系化合物、パリレンなどの溶解性高分子化合物が挙げられ、無機物質の例としては、オクタデシルトリクロロシランで表面処理された酸化ケイ素などが挙げられる。
ゲート絶縁部材146上には遮断部材126が形成されている。遮断部材126はゲート絶縁部材146及び有機半導体154を保護し、IZO又はITOで形成することができる。
遮断部材126及び隔壁140上には、複数のゲート線121が形成されている。
ゲート線121はゲート信号を伝達し、主に図の横方向に延びてデータ線171及び維持電極線172と交差する。各ゲート線121は、上に突出した複数のゲート電極124と、他の層又は外部駆動回路との接続のための広い端部129とを含む。ゲート信号を生成するゲート駆動回路(示せず)は、基板110上に付着される可撓性印刷回路膜(示せず)上に装着することができ、基板110上に直接装着することもでき、基板110に集積することも可能である。ゲート駆動回路が基板110上に集積する場合、ゲート線121を延長してゲート駆動回路と直接接続することができる。
ゲート電極124は、ゲート絶縁部材146を隔てて有機半導体154と重なっており、遮断部材126前記に遮断部材126を完全に覆う大きさで形成されている。遮断部材126は、ゲート電極124とゲート絶縁部材146との間の接着性を強化して、ゲート電極124のリフティング(lifting)を防止することができる。
ゲート線121は、データ線171及び維持電極線172と同一の材料で形成することができる。ゲート線121及びストレージキャパシタ用導電体127の側面もまた、基板110面に対して傾いており、その傾斜角は約30°〜約80°であることが好ましい。
1つのゲート電極124、1つのソース電極133、及び1つのドレーン電極135は、有機半導体154と共に1つの薄膜トランジスタを成し、薄膜トランジスタのチャンネルは、ソース電極133とドレーン電極135との間の有機半導体154に形成される。
ゲート線121及び隔壁140上には、複数の画素電極191及び複数の接触補助部材81が形成されている。これらはIZO又はITOなどのような透明な導電物質で形成され、その厚さは約30〜約80nmであることができる。
画素電極191は、接触孔145を介してドレーン電極135に接続されており、ゲート線121及び/又はデータ線171と重なって開口率を高めることができる。
画素電極191は、薄膜トランジスタからデータ電圧の印加を受けて、共通電圧の印加を受ける他の表示板(示せず)の共通電極(示せず)と共に電場を生成することによって、2つの電極の間の液晶層(示せず)の液晶分子の方向を決定する。画素電極191と共通電極は、キャパシタ(以下、“液晶キャパシタ”とする)を構成して、薄膜トランジスタがターンオフした後にも印加された電圧を維持する。
接触補助部材81は、ゲート線121の端部129上に形成されて、ゲート線121の端部129と外部装置との接着性を補完し、これらを保護する。
画素電極191上には保護部材180が形成されている。保護部材180は有機薄膜トランジスタを保護するためのものであって、基板の一部分又は全面に形成することができ、場合によって省略することもできる。
以下では、図1及び図2に示した有機薄膜トランジスタを製造する方法について、図3〜図15を参照して詳細に説明する。
図3、図5、図7、図9、図12、及び図14は、図1及び図2の有機薄膜トランジスタ表示板を本発明の1つの実施例によって製造する方法の中間段階での配置図であり、図4は、図3の有機薄膜トランジスタ表示板のIV-IV線による断面図であり、図6は、図5の有機薄膜トランジスタ表示板のVI-VI線による断面図であり、図8は、図7の有機薄膜トランジスタ表示板のVIII-VIII線による断面図であり、図10は、図9の有機薄膜トランジスタ表示板のX-X線による断面図であり、図11は、図10の有機薄膜トランジスタ表示板の連続工程を示した断面図であり、図13は、図12の有機薄膜トランジスタ表示板のXIII-XIII線による断面図であり、図15は、図14の有機薄膜トランジスタ表示板のXV-XV線による断面図である。
まず、基板110上にスパッタリングなどの方法で金属層を積層し、これを写真エッチングして、図3及び図4に示したように、突出部173及び端部179を含むデータ線171、維持電極177を含む維持電極線172、及び光遮断膜174を形成する。
次に、図5及び図6に示したように、窒化ケイ素を化学気相蒸着して層間絶縁膜160を形成し、層間絶縁膜160上に感光膜を塗布し、写真エッチングして、接触孔162、163を形成する。
次に、図7及び図8に示したように、ITO又はIZOをスパッタリングした後、写真エッチングして、ソース電極133、ドレーン電極135、及び接触補助部材82を形成する。
次に、図9及び図10に示したように、基板全面に感光性有機膜を塗布し現像して、複数の開口部147及び複数の接触孔145を有する隔壁140を形成する。この時、隔壁140は所望の厚さより厚く形成し、例えば、2〜30μmの厚さに形成する。
次に、有機半導体154及びゲート絶縁部材146を形成する方法について、大きく3つに分けて説明する。
第1に、インクジェット印刷方法を利用する。
まず、開口部147内に有機半導体溶液を滴下した後、乾燥して、島型の有機半導体154を形成する。次いで、有機半導体154上にゲート絶縁部材溶液を滴下した後、乾燥して、所定の厚さのゲート絶縁部材146を形成する。
第2に、表面改質方法を利用する。
まず、隔壁140を表面改質する。表面改質とは、プラズマを利用して物質の表面を親水性(hydrophilic)又は疏水性(hydrophobic)に変える技術である。
本実施例では、隔壁140をプラズマ雰囲気でフッ素化処理する。例えば、乾式エッチングチャンバーで、CF4、C26又はSF6のようなフッ素含有気体を酸素気体(O2)及び/又は不活性気体と共に供給する。この場合、有機物質で形成された隔壁140は、表面で炭素(C)−フッ素(F)結合が行われてフッ素化処理され、開口部147及び接触孔145を介して露出されているソース電極133、ドレーン電極135、及び層間絶縁膜160は無機物質で形成されるため、フッ素化処理されない。このようにフッ素化処理することによって、隔壁140の表面は疏水性に改質され、開口部147及び接触孔145を介して露出された部分は相対的に親水性を有する。
次に、図11に示したように、有機半導体物質を溶媒に溶解し、スピンコーティング又はスリットコーティングなどの方法で基板全面に塗布する。この場合、前述のように、隔壁140の表面は疏水性を有し、開口部147及び接触孔145は親水性を有するので、開口部147及び接触孔145にのみ有機半導体溶液が集まる。
次に、乾燥過程などによって溶媒を除去すれば、開口部147内に島型の有機半導体154が形成され、接触孔145内にも有機半導体残留物154aが残る。
次に、前述の工程を繰り返してゲート絶縁部材146を形成する。つまり、ゲート絶縁部材溶液(図示せず)を基板全面に塗布すれば、前述のように、開口部147内の有機半導体154上に溶液が集まってゲート絶縁部材146を形成し、接触孔145内の有機半導体残留物154a上にもゲート絶縁部材残留物146aが残る。
このように表面改質を通じて基板上に親水性領域及び疏水性領域を定義し、これを利用して有機半導体154及びゲート絶縁部材146を形成する場合、印刷方法やシャドーマスクを使用する場合より簡単であり、しかも作業時間及び費用を節減することができる。
次に、図12及び図13に示したように、IZOをスパッタリングした後、フォトエッチングして、ゲート絶縁部材146を覆う遮断部材126を形成する。
次に、基板前面を乾式エッチングして、接触孔145内に残っている有機半導体残留物154a及びゲート絶縁部材残留物146aを除去する。この時、有機半導体154及びゲート絶縁部材146は、遮断部材126により覆われているので除去されない。また、この時に隔壁140も共にエッチングされて、有機半導体残留物154aとゲート絶縁部材残留物146aの厚さの合計の分だけ、隔壁140の高さもまた低くなる。
第3に、表面改質方法を利用してゲート絶縁部材146を形成できない場合には、遮断部材126をマスクとしてパターニングする。
まず、前述の方法に従って隔壁140を表面改質し、開口部147内に有機半導体154、及び接触孔145内に有機半導体残留物154aを形成する。
次に、ゲート絶縁部材溶液を、スピンコーティング又はスリットコーティングなどによって基板全面に形成する。
次に、前述のように、有機半導体154を覆う大きさの遮断部材126を形成した後、遮断部材126をマスクとしてゲート絶縁部材をパターニングする。この時、接触孔145に残っている有機半導体残留物154aも共に除去される。
このような3種類の方法で、有機半導体154及びゲート絶縁部材146を形成することができる。
その次に、スパッタリングなどの方法で金属層を積層し、これを写真エッチングして、図14及び図15に示したように、ゲート電極124及び端部129を含むゲート線121を形成する。
この時、ゲート電極124は、遮断部材126を完全に覆うことのできる大きさで形成する。このようにゲート電極124が遮断部材126を完全に覆うことによって、写真エッチング工程で使用するエッチング液などが、ITO又はIZOのように耐薬品性の弱い物質で形成された遮断部材126に流入することを防止でき、下部のゲート絶縁部材146及び有機半導体154を保護することができる。
次に、図1及び図2に示したように、IZO又はITOをスパッタリングした後、写真エッチングして、画素電極191及び接触補助部材81を形成する。
一方、遮断部材126及び画素電極191はIZO又はITOなどの同一物質で形成することができるが、異なる層に形成する必要がある。つまり、遮断部材126はゲート線121を形成する前に、画素電極191はゲート線121を形成した後に、各々形成しなければならない。ITO又はIZOは耐薬品性が弱いため、後続工程で使用される金属用エッチング液などにより損傷しやすい。前述のように、遮断部材126はゲート電極124で完全に覆うことによってエッチング液などから保護できるが、画素電極191はそのまま露出されているため、金属用エッチング液などにより損傷しやすい。したがって、画素電極191をゲート線121形成の後に形成することによってこれを防止することができる。
最後に、有機薄膜トランジスタを覆う保護部材180を形成する。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲で定義している本発明の基本概念を利用した当業者のいろいろな変形及び改良形態もまた本発明の権利範囲に属する。
本発明の1つの実施例による有機薄膜トランジスタ表示板の配置図である。 図1の薄膜トランジスタ表示板のII-II線による断面図である。 図1及び図2の有機薄膜トランジスタ表示板を、本発明の1つの実施例によって製造する方法の中間段階での配置図である。 図3の有機薄膜トランジスタ表示板のIV-IV線による断面図である。 図1及び図2の有機薄膜トランジスタ表示板を、本発明の1つの実施例によって製造する方法の中間段階での配置図である。 図5の有機薄膜トランジスタ表示板のVI-VI線による断面図である。 図1及び図2の有機薄膜トランジスタ表示板を、本発明の1つの実施例によって製造する方法の中間段階での配置図である。 図7の有機薄膜トランジスタ表示板のVIII-VIII線による断面図である。 図1及び図2の有機薄膜トランジスタ表示板を、本発明の1つの実施例によって製造する方法の中間段階での配置図である。 図9の有機薄膜トランジスタ表示板のX-X線による断面図である。 図10の有機薄膜トランジスタ表示板の連続工程を示した断面図である。 図1及び図2の有機薄膜トランジスタ表示板を、本発明の1つの実施例によって製造する方法の中間段階での配置図である。 図12の有機薄膜トランジスタ表示板のXIII-XIII線による断面図である。 図1及び図2の有機薄膜トランジスタ表示板を、本発明の1つの実施例によって製造する方法の中間段階での配置図である。 図14の有機薄膜トランジスタ表示板のXV-XV線による断面図である。
符号の説明
81、82 接触補助部材
110 絶縁基板
121 ゲート線
124 ゲート電極
126 遮断部材
129 ゲート線の端部
133 ソース電極
135 ドレーン電極
136 電極部
137 容量部
145 接触孔
146 ゲート絶縁部材
147 開口部
154 有機半導体
160 層間絶縁膜
162、163 接触孔
171 データ線
172 維持電極線
173 データ線の突出部
174 光遮断膜
177 維持電極
179 データ線の端部
191 画素電極

Claims (25)

  1. 基板と、
    前記基板上に形成されているデータ線と、
    前記データ線に接続されているソース電極と、
    前記ソース電極と対向する部分を含むドレーン電極と、
    前記ソース電極及び前記ドレーン電極上に形成されており、開口部及び接触孔を有する隔壁と、
    前記開口部に位置し、前記ソース電極及び前記ドレーン電極と少なくとも一部重なる有機半導体と、
    前記有機半導体上に形成されているゲート絶縁部材と、
    前記ゲート絶縁部材上に形成された遮断部材と、
    前記データ線と交差し、前記遮断部材上に形成されているゲート電極を含むゲート線と、
    前記接触孔を介して前記ドレーン電極に接続されている画素電極と、
    を含む、有機薄膜トランジスタ表示板。
  2. 前記遮断部材及び前記画素電極は同一物質を含む、請求項1に記載の有機薄膜トランジスタ表示板。
  3. 前記遮断部材及び前記画素電極はIZO又はITOを含む、請求項2に記載の有機薄膜トランジスタ表示板。
  4. 前記遮断部材と前記画素電極は異なる層に形成されている、請求項2又は3に記載の有機薄膜トランジスタ表示板。
  5. 前記ソース電極及び前記ドレーン電極はIZO又はITOを含む、請求項1に記載の有機薄膜トランジスタ表示板。
  6. 前記ゲート電極は前記遮断部材を完全に覆う、請求項1に記載の有機薄膜トランジスタ表示板。
  7. 前記データ線と同一層に形成されている維持電極をさらに含む、請求項1に記載の有機薄膜トランジスタ表示板。
  8. 前記ドレーン電極は、前記維持電極と少なくとも一部重なる部分を含む、請求項7に記載の有機薄膜トランジスタ表示板。
  9. 前記ドレーン電極と前記維持電極との間に層間絶縁膜が形成されている、請求項8に記載の有機薄膜トランジスタ表示板。
  10. 前記有機半導体の下部に位置し、前記データ線と同一層に形成される光遮断膜をさらに含む、請求項1に記載の有機薄膜トランジスタ表示板。
  11. 前記隔壁は、前記開口部及び前記接触孔を除いた基板全面に形成されている、請求項1に記載の有機薄膜トランジスタ表示板。
  12. 前記隔壁は有機物質を含む、請求項1に記載の有機薄膜トランジスタ表示板。
  13. 前記ゲート絶縁部材は有機物質を含む、請求項1に記載の有機薄膜トランジスタ表示板。
  14. 前記ゲート電極を覆う保護部材をさらに含む、請求項1に記載の有機薄膜トランジスタ表示板。
  15. 基板上にデータ線を形成する段階と、
    前記データ線上に層間絶縁膜を形成する段階と、
    前記層間絶縁膜上にソース電極及びドレーン電極を形成する段階と、
    前記ソース電極及び前記ドレーン電極上に、開口部及び接触孔を有する隔壁を形成する段階と、
    前記開口部に有機半導体を形成する段階と、
    前記有機半導体上にゲート絶縁部材を形成する段階と、
    前記ゲート絶縁部材上に遮断部材を形成する段階と、
    前記遮断部材及び前記隔壁上にゲート線を形成する段階と、
    前記ゲート線上に、前記接触孔を介して前記ドレーン電極に接続される画素電極を形成する段階と、
    を含む、有機薄膜トランジスタ表示板の製造方法。
  16. 前記有機半導体を形成する段階は、
    前記隔壁を表面改質する段階と、
    有機半導体層を塗布する段階と、
    前記表面改質によって前記隔壁が形成されてない部分にのみ有機半導体を残す段階と、
    を含む、請求項15に記載の有機薄膜トランジスタ表示板の製造方法。
  17. 前記隔壁を表面改質する段階は、前記隔壁が形成された部分と前記隔壁が形成されていない部分での水に対する親和度を異なるようにする、請求項16に記載の有機薄膜トランジスタ表示板の製造方法。
  18. 前記隔壁が形成された部分は、前記隔壁が形成されていない部分より水に対する親和度が小さい、請求項17に記載の有機薄膜トランジスタ表示板の製造方法。
  19. 前記隔壁を表面改質する段階は、前記隔壁上にフッ素含有気体を供給して前記隔壁表面にフッ素化処理をする、請求項16に記載の有機薄膜トランジスタ表示板の製造方法。
  20. 前記ゲート絶縁部材を形成する段階は、
    ゲート絶縁部材層を塗布する段階と、
    前記表面改質によって前記隔壁が形成されていない部分にのみゲート絶縁部材を残す段階と、
    を含む、請求項16に記載の有機薄膜トランジスタ表示板の製造方法。
  21. 前記遮断部材を形成する段階の後に、乾式エッチングする段階をさらに含む、請求項15に記載の有機薄膜トランジスタ表示板の製造方法。
  22. 前記隔壁を形成する段階は、有機膜を塗布する段階及びパターニングする段階を含み、
    前記有機膜を塗布する段階において、前記有機膜は、前記乾式エッチングする段階の後の隔壁の厚さより厚く形成する、請求項21に記載の有機薄膜トランジスタ表示板の製造方法。
  23. 前記ゲート絶縁部材を形成する段階及び前記遮断部材を形成する段階は、
    ゲート絶縁膜を塗布する段階と、
    前記遮断部材を形成する段階と、
    前記遮断部材をマスクとして前記ゲート絶縁膜をパターニングする段階と、
    を含む、請求項15に記載の有機薄膜トランジスタ表示板の製造方法。
  24. 前記有機半導体を形成する段階及び前記ゲート絶縁部材を形成する段階のうちの少なくとも1つはインクジェット印刷方法で形成する、請求項15に記載の有機薄膜トランジスタ表示板の製造方法。
  25. 前記画素電極を形成する段階の後に、保護部材を形成する段階をさらに含む、請求項15に記載の有機薄膜トランジスタ表示板の製造方法。
JP2006262790A 2005-09-30 2006-09-27 有機薄膜トランジスタ表示板及びその製造方法 Expired - Fee Related JP5497976B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050091862A KR101197053B1 (ko) 2005-09-30 2005-09-30 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR10-2005-0091862 2005-09-30

Publications (3)

Publication Number Publication Date
JP2007103931A true JP2007103931A (ja) 2007-04-19
JP2007103931A5 JP2007103931A5 (ja) 2009-10-22
JP5497976B2 JP5497976B2 (ja) 2014-05-21

Family

ID=37959354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006262790A Expired - Fee Related JP5497976B2 (ja) 2005-09-30 2006-09-27 有機薄膜トランジスタ表示板及びその製造方法

Country Status (5)

Country Link
US (1) US7569851B2 (ja)
JP (1) JP5497976B2 (ja)
KR (1) KR101197053B1 (ja)
CN (1) CN1941398B (ja)
TW (1) TWI429084B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009076791A (ja) * 2007-09-21 2009-04-09 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2010525587A (ja) * 2007-04-25 2010-07-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子装置の製造方法
JP2011505687A (ja) * 2007-11-20 2011-02-24 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法
WO2014015585A1 (zh) * 2012-07-23 2014-01-30 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板制作方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100090204A1 (en) * 2007-03-26 2010-04-15 Takashi Chuman Organic semiconductor element and manufacture method thereof
KR20090037725A (ko) * 2007-10-12 2009-04-16 삼성전자주식회사 박막트랜지스터 기판, 그 제조 방법 및 이를 갖는 표시장치
US8471988B2 (en) * 2008-08-27 2013-06-25 Sharp Kabushiki Kaisha Electrode contact structure, liquid crystal display apparatus including same, and method for manufacturing electrode contact structure
JP5455010B2 (ja) * 2009-03-13 2014-03-26 富士フイルム株式会社 樹脂成形体の製造方法、インクジェットヘッド、及び電子機器
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same
JP2011035037A (ja) * 2009-07-30 2011-02-17 Sony Corp 回路基板の製造方法および回路基板
KR101073562B1 (ko) * 2009-08-21 2011-10-17 삼성모바일디스플레이주식회사 패드부, 이를 포함하는 유기전계발광표시장치 및 유기전계발광표시장치의 제조방법
KR20180054919A (ko) * 2010-04-23 2018-05-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
CN103367458B (zh) * 2012-04-03 2017-03-01 元太科技工业股份有限公司 薄膜晶体管及其制造方法
CN104576658B (zh) * 2014-12-30 2017-11-14 天马微电子股份有限公司 一种阵列基板及其制作方法及显示器
GB2567897A (en) * 2017-10-31 2019-05-01 Flexenable Ltd Source-drain conductors for organic TFTS

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281522A (ja) * 1996-04-15 1997-10-31 Nec Corp アクティブマトリクス液晶表示パネル
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2004039763A (ja) * 2002-07-02 2004-02-05 Sony Corp 電界効果半導体装置及びその製造方法
JP2004047566A (ja) * 2002-07-09 2004-02-12 Sharp Corp 電界効果型トランジスタ、その製造方法及び画像表示装置
JP2004096082A (ja) * 2002-06-27 2004-03-25 Xerox Corp 基板にパターンを形成する方法及び高分子半導体薄膜トランジスタを形成する方法
JP2004297011A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 有機トランジスタの製造方法、及び有機el表示装置の製造方法
WO2004110105A1 (ja) * 2003-06-06 2004-12-16 Pioneer Corporation 有機半導体素子及びその製造方法
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列
JP2005244197A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2005260192A (ja) * 2004-03-15 2005-09-22 Seiko Epson Corp 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100517424C (zh) 1997-08-21 2009-07-22 精工爱普生株式会社 显示装置
JP2000269504A (ja) 1999-03-16 2000-09-29 Hitachi Ltd 半導体装置、その製造方法及び液晶表示装置
JP2001244467A (ja) 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP4841751B2 (ja) 2001-06-01 2011-12-21 株式会社半導体エネルギー研究所 有機半導体装置及びその作製方法
JP4269134B2 (ja) 2001-11-06 2009-05-27 セイコーエプソン株式会社 有機半導体装置
JP4095830B2 (ja) 2002-01-29 2008-06-04 統寶光電股▲ふん▼有限公司 有機ledデバイスおよびその製造方法
JP2003249658A (ja) 2002-02-26 2003-09-05 Seiko Epson Corp 有機半導体装置
JP4618990B2 (ja) 2002-08-02 2011-01-26 株式会社半導体エネルギー研究所 有機薄膜トランジスタ及びその作製方法、並びに有機薄膜トランジスタを有する半導体装置
JP4434563B2 (ja) * 2002-09-12 2010-03-17 パイオニア株式会社 有機el表示装置の製造方法
JP4228204B2 (ja) * 2003-07-07 2009-02-25 セイコーエプソン株式会社 有機トランジスタの製造方法
CN100504553C (zh) * 2004-02-06 2009-06-24 三星电子株式会社 薄膜晶体管阵列面板及包括该薄膜晶体管阵列面板的液晶显示器
KR101090250B1 (ko) * 2004-10-15 2011-12-06 삼성전자주식회사 유기 반도체를 이용한 박막 트랜지스터 표시판 및 그 제조방법
KR101078360B1 (ko) * 2004-11-12 2011-10-31 엘지디스플레이 주식회사 폴리형 액정 표시 패널 및 그 제조 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09281522A (ja) * 1996-04-15 1997-10-31 Nec Corp アクティブマトリクス液晶表示パネル
JP2000353594A (ja) * 1998-03-17 2000-12-19 Seiko Epson Corp 薄膜パターニング用基板
JP2005520668A (ja) * 2001-07-09 2005-07-14 プラスティック ロジック リミテッド 溶液に影響される整列
JP2004096082A (ja) * 2002-06-27 2004-03-25 Xerox Corp 基板にパターンを形成する方法及び高分子半導体薄膜トランジスタを形成する方法
JP2004039763A (ja) * 2002-07-02 2004-02-05 Sony Corp 電界効果半導体装置及びその製造方法
JP2004047566A (ja) * 2002-07-09 2004-02-12 Sharp Corp 電界効果型トランジスタ、その製造方法及び画像表示装置
JP2004297011A (ja) * 2003-03-28 2004-10-21 Matsushita Electric Ind Co Ltd 有機トランジスタの製造方法、及び有機el表示装置の製造方法
WO2004110105A1 (ja) * 2003-06-06 2004-12-16 Pioneer Corporation 有機半導体素子及びその製造方法
JP2005244197A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 表示装置及びその作製方法、並びにテレビジョン装置
JP2005260192A (ja) * 2004-03-15 2005-09-22 Seiko Epson Corp 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010525587A (ja) * 2007-04-25 2010-07-22 メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツング 電子装置の製造方法
US8637343B2 (en) 2007-04-25 2014-01-28 Merck Patent Gmbh Process for preparing an electronic device
JP2009076791A (ja) * 2007-09-21 2009-04-09 Dainippon Printing Co Ltd 有機半導体素子、有機半導体素子の製造方法、有機トランジスタアレイ、およびディスプレイ
JP2011505687A (ja) * 2007-11-20 2011-02-24 ケンブリッジ ディスプレイ テクノロジー リミテッド 有機薄膜トランジスタ、アクティブマトリックス有機光学素子、およびその製造方法
WO2014015585A1 (zh) * 2012-07-23 2014-01-30 京东方科技集团股份有限公司 有机薄膜晶体管阵列基板制作方法

Also Published As

Publication number Publication date
TW200715565A (en) 2007-04-16
CN1941398B (zh) 2010-12-29
KR101197053B1 (ko) 2012-11-06
CN1941398A (zh) 2007-04-04
US7569851B2 (en) 2009-08-04
TWI429084B (zh) 2014-03-01
JP5497976B2 (ja) 2014-05-21
US20070158651A1 (en) 2007-07-12
KR20070036876A (ko) 2007-04-04

Similar Documents

Publication Publication Date Title
JP5497976B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP2007140520A (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP5288706B2 (ja) 薄膜トランジスタ表示板
US7919778B2 (en) Making organic thin film transistor array panels
KR101187205B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
US20070024766A1 (en) Organic thin film transistor display panel
US7915074B2 (en) Thin film transistor array panel and manufacturing method thereof
JP4999440B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP2007184604A5 (ja)
JP5148086B2 (ja) 有機薄膜トランジスタ表示板
US8399311B2 (en) Thin film transistor array panel and method of manufacture
JP2008047893A (ja) 薄膜トランジスタ表示板及びその製造方法
KR20080013297A (ko) 박막 트랜지스터 표시판의 제조 방법
KR101251997B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080014386A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101189274B1 (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법
KR101272331B1 (ko) 유기 박막 트랜지스터 표시판 및 그의 제조 방법
KR20070096609A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080051818A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080026989A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20070101030A (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR20080082226A (ko) 유기 박막 트랜지스터 표시판 및 그 제조 방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121113

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20121113

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20121213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130409

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131008

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140307

R150 Certificate of patent or registration of utility model

Ref document number: 5497976

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees