JP2005260192A - 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 - Google Patents

薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 Download PDF

Info

Publication number
JP2005260192A
JP2005260192A JP2004073592A JP2004073592A JP2005260192A JP 2005260192 A JP2005260192 A JP 2005260192A JP 2004073592 A JP2004073592 A JP 2004073592A JP 2004073592 A JP2004073592 A JP 2004073592A JP 2005260192 A JP2005260192 A JP 2005260192A
Authority
JP
Japan
Prior art keywords
gate insulating
insulating layer
film transistor
thin film
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004073592A
Other languages
English (en)
Other versions
JP4729855B2 (ja
Inventor
Takeo Kawase
健夫 川瀬
Soichi Moriya
壮一 守谷
Mitsuaki Harada
光明 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2004073592A priority Critical patent/JP4729855B2/ja
Publication of JP2005260192A publication Critical patent/JP2005260192A/ja
Application granted granted Critical
Publication of JP4729855B2 publication Critical patent/JP4729855B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】トランジスタ特性および機械的強度に優れる薄膜トランジスタ、かかる薄膜トランジスタを備える薄膜トランジスタ回路、電子デバイスおよび電子機器を提供すること。
【解決手段】本発明の薄膜トランジスタ1は、基板50上に設けられ、ソース電極3と、ドレイン電極4と、ゲート電極7と、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁するゲート絶縁層6と、ゲート絶縁層6に接触する有機半導体層5とを有し、ゲート絶縁層6は、有機半導体層5に接触する第1のゲート絶縁層61と、この第1のゲート絶縁層61が有機半導体層5から剥離するのを防止する機能を有する第2のゲート絶縁層62とを備える。
【選択図】図2

Description

本発明は、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器に関するものである。
近年、半導体的な電気伝導を示す有機材料(有機半導体材料)を使用した薄膜トランジスタの開発が進められている。この薄膜トランジスタは、薄型軽量化に適すること、可撓性を有すること、材料コストが安価であること等の長所を有しており、フレキシブルディスプレイ等のスイッチング素子として期待されている。
このような薄膜トランジスタとしては、基板上に、ソース電極およびドレイン電極と、有機半導体層が形成され、これら各部の上にゲート絶縁層、ゲート電極がこの順に積層されたトップゲート構造と、基板上に、ゲート電極、ゲート絶縁層がこの順に積層され、これら各部の上に、ソース電極およびドレイン電極と、有機半導体層が形成されたボトムゲート構造のものが提案されている(例えば、特許文献1参照。)。
ところで、このような薄膜トランジスタにおいて、有機半導体層を構成する各分子はファン・デル・ワールス力のような弱い結合力で結びついており、キャリアは各分子間をホッピング伝導していく。
ゲート電極に電圧が印加され、電場が加えられている状態では、有機半導体層とゲート絶縁層との界面にキャリアが誘起され、キャリアの大部分はこの界面に沿って伝導していく。したがって、キャリアの移動には、有機半導体層の物性のみではなく、有機半導体層とゲート絶縁層との組み合わせが大きく影響する。
すなわち、ゲート絶縁層は、キャリア移動度やS値、しきい電圧等のトランジスタ特性を決める重要な部分である。
ここで、トランジスタ特性を良好なものとするには、まず、有機半導体層のゲート絶縁層との界面で層同士の混ざり合いがないこと、また、この界面で有機半導体層とゲート絶縁層との間に強い相互作用がないことが必要となる。
有機半導体層とゲート絶縁層との界面で混ざり合いがあると、この混ざり合った部分が障壁となり、キャリアはこの障壁を越えて伝導しなくてはならなくなる。これにより、キャリア移動度が低下する。
また、有機半導体層とゲート絶縁層との間に電荷の移動を伴うような強い相互作用があると、キャリアの局在準位がシフトするため、しきい電圧が移動したり、キャリア移動度が低下したりする。
有機半導体層との混ざり合いや、相互作用を生じ難い絶縁材料としては、ポリスチレン等の比較的活性の低い絶縁材料が挙げられる。
しかしながら、活性の低い絶縁材料は、有機半導体層や基板との密着性が低く、これら各部材から剥がれ易い。
このため、特に、フレキシブルディスプレイや、表示素子のアクティブマトリックス装置等、実装面積が広く、したがって応力が生じやすいデバイスに使用されるトランジスタの場合、ゲート絶縁層と各部材との接合面で機械的強度が不足し、十分な信頼性が得られないといった問題が生じる。
一方、有機半導体層や基板との密着性に優れる絶縁材料としては、ポリビニルアルコール等の比較的活性の高い絶縁材料が挙げられる。
しかしながら、活性の高い絶縁材料は、前述のような有機半導体層との混ざり合いや、相互作用を生じ易いことから、キャリア移動度等、トランジスタ特性を損なう。
このように、絶縁材料は、一般に、密着性を有するものは有機半導体層との界面で混ざり合いや相互作用を生じ易く、有機半導体層との混ざり合いや相互作用が生じ難いものは、密着性が不足してしまう。
このため、薄膜トランジスタでは機械的強度とトランジスタ特性の両立が難しいのが現状である。
US6,300,988
本発明の目的は、トランジスタ特性および機械的強度に優れる薄膜トランジスタ、かかる薄膜トランジスタを備える薄膜トランジスタ回路、電子デバイスおよび電子機器を提供することにある。
このような目的は、下記の本発明により達成される。
本発明の薄膜トランジスタは、基板上に設けられ、ソース電極と、ドレイン電極と、ゲート電極と、前記ソース電極およびドレイン電極に対して前記ゲート電極を絶縁するゲート絶縁層と、該ゲート絶縁層に接触する有機半導体層とを有する薄膜トランジスタであって、
前記ゲート絶縁層は、前記有機半導体層に接触する第1のゲート絶縁層と、該第1のゲート絶縁層が前記有機半導体層から剥離するのを防止する機能を有する第2のゲート絶縁層とを備えることを特徴とする。
これにより、トランジスタ特性および機械的強度に優れる薄膜トランジスタが得られる。
本発明の薄膜トランジスタでは、前記ソース電極およびドレイン電極が、前記ゲート電極より前記基板側に設けられたトップゲート構造をなし、
前記第2のゲート絶縁層は、少なくとも前記有機半導体層および前記第1のゲート絶縁層を覆い、かつ、前記基板と密着するよう設けられ、これにより、前記第1のゲート絶縁層が前記有機半導体層から剥離するのを防止することが好ましい。
これにより、トップゲート構造の薄膜トランジスタにおいて、優れたトランジスタ特性および機械的強度を得ることができる。
本発明の薄膜トランジスタでは、前記第2のゲート絶縁層は、前記第1のゲート絶縁層を構成する材料より、前記基板との密着性が高い材料で構成されていることが好ましい。
これにより、トップゲート構造の薄膜トランジスタにおいて、機械的強度がより向上する。
本発明の薄膜トランジスタでは、前記ゲート電極が、前記ソース電極およびドレイン電極より前記基板側に設けられたボトムゲート構造をなし、少なくとも前記有機半導体層および前記第1のゲート絶縁層を覆うように設けられた保護膜を有し、
前記第2のゲート絶縁層は、前記保護膜と密着することにより、前記第1のゲート絶縁層が前記有機半導体層から剥離するのを防止することが好ましい。
これにより、ボトムゲート構造の薄膜トランジスタにおいて、優れたトランジスタ特性および機械的強度を得ることができる。
本発明の薄膜トランジスタでは、前記第2のゲート絶縁層は、前記第1のゲート絶縁層を構成する材料より、前記保護膜との密着性が高い材料で構成されていることが好ましい。
これにより、ボトムゲート構造の薄膜トランジスタにおいて、機械的強度がより向上する。
本発明の薄膜トランジスタでは、前記第1のゲート絶縁層は、主骨格が主に飽和炭化水素で構成される樹脂を主材料として構成されていることが好ましい。
これにより、有機半導体層の第1のゲート絶縁層との界面におけるキャリア移動度をより高めることができる。
本発明の薄膜トランジスタでは、前記第1のゲート絶縁層は、主骨格が主に飽和炭化水素と芳香族炭化水素とで構成される樹脂を主材料として構成されていることが好ましい。
これにより、有機半導体層の第1のゲート絶縁層との界面におけるキャリア移動度をより高めることができる。
本発明の薄膜トランジスタでは、前記第1のゲート絶縁層は、フッ素化高分子を含む樹脂を主材料として構成されていることが好ましい。
これにより、有機半導体層の第1のゲート絶縁層との界面におけるキャリア移動度をより高めることができる。
本発明の薄膜トランジスタでは、前記第1のゲート絶縁層は、重量平均分子量が300000〜2500000の樹脂を主材料として構成されていることが好ましい。
これにより、有機半導体層の第1のゲート絶縁層との界面におけるキャリア移動度をより高めることができる。また、液状材料を用いた第1のゲート絶縁層の形成が容易となる。
本発明の薄膜トランジスタでは、前記第1のゲート絶縁層は、液滴吐出法を用いて形成されたものであることが好ましい。
液滴吐出法によれば、所定形状の第1のゲート絶縁層を、容易かつ寸法精度よく形成することができる。
本発明の薄膜トランジスタ回路は、本発明の薄膜トランジスタを複数備えることを特徴とする。
これにより、トランジスタ特性および機械的強度に優れた薄膜トランジスタ回路が得られる。
本発明の薄膜トランジスタ回路では、複数の前記第2のゲート絶縁層のうちの少なくとも一部のものは、一体的に形成されていることが好ましい。
これにより、より機械的強度に優れた薄膜トランジスタ回路が得られる。
本発明の電子デバイスは、本発明の薄膜トランジスタ回路を備えることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
以下、本発明の薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器の好適実施形態に基づいて詳細に説明する。
<アクティブマトリクス装置の第1実施形態>
まず、本発明の薄膜トランジスタを適用したアクティブマトリクス装置(薄膜トランジスタ回路)の第1実施形態について説明する。
図1は、アクティブマトリクス装置の第1実施形態を示す平面図、図2は、図1中のX−X線断面図である。なお、以下の説明では、図2中の上側を「上」、下側を「下」と言う。
図1に示すアクティブマトリクス装置30は、互いに直交する複数のデータ線31と、複数の走査線32と、これらのデータ線31と走査線32との各交点付近に設けられた薄膜トランジスタ1とを有している。
各薄膜トランジスタ1は、それぞれ、図2に示すように、ソース電極3およびドレイン電極4と、有機半導体層5と、ゲート絶縁層6と、ゲート電極7とを有している。
本実施形態では、図1中横方向(左右方向に)一列に配設された薄膜トランジスタ1は、それらのゲート電極7が一体的に形成され、走査線32を構成している。そして、この走査線32の一端部は、基板50に設けられた接続用電極33に接続されている。この接続用電極33は外部電極と接続を行う接続端子である。
また、各薄膜トランジスタ1が備えるソース電極3はデータ線31に、ドレイン電極4は後述する電気泳動表示部40が備える画素電極(個別電極)41に、それぞれ接続されている。
なお、各画素電極41は、それぞれ、各薄膜トランジスタ1に対応してマトリクス状に配置されている。
以下、薄膜トランジスタ1の構成について、詳述する。
薄膜トランジスタ1では、基板50上に、ソース電極3およびドレイン電極4が分離して設けられ、これらのソース電極3およびドレイン電極4に接触して有機半導体層5が設けられ、また、この有機半導体層5に接触してゲート絶縁層6が設けられている。さらに、このゲート絶縁層6上には、少なくともソース電極3とドレイン電極4との間の領域に重なるようにゲート電極7が設けられ、また、ゲート絶縁層6のほぼ全面を覆うように保護膜8が設けられている。
この薄膜トランジスタ1では、有機半導体層5のうち、ソース電極3とドレイン電極4との間の領域が、キャリアが移動するチャネル領域51となっており、このチャネル領域51に誘起された大部分のキャリアは、有機半導体層5のゲート絶縁層6との界面に沿って移動する。
以下、このチャネル領域51において、キャリアの移動方向の長さ、すなわちソース電極3とドレイン電極4との間の距離をチャネル長L、チャネル長L方向と直交する方向の長さをチャネル幅Wと言う。
このような薄膜トランジスタ1は、ソース電極3およびドレイン電極4が、ゲート絶縁層6を介してゲート電極7よりも基板50側に設けられた構成の薄膜トランジスタ、すなわち、トップゲート構造の薄膜トランジスタである。
基板50は、薄膜トランジスタ1を構成する各層(各部)を支持するものである。基板50には、例えば、ガラス基板、ポリイミド、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、芳香族ポリエステル(液晶ポリマー)等で構成されるプラスチック基板(樹脂基板)、石英基板、シリコン基板、ガリウム砒素基板等を用いることができる。薄膜トランジスタ1に可撓性を付与する場合には、基板50には、樹脂基板が選択される。
この基板50上には、下地層が設けられていてもよい。下地層としては、例えば、基板50表面からのイオンの拡散を防止する目的、ソース電極3およびドレイン電極4と、基板50との密着性(接合性)を向上させる目的等により設けられる。
この下地層は、例えば、酸化珪素(SiO)、窒化珪素(SiN)、ポリイミド、ポリアミド、架橋により不溶化したポリマー等により構成することができる。
基板50上には、ソース電極3およびドレイン電極4が、チャネル長L方向に沿って、所定距離離間して並設されている。
これらのソース電極3およびドレイン電極4の構成材料としては、例えば、Pd、Pt、Au、W、Ta、Mo、Al、Cr、Ti、Cuまたはこれらを含む合金等の金属材料が挙げられ、チャネル領域を移動するキャリアに応じて適宜選択するのが好ましい。
例えば、チャネル領域をホールが移動するpチャネル薄膜トランジスタの場合には、仕事関数が比較的大きいPd、Pt、Au、Ni、Cuまたはこれら金属を含む合金を使用するのが好ましい。
また、ソース電極3およびドレイン電極4の構成材料としては、前記の金属材料の他、ITO、FTO、ATO、SnO等の導電性酸化物、カーボンブラック、カーボンナノチューブ、フラーレン等の炭素材料、ポリアセチレン、ポリピロール、PEDOT(poly−ethylenedioxythiophene)のようなポリチオフェン、ポリアニリン、ポリ(p−フェニレン)、ポリ(p−フェニレンビニレン)、ポリフルオレン、ポリカルバゾール、ポリシランまたはこれらの誘導体等の導電性高分子材料等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
なお、前記導電性高分子材料は、通常、塩化鉄、ヨウ素、無機酸、有機酸、ポリスチレンサルフォニック酸のようなポリマー等がドープされ、導電性を付与された状態で用いられる。
ソース電極3およびドレイン電極4の平均厚さは、特に限定されないが、それぞれ、30〜300nm程度であるのが好ましく、50〜150nm程度であるのがより好ましい。
ソース電極3とドレイン電極4との間の距離(離間距離)、すなわち、チャネル長Lは、2〜30μm程度であるのが好ましく、5〜20μm程度であるのがより好ましい。チャネル長Lを前記下限値より小さくすると、得られた薄膜トランジスタ1同士でチャネル長に誤差が生じ、特性(トランジスタ特性)がばらつくおそれがある。一方、チャネル長Lを前記上限値より大きくすると、しきい電圧の絶対値が大きくなるとともに、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。
チャネル幅Wは、0.1〜5mm程度であるのが好ましく、0.5〜3mm程度であるのがより好ましい。チャネル幅Wを前記下限値より小さくすると、ドレイン電流の値が小さくなり、薄膜トランジスタ1の特性が不十分となるおそれがある。一方、チャネル幅Wを前記上限値より大きくすると、薄膜トランジスタ1が大型化してしまうとともに、寄生容量の増大や、ゲート絶縁層6を介したゲート電極7へのリーク電流の増大を招くおそれがある。
また、基板50上には、ソース電極3とドレイン電極4との間、および、これらのソース電極3およびドレイン電極4の一部を覆うように、有機半導体層5が設けられている。
有機半導体層5は、有機半導体材料(半導体的な電気伝導を示す有機材料)を主材料として構成されている。
この有機半導体層5は、少なくともチャネル領域51においてチャネル長L方向とほぼ平行となるように配向しているのが好ましい。これにより、チャネル領域51におけるキャリア移動度が高いものとなり、その結果、薄膜トランジスタ1は、その作動速度がより速いものとなる。
有機半導体材料としては、例えば、ナフタレン、アントラセン、テトラセン、ペンタセン、ヘキサセン、フタロシアニン、ペリレン、ヒドラゾン、トリフェニルメタン、ジフェニルメタン、スチルベン、アリールビニル、ピラゾリン、トリフェニルアミン、トリアリールアミン、オリゴチオフェン、フタロシアニンまたはこれらの誘導体のような低分子の有機半導体材料や、ポリ−N−ビニルカルバゾール、ポリビニルピレン、ポリビニルアントラセン、ポリチオフェン、ポリアルキルチオフェン、ポリヘキシルチオフェン、ポリ(p−フェニレンビニレン)、ポリチニレンビニレン、ポリアリールアミン、ピレンホルムアルデヒド樹脂、エチルカルバゾールホルムアルデヒド樹脂、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体またはこれらの誘導体のような高分子の有機半導体材料(共役系高分子材料)が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができるが、特に、高分子の有機半導体材料(共役系高分子材料)を主とするものを用いるのが好ましい。共役系高分子材料は、その特有な電子雲の広がりにより、キャリアの移動能が特に高い。
高分子の有機半導体材料は、簡易な方法で成膜することができるとともに、比較的容易に配向させることができる。また、このうち、空気中で酸化され難く、安定であること等の理由から、高分子の有機半導体材料(共役系高分子材料)としては、フルオレン−ビチオフェン共重合体、フルオレン−アリールアミン共重合体、ポリアリールアミンまたはこれらの誘導体のうちの少なくとも1種を主成分とするものを用いるのが特に好ましい。
また、高分子の有機半導体材料を主材料として構成される有機半導体層5は、薄型化・軽量化が可能であり、可撓性にも優れるため、フレキシブルディスプレイのスイッチング素子等として用いられる薄膜トランジスタへの適用に適している。
有機半導体層5の平均厚さは、1〜200nm程度であるのが好ましく、10〜100nm程度であるのがより好ましい。
なお、有機半導体層5は、ソース電極3およびドレイン電極4を覆うように設けられる構成のものに限定されず、少なくともソース電極3とドレイン電極4との間の領域(チャネル領域51)に設けられていればよい。
有機半導体層5上には、ゲート絶縁層6が設けられている。本実施形態では、ゲート絶縁層6は、ソース電極3、ドレイン電極4および有機半導体層5を覆うように設けられている。
このゲート絶縁層6は、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁するものである。
そして、本実施形態では、このゲート絶縁層6が第1のゲート絶縁層61および第2のゲート絶縁層62により構成されている。
第1のゲート絶縁層61は、有機半導体層5を覆い、かつ、これに接触して設けられ、また、各薄膜トランジスタ1毎にそれぞれ独立して設けられている。
この薄膜トランジスタ1では、ゲート電極7に電圧が印加されると、有機半導体層5の第1のゲート絶縁層61との界面付近にキャリアが誘起され、大部分のキャリアはこの界面に沿って移動する。
第1のゲート絶縁層61の構成材料としては、有機半導体層5と混ざり合いや相互作用を生じ難い絶縁材料、すなわち、有機半導体材料との相溶性および活性が比較的低い絶縁材料を用いるのが好ましい。これにより、有機半導体層5の第1のゲート絶縁層61との界面におけるキャリア移動度をより高めることができる。
このような絶縁材料としては、主骨格が主に飽和炭化水素で構成される樹脂(ポリオレフィン系樹脂)、および、主骨格が主に飽和炭化水素と芳香族炭化水素とで構成される樹脂、あるいは、フッ素化ポリマー(フッ素化高分子)を含む樹脂のうちの1種類または複数を主とするものが好適に使用される。
これらの樹脂の具体例としては、例えば、ポリスチレン、ポリスチレン−エチレン共重合体、ポリビニルシクロヘキサン、フッ素化単環ポリマー(商品名:サイトップ、旭硝子社製)、TFE-ノルボルネンコポリマー等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
ここで、第1のゲート絶縁層61に用いる絶縁材料として、有機高分子材料を使用した場合、絶縁材料の分子量が大きくなるにつれて、有機半導体層5との界面が、混ざり合い(ミキシング)の少ない明確なものとなり、キャリア移動度が高くなる。
ところが、絶縁材料の分子量が大き過ぎると、第1のゲート絶縁層61を塗布法を用いて形成する際に、溶液の粘度や曳糸性が高くなり、特に、塗布法として例えばインクジェット法を用いる場合には、液滴の吐出が不安定になる。
このような観点から、第1のゲート絶縁層61に用いる絶縁材料は、その重量平均分子量が300000〜2500000程度であるのが好ましく、600000〜2000000程度であるのがより好ましい。絶縁材料の分子量が小さ過ぎると、絶縁材料の種類等によっては、有機半導体層5との界面に混ざり合いが生じ、十分なキャリア移動度が得られないおそれがある。一方、絶縁材料の分子量が大き過ぎると、第1のゲート絶縁層61を形成する際の液状材料の粘度や曳糸性が高くなることから、液状材料の供給(塗布)操作が不安定になるおそれがある。
この第1のゲート絶縁層61の平均厚さは、1〜500nm程度であるのが好ましく、10〜200nm程度であるのがより好ましい。第1のゲート絶縁層61が薄過ぎると、第2のゲート絶縁層62と有機半導体層5とが部分的に接触し、混ざり合いや相互作用を生じるおそれがある。一方、第1のゲート絶縁層61の厚さを前記上限値を超えて厚くしても、それ以上の特性向上が期待できないばかりか、材料コストの増大、薄膜トランジスタの大型化といった不都合を招くおそれがある。
特に、第1のゲート絶縁層61を塗布法で形成する場合には、第1のゲート絶縁層61を前記範囲より厚く形成しようとすると、液状材料中の絶縁材料の濃度を高くする必要があるが、高濃度の液状材料は、粘度や曳糸性が高くなることから、その供給(塗布)操作が不安定になるおそれがある。
一方、第2のゲート絶縁層62は、少なくとも有機半導体層5および第1のゲート絶縁層61を覆い、かつ、基板50と密着して設けられている。
本実施形態では、この第2のゲート絶縁層62は、各薄膜トランジスタ1において共通に設けられている。具体的には、第2のゲート絶縁層62は、基板50上の接続用電極33を除くほぼ全ての部分を覆うように、連続して(一体的に)形成されている。
このような構成により、各薄膜トランジスタ1(アクティブマトリクス装置30)では、この第2のゲート絶縁層62の基板50に対するアンカー効果により、第1のゲート絶縁層61が有機半導体層5側に押し付けられ、有機半導体層5と密着する。
したがって、第1のゲート絶縁層61の構成材料として、比較的活性が低く(有機半導体層に対する密着性が小さく)、有機半導体層5と混ざり合いや相互作用を生じ難いものを使用した場合でも、第2のゲート絶縁層62と基板50とが密着することにより、第1のゲート絶縁層61が有機半導体層5から剥離を防止することができる。
すなわち、第2のゲート絶縁層62は、ソース電極3およびドレイン電極4に対してゲート電極7を絶縁する機能に加えて、第1のゲート絶縁層61が有機半導体層5から剥離を防止する機能を有する。
本実施形態の場合、第2のゲート絶縁層62の構成材料としては、第1のゲート絶縁層61を構成する材料より、基板50との密着性が高い材料(絶縁材料)を用いるのが好ましい。これにより、第1のゲート絶縁層61が有機半導体層5から剥離するのをより確実に防止することができる。
このような絶縁材料としては、例えば、ポリビニルフェノール、フェノール樹脂(ノボラック樹脂)、ポリメチルメタクリル酸などのアクリル樹脂、ポリビニルアルコールのような可溶性ポリマー、または、ポリイミド(前駆体を溶液で塗布)、エポキシ樹脂、イソシアネート樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
この第2のゲート絶縁層62の平均厚さは、10〜5000nm程度であるのが好ましく、100〜1000nm程度であるのがより好ましい。第2のゲート絶縁層62が薄過ぎると、その構成材料等によっては、第1のゲート絶縁層61を有機半導体層5側に押し付ける効果が十分に得られなかったり、ソース電極3およびドレイン電極4と、ゲート電極7との絶縁が不十分になるおそれがある。一方、第2のゲート絶縁層62の厚さを前記上限値を超えて厚くしても、それ以上の特性向上が期待できないばかりか、材料コストの増大、薄膜トランジスタの大型化といった不都合を招くおそれがある。
なお、ゲート絶縁層6は、2層構成のものに限定されず、3層以上の積層構成のものであってもよい。
また、第2のゲート絶縁層62は、各薄膜トランジスタ1毎に設けられていてもよく、後述するゲート電極7と同様に、図1中横方向または縦方向に一列に配列されるものが一体的に形成されて(共通に設けられて)いてもよい。
また、第2のゲート絶縁層62の構成材料には、例えば、SiO等の無機絶縁材料を用いることもできる。
第2のゲート絶縁層62上には、ゲート電極7が設けられている。
ゲート電極7の構成材料としては、前記ソース電極3およびドレイン電極4で挙げたものと同様のものを用いることができる。
ゲート電極7の平均厚さは、特に限定されないが、0.1〜5000nm程度であるのが好ましく、1〜5000nm程度であるのがより好ましく、10〜5000nm程度であるのがさらに好ましい。
なお、ゲート電極7は、多孔質であってもよい。これにより、ゲート電極7は、高い通気性を有するものとなる。その結果、仮に、薄膜トランジスタ1が、一時的に高温多湿な環境に晒されたとしても、低温低湿な環境に戻したときに、その内部に浸入した酸素や水分は、速やかに薄膜トランジスタ1の外部に排出されるようになる。そのため、薄膜トランジスタ1の内部には、酸素や水分が貯留することが防止され、その特性を好適に維持することができる。
この場合、空孔率は、20〜85%程度であるのが好ましく、40〜85%程度であるのがより好ましく、60〜75%程度であるのがさらに好ましい。これにより、薄膜トランジスタ1内に浸入した酸素や水分がより確実に排出されるようになる。なお、空孔率を前記上限値を超えて大きくした場合には、導電性材料の種類等によっては、ゲート電極7の導電性が極端に低下するおそれがある。
また、この場合、空孔内には、実質的にその他の物質が存在しない状態であってもよいが、炭素原子または炭素系化合物が存在するのが好ましい。これにより、この空孔内面に撥水性を付与することができることから、この空孔内を水分等が通過する際の、結露(滞留)の発生を防止することができる。その結果、ゲート電極7の変質・劣化を好適に防止することができる。
ここで、炭素系化合物としては、例えば、グラファイトおよび炭化水素等が挙げられる。この炭素系化合物は、例えば、後述する走査線32(ゲート電極7)の形成過程で生じる(生成される)ものであってもよく、形成後に空孔内に付与するもの等であってもよい。
なお、このような構成は、ソース電極3およびドレイン電極4に適用することもできる。
さらに、ゲート絶縁層6上には、そのほぼ全面を覆うように保護膜8が設けられている。
この保護膜8は、各薄膜トランジスタ1を機械的に保護するとともに、例えば、アクティブマトリクス装置30を後述するような電気泳動表示装置20に適用する場合に、マイクロカプセル42に封入された電気泳動分散液420(親油性の液体)が、何らかの要因で外部に流出した際でも、薄膜トランジスタ1側に拡散するのを防止する機能を有するものである。
このような保護膜8の構成材料としては、例えば、ポリビニルアルコール、エチレン−ビニルアルコール共重合体、塩化ビニル−ビニルアルコール共重合体および酢酸ビニル−ビニルアルコール共重合体のような有機材料や、SiOのような無機材料を用いることができる。
保護膜8の平均厚さは、特に限定されないが、100〜5000nm程度であるのが好ましく、300〜3000nmであるのがより好ましい。これにより、保護膜8は、その機能を十分に発揮することができる。
このような薄膜トランジスタ1において、ゲート電極7に印加する電圧を変化させることにより、ソース電極3とドレイン電極4との間に流れる電流量が制御される。
すなわち、ゲート電極7に電圧が印加されていないOFF状態では、ソース電極3とドレイン電極4との間に電圧を印加しても、有機半導体層5中にほとんどキャリアが存在しないため、微少な電流しか流れない。一方、ゲート電極7に電圧が印加されているON状態では、有機半導体層5のゲート絶縁層6に面した部分に可動電荷(キャリア)が誘起され、チャネル領域51にの流路が形成される。この状態でソース電極3とドレイン電極4との間に電圧を印加すると、チャネル領域51を通って電流が流れる。
そして、この薄膜トランジスタ1では、ゲート絶縁層6が、有機半導体層5に接触する第1のゲート絶縁層61と、第1のゲート絶縁層61が有機半導体層5から剥離するのを防止する機能を有する第2のゲート絶縁層62とを備えている。
このため、第1のゲート絶縁層61の有機半導体層5に対する密着性が小さい場合でも、第2のゲート絶縁層62の存在により、第1のゲート絶縁層61が有機半導体層5から剥離するのが効果的に防止される。したがって、アクティブマトリクス装置30は、フレキシブルデバイスや大面積のデバイスに適用した場合でも、十分な機械的強度を得ることができる。
また、第2のゲート絶縁層62の存在により、第1のゲート絶縁層61が有機半導体層5から剥離するのが効果的に防止されるので、第1のゲート絶縁層61の構成材料としては、比較的活性が低く、有機半導体層5と混ざり合いや相互作用を生じ難い材料を使用することが可能となる。このような材料を使用することにより、薄膜トランジスタ1は、優れた特性(トランジスタ特性)を発揮することができる。
<第1実施形態のアクティブマトリクス装置の製造方法>
次に、図1に示すアクティブマトリクス装置の製造方法について説明する。
図3および図4は、それぞれ、図1および図2に示すアクティブマトリクス装置の製造方法を説明するための図(縦断面図)である。なお、以下の説明では、図3および図4中の上側を「上」、下側を「下」と言う。
アクティブマトリクス装置30の製造方法は、[1]電極(ゲート電極を除く)および配線形成工程と、[2]有機半導体層形成工程と、[3]ゲート絶縁層形成工程と、[4]ゲート電極形成工程と、[5]保護膜形成工程を有している。以下、これらの各工程について、順次説明する。
[1]電極および配線形成工程
図3(a)に示すように基板50を用意し、この基板50上に、ソース電極3、ドレイン電極4、画素電極41、データ線31および接続用電極33を形成する。
図3(b)に示すように、まず、基板50上に金属膜(金属層)9を形成する。
これは、例えば、プラズマCVD、熱CVD、レーザーCVDのような化学蒸着法(CVD)、真空蒸着、スパッタリング(低温スパッタリング)、イオンプレーティング等の乾式メッキ法、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、溶射法、ゾル・ゲル法、MOD法、金属箔の接合等により形成することができる。
この金属膜9上に、フォトリソグラフィー法により、ソース電極3、ドレイン電極4、画素電極41、データ線31および接続用電極33の形状に対応する形状のレジスト層を形成する。このレジスト層をマスクとして用いて、金属膜9の不要部分を除去する。
この金属膜9の除去には、例えば、プラズマエッチング、リアクティブイオンエッチング、ビームエッチング、光アシストエッチング等の物理的エッチング法、ウェットエッチング等の化学的エッチング法等のうちの1種または2種以上を組み合わせて用いることができる。
その後、レジスト層を除去することにより、図3(c)に示すように、ソース電極3、ドレイン電極4、画素電極41、データ線31および接続用電極33が得られる。
なお、これらのソース電極3、ドレイン電極4、画素電極41、データ線31および接続用電極33は、それぞれ、例えば、導電性粒子を含有するコロイド液(分散液)、導電性ポリマーを含有する液体(溶液または分散液)等の液状材料を基板50上に供給して被膜を形成した後、必要に応じて、この被膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することもできる。
前記液状材料を基板50上に供給する方法としては、例えば、ディッピング法、スピンコート法、キャスティング法、マイクログラビアコート法、グラビアコート法、バーコート法、ロールコート法、ワイヤーバーコート法、ディップコート法、スプレーコート法、スクリーン印刷法、フレキソ印刷法、オフセット印刷法、インクジェット法、マイクロコンタクトプリンティング法等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
これらの中でも、特に、インクジェット法(液滴吐出法)を用いるのが好ましい。インクジェット法(液滴吐出法)によれば、ソース電極3、ドレイン電極4、画素電極41、データ線31および接続用電極33を、容易かつ寸法精度よく形成することができる。
以下、これらの電極および配線をインクジェット法を用いて形成する方法について説明する。
インクジェット法では、導電性材料またはその前駆体を含有する液状材料(以下、「インク」と言う。)を、液滴吐出ヘッドのノズルから液滴を吐出してパターニングする。
ここで、インクの粘度(常温)は、特に限定されないが、通常、2〜20cps程度であるのが好ましく、4〜8cps程度であるのがより好ましい。インクの粘度をかかる範囲とすることにより、ノズルからの液滴の吐出をより安定的に行うことができる。インクの粘度が上記範囲より小さい場合には、吐出時に変位させるピエゾ素子の振動が減衰しずらいので、吐出が不安定になり易い傾向がある。また、インクの粘度が上記範囲より大きい場合には、インクの流路抵抗が大きいため、高速で印刷する際、インクの供給が追い付かず、やはり不安定になるおそれがある。
また、インクの1滴の量(平均)も、特に限定されないが、通常、0.1〜40pL程度であるのが好ましく、1〜30pL程度であるのがより好ましい。液滴の1滴の量(平均)をかかる範囲とすることにより、より精密な形状を形成することができる。インク滴の体積が小さすぎると、高速でインク滴を吐出する必要があり、これに追従するインクジェットヘッドは高価になるばかりでなく、必要な膜厚を得ることも困難になり、繰り返し印刷が必要になって、生産性が低下するおそれがある。また、インク滴が大きすぎると、当然の事ながら、印刷の解像度が低くなり、薄膜トランジスタ1の寸法等によっては、インクジェット法の特徴が活かせなくなるおそれがある。
インクには、例えば、次の<A>〜<D>ようなものが用いられる。
<A> 電極および配線を有機高分子材料で構成する場合、インクとしては、有機高分子材料またはその前駆体を溶解または分散した液状材料が用いられる。
この場合、溶媒または分散媒には、例えば、硝酸、硫酸、アンモニア、過酸化水素、水、二硫化炭素、四塩化炭素、エチレンカーボネイト等の無機溶媒や、メチルエチルケトン(MEK)、アセトン、ジエチルケトン、メチルイソブチルケトン(MIBK)、メチルイソプロピルケトン(MIPK)、シクロヘキサノン等のケトン系溶媒、メタノール、エタノール、イソプロパノール、エチレングリコール、ジエチレングリコール(DEG)、グリセリン等のアルコール系溶媒、ジエチルエーテル、ジイソプロピルエーテル、1,2−ジメトキシエタン(DME)、1,4−ジオキサン、テトラヒドロフラン(THF)、テトラヒドロピラン(THP)、アニソール、ジエチレングリコールジメチルエーテル(ジグリム)、ジエチレングリコールエチルエーテル(カルビトール)等のエーテル系溶媒、メチルセロソルブ、エチルセロソルブ、フェニルセロソルブ等のセロソルブ系溶媒、ヘキサン、ペンタン、ヘプタン、シクロヘキサン等の脂肪族炭化水素系溶媒、トルエン、キシレン、ベンゼン等の芳香族炭化水素系溶媒、ピリジン、ピラジン、フラン、ピロール、チオフェン、メチルピロリドン等の芳香族複素環化合物系溶媒、N,N−ジメチルホルムアミド(DMF)、N,N−ジメチルアセトアミド(DMA)等のアミド系溶媒、ジクロロメタン、クロロホルム、1,2−ジクロロエタン等のハロゲン化合物系溶媒、酢酸エチル、酢酸メチル、ギ酸エチル等のエステル系溶媒、ジメチルスルホキシド(DMSO)、スルホラン等の硫黄化合物系溶媒、アセトニトリル、プロピオニトリル、アクリロニトリル等のニトリル系溶媒、ギ酸、酢酸、トリクロロ酢酸、トリフルオロ酢酸等の有機酸系溶媒のような各種有機溶媒、または、これらを含む混合溶媒等が挙げられる。
<B> 電極および配線を無機材料で構成する場合、インクとしては、無機材料粒子(金属粒子)を含む分散液を用いることができる。
特に、無機材料粒子(金属粒子)には、Agを主成分とするものが好適である。Agを主成分とする粒子を用いることにより、インクの調製が容易となるとともに、得られるゲート電極7において高い導電性が得られる。
この場合、インクにおける無機材料粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる無機材料粒子の平均粒径は、特に限定されないが、1〜100nm程度であるのが好ましく、2〜30nm程度であるのがより好ましい。
また、無機材料粒子には、常温での凝集を阻止するための凝集阻止剤(分散剤)で被覆したものを用いるのが好ましい。この凝集阻止剤としては、例えば、アルキルアミンのような窒素原子を含む基を有する化合物、アルカンジオールのような酸素原子を含む基を有する化合物、アルキルチオール、アルカンジチオールのような硫黄原子を含む基を有する化合物等が挙げられる。アルカンジオールとしては、プロピレングリコール、トリメチレングリコール、エチレングリコール、ブタンジオールが好適である。
この場合、インク中には、所定の処理(例えば、加熱等)により、凝集阻止剤を除去し得る除去剤が添加される。この除去剤としては、例えば、ギ酸、酢酸、プロピオン酸、ブタン酸、ヘキサン酸、オクチル酸のような炭素数1〜10の直鎖状または分岐状の飽和カルボン酸、アクリル酸、メタクリル酸、クロトン酸、ケイ皮酸、安息香酸、ソルビン酸のような不飽和カルボン酸、シュウ酸、マロン酸、セバシン酸、マレイン酸、フマル酸、イタコン酸のような二塩基酸等の各種カルボン酸類、これらのカルボン酸類のカルボキシル基をリン酸基やスルホニル基に置換した各種リン酸類や各種スルホン酸類等の有機酸、または、その有機酸エステル、その他、無水フタル酸、無水トリメリット酸、無水ピロメリット酸、無水ベンゾフェノンテトラカルボン酸、エチレングリコールビス(アンヒドロトリメリテート)、グリセロールトリス(アンヒドロトリメリテート)のような芳香族酸無水物、無水マレイン酸、無水コハク酸、テトラヒドロ無水フタル酸、メチルテトラヒドロ無水フタル酸、無水メチルナジック酸、アルケニル無水コハク酸、ヘキサヒドロ無水フタル酸、メチルヘキサヒドロ無水フタル酸、メチルシクロヘキセンテトラカルボン酸無水物のような環状脂肪族酸無水物、ポリアジピン酸無水物、ポリアゼライン酸無水物、ポリセバシン酸無水物などの脂肪族酸無水物等を挙げることができる。
分散媒には、例えば、テルピネオール、ミネラルスピリット、キシレン、トルエン、エチルベンゼン、メシチレン、ヘキサン、ヘプタン、オクタン、デカン、ドデカン、シクロヘキサン、シクロオクタン、エタノール、イソプロパノール(IPA)、水またはこれらを含む混合液を用いることができるが、特に、水を含む分散媒を用いるのが好ましい。
また、インク中には、フェノール樹脂、エポキシ樹脂、不飽和ポリエステル樹脂、ビニルエステル樹脂、ジアリルフタレート樹脂、オリゴエステルアクリレート樹脂、キシレン樹脂、ビスマレイミドトリアジン樹脂、フラン樹脂、ユリア樹脂、ポリウレタン樹脂、メラミン樹脂、シリコーン樹脂のような各種熱硬化性樹脂の前駆体を添加(混合)するようにしてもよい。
なお、インクの粘度は、例えば、無機材料粒子の含有量、分散媒の種類や組成、添加物の有無や種類等を適宜設定することにより調整することができる。
<C> 電極および配線を金属材料で構成する場合、インクとしては、還元されることにより金属材料となる金属酸化物で構成された金属酸化物粒子と、還元剤とを含む分散液を用いることができる。
この場合、インクにおける金属酸化物粒子の含有量は、特に限定されないが、1〜40wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、用いる金属酸化物粒子の平均粒径は、特に限定されないが、100nm以下であるのが好ましく、30nm以下であるのがより好ましい。
また、還元剤としては、例えば、アスコルビン酸、硫化水素、シュウ酸、一酸化炭素等が挙げられる。
分散媒には、例えば、ブチルセロソルブ、ポリエチレングリコール等の低粘度油脂類、2−プロパノール等のアルコール類またはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物粒子の含有量、分散媒の種類や組成等を適宜設定することにより調整することができる。
<D> 電極および配線を金属酸化物で構成する場合、インクとしては、金属酸化物の前駆体を含む溶液を用いることができる。
用いる金属酸化物の前駆体としては、例えば、金属アルコキシド、酢酸または酢酸誘導体の金属塩のような有機金属化合物、金属塩化物、金属硫化物、金属シアン化物等の無機金属化合物等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
インクにおける金属酸化物の前駆体の濃度(含有量)は、特に限定されないが、1〜50wt%程度であるのが好ましく、10〜30wt%程度であるのがより好ましい。
また、溶媒には、例えば、水、エチレングリコール、グリセリン、ジエチレングリコール、トリエタノールアミンのような多価アルコール、メタノール、エタノール、イソプロパノール、ブタノール、アリルアルコール、フルフリルアルコール、エチレングリコールモノアセタートのような単価アルコールまたはこれらを含む混合液を用いることができる。
なお、インクの粘度は、例えば、金属酸化物の前駆体の濃度、溶媒の種類や組成等を適宜設定することにより調整することができる。
また、次工程[2]に移行するのに先立って、特に、ソース電極3およびドレイン電極4は、後処理を施すようにするのが好ましい。
例えば、各電極3、4を金属材料を主材料として構成した場合には、プラズマ処理(例えば、アルゴンプラズマ処理、酸素プラズマ処理)を施すのが好適である。これにより、各電極3、4の表面に付着する有機物を除去することができ、その結果、得られる薄膜トランジスタ1の特性をより向上させることができる。
特に、各電極3、4をNi、Cuを主材料として構成した場合には、酸素プラズマ処理を施すのが好適である。これにより、各電極3、4の表面に付着する有機物を除去とともに、表面付近を酸化させることができ、その仕事関数の増大させることができる。その結果、pチャネル型の薄膜トランジスタ1を構築する場合には、その特性が特に優れたものとなる。
[2]有機半導体層形成工程
次に、図3(d)に示すように、ソース電極3およびドレイン電極4が形成された基板50上に、ソース電極3とドレイン電極4との間および各電極3、4の一部を覆うように、有機半導体層5を形成する。
このとき、ソース電極3とドレイン電極4との間(ゲート電極7に対応する領域)には、チャネル領域51が形成される。
例えば、有機半導体層5を有機高分子材料で構成する場合、有機半導体層5は、有機高分子材料またはその前駆体を含有する液状材料を、基板50上にソース電極3およびドレイン電極4を覆うように供給して被膜を形成した後、必要に応じて、この被膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
前記液状材料を基板50上に供給する方法としては、前記工程[1]で挙げたのと同様の方法を用いることができる。
なお、有機半導体層5の形成領域は、図示の構成に限定されず、有機半導体層5は、ソース電極3とドレイン電極4との間の領域(チャネル領域51)にのみ形成してもよい。これにより、同一基板上に、複数の薄膜トランジスタ1(素子)を並設する場合に、各素子の有機半導体層5を独立して形成することにより、リーク電流、各素子間のクロストークを抑えることができる。また、有機半導体材料の使用量を削減することができ、製造コストの削減を図ることもできる。
また、チャネル領域51にのみ有機半導体層5を形成する際、インクジェット法(液滴吐出法)は非接触で行なえる点で特に適している。また、薄膜トランジスタ1を製造するのに要求される解像度も5〜100μmであり、インクジェット法の解像度に適合している。
[3]ゲート絶縁層形成工程
次に、有機半導体層5上に、第1のゲート絶縁層61および第2のゲート絶縁層62を備えるゲート絶縁層6を形成する。
[3−I] まず、図4(e)に示すように、第1のゲート絶縁層61を、有機半導体層5を覆うように形成する。
例えば、第1のゲート絶縁層61を無機物や有機低分子材料で構成する場合には、第1のゲート絶縁層61は、前述したような乾式メッキ法によって形成することができる。乾式メッキ法による場合、第1のゲート絶縁層61は、例えば第1のゲート絶縁層61の非形成領域をメタルシャドウマスクで覆い、その上から乾式メッキ法によって絶縁材料を被着させた後、メタルシャドウマスクを除去することにより形成することができる。
また、第1のゲート絶縁層61を有機高分子材料で構成する場合には、第1のゲート絶縁層61は、有機高分子材料またはその前駆体を含有する液状材料を、基板50上に有機半導体層5を覆うように供給して被膜を形成した後、必要に応じて、この被膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより形成することができる。
この場合、前記液状材料を基板50上に供給する方法としては、前記工程[1]で挙げたのと同様の方法を用いることができるが、特にインクジェット法(液滴吐出法)を用いるのが好ましい。インクジェット法(液滴吐出法)によれば、所定形状の第1のゲート絶縁層61を、容易かつ寸法精度よく形成することができる。
また、有機半導体層5が有機溶媒に可溶な有機半導体材料で構成されている場合には、前記液状材料の調製に用いる液体(溶媒または分散媒)には、有機半導体層5を膨潤させたり、溶解しないものを選択するのが好ましい。
前述したように、有機半導体材料は、多くのものが芳香族炭化水素系溶媒に溶解し易いため、前記液状材料の調製に用いる液体には、芳香族炭化水素系溶媒の使用を避けることが好ましく、具体的には、水系溶媒、アルコール系溶媒、ケトン系溶媒、エーテル系溶媒、エステル系溶媒、脂肪族炭化水素系溶媒、フッ素系溶媒を用いることが好ましい。
また、この場合、前記液状材料中における有機高分子材料の濃度(含有率)は、3%wt/vol以下であるのが好ましく、0.5〜2%wt/vol程度であるのがより好ましい。有機高分子材料の濃度が前記範囲よりも大きい場合には、液状材料の粘度や曳糸性が高くなり、液状材料の供給(塗布)操作が不安定になるおそれがある。
[3−II] 次に、図4(f)に示すように、第2のゲート絶縁層62を、基板50上の接続用電極33を除くほぼ全面に形成する。
第2のゲート絶縁層62は、第1のゲート絶縁層61と同様にして形成することができる。
[4]走査線(ゲート電極)形成工程
次に、図4(g)に示すように、ゲート絶縁層6上に、走査線32(ゲート電極7)を形成する。
走査線32は、前記ソース電極3およびドレイン電極4と同様にして形成することができる。
すなわち、前述したような液状材料を、一列に配列された薄膜トランジスタ1のゲート電極7を形成するように、ほぼ直線状に供給して被膜を形成した後、必要に応じて、この被膜に対して後処理(例えば加熱、赤外線の照射、超音波の付与等)を施すことにより走査線32を形成することができる。
なお、前記液状材料を供給する方法には、特に、インクジェット法を用いるのが好ましい。インクジェット法によれば、走査線32に対応して、液状材料を精度よく供給することができる。これにより、走査線32を高い寸法精度で形成することができる。
また、前述したように、走査線32(ゲート電極7)を多孔質とする場合には、例えば、前記ソース電極3およびドレイン電極4の形成方法で説明した<B>のインクを用いて、インク中の無機材料粒子の含有量、分散媒の種類や組成、添加物の有無や種類等を設定することにより、比較的容易に、所望の空孔率を有する走査線32(ゲート電極7)を形成することができる。
[5]保護膜形成工程
次に、図4(h)に示すように、ゲート絶縁層6のほぼ全面を覆うように、保護膜8を形成する。
保護膜8は、第1のゲート絶縁層61と同様にして形成することができる。
以上のような工程を経て、図1および図2に示すアクティブマトリクス装置30が得られる。
このようなアクティブマトリクス装置30では、ゲート絶縁層6が第1のゲート絶縁層61と第2のゲート絶縁層62とにより構成されているため、ゲート絶縁層6の機能を十分に発揮させるための膜厚を、第2のゲート絶縁層62により確保することができる。
このため、第1のゲート絶縁層61の厚さを比較的薄く設定することができる。したがって、第1のゲート絶縁層61を液状材料を用いて形成する際に、液状材料中の絶縁材料の濃度を比較的低く設定することができ、絶縁材料として分子量の大きい有機高分子材料を使用することが可能となる。これにより、有機半導体層5と第1のゲート絶縁層61との界面を明確なもの(ミキシングの極めて少ない界面)とすることができ、その結果、得られる薄膜トランジスタ1(アクティブマトリクス装置30)は、特に特性に優れたものとなる。
<アクティブマトリクス装置の第2実施形態>
次に、本発明の薄膜トランジスタを適用したアクティブマトリクス装置(薄膜トランジスタ回路)の第2実施形態について説明する。
図5は、アクティブマトリクス装置の第2実施形態を示す縦断面図である。なお、以下の説明では、図5中の上側を「上」、下側を「下」と言う。
以下、第2実施形態のアクティブマトリクス装置およびその製造方法について説明するが、それぞれ、前記第1実施形態のアクティブマトリクス装置およびその製造方法との相違点を中心に説明し、同様の事項については、その説明を省略する。
第2実施形態のアクティブマトリクス装置30は、各薄膜トランジスタ1を構成する各部の積層順が異なり、それ以外は、前記第1実施形態のアクティブマトリクス装置30と同様である。
図5に示すアクティブマトリクス装置30における各薄膜トランジスタ1は、ゲート電極7と、第2のゲート絶縁層62と、第1のゲート絶縁層61と、ソース電極3およびドレイン電極4と、有機半導体層5と、保護膜8とが、この順で基板50側から積層されて構成されている。
すなわち、各薄膜トランジスタ1は、ゲート7電極がゲート絶縁層6を介してソース電極3およびドレイン電極4よりも基板50側に設けられた構成の薄膜トランジスタ、すなわち、ボトムゲート構造の薄膜トランジスタである。
具体的には、薄膜トランジスタ1では、基板50上に、ゲート電極7が設けられ、このゲート電極7を覆うように第2のゲート絶縁層62が設けられている。また、第2のゲート絶縁層62上には、ゲート電極7に対応して第1のゲート絶縁層61が設けられ、第1のゲート絶縁層61の両端部に、それぞれソース電極3およびドレイン電極4が分離して設けられている。そして、これらソース電極3とドレイン電極4との間およびこれらの一部を覆うように有機半導体層5が設けられている。
さらに、有機半導体層5および第1のゲート絶縁層61を覆うように(本実施形態では、第2のゲート絶縁層62のほぼ全面を覆うように)、保護膜8が設けられ、この保護膜8は、ソース電極3、ドレイン電極4および画素電極41の周囲において、第2のゲート絶縁層62と密着している。
このような構成により、薄膜トランジスタ1では、この保護膜8の第2のゲート絶縁層62に対するアンカー効果により、有機半導体層5が第1のゲート絶縁層61側に押し付けられ、第1のゲート絶縁層61と密着する。
本実施形態の場合、第2のゲート絶縁層62の構成材料としては、第1のゲート絶縁層61を構成する材料より、保護膜8との密着性が高い材料(絶縁材料)を用いるのが好ましい。これにより、第1のゲート絶縁層61が有機半導体層5から剥離するのをより確実に防止することができる。
このような絶縁材料としては、例えば、ポリビニルフェノール、フェノール樹脂(ノボラック樹脂)、ポリメチルメタクリル酸などのアクリル樹脂、ポリビニルアルコールのような可溶性ポリマー、または、ポリイミド(前駆体を溶液で塗布)、エポキシ樹脂、イソシアネート樹脂等が挙げられ、これらのうちの1種または2種以上を組み合わせて用いることができる。
このようなアクティブマトリクス装置30は、前記第1実施形態のアクティブマトリクス装置30の製造方法における[4]ゲート電極形成工程、[3]ゲート絶縁層形成工程、[1]電極および配線形成工程、[2]有機半導体層形成工程、[5]保護膜形成工程を、順次行うことにより製造することができる。
このような第2実施形態のアクティブマトリクス装置30およびその製造方法によっても、前記第1実施形態のアクティブマトリクス装置30およびその製造方法と同様の作用・効果が得られる。
<アクティブマトリクス装置の第3実施形態>
次に、本発明の薄膜トランジスタを適用したアクティブマトリクス装置(薄膜トランジスタ回路)の第3実施形態について説明する。
図6は、アクティブマトリクス装置の第3実施形態を示す平面図である。
以下、第3実施形態のアクティブマトリクス装置およびその製造方法について説明するが、前記第1実施形態のアクティブマトリクス装置およびその製造方法との相違点を中心に説明し、同様の事項については、その説明を省略する。
第3実施形態のアクティブマトリクス装置30は、各薄膜トランジスタ10が有するソース電極3およびドレイン電極4の構成が異なり、それ以外は、前記第1実施形態のアクティブマトリクス装置30と同様である。
すなわち、図6に示すように、各薄膜トランジスタ10が有するソース電極3およびドレイン電極4の双方が櫛歯状、かつ、その歯が互いに噛み合うように形成されている。
具体的には、ソース電極3およびドレイン電極4は、それぞれ、所定間隔で並設された複数の電極指3a、4aを有し、全体として櫛歯状をなしている。そして、これらソース電極3およびドレイン電極4は、それぞれの電極指3a、4aが交互に配列するように設けられている。
また、ゲート電極7(走査線32)は、第1のゲート絶縁層61と第2のゲート絶縁層62とがこの順で積層されたゲート絶縁層6上に、電極指3a、4aが交互に配列された領域に重なるように設けられている。
この薄膜トランジスタ10では、有機半導体層5のうち、ソース電極3の各電極指3aと、ドレイン電極4の各電極指4aとの間の領域が、キャリアが移動するチャネル領域となっている。
また、ソース電極3の各電極指3aと、ドレイン電極4の各電極指4aとの間の領域における、キャリアの移動方向の長さ、すなわち各電極指3a、4a間の距離がチャネル長Lに相当し、チャネル長L方向と直交する方向の長さω×電極指3aと電極指4aとの間隔(ギャップ)の数Nがチャネル幅Wとなる。
各電極指3a、4aの幅Aは、それぞれ、20μm以下であるのが好ましく、10μm以下がより好ましい。
また、チャネル長Lは、20μm以下であるのが好ましく、10μm以下がより好ましい。チャネル幅Wは、前記第1実施形態と同様とすることができる。
このようなアクティブマトリクス装置30は、[1]電極および配線形成工程において、金属膜9をパターニングするためのレジスト層を、ソース電極3およびドレイン電極4に対応するパターンとして櫛歯状のパターンを形成する以外は、前記第1実施形態のアクティブマトリクス装置30と同様にして製造することができる。
このようなアクティブマトリックス装置30およびその製造方法によっても、前記第1実施形態のアクティブマトリクス装置30およびその製造方法と同様の作用・効果が得られる。
ここで、本実施形態の薄膜トランジスタ10では、電極指3a、4aの幅Aにより、ソース電極3およびドレイン電極4と、ゲート電極7とが重なる部分の大きさが決まるが、ソース電極3およびドレイン電極4は、フォトリソグラフィー法により形成したレジスト層をマスクに用いて形成することができる。この場合、電極指3a、4aの幅Aは、フォトリソグラフィー法の精度に依存するが、フォトリソグラフィー法の精度は極めて高いため、狭小化することが可能である。
このため、ゲート電極7(走査線32)の幅を比較的大きく形成した場合でも、このゲート電極7と、ソース電極3およびドレイン電極4とが重なる部分の面積が増大するのを防止することができる。これにより、薄膜トランジスタ10では、ゲートの容量を小さく抑えることができ、その結果、良好な特性(スイッチング特性)が発揮される。
したがって、本実施形態では、ゲート電極7を微細な形状に形成することを要求されないことから、その形成方法の選択の幅が広がり、ゲート電極7の形成に各種塗布法を用いた場合でも、良好な特性を有する薄膜トランジスタ10が得られる。
<電子デバイス>
次に、前述したようなアクティブマトリクス装置30を備える電子デバイスについて、電気泳動表示装置を一例に説明する。
図7は、本発明の電子デバイスを電気泳動表示装置に適用した場合の実施形態を示す縦断面図である。
図7に示す電気泳動表示装置20は、基板50上に設けられたアクティブマトリクス装置30と、このアクティブマトリクス装置30に電気的に接続された電気泳動表示部40とで構成されている。
図7に示すように、電気泳動表示部40は、基板50上に、順次積層された、画素電極41と、マイクロカプセル42と、透明電極(共通電極)43および透明基板44とを有している。
そして、マイクロカプセル42がバインダ材45により、画素電極41と透明電極43との間に固定されている。
画素電極41は、マトリクス状に、すなわち、縦横に規則正しく配列するように分割されている。
各カプセル42内には、それぞれ、特性の異なる複数種の電気泳動粒子、本実施形態では、電荷および色(色相)の異なる2種の電気泳動粒子421、422を含む電気泳動分散液420が封入されている。
このような電気泳動表示装置20では、1本あるいは複数本の走査線32に選択信号(選択電圧)を供給すると、この選択信号(選択電圧)が供給された走査線32に接続されている薄膜トランジスタ1がONとなる。
これにより、かかる薄膜トランジスタ1に接続されているデータ線31と画素電極41とは、実質的に導通する。このとき、データ線31に所望のデータ(電圧)を供給した状態であれば、このデータ(電圧)は画素電極41に供給される。
これにより、画素電極41と透明電極43との間に電界が生じ、この電界の方向、強さ、電気泳動粒子421、422の特性等に応じて、電気泳動粒子421、422は、いずれかの電極の方向に向かって電気泳動する。
一方、この状態から、走査線32への選択信号(選択電圧)の供給を停止すると、薄膜トランジスタ1はOFFとなり、かかる薄膜トランジスタ1に接続されているデータ線31と画素電極41とは非導通状態となる。
したがって、走査線32への選択信号の供給および停止、あるいは、データ線31へのデータの供給および停止を適宜組み合わせて行うことにより、電気泳動表示装置20の表示面側(透明基板44側)に、所望の画像(情報)を表示させることができる。
特に、本実施形態の電気泳動表示装置20では、電気泳動粒子421、422の色を異ならせていることにより、多階調の画像を表示することが可能となっている。
また、本実施形態の電気泳動表示装置20は、アクティブマトリクス装置30を有することにより、特定の走査線32に接続された薄膜トランジスタ1を選択的にON/OFFすることができるので、クロストークの問題が生じにくく、また、回路動作の高速化が可能であることから、高い品質の画像(情報)を得ることができる。
また、本実施形態の電気泳動表示装置20は、低い駆動電圧で作動するため、省電力化が可能である。
なお、本発明の電子デバイスは、このような電気泳動表示装置20への適用に限定されるものではなく、液晶表示装置、有機または無機EL表示装置等に適用することもできる。
<電子機器>
このような電気泳動表示装置20は、各種電子機器に組み込むことができる。以下、電気泳動表示装置20を備える本発明の電子機器について説明する。
<<電子ペーパー>>
まず、本発明の電子機器を電子ペーパーに適用した場合の実施形態について説明する。
図8は、本発明の電子機器を電子ペーパーに適用した場合の実施形態を示す斜視図である。
この図に示す電子ペーパー600は、紙と同様の質感および柔軟性を有するリライタブルシートで構成される本体601と、表示ユニット602とを備えている。
このような電子ペーパー600では、表示ユニット602が、前述したような電気泳動表示装置20で構成されている。
<<ディスプレイ>>
次に、本発明の電子機器をディスプレイに適用した場合の実施形態について説明する。
図9は、本発明の電子機器をディスプレイに適用した場合の実施形態を示す図であり、(a)は断面図、(b)は平面図である。
この図に示すディスプレイ800は、本体部801と、この本体部801に対して着脱自在に設けられた電子ペーパー600とを備えている。なお、この電子ペーパー600は、前述したような構成、すなわち、図8に示す構成と同様のものである。
本体部801は、その側部(図中、右側)に電子ペーパー600を挿入可能な挿入口805が形成され、また、内部に二組の搬送ローラ対802a、802bが設けられている。電子ペーパー600を、挿入口805を介して本体部801内に挿入すると、電子ペーパー600は、搬送ローラ対802a、802bにより挟持された状態で本体部801に設置される。
また、本体部801の表示面側(下図(b)中、紙面手前側)には、矩形状の孔部803が形成され、この孔部803には、透明ガラス板804が嵌め込まれている。これにより、本体部801の外部から、本体部801に設置された状態の電子ペーパー600を視認することができる。すなわち、このディスプレイ800では、本体部801に設置された状態の電子ペーパー600を、透明ガラス板804において視認させることで表示面を構成している。
また、電子ペーパー600の挿入方向先端部(図中、左側)には、端子部806が設けられており、本体部801の内部には、電子ペーパー600を本体部801に設置した状態で端子部806が接続されるソケット807が設けられている。このソケット807には、コントローラー808と操作部809とが電気的に接続されている。
このようなディスプレイ800では、電子ペーパー600は、本体部801に着脱自在に設置されており、本体部801から取り外した状態で携帯して使用することもできる。
また、このようなディスプレイ800では、電子ペーパー600が、前述したような電気泳動表示装置20で構成されている。
なお、本発明の電子機器は、以上のようなものへの適用に限定されず、例えば、テレビ、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、電子新聞、ワードプロセッサ、パーソナルコンピュータ、ワークステーション、テレビ電話、POS端末、タッチパネルを備えた機器等を挙げることができ、これらの各種電子機器の表示部に、電気泳動表示装置20を適用することが可能である。
以上、本発明の薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器について説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器の各部の構成は、同様の機能を発揮し得る任意のものと置換することができ、あるいは、任意の構成のものを付加することもできる。
次に、本発明の具体的実施例について説明する。
1.薄膜トランジスタの製造
以下では、特に断らない限り、水として純水を用いた。
なお、各実施例および比較例では、それぞれ、基板上に図1に示す構成の薄膜トランジスタ(200個)を製造した。
また、インクジェット法では、インク(液状材料)の粘度(常温)を4〜8cpsに調製して用いた。
(実施例1)
まず、平均厚さ1mmのポリカーボネート基板を用意し、水(洗浄液)を用いて洗浄した。
次に、基板上に、Cu微粒子を分散した水分散液を、ソース電極およびドレイン電極に対応した形状となるようにインクジェット法(液滴1滴の量20pL)により塗布した後、80℃×10分間で乾燥した。これにより、ソース電極およびドレイン電極を形成した。
なお、得られたソース電極およびドレイン電極の平均厚さは、100nm、ソース電極とドレイン電極との距離(チャネル長L)は、10μm、チャネル幅Wは、1mmであった。
そして、このソース電極およびドレイン電極が形成されたポリカーボネート基板に対して、大気圧下で酸素プラズマ処理(大気圧酸素プラズマ処理)を施した。
なお、大気圧酸素プラズマ処理の条件は、RFパワー0.05W/cm、酸素ガス流量80sccmとした。
次に、ソース電極とドレイン電極との間の領域に、F8T2(フルオレン−ビチオフェン共重合体、重量平均分子量10000)を1.2%wt/volとなるように溶解したトリメチルベンゼン溶液を、インクジェット法(液滴1滴の量20pL)により滴下した後、60℃×10分間で乾燥した。これにより、平均厚さ50nmの有機半導体層を形成した。
次に、有機半導体層を覆うように、ポリスチレン(重量平均分子量900000)を1.8%wt/volとなるように溶解したメチルイソブチルケトン溶液を、インクジェット法(液滴1滴の量10pL)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ40nmの第1のゲート絶縁層を形成した。
次に、基板の全面に、ポリビニルフェノール(重量平均分子量20000)を6%wt/volとなるように溶解した1−プロパノール溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ450nmの第2のゲート絶縁層を形成した。
次に、第2のゲート絶縁層上の、ソース電極とドレイン電極との間の領域に対応する部分に、PEDOT(ポリエチレンジオキシチオフェン)の水分散液を、インクジェット法(液滴1滴の量20pL)により塗布した後、80℃×10分間で乾燥した。これにより、平均厚さ100nm、平均幅15μmのゲート電極を形成した。
次に、第2のゲート絶縁層を覆うように、ポリシラザンのキシレン溶液をスピンコート法(2400rpm)により塗布した後、大気中、120℃×1時間で加熱した。その後、90℃、90%RHの環境下でキュアを行った。これにより、平均厚さ300nmの保護膜を形成した。
(実施例2〜実施例4)
有機半導体層および第1のゲート絶縁層の構成材料を、それぞれ、表1に示すように変更した以外は、前記実施例1と同様にして、薄膜トランジスタを製造した。
(実施例5)
まず、平均厚さ1mmのポリカーボネート基板を用意し、水(洗浄液)を用いて洗浄した。
次に、基板上に、PEDOT(ポリエチレンジオキシチオフェン)の水分散液を、インクジェット法(液滴1滴の量20pL)により塗布した後、80℃×10分間で乾燥した。これにより、平均厚さ100nm、平均幅15μmのゲート電極を形成した。
次に、基板の全面に、ポリイミド前駆体を6%wt/volとなるように溶解したN−メチル−2−ピロリドン溶液を、スピンコート法(2400rpm)により塗布した後、250℃×30分間で乾燥(熱処理)した。これにより、ポリイミド前駆体を重合させてポリイミドで構成される平均厚さ450nmの第2のゲート絶縁層を形成した。
次に、第2のゲート絶縁層上に、ゲート電極と重なるように、ポリスチレン(重量平均分子量300000)を1.8%wt/volとなるように溶解したメチルイソブチルケトン溶液を、インクジェット法(液滴1滴の量10pL)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ40nmの第1のゲート絶縁層を形成した。
次に、ソース電極およびドレイン電極の非形成領域をシャドウマスクで覆い、真空蒸着法によりAuを被着させた後、シャドウマスクを除去した。これにより、ソース電極およびドレイン電極を形成した。
なお、得られたソース電極およびドレイン電極の平均厚さは、100nm、ソース電極とドレイン電極との距離(チャネル長L)は、10μm、チャネル幅Wは、1mmであった。
次に、このソース電極およびドレイン電極が形成されたポリカーボネート基板に対して、大気圧下でアルゴンプラズマ処理(大気圧アルゴンプラズマ処理)を施した。
なお、大気圧アルゴンプラズマ処理の条件は、RFパワー0.05W/cm、アルゴンガス流量80sccmとした。
次に、ソース電極とドレイン電極の間の領域に、ポリフェニルアミン(重量平均分子量8000)を1%wt/volとなるように溶解したキシレン溶液を、インクジェット法(液滴1滴の量10pL)により滴下した後、60℃×10分間で乾燥した。これにより、平均厚さ50nmの有機半導体層を形成した。
次に、第2のゲート絶縁層を覆うように、ポリビニルアルコール(重量平均分子量3000000)を8%wt/volとなるように溶解した水溶液をスピンコート法(2400rpm)により塗布した後、80℃×10分間で乾燥した。これにより、平均厚さ300nmの保護膜を形成した。
(実施例6)
第1のゲート絶縁層および第2のゲート絶縁層の構成材料を、それぞれ、表1に示すように変更した以外は、前記実施例5と同様にして、薄膜トランジスタを製造した。
(比較例)
第1のゲート絶縁層および第2のゲート絶縁層の2層構成のゲート絶縁層に代わり、次のようにして1層構成のゲート絶縁層を形成した以外は、前記実施例4と同様にして、薄膜トランジスタを製造した。
有機半導体層を形成した後、基板の全面に、ポリビニルシクロヘキサン(重量平均分子量300000)を5%wt/volとなるように溶解したメチルイソブチルケトン溶液を、スピンコート法(2400rpm)により塗布した後、60℃×10分間で乾燥した。これにより、平均厚さ450nmのゲート絶縁層を形成した。
2.評価
各実施例および比較例で製造した薄膜トランジスタについて、それぞれ、曲げ試験を行い、有機半導体層と、第1のゲート絶縁層またはゲート絶縁層との界面における剥離状況を観察した。
また、各薄膜トランジスタについて、キャリア移動度およびS値を測定した。ここで、S値とは、ドレイン電流の値が1桁上昇するのに要するゲート電圧の値である。
キャリア移動度が大きく、S値が小さいもの程、良好な特性を有する薄膜トランジスタであることを意味する。
これらの値を、表1に示す。なお、キャリア移動度およびS値は、それぞれ、200個の薄膜トランジスタの平均値である。
Figure 2005260192
表1に示すように、各実施例で製造した薄膜トランジスタは、いずれも、キャリア移動度が大きく、S値は小さい値になっており、特性に優れるものであった。また、有機半導体層と第1のゲート絶縁層の界面における剥離も認められない。
これに対して、比較例で製造した薄膜トランジスタは、有機半導体層とゲート絶縁層との界面で剥離が多数認められた。なお、このため、比較例で製造した薄膜トランジスタについては、キャリア移動度およびS値の測定は省略した。
また、各実施例および比較例と同様にして、図6に示す構成の薄膜トランジスタを製造して、前記と同様にして評価したところ、前記と同様の結果が得られた。
アクティブマトリクス装置の第1実施形態を示す平面図である。 図1中のX−X線断面図である。 アクティブマトリクス装置の製造方法を説明するための図である。 アクティブマトリクス装置の製造方法を説明するための図である。 アクティブマトリクス装置の第2実施形態を示す縦断面図である。 アクティブマトリクス装置の第3実施形態を示す平面図である。 電気泳動表示装置の実施形態を示す縦断面図である。 電子ペーパーの実施形態を示す斜視図である。 ディスプレイの実施形態を示す図である。
符号の説明
1、10‥‥薄膜トランジスタ 3‥‥ソース電極 3a‥‥電極指 4‥‥ドレイン電極 4a‥‥電極指 5‥‥有機半導体層 51‥‥チャネル領域 6‥‥ゲート絶縁層 61‥‥第1のゲート絶縁層 62‥‥第2のゲート絶縁層 7‥‥ゲート電極 8‥‥保護膜 9‥‥金属膜 20‥‥電気泳動表示装置 30‥‥アクティブマトリクス装置 31‥‥データ線 32‥‥走査線 33‥‥接続用電極 40‥‥電気泳動表示部 41‥‥画素電極 42‥‥マイクロカプセル 420‥‥電気泳動分散液 421、422‥‥電気泳動粒子 43‥‥透明電極 44‥‥透明基板 45‥‥バインダ材 50‥‥基板 600‥‥電子ペーパー 601‥‥本体 602‥‥表示ユニット 800‥‥ディスプレイ 801‥‥本体部 802a、802b‥‥搬送ローラ対 803‥‥孔部 804‥‥透明ガラス板 805‥‥挿入口 806‥‥端子部 807‥‥ソケット 808‥‥コントローラー 809‥‥操作部

Claims (14)

  1. 基板上に設けられ、ソース電極と、ドレイン電極と、ゲート電極と、前記ソース電極およびドレイン電極に対して前記ゲート電極を絶縁するゲート絶縁層と、該ゲート絶縁層に接触する有機半導体層とを有する薄膜トランジスタであって、
    前記ゲート絶縁層は、前記有機半導体層に接触する第1のゲート絶縁層と、該第1のゲート絶縁層が前記有機半導体層から剥離するのを防止する機能を有する第2のゲート絶縁層とを備えることを特徴とする薄膜トランジスタ。
  2. 前記ソース電極およびドレイン電極が、前記ゲート電極より前記基板側に設けられたトップゲート構造をなし、
    前記第2のゲート絶縁層は、少なくとも前記有機半導体層および前記第1のゲート絶縁層を覆い、かつ、前記基板と密着するよう設けられ、これにより、前記第1のゲート絶縁層が前記有機半導体層から剥離するのを防止する請求項1に記載の薄膜トランジスタ。
  3. 前記第2のゲート絶縁層は、前記第1のゲート絶縁層を構成する材料より、前記基板との密着性が高い材料で構成されている請求項2に記載の薄膜トランジスタ。
  4. 前記ゲート電極が、前記ソース電極およびドレイン電極より前記基板側に設けられたボトムゲート構造をなし、少なくとも前記有機半導体層および前記第1のゲート絶縁層を覆うように設けられた保護膜を有し、
    前記第2のゲート絶縁層は、前記保護膜と密着することにより、前記第1のゲート絶縁層が前記有機半導体層から剥離するのを防止する請求項1に記載の薄膜トランジスタ。
  5. 前記第2のゲート絶縁層は、前記第1のゲート絶縁層を構成する材料より、前記保護膜との密着性が高い材料で構成されている請求項4に記載の薄膜トランジスタ。
  6. 前記第1のゲート絶縁層は、主骨格が主に飽和炭化水素で構成される樹脂を主材料として構成されている請求項1ないし5のいずれかに記載の薄膜トランジスタ。
  7. 前記第1のゲート絶縁層は、主骨格が主に飽和炭化水素と芳香族炭化水素とで構成される樹脂を主材料として構成されている請求項1ないし6のいずれかに記載の薄膜トランジスタ。
  8. 前記第1のゲート絶縁層は、フッ素化高分子を含む樹脂を主材料として構成されている請求項1ないし7のいずれかに記載の薄膜トランジスタ。
  9. 前記第1のゲート絶縁層は、重量平均分子量が300000〜2500000の樹脂を主材料として構成されている請求項1ないし8のいずれかに記載の薄膜トランジスタ。
  10. 前記第1のゲート絶縁層は、液滴吐出法を用いて形成されたものである請求項1ないし8のいずれかに記載の薄膜トランジスタ。
  11. 請求項1ないし10のいずれかに記載の薄膜トランジスタを複数備えることを特徴とする薄膜トランジスタ回路。
  12. 複数の前記第2のゲート絶縁層のうちの少なくとも一部のものは、一体的に形成されている請求項11に記載の薄膜トランジスタ回路。
  13. 請求項11または12に記載の薄膜トランジスタ回路を備えることを特徴とする電子デバイス。
  14. 請求項13に記載の電子デバイスを備えることを特徴とする電子機器。
JP2004073592A 2004-03-15 2004-03-15 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器 Expired - Lifetime JP4729855B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004073592A JP4729855B2 (ja) 2004-03-15 2004-03-15 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004073592A JP4729855B2 (ja) 2004-03-15 2004-03-15 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器

Publications (2)

Publication Number Publication Date
JP2005260192A true JP2005260192A (ja) 2005-09-22
JP4729855B2 JP4729855B2 (ja) 2011-07-20

Family

ID=35085584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004073592A Expired - Lifetime JP4729855B2 (ja) 2004-03-15 2004-03-15 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器

Country Status (1)

Country Link
JP (1) JP4729855B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103931A (ja) * 2005-09-30 2007-04-19 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007116170A (ja) * 2005-10-19 2007-05-10 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法及びそれを備えた平板表示素子
JP2007158147A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007251093A (ja) * 2006-03-20 2007-09-27 Nippon Zeon Co Ltd ゲート絶縁膜、有機薄膜トランジスタ、該トランジスタの製造方法及び表示装置
JP2007281188A (ja) * 2006-04-06 2007-10-25 Seiko Epson Corp トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
WO2008117647A1 (ja) * 2007-03-23 2008-10-02 Sumitomo Chemical Company, Limited 有機電界効果トランジスタ
JP2009099666A (ja) * 2007-10-15 2009-05-07 Ricoh Co Ltd 薄膜トランジスタアレイ、表示装置及び情報表示システム
JP2010283332A (ja) * 2009-05-07 2010-12-16 Seiko Epson Corp 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314093A (ja) * 2001-02-21 2002-10-25 Lucent Technol Inc 半導体デバイスのカプセル化方法
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
WO2003098696A1 (en) * 2002-05-17 2003-11-27 Seiko Epson Corporation Circuit fabrication method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002314093A (ja) * 2001-02-21 2002-10-25 Lucent Technol Inc 半導体デバイスのカプセル化方法
JP2003177682A (ja) * 2001-09-05 2003-06-27 Konica Corp ディスプレイパネルおよびその製造方法
WO2003098696A1 (en) * 2002-05-17 2003-11-27 Seiko Epson Corporation Circuit fabrication method

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007103931A (ja) * 2005-09-30 2007-04-19 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007116170A (ja) * 2005-10-19 2007-05-10 Samsung Sdi Co Ltd 有機薄膜トランジスタ、その製造方法及びそれを備えた平板表示素子
JP2007158147A (ja) * 2005-12-07 2007-06-21 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP2007251093A (ja) * 2006-03-20 2007-09-27 Nippon Zeon Co Ltd ゲート絶縁膜、有機薄膜トランジスタ、該トランジスタの製造方法及び表示装置
JP2007281188A (ja) * 2006-04-06 2007-10-25 Seiko Epson Corp トランジスタ、画素電極基板、電気光学装置、電子機器及び半導体素子の製造方法
WO2008117647A1 (ja) * 2007-03-23 2008-10-02 Sumitomo Chemical Company, Limited 有機電界効果トランジスタ
JP2008270734A (ja) * 2007-03-23 2008-11-06 Sumitomo Chemical Co Ltd 有機電界効果トランジスタ
US8013329B2 (en) 2007-03-23 2011-09-06 Sumitomo Chemical Company, Limited Organic field effect transistor
TWI450428B (zh) * 2007-03-23 2014-08-21 Sumitomo Chemical Co Organic electric field effect transistor
JP2009099666A (ja) * 2007-10-15 2009-05-07 Ricoh Co Ltd 薄膜トランジスタアレイ、表示装置及び情報表示システム
US8779434B2 (en) 2007-10-15 2014-07-15 Ricoh Company, Ltd. Thin film transistor array and displaying apparatus
JP2010283332A (ja) * 2009-05-07 2010-12-16 Seiko Epson Corp 有機トランジスター、有機トランジスターの製造方法、電気光学装置および電子機器

Also Published As

Publication number Publication date
JP4729855B2 (ja) 2011-07-20

Similar Documents

Publication Publication Date Title
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP4927045B2 (ja) 半導体装置の作製方法
JP4415653B2 (ja) 薄膜トランジスタの製造方法
JP4348644B2 (ja) 薄膜トランジスタ、電気光学装置および電子機器
JP5025110B2 (ja) 半導体装置の作製方法
JP4636921B2 (ja) 表示装置の製造方法、表示装置および電子機器
JP2008244362A (ja) 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006259383A (ja) 電子デバイス用基板の製造方法、電子デバイス用基板、電子デバイスおよび電子機器
JP2005251809A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
WO2010104005A1 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2008147465A (ja) トランジスタの製造方法、トランジスタ、トランジスタ回路、電子デバイスおよび電子機器
JP2005146400A (ja) 電極形成方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110404

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4729855

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250