JP4927045B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4927045B2
JP4927045B2 JP2008212906A JP2008212906A JP4927045B2 JP 4927045 B2 JP4927045 B2 JP 4927045B2 JP 2008212906 A JP2008212906 A JP 2008212906A JP 2008212906 A JP2008212906 A JP 2008212906A JP 4927045 B2 JP4927045 B2 JP 4927045B2
Authority
JP
Japan
Prior art keywords
mask
film
semiconductor
organic
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008212906A
Other languages
English (en)
Other versions
JP2008311677A (ja
Inventor
慎志 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008212906A priority Critical patent/JP4927045B2/ja
Publication of JP2008311677A publication Critical patent/JP2008311677A/ja
Application granted granted Critical
Publication of JP4927045B2 publication Critical patent/JP4927045B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40Organic transistors
    • H10K10/46Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462Insulated gate field-effect transistors [IGFETs]
    • H10K10/466Lateral bottom-gate IGFETs comprising only a single gate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80Constructional details
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/125Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は有機薄膜トランジスタを有する半導体装置、及びその作製方法に関するものであ
る。
近年、絶縁表面を有する基板上に形成された半導体薄膜(厚さ数〜数百nm程度)を用い
て薄膜トランジスタ(TFT)を構成する技術が注目されている。薄膜トランジスタはI
Cや電気光学装置のような電子デバイスに広く応用され、特に表示装置のスイッチング素
子として開発が急がれている。
TFTの中でも、有機半導体を用いた薄膜トランジスタ(以下、有機TFT)の研究が進
められている。有機TFTは、有機材料を使用しているので柔軟性に富んでいる。また無
機半導体を用いたTFTと比べると、より低温で形成することができるため、基板にプラ
スチック等の樹脂材料を使用できる。その結果、軽くて柔軟性があるデバイスを得ること
ができる。更に有機TFTは、印刷法、インクジェット法、蒸着法等によるプロセスの簡
略化が期待できるだけでなく、安価な基板材料を用いることができるため製造価格を抑え
ることができ、コスト的に有利なことが見積もれる。
有機半導体は、水又は酸素に触れることで酸化したり分解したりするので、有機TFTを
大気中に放置しておくと電気特性の劣化を引き起こすというデメリットを持つ。そこで、
特許文献1のように、有機TFTの半導体層上に絶縁膜を形成し、その絶縁膜により半導
体層を保護し、水、光又は酸素に起因する劣化を抑えることが行われている。
特開2003−324202号公報
しかしながら、有機TFTの半導体層を覆う絶縁膜を形成すると、TFTの作製工程が一
つ増える。
また、同一基板上に異なる導電型の有機TFTを複数形成する場合も、先に形成された一
方の導電型の有機TFTの半導体膜が、後に形成される他方の導電型の半導体膜のエッチ
ングと一緒にエッチングされぬよう、先に形成された半導体膜を絶縁膜等で覆わなければ
ならなかった。従って、先に形成された半導体膜上に新たに絶縁膜を形成する工程が必要
であった。
一方で、有機半導体層をエッチングによって形成する場合、エッチング時に用いるマスク
を除去する工程がある。一般的に、マスクはポリビニル等の有機絶縁膜からなっているた
め、ウェットエッチングにより除去される。マスク除去後は、有機半導体層表面に残存す
るエッチング剤を洗い流すため有機半導体層表面は水洗される。そのため、この工程で有
機半導体層に水分が侵入する可能性が高く、有機半導体層にとって好ましいものではなか
った。また、マスク材料も有機半導体層も有機材料であるため、マスクを除去するときに
有機半導体材料と大きな選択比をとるのが困難であった。選択比をとるには、選択比がと
れるようなマスク材料と有機半導体材料を使用しなければならず、材料の使用に制限があ
った。
以上の問題を鑑み、本発明は、作製工程を簡略化することを目的とする。また、信頼性の
高い有機TFTを有する半導体装置の作製方法を提供することを目的とする。
本発明の特徴の一つは、マスクを用いたエッチングにより有機材料を含む半導体層を形成
し、マスクを除去せず半導体層上に残した状態でTFTを完成させる。そして、残存する
マスクを使って、水、光または酸素等による劣化から半導体層を保護することである。
本発明の特徴の一つは、同一基板上にP型やN型の有機TFTを形成するときにおいて、
まず一方の導電型の半導体層をマスクを用いたエッチングにより形成する。そして、その
ままマスクを半導体層上に残存させた状態で、他方の導電型の半導体層をマスクを用いた
エッチングにより形成する。つまり、各半導体層上にマスクを残存させたまま各有機TF
Tを完成させることが特徴の一つである。
本発明の特徴の一つは、半導体層上に形成するマスクを液滴吐出法といった、下層の半導
体層に対し物理的ダメージが少ない方法で形成することである。また、残存するマスクと
有機材料を含む半導体層との間に、無機膜からなるバリア層を設けることである。なお、
本明細書において液滴吐出法とは、インクジェット装置またはディスペンサー装置を用い
て成膜する方法である。
本発明により、作製工程を簡略化するとともに、水、光又は酸素に起因する劣化から有機
TFTを防ぐことができ、信頼性の高い有機TFTを得ることができる。加えて、マスク
を除去しないため、マスク除去工程におけるエッチャントの選択性の問題を考慮する必要
が無く、有機半導体材料、マスク材料ともに自由に材料を選ぶことができる。
さらに、マスク除去工程がないことで、マスク除去によく使われるウェットエッチングや
エッチング後の有機半導体層表面の水洗いを省略できる。そのため、有機半導体層に最も
水が侵入しやすい工程を省略することができ、有機半導体層の劣化防止には非常に効果的
である。
さらに、異なる導電型の有機TFT形成に本発明を適用すると、一方の導電型の有機材料
を含む半導体層上にマスクがある状態で、他方の導電型の有機材料を含む半導体膜をエッ
チングすることができる。従って、当該エッチングによる一方の導電型の半導体層表面へ
のエッチングを防ぐことができ、半導体層の無用な膜べりや半導体層への物理的ダメージ
を防ぐことができる。
半導体層とマスクとの間にバリア層を設けることで、より確実に外部環境からの水や光、
酸素等から半導体層を保護することができる。また、マスクが保水しているような場合で
もバリア層により半導体層への水の侵入を防ぐことができる。
以下、発明を実施するための最良の形態について図面を参照しながら説明する。但し、本
発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸
脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解さ
れる。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。ま
た、各図面において共通の部分は同じ符号を付して詳しい説明を省略する。
(実施形態1)
本形態では、本発明の有機TFTの作製方法を図1を用いて説明する。
図1(A)に示すように、絶縁表面を有する基板101を用意する。この基板101とし
て、ガラス基板、石英基板、アルミナなど絶縁物質で形成される基板を用いることができ
る。また、可撓性を有するものでも良く、ポリエチレンテレフタレート(PET)、ポリ
エチレンナフタレート(PEN)、ポリエーテルスルフォン(PES)、ポリカーボネー
ト(PC)、ポリイミドなどから選択される基板でも良い。
そして基板101上に、TFTのゲート電極102を、導電性を有する材料を用い、液滴
吐出法、印刷法、電界メッキ法、PVD法(Physical Vapor Depos
ition)、CVD法(Chemical Vapor Deposition)、蒸
着法等の方法により形成する。ゲート電極102の膜厚としては100〜500nmが好
ましい。なお、PVD法、CVD法、蒸着法等を用いる場合は、成膜後、所望の形状にエ
ッチングして、ゲート電極102を形成する。
導電性を有する材料としては、Ag、Au、Cu、Ni、Pt、Pd、Ir、Rh、W、
Al、Ta、Mo、Cd、Zn、Fe、Ti、Si、Ge、Zr、Ba等の金属、または
、透明導電膜として用いられる酸化インジウムスズ(ITO)、酸化亜鉛(ZnO)、酸
化インジウム亜鉛(IZO)、ガリウムを添加した酸化亜鉛(GZO)、酸化珪素を含む
酸化インジウムスズ、若しくは有機インジウム、有機スズ、窒化チタン(TiN:Tit
anium Nitride)等適宜用いる。また、これらの材料のいずれかからなる導
電層を積層してもよい。
また、液滴吐出法でゲート電極を形成する場合、吐出口から吐出する組成物は、導電体を
溶媒に溶解又は分散させたものを用いる。導電体としては、上記導電性を有する材料の金
属、ハロゲン化銀の微粒子等、又は分散性ナノ粒子を用いることができる。
なお、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料
を溶媒に溶解又は分散させたものを用いることが好ましい。より好ましくは、低抵抗且つ
安価な銀又は銅を用いるとよい。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソ
プロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセト
ン等の有機溶剤等を用いればよい。
なお、液滴吐出法に用いる組成物の粘度は5〜20mPa・sが好適であり、これは、乾
燥することを防止し、吐出口から組成物を円滑に吐出できるようにするためである。また
、表面張力は40m/N以下が好ましい。なお、用いる溶媒や用途に合わせて、組成物の
粘度等は適宜調整するとよい。一例として、ITO、ZnO、IZO、GZO、酸化珪素
を含む酸化インジウムスズ、有機インジウム、有機スズ等を溶媒に溶解又は分散させた組
成物の粘度は5〜20mPa・s、銀を溶媒に溶解又は分散させた組成物の粘度は5〜2
0mPa・s、金を溶媒に溶解又は分散させた組成物の粘度は10〜20mPa・sであ
る。
各ノズルの径は、所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細
なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒
径0.1μm以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知
の方法で形成されるものであり、その粒子サイズは、一般的に約0.5〜10μmである
。ただし、ガス中蒸発法で形成すると、分散剤で保護されたナノ粒子は約7nmと微細で
あり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく
、室温で安定に分散し、液体とほぼ同じ挙動を示す。したがって、被覆剤を用いることは
好ましい。
組成物を吐出する工程は、減圧下で行っても良い。これは、組成物を吐出して被処理物に
到達するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略又は短くす
ることができるためである。溶液の吐出後は、溶液の材料により、常圧下又は減圧下で、
レーザ光の照射や瞬間熱アニール、加熱炉等により、乾燥と焼成の一方又は両方の工程を
行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は100
度で3分間、焼成は200〜350度で15分間〜120分間で行うもので、その目的や
温度、時間が異なるものである。乾燥と焼成の工程を良好に行うためには、基板を加熱し
ておいてもよく、そのときの温度は、基板等の材質に依存するが、100〜800度(好
ましくは200〜350度)とする。本工程により、溶液中の溶媒を揮発させたり又は化
学的に分散剤を除去したりし、導電体粒子周囲の樹脂を硬化収縮させることで、導電体粒
子相互の融合と融着を加速する。乾燥または焼成する雰囲気は、酸素雰囲気、窒素雰囲気
又は空気で行う。中でも、溶液中の溶媒が揮発されやすい酸素雰囲気下で行うことが好適
であるが、加熱温度、雰囲気、時間により該導電層には、有機物で形成されるバインダー
が残存する。
本実施形態では、ゲート電極は、数nmの銀粒子が分散された溶液(以下「Agペースト
」という。)を選択的に吐出し、乾燥焼成して、銀を主成分とする導電層を形成する。
次に、ゲート電極102上に、膜厚100〜400nmのゲート絶縁膜103を形成する
。ゲート絶縁膜103として、プラズマCVD法またはスパッタリング法などの薄膜形成
法を用い、窒化シリコン、酸化シリコン、その他の珪素を含む絶縁膜の単層又は積層構造
で形成することができる。また、ゲート絶縁膜103をゲート電極に接する側から、窒化
珪素膜(窒化酸化珪素膜)、酸化珪素膜、及び窒化珪素膜(窒化酸化珪素膜)の積層構造
とすることが好ましい。この構造では、ゲート電極が、窒化珪素膜または窒化酸化珪素膜
と接しているため、酸化によるゲート電極の劣化を防止することができる。
また、ゲート絶縁膜103を、液滴吐出法、塗布法、ゾルゲル法等を用いて絶縁性を有す
る溶液を用いて形成することができる。絶縁性を有する溶液の代表例としては、無機酸化
物の微粒子が分散された溶液、ポリイミド、ポリアミド、ポリエステル、アクリル、PS
G(リンガラス)、BPSG(リンボロンガラス)膜、シリケート系SOG(Spin
on Glass)、アルコキシシリケート系SOG、ポリシラザン系SOG、ポリメチ
ルシロキサンに代表される、Si−CH3結合を有するSiO2を適宜用いることができる
次に、図1(B)に示すように、ゲート絶縁膜103上にソース電極104及びドレイン
電極104’を導電材料を用いて形成する。ソース電極及びドレイン電極は、ゲート電極
102と同様の材料及び形成方法を用いて形成することができ、膜厚は300〜800n
mの範囲が好ましい。ここでは、数nmの銀粒子が分散された溶液Agペーストを選択的
に吐出し、乾燥させて、ソース電極104及びドレイン電極104’を形成する。
次に、図1(C)のように、ソース電極104及びドレイン電極104’上に、有機半導
体材料を用い、印刷法、スプレー法、スピン塗布法、液滴吐出法、蒸着法、CVD法等で
半導体膜105を形成する。半導体膜105は所望の半導体層以上の大きさであればいい
ため、図1(C)に示すように全面に形成しても良いし、図1(D)のように全面ではな
く一部の領域に形成しても良い。
有機半導体材料のうち、高分子系の材料を用いる場合は、ディッピング法、キャスト法、
バーコート法、スピンコート法、スプレー法、インクジェット法又は印刷法を適宜用いれ
ばよい。有機半導体材料としては、有機分子性結晶や有機高分子化合物材料を用いればよ
い。具体的な有機分子性結晶は、多環芳香族化合物、共役二重結合系化合物、カロテン、
マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯体(CT錯体)、テトラチ
オフルバレン:TCNQ錯体、遊離基、ジフェニルピクリヒドラジル、色素又はたんぱく
が挙げられる。また具体的な有機高分子化合物材料は、π共役系高分子、ポリビニルピリ
ジン、よう素又はフタロシアニン金属錯体などの高分子が挙げられる。特に骨格が共役二
重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロ
ール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3ヘキシルチオフェン)[P3H
T;ポリチオフェンの3位置に柔軟なアルキル基を導入したポリチオフェン誘導体のアル
キル基がヘキシル基である高分子]、ポリ(3アルキルチオフェン)、ポリ(3ドコシル
チオフェン)、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用い
ると好ましい。
また、低分子系の材料を用いる有機半導体膜は、蒸着法を用いて形成すればよい。例えば
、蒸着法により、チオフェンオリゴマ膜(重合度6)やペンタセン膜を成膜すればよい。
また、特に基板101が大型基板の場合や柔軟性に富む場合などは溶液を滴下する方法に
より有機半導体膜を形成することが好ましい。そして、自然乾燥又はベークにより溶媒を
揮発させ、半導体膜105を形成する。半導体膜105として膜厚は20〜100nmが
好ましく、ここでは50nmとする。
そして、半導体膜105に接して、絶縁材料によりマスク106を、400nm〜2μm
の膜厚で形成する。本発明は、半導体膜105への物理的ダメージがない方法で、つまり
液滴吐出法、印刷法、液滴吐出法で形成した後にさらにフォトマスクで露光する方法等で
マスクを形成することを特徴とする。これらマスクの形成方法は、プラズマ法やスパッタ
法に比べると半導体膜105への物理的なダメージが少ないため非常に好適である。
絶縁材料としては、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環
を主鎖にもち、脂肪族部分に少なくとも高極性のヘテロ原子基を含む高分子を用いること
ができる。このような高分子物質の代表例としてはポリビニルアルコール(PVA)、ア
クリル、シロキサン、ポリイミドなどが挙げられる。マスク106としてフォトマスクを
用いる場合は、感光性樹脂の絶縁膜として、エポキシ樹脂、フェノール樹脂、ノボラック
樹脂、アクリル樹脂、メラミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。
また、ベンゾシクロブテン、パリレン、フレア、ポリイミドなどの感光性を示す有機材料
等を用いることができる。また、代表的なポジ型感光性樹脂として、ノボラック樹脂と感
光剤であるナフトキノンジアジド化合物とを有する感光性樹脂が挙げられ、ネガ型感光性
樹脂として、ベース樹脂、ジフェニルシランジオール及び酸発生剤などを有する感光性樹
脂が挙げられる。マスクに有機材料を用いると、その平坦性が優れているため、下層の半
導体膜の凹凸を反映しにくく、マスク上に成膜した膜の膜厚を均一にすることができ、断
線も防ぐことが出来る。
液滴吐出法でマスクを形成する場合は、吐出口から吐出する組成物は、上記絶縁性材料を
溶媒に溶解又は分散させたものを用いる。
次に、マスク106を用いて半導体膜105をエッチングし、図1(E)のように半導体
層107を形成する。エッチング方法は、O2アッシングやO3アッシング等がある。当該
エッチング時に、マスクが有機材料の場合は、半導体層とともに多少エッチングされる。
しかし、マスクの膜厚は半導体層に比べ非常に厚く、マスクのエッチングは問題とならな
いため、マスクと有機半導体層とのエッチング選択比はそれ程考慮する必要はない。その
後、マスク106は除去せず半導体層107上に残したまま、有機TFTを完成させる。
有機TFT完成後、絶縁膜やパッシべーション膜等をTFT上部に形成して半導体装置を
形成する。
このように、半導体層のエッチング時に用いるマスクを除去せずに有機TFTを完成させ
ることで、マスク除去の工程が一つ減らせるとともに、マスク除去に伴う半導体層への水
分の侵入を防ぐことができる。また、半導体層上にマスクを残存させることで、光、酸素
、または水分等に起因する劣化及びエッチング等の物理的な影響を防ぐことができ、残存
するマスクを有機半導体層の保護膜として機能させることができる。
上記工程では、ソース電極及びドレイン電極を形成した後に半導体層を形成して、有機T
FTを完成させた。しかし、有機半導体材料を用いた半導体層107をゲート絶縁膜10
3形成後に形成し、その後、ソース電極104及びドレイン電極104’を形成しても良
い。この工程により形成した本発明の有機TFTの断面図を図2に示す。
図2の場合は、マスク106が残存するために半導体層107とソース電極104及びド
レイン電極104’とのコンタクト領域が小さくなる。従って、半導体膜のエッチング時
にテーパー状に半導体膜をエッチングすると良い。これにより、半導体層とソース電極及
びドレイン電極とのコンタクト領域が大きくなるとともに、ソース電極及びドレイン電極
の断線も予防することができる。
半導体層形成後にソース電極及びドレイン電極を形成する場合は、ソース電極及びドレイ
ン電極形成時のプラズマや蒸着、スパッタ等の影響を半導体層が受ける可能性がある。し
かし、本発明を適用することで、マスクにより、プラズマや蒸着、スパッタ等の影響より
半導体層は保護されるため、半導体層が物理的ダメージを受けるのを防ぐことができる。
(実施形態2)
本形態ではトップゲート型有機TFTの形成方法を図3を用いて説明する。図3において
実施形態1と同様の符号については、その材料、形成方法等は実施形態1の説明箇所を参
考にする。
基板101上にソース電極104及びドレイン電極104’を形成する。次に、基板10
1、ソース電極及びドレイン電極上に有機材料を含む半導体膜105を形成し、半導体膜
105に接してマスク106を形成する(図3(A)、図3(B))。
次に、図3(C)に示すように、マスク106を用いて半導体膜105をエッチングし、
半導体層107を形成する。そして、マスク106を除去せずに残したまま、マスク10
6上にゲート電極102を形成する(図3(D))。本形態ではマスク106が半導体層
107の保護膜として機能するのに加え、ゲート絶縁膜も兼ねている。
本形態のように、マスク106を半導体層107上に残したままトップゲート型有機TF
Tを完成させることで、ゲート絶縁膜を形成する工程が減り、ゲート絶縁膜形成時のプラ
ズマやスパッタ等の半導体層107への物理的影響をなくすことができる。また、外部か
らの水、光、酸素等による半導体層107の劣化も防ぐことができる。
(実施形態3)
本形態では、N型有機TFTである第1の素子とP型有機TFTである第2の素子とを同
一基板上に形成する方法を、図4を用いて説明する。図4において、実施形態1と同様の
符号を持つ基板、ゲート電極、ゲート絶縁膜、ソース電極、ドレイン電極、マスク、半導
体膜、半導体層等については、その材料、形成方法等は実施形態1の説明箇所を参考にす
る。
図4(A)の基板101上に第1の素子のゲート電極102a、第2の素子のゲート電極
102bを形成する。次に、第1の素子のゲート電極102a、第2の素子のゲート電極
102b上にゲート絶縁膜103を形成する。ゲート絶縁膜103上に、第1の素子のソ
ース電極104a及びドレイン電極104a’、第2の素子のソース電極104b及びド
レイン電極104b’を形成する。
次に、図4(B)に示すように、第1及び第2の素子のソース電極及びドレイン電極上に
、第1の半導体膜105aを形成する。第1の半導体膜105aとしては、N型の有機半
導体材料でもP型の有機半導体材料でもどちらでも良いが、ここではN型の有機半導体材
料とする。具体的なN型の有機半導体材料としては、完成したN型有機TFTが動作する
範囲内で如何なる材料をも用いることができる。第1の半導体膜105aは図4(B)の
ように全面に成膜しても良いし、図1(D)のようにN型の半導体層が形成される領域に
部分的に成膜しても良い。
次に、第1の半導体膜105a上に第1のマスク106aを形成し、第1のマスクを用い
て第1の半導体膜105aをエッチングして、第1の素子の半導体層107aを形成する
(図4(C))。
次に、図4(D)に示すように、第1のマスクを半導体層107a上に残存させたまま、
P型の有機半導体材料からなる第2の半導体膜105bを形成する。P型の有機半導体材
料は、完成したP型有機TFTが動作する範囲内で如何なる材料をも用いることができる
が、ここではペンタセンを用いる。第2の半導体膜105b上に第2のマスク106bを
形成し、第2のマスクを用いて第2の半導体膜をエッチングする。この際に、半導体層1
07a上には第1のマスク106aが残存するため、第2の半導体膜のエッチング時に生
じる半導体層107aへの物理的ダメージを防ぐことができる。
以上より、第2の素子であるP型有機TFTの半導体層107bを形成して、第1の素子
及び第2の素子が完成し、同一基板上にN型の有機TFTとP型の有機TFTとを形成す
ることができる(図4(E))。本形態で形成したN型の有機TFTとP型の有機TFT
とでCMOS(complementary metal−oxide semicon
ductor)回路を構成しても良い。
N型とP型の有機TFTを同一基板上に形成する場合、N型の有機半導体層を形成する工
程と、P型の有機半導体層を形成する工程とを別々に設けなければならない。そのため、
先に形成される一方の導電型の有機半導体層が、物理的ダメージを受けるということがあ
った。また、どちらの有機半導体層も有機材料を含むためエッチングレートに大差がなく
、他方の有機半導体層形成時のエッチングと同時に、先に形成される一方の導電型の有機
半導体層が大きくエッチングされたりすることもあった。
しかし、本発明では、先に形成された有機半導体層は、その上に残存するマスクにより保
護されるため、後に形成される有機半導体層のエッチングの物理的影響を少なくできる。
さらに、エッチング時に用いたマスクをそのまま保護膜として活用できるため、新たに工
程を増やすことなく、逆にマスク除去の工程を省略でき、作製工程を大幅に少なくするこ
とができる。また、保護膜として機能するマスクにより、有機半導体層への光、熱、酸素
等の侵入を防ぐことができ、高信頼性の有機TFTを提供できる。
本形態は、実施形態1の図1で示したように、ソース電極及びドレイン電極を形成した後
に有機半導体層を形成する工程を用いて説明した。しかし、図2で示すように半導体層を
形成した後にソース電極及びドレイン電極を形成しても良いし、実施形態2のトップゲー
ト型構造でN型、P型有機TFTを形成しても良いことは言うまでもない。
(実施形態4)
本形態では、エレクトロルミネッセンス(EL)表示装置の一画素を構成するN型有機T
FTとP型有機TFTについて、図5〜7を用いて説明する。図5〜7において実施形態
1〜3と同様の符号については、その材料、形成方法等は実施形態1〜3の説明箇所を参
考にする。
まず、基板101上に第1の素子のゲート電極102aを形成する。第1の素子としては
N型有機TFTでもP型有機TFTでもどちらでも良いが、ここではN型有機TFTとす
る。次に、第1の素子のゲート電極102a上にゲート絶縁膜103a、ソース電極10
4a及びドレイン電極104a’を形成する(図5(A))。そして、N型の有機半導体
材料を含む第1の半導体膜105aと第1のマスク106aを形成する(図5(B))。
ここでは第1の半導体膜105aを部分的に形成したが、全面に形成しても良い。
第1のマスクを用いて第1の半導体膜をエッチングして、第1の素子のN型の有機材料を
含む半導体層107aを形成する。この段階で、ゲート電極102a、ゲート絶縁膜10
3a、ソース電極104a及びドレイン電極104a’、有機材料を含む半導体層107
aを有する第1の素子が形成される(図5(C))。
次に、図5(D)に示すように、P型有機TFTである第2の素子を形成する。まず、第
2の素子のゲート絶縁膜103b、ソース電極104b及びドレイン電極104b’、P
型の有機半導体材料を含む第2の半導体膜105b、第2のマスク106bを順に形成す
る。ここでは第2の半導体膜105bを部分的に形成したが、全面に形成しても良い。そ
して、第2のマスクを用いて第2の半導体膜をエッチングして、第2の素子のP型の有機
材料を含む半導体層107bを形成する。以上の工程により、N型の有機TFT601と
P型の有機TFT602が形成される(図6(A))。
次に、図6(B)に示すように、絶縁膜603を形成する。絶縁膜としては無機膜でも有
機膜でも良い。続いて、P型の有機TFT602のドレイン電極104b’と接続する配
線604を形成し、該配線に接続するように導電層605を形成する。次に、土手となる
絶縁層606を形成し、導電層605と接するように、電界発光層607、導電層608
を積層形成する。上記構成では、発光素子を駆動するTFTがP型有機TFTであるため
、導電層605は陽極、導電層608は陰極に相当する。そして、発光素子からの光は基
板101側に射出し、下面射出構造である。しかし、本形態におけるEL素子の構造は、
N型の有機TFT601とP型の有機TFT602を用いて発光するものであれば何でも
良く、本形態で例示したEL素子の構造に限定されない。
以上の工程により、P型及びN型の有機TFTでEL素子を駆動する表示装置が完成する
。本形態の方法で表示装置を作製することにより、第1の素子のドレイン電極104a’
を第2の素子のゲート電極として兼ねることができる。即ち、ドレイン電極104a’は
第2の素子のゲート電極と同一層で形成され、さらに一体化している。従って、第1の素
子のドレイン電極と第2の素子のゲート電極のコンタクト工程を省くことができ、工程を
短縮することができる。
また、本形態では第1の素子及び第2の素子共にボトムゲート型の構造としたが、これに
限定されず、第1の素子をトップゲート型、第2の素子をボトムゲート型にしても良い。
この場合でも第1の素子のソース電極及びドレイン電極の一方を第2の素子のゲート電極
と兼ねさせることができる。
本形態で作製された表示装置の画素部の上面図を図7(A)に、その回路図を図7(B)
に示す。図6(B)は図7(A)の表示装置の画素部をA−A’で切ったときの断面図で
ある。図7(B)に示す701はEL素子であり、図6(B)の導電層605、608、
電界発光層607で構成される。
本形態は、実施可能な範囲で実施形態1〜3と組み合わせることが可能である。
(実施形態5)
本形態では、実施形態1〜4の有機半導体層とその保護膜となるマスクの間にバリア層を
設ける構成を、図8を用いて説明する。
図8(A)に示すように、基板上にボトムゲート型TFTのソース電極及びドレイン電極
を形成するまでは、実施形態1の図1(A)〜図1(B)と同様に形成する。そして、有
機材料を含む半導体膜105を形成した後に、半導体膜105に接して無機膜801を形
成する。無機膜は、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、またはこれらのうち少な
くとも2層からなる積層膜で形成される。無機膜の成膜方法は、CVD法、スパッタ法、
蒸着法、液滴吐出法、印刷法等を用いることができる。半導体膜への物理的ダメージを考
えれば、無機膜801の成膜方法は液滴吐出法、印刷法等が好ましい。
次に、無機膜801に接してマスク106を形成し、図8(B)に示すように、このマス
ク106を使って、無機膜801及び半導体膜105をエッチングする。まずマスク10
6を用いて無機膜801をエッチングした後、半導体膜105をマスク106を用いてエ
ッチングする。当該エッチングにより、半導体層107とマスク106の間にバリア層8
02を有する有機TFTが完成する。このバリア層を設けることにより、マスクに加えて
バリア層も半導体層の保護膜として機能するため、半導体層を水、光、酸素からより確実
に保護することができる。
マスク106としては、有機材料を用いて形成されることが一般的なため、マスク自体が
吸水、保水してしまうことがある。しかし、バリア層をマスクと半導体層との間に設ける
ことで、マスクが保水してもバリア層によりその水分が半導体層へ浸みることを防ぐこと
ができる。よって、より信頼性の高い有機TFTを提供することができる。また、マスク
106を活用してバリア層をエッチングできるため、作製工程もそれ程増加しない。
本実施形態は、図1で示すボトムゲート型有機TFTを用いて説明したが、図2のボトム
ゲート型有機TFTや図3のトップゲート型有機TFTにも適用できることは、言うまで
もない。本実施形態は、実施可能な範囲で実施形態1〜4と組み合わせることが可能であ
る。
(実施形態6)
本形態では基板側から侵入する水や有機ガス等に起因する有機半導体層の劣化を抑える構
成を、図9を用いて説明する。
本形態では、基板と有機TFTとの間にバリア層901を設ける。このバリア層は、高周
波スパッタリング法で形成された水素を含まない窒化シリコンやその窒化シリコンと酸化
シリコン膜との多層膜で形成するとよい。バリア層901の形成は、図9(A)のように
基板全面に成膜しても良いし、図9(B)のように上部に有機TFTが形成される部分の
みに選択的に成膜しても良い。バリア層901を形成後、バリア層上に実施形態1〜5で
説明した有機TFT902を形成する。
このバリア層は基板側から侵入する水蒸気や有機物ガスのバリア層となり、有機半導体材
料等が水蒸気や有機物ガスにより劣化するのを防ぐことができる。また、実施形態5で説
明した半導体層とマスクの間にもバリア層を設ける構成を本形態に適用すれば、有機半導
体層の上下からの水蒸気や有機物ガスを防ぐことができる。
本形態は、実施可能な範囲で実施形態1〜5と組み合わせ可能である。
(実施形態7)
本形態では、有機材料を用いて本発明の有機TFTを形成する例を、図10を用いて示す
。まず、図10(A)に示すように絶縁表面を有する基板1001を用意する。この基板
1001は可撓性を有し、透光性を有するものであればよく、ポリエチレンテレフタレー
ト(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルフォン(PES
)、ポリカーボネート(PC)、ポリイミドなどから選択される。なお、基板1001の
実用的な厚さは10〜200μmである。
そして、基板1001上にTFTのゲート電極1002として機能する第1の導電膜を、
導電性ペーストを用いて形成する。導電性ペーストとしては、導電性カーボンペースト、
導電性銀ペースト、導電性銅ペースト、導電性ニッケルなどを用い、スクリーン印刷法、
ロールコーター法又は液滴吐出法で所定のパターンに形成する。導電性ペーストで所定の
パターンに形成した後は、レベリング、乾燥後、100〜200℃で硬化させる。
次いで、ゲート電極1002上にゲート絶縁膜1003として機能する絶縁膜を形成する
。なお、第1の絶縁膜は、ロールコーター法やスプレー法などを用いて、アクリル樹脂、
ポリイミド樹脂、ポリアミド樹脂、フェノキシ樹脂、非芳香族多官能性イソシアナート、
メラミン樹脂を添加したもので形成する。また、ゲート絶縁膜の膜厚は、ゲート電圧を考
慮すると100〜200nm程度で形成することが好ましい。
その後、ゲート絶縁膜1003上にソース電極1004及びドレイン電極1004’とし
て機能する第2の導電膜を形成する。この第2の導電膜の材料としては、多くの有機半導
体材料が電荷を輸送する材料がキャリアとして正孔を輸送するp型半導体であることから
その半導体層とオーミック接触を取るために仕事関数の大きい金属を用いることが望まし
い。具体的には、金や白金、クロム、パラジウム、アルミニウム、インジウム、モリブデ
ン、ニッケル等の金属又は合金材料を含む導電性ペーストを液滴吐出法、印刷法又はロー
ルコーター法を用いて形成する。
その後、有機半導体膜を形成する。有機半導体膜のうち、高分子系の材料を用いる場合は
、ディッピング法、キャスト法、バーコート法、スピンコート法、スプレー法、液滴吐出
法又は印刷法を適宜用いればよい。有機半導体材料としては、有機分子性結晶や有機高分
子化合物材料を用いればよい。具体的な有機分子性結晶は、多環芳香族化合物、共役二重
結合系化合物、カロテン、マクロ環化合物又はその錯体、フタロシアニン、電荷移動型錯
体(CT錯体)、テトラチオフルバレン:TCNQ錯体、遊離基、ジフェニルピクリヒド
ラジル、色素又はたんぱくが挙げられる。また具体的な有機高分子化合物材料は、π共役
系高分子、ポリビニルピリジン、よう素又はフタロシアニン金属錯体などの高分子が挙げ
られる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン
、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ(3ヘキ
シルチオフェン)[P3HT;ポリチオフェンの3位置に柔軟なアルキル基を導入したポ
リチオフェン誘導体のアルキル基がヘキシル基である高分子]、ポリ(3アルキルチオフ
ェン)、ポリ(3ドコシルチオフェン)、ポリパラフェニレン誘導体又はポリパラフェニ
レンビニレン誘導体を用いると好ましい。
また、低分子系の材料を用いる有機半導体膜は、蒸着法を用いればよい。例えば、蒸着法
により、チオフェンオリゴマ膜(重合度6)やペンタセン膜を成膜すればよい。
また特に大型基板の場合や、基板が柔軟性に富む場合などは溶液を滴下する方法により有
機半導体膜を形成することが好ましい。そして、図10(B)に示すように、自然乾燥又
はベークにより溶媒を揮発させ、有機材料を含む半導体膜1005を形成する。
そして、半導体膜1005に接してマスク1006となる絶縁層を形成する。マスクの形
成方法は、液滴吐出法や印刷法でも良いし、液滴吐出法で形成した後にさらにフォトマス
クで露光しマスク形状を整えても良い。これらマスクの形成方法は、プラズマ法やスパッ
タ法に比べると半導体膜への物理的なダメージが少ないため好適である。絶縁層の材料と
しては、耐熱性高分子材料を用いて形成することが好ましく、芳香環、複素環を主鎖にも
ち、脂肪族部分に少なくとも高極性のヘテロ原子基を含む高分子を用いることができる。
そのような高分子物質の代表例としてはポリビニルアルコール(PVA)、アクリル、シ
ロキサン、ポリイミドなどが挙げられる。フォトマスクとして用いる場合は、感光性樹脂
の絶縁膜として、エポキシ樹脂、フェノール樹脂、ノボラック樹脂、アクリル樹脂、メラ
ミン樹脂、ウレタン樹脂等の感光性を示す樹脂材料を用いる。また、ベンゾシクロブテン
、パリレン、フレア、ポリイミドなどの感光性を示す有機材料等を用いることができる。
また、代表的なポジ型感光性樹脂として、ノボラック樹脂と感光剤であるナフトキノンジ
アジド化合物を有する感光性樹脂が挙げられ、ネガ型感光性樹脂として、ベース樹脂、ジ
フェニルシランジオール及び酸発生剤などを有する感光性樹脂が挙げられる。
その後、図10(C)に示すようにマスク1006を用いて有機材料を含む半導体膜10
05をエッチングし、有機材料を含む半導体層1007を形成する。マスク1006は除
去せず半導体層1007上に残したまま有機TFTを完成させる。有機TFTの完成後、
絶縁膜やパッシべーション膜等をTFT上部に形成して半導体装置を作製する。
以上のように全てを有機化合物材料で形成された有機TFTは軽く、可撓性を有する半導
体装置を得ることが出来る。また、安価な有機材料を用いて形成でき、更には材料の利用
効率も高め、半導体装置のコストを削減することができる。作製工程において、真空装置
を用いる必要が無く、装置コストも抑えることもできる。
また、本実施形態は実施形態1〜6と実施可能な範囲で組み合わせることが可能である。
(実施形態8)
本発明の表示装置における表示パネルの作製方法について、図11を用いて説明する。図
11において実施形態1〜7と同様の符号については、その材料、形成方法等は実施形態
1〜7の説明箇所を参考にする。
まず、液晶表示パネルの作製方法について、図11(A)を用いて説明する。基板101
上に、実施形態1〜4で形成したような有機TFT1101が形成され、有機TFT11
01が有するドレイン電極104’と接続するように、画素電極1102が形成され、該
画素電極1102上に配向膜1103が形成される。そして、カラーフィルタ1107、
対向電極1106及び配向膜1105が形成された基板1108を準備し、基板101と
基板1108とをシール材(図示せず)により貼り合わせる。その後、液晶1104を注
入すると、表示機能を具備した表示装置が完成する。基板101、1108には、偏光板
1100、1109を貼り付ける。なお、さらなる作製時間の短縮及び作製費用の低減を
実現するため、配向膜1103、1105や液晶1104も液滴吐出法で形成するとよい
次に、発光素子を含む表示装置における表示パネルの作製方法について、図11(B)を
用いて説明する。基板101上に、実施形態の1〜4で形成したような有機TFT110
1が形成され、有機TFT1101上に絶縁層1110が形成される。次に、有機TFT
1101が有するドレイン電極104’と接続する配線1111が形成され、該配線に接
続するように、導電層1112を形成する。続いて、土手となる絶縁層1113を形成し
、導電層1112に接するように、電界発光層1114、導電層1115を積層形成する
。上記構成では、発光素子を駆動する有機TFT1101がN型有機TFTであれば、導
電層1112が陰極、導電層1115が陽極に相当する。そして、発光素子から発せられ
る光は、基板101と反対側に射出する、所謂上面射出を行う表示装置が完成する。もし
、発光素子を駆動する有機TFT1101がP型有機TFTであれば、導電層1112が
陽極、導電層1115が陰極に相当する。そして発光素子から発せられる光は、基板10
1側に射出し、下面射出を行う表示装置となる。
本形態で示した表示パネルは単なる一形態であり、その他様々な構成を持つ表示パネルを
作製できることは言うまでもない。本形態は実施可能な範囲で実施形態1〜7と組み合わ
せることが可能である。
(実施形態9)
本実施形態について図12を参照しながら詳細に説明する。本実施形態に係る表示装置は
、電場の印加により反射率が変化するコントラスト媒体又は電場の印加により反射率が変
化する帯電粒子を内蔵したマイクロカプセルで成る電子インクを各画素毎に備え、それぞ
れの画素に印加する電場を制御する有機TFTが備えられた画素部を有するものである。
図12(A)は画素部の構造を説明する縦断面図であり、図12(B)は上面図を示して
いる。プラスチック基板1201、1202の間に、実施形態1〜7で説明したような有
機半導体層を使った有機TFT1203がある。また、各有機TFTに電気的に接続する
画素電極1204と、それに対向する側の共通電極1205との間に、帯電粒子を内蔵し
たマイクロカプセル1206を含む電子インク層1209が配設されている。また、絶縁
膜1210〜1212は絶縁材料で形成され、配線1213は画素電極1204と有機T
FT1203を電気的に接続している。尚、図12(A)に示す縦断面図は、図12(B
)で示すA−A’線に対応するものである。
プラスチック基板1201、1202は少なくとも一方は透光性を有するものであり、ポ
リエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエー
テルスルフォン(PES)、ポリカーボネート(PC)、ポリイミドなどから選択される
。好ましくは可撓性を有し、その実用的な厚さは10〜200μmである。勿論、これよ
り厚くしても良く本発明の構成に本質的に影響を及ぼすものではない。
このプラスチック基板1201、1202の表面には無機絶縁体材料でバリア層1207
、1208が10〜200nmの厚さで形成されている。これはAlOX1-X(但し、x
=0.01〜20atomic%)膜、又は、高周波スパッタリング法でシリコンをター
ゲットとし、窒素をスパッタガスとして形成される水素を含まない窒化シリコンから成る
層、又はこれらのいずれかを含む積層構造を有する。この無機絶縁材料は緻密に形成し、
外部環境から侵入する水蒸気や有機物ガスのバリア層とする。バリア層を形成する目的は
、有機半導体材料や電場の印加により反射率が変化するコントラスト媒体或いは電場の印
加により反射率が変化する帯電粒子を内蔵したマイクロカプセルが水蒸気や有機物ガスに
より劣化するのを防ぐためである。
本形態は、実施可能な範囲で実施形態1〜8と組み合わせ可能である。
(実施形態10)
本発明を適用して作製される電子機器の一例として、デジタルカメラ、カーオーディオな
どの音響再生装置、パーソナルコンピュータ、ゲーム機器、携帯情報端末(携帯電話、携
帯型ゲーム機等)、家庭用ゲーム機などの記録媒体を備えた画像再生装置などが挙げられ
る。それら電子機器の具体例を図13、14に示す。
図13(A)はテレビ受像機であり、筐体9501、表示部9502等を含む。図13(
B)はパーソナルコンピュータ用のモニタであり、筐体9601、表示部9602等を含
む。図13(C)はパーソナルコンピュータであり、筐体9801、表示部9802等を
含む。本発明は、上記電子機器の表示部の作製に適用される。本発明の有機TFTは劣化
が少なく信頼性が高いため、表示劣化が少ない表示装置を提供できる。また、安価な有機
材料を用いて形成でき、作製工程も印刷法や液滴吐出法を利用することにより高価な真空
装置を用いる必要がないため、これら電子機器を安く製造することができる。
図14(A)は携帯端末のうちの携帯電話であり、筐体9101、表示部9102等を含
む。図14(B)は携帯端末のうちのPDAであり、筐体9201、表示部9202等を
含む。図14(C)はビデオカメラであり、表示部9701、9702等を含む。本発明
は、上記電子機器の表示部の作製に適用される。本発明の有機TFTは劣化が少なく信頼
性が高いため、表示劣化が少ない表示装置を提供できる。上記電子機器は、携帯端末であ
るため、その画面が比較的小型である。従って、表示部と同一の基板上に、多結晶半導体
をチャネルとした薄膜トランジスタを用いた駆動回路やCPU等の機能回路、多層配線を
搭載して、小型化を図ることが好ましい。本発明の有機TFTは、安価な有機材料を用い
て形成でき、作製工程も印刷法や液滴吐出法を利用することにより高価な真空装置を用い
る必要がないため、これら電子機器を安く製造することができる。さらに、上記電子機器
は携帯端末であるため、薄型、軽量、小型の点で付加価値を図るために、発光素子を用い
た表示部とするとよい。本形態は、実施可能な範囲で上記の実施形態と自由に組み合わせ
ることができる。
本発明の半導体装置の作製工程を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置の作製工程を説明する図である。 本発明の半導体装置の作製工程を説明する図である。 本発明の半導体装置の作製工程を説明する図である。 本発明の半導体装置の作製工程を説明する図である。 本発明の表示装置の上面図及び回路図である。 本発明の半導体装置の作製工程を説明する図である。 本発明の半導体装置を説明する図である。 本発明の半導体装置の作製工程を説明する図である。 本発明を用いた表示装置の図である。 本発明を用いた電子インクを有する表示装置の図である。 本発明の半導体装置を設けた電子機器の図である。 本発明の半導体装置を設けた電子機器の図である。
符号の説明
101 基板
102 ゲート電極
103 ゲート絶縁膜
104 ソース電極
104’ ドレイン電極
105 半導体膜
106 マスク
107 半導体層

Claims (5)

  1. 第1の素子及び第2の素子を有する半導体装置の作製方法であって、
    絶縁表面を有する基板上に前記第1の素子のゲート電極を形成し、
    前記第1の素子の前記ゲート電極上に前記第1の素子のゲート絶縁膜を形成し、
    前記第1の素子の前記ゲート絶縁膜上に前記第1の素子のソース電極及びドレイン電極を形成し、
    前記第1の素子の前記ソース電極及び前記ドレイン電極上に第1の有機材料を含む第1の半導体膜を形成し、
    前記第1の半導体膜上に第1のマスクを形成し、
    前記第1のマスクを用いて前記第1の半導体膜をエッチングして前記第1の素子の半導体層を形成し、
    前記第1の素子の前記半導体層上に前記第1のマスクを残したまま、前記第1の素子の前記ドレイン電極上に前記第2の素子のゲート絶縁膜を形成し、
    前記第2の素子の前記ゲート絶縁膜上に前記第2の素子のソース電極及びドレイン電極を形成し、
    前記第2の素子の前記ソース電極及び前記ドレイン電極上に第2の有機材料を含む第2の半導体膜を形成し、
    前記第2の半導体膜上に第2のマスクを形成し、
    前記第2のマスクを用いて前記第2の半導体膜をエッチングして前記第2の素子の半導体層を形成し、
    前記第2の素子の前記半導体層上に前記第2のマスクを残したまま、前記第2の素子の前記半導体層上に絶縁膜を形成し、
    前記第1の素子の前記ドレイン電極は、前記第2の素子のゲート電極と同一層であり一体化していることを特徴とする半導体装置の作製方法。
  2. 請求項において、前記第2の素子の前記ソース電極または前記ドレイン電極の一方はEL素子に電気的に接続しており、前記第1の素子、前記第2の素子及び前記EL素子は同一画素内に含まれることを特徴とする半導体装置の作製方法。
  3. 請求項1または請求項2において、前記第1のマスク及び前記第2のマスクは液滴吐出法で形成されることを特徴とする半導体装置の作製方法。
  4. 請求項1乃至のいずれか一において、
    前記第1の半導体膜を形成後、前記第1の半導体膜上に第1の無機膜を形成し、
    前記第1の無機膜上に前記第1のマスクを形成し、
    前記第1のマスクを用いて前記第1の無機膜をエッチングすることにより、前記第1の無機膜でなる第1のバリア層を形成し、
    前記第1のバリア層を形成後、前記第1のマスクを用いて前記第1の半導体膜をエッチングすることにより、前記第1の素子の前記半導体層を形成し、
    前記第2の半導体膜を形成後、前記第2の半導体膜上に第2の無機膜を形成し、
    前記第2の無機膜上に前記第2のマスクを形成し、
    前記第2のマスクを用いて前記第2の無機膜をエッチングすることにより、前記第2の無機膜でなる第2のバリア層を形成し、
    前記第2のバリア層を形成後、前記第2のマスクを用いて前記第2の半導体膜をエッチングすることにより、前記第2の素子の前記半導体層を形成することを特徴とする半導体装置の作製方法。
  5. 請求項1乃至のいずれか一において、前記第1の素子及び前記第2の素子は有機化合物材料により形成されることを特徴とする半導体装置の作製方法。
JP2008212906A 2004-08-31 2008-08-21 半導体装置の作製方法 Expired - Fee Related JP4927045B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008212906A JP4927045B2 (ja) 2004-08-31 2008-08-21 半導体装置の作製方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004251926 2004-08-31
JP2004251926 2004-08-31
JP2008212906A JP4927045B2 (ja) 2004-08-31 2008-08-21 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005246919A Division JP5025110B2 (ja) 2004-08-31 2005-08-29 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2008311677A JP2008311677A (ja) 2008-12-25
JP4927045B2 true JP4927045B2 (ja) 2012-05-09

Family

ID=36000122

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008212906A Expired - Fee Related JP4927045B2 (ja) 2004-08-31 2008-08-21 半導体装置の作製方法

Country Status (4)

Country Link
US (3) US7732248B2 (ja)
JP (1) JP4927045B2 (ja)
CN (2) CN101006588B (ja)
WO (1) WO2006025473A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7456104B2 (en) * 2005-05-31 2008-11-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8134144B2 (en) * 2005-12-23 2012-03-13 Xerox Corporation Thin-film transistor
JP4935138B2 (ja) * 2006-03-23 2012-05-23 セイコーエプソン株式会社 回路基板、回路基板の製造方法、電気光学装置および電子機器
US8900970B2 (en) * 2006-04-28 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a flexible substrate
JP5147215B2 (ja) * 2006-10-31 2013-02-20 株式会社日立製作所 表示素子の画素駆動回路およびこれを利用した表示装置
JP5054680B2 (ja) * 2006-12-18 2012-10-24 パナソニック株式会社 半導体デバイス
EP1950804A2 (en) * 2007-01-26 2008-07-30 Samsung Electronics Co., Ltd. Display device and manufacturing method of the same
CN100585903C (zh) * 2007-11-21 2010-01-27 中国科学院微电子研究所 一次掩膜光刻同时定义有机薄膜晶体管源漏栅电极的方法
DE102008026216B4 (de) 2008-05-30 2010-07-29 Polyic Gmbh & Co. Kg Elektronische Schaltung
KR100963104B1 (ko) 2008-07-08 2010-06-14 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP2010093172A (ja) * 2008-10-10 2010-04-22 Fujifilm Corp 封止デバイス
US8389987B2 (en) * 2008-11-10 2013-03-05 Nec Corporation Switching element and method for fabricating same
US20100224878A1 (en) * 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5565609B2 (ja) * 2009-10-02 2014-08-06 ソニー株式会社 半導体装置の製造方法
JPWO2011122205A1 (ja) * 2010-03-30 2013-07-08 凸版印刷株式会社 薄膜トランジスタの製造方法並びに薄膜トランジスタ及び画像表示装置
JP5655421B2 (ja) * 2010-08-06 2015-01-21 ソニー株式会社 半導体装置、表示装置、および電子機器
JP2012038924A (ja) * 2010-08-06 2012-02-23 Sony Corp 半導体装置、表示装置、および電子機器
KR101165963B1 (ko) * 2010-12-27 2012-07-18 경희대학교 산학협력단 용액 공정을 이용한 유기 시모스 회로 제작 방법, 인버터 및 링 오실레이터
KR102139577B1 (ko) 2013-10-24 2020-07-31 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102277814B1 (ko) * 2013-11-06 2021-07-15 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 상기 박막 트랜지스터를 포함하는 전자 소자
US9887373B2 (en) * 2013-11-06 2018-02-06 Samsung Electronics Co., Ltd. Thin film transistor, method of manufacturing the same, and electronic device including the thin film transistor
WO2015089062A1 (en) * 2013-12-09 2015-06-18 Orthogonal, Inc. Patterning functional materials
FR3017994B1 (fr) 2014-02-25 2017-09-01 Commissariat Energie Atomique Dispositif electronique comprenant un composant opto-electronique et un transistor organiques
CN103928626A (zh) * 2014-04-17 2014-07-16 上海和辉光电有限公司 Oled发光装置及其制造方法
US10170528B2 (en) * 2015-08-07 2019-01-01 Semiconductor Energy Laboratory Co., Ltd. Display panel and manufacturing method thereof
CN108428796B (zh) * 2017-02-14 2021-10-15 元太科技工业股份有限公司 有机薄膜晶体管与显示装置
CN106847837B (zh) * 2017-04-26 2020-01-10 京东方科技集团股份有限公司 一种互补型薄膜晶体管及其制作方法和阵列基板
KR102343573B1 (ko) * 2017-05-26 2021-12-28 삼성디스플레이 주식회사 플렉서블 디스플레이 장치
GB2574266A (en) * 2018-06-01 2019-12-04 Flexnable Ltd Transistor Arrays
US20220208996A1 (en) * 2020-12-31 2022-06-30 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0760232B2 (ja) * 1987-10-22 1995-06-28 富士通株式会社 薄膜トランジスタマトリクスの製造方法
JPH07221367A (ja) * 1994-01-31 1995-08-18 Matsushita Electric Ind Co Ltd 配向積層膜とその製造方法及びそれを用いた有機電子素子とその製造方法
US6278127B1 (en) * 1994-12-09 2001-08-21 Agere Systems Guardian Corp. Article comprising an organic thin film transistor adapted for biasing to form a N-type or a P-type transistor
JP2000066233A (ja) 1998-08-17 2000-03-03 Hitachi Ltd 液晶表示装置
US6842657B1 (en) * 1999-04-09 2005-01-11 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device fabrication
EP1198851B1 (en) 1999-07-21 2012-03-14 E Ink Corporation Reactive formation of dielectric layers and protection of organic layers in organic semiconductor device
JP4572501B2 (ja) 2002-02-27 2010-11-04 コニカミノルタホールディングス株式会社 有機薄膜トランジスタの製造方法
US6740900B2 (en) 2002-02-27 2004-05-25 Konica Corporation Organic thin-film transistor and manufacturing method for the same
JP2003258164A (ja) * 2002-03-01 2003-09-12 Fuji Xerox Co Ltd 有機電子デバイスおよびその製造方法
US6885146B2 (en) 2002-03-14 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Display device comprising substrates, contrast medium and barrier layers between contrast medium and each of substrates
TWI273637B (en) 2002-05-17 2007-02-11 Semiconductor Energy Lab Manufacturing method of semiconductor device
JP2004152958A (ja) * 2002-10-30 2004-05-27 Pioneer Electronic Corp 有機半導体装置
JP4815765B2 (ja) 2004-07-29 2011-11-16 ソニー株式会社 有機半導体装置の製造方法

Also Published As

Publication number Publication date
US7732248B2 (en) 2010-06-08
JP2008311677A (ja) 2008-12-25
CN101924124B (zh) 2012-07-18
US20070031990A1 (en) 2007-02-08
US8445901B2 (en) 2013-05-21
CN101006588B (zh) 2010-07-28
US8227294B2 (en) 2012-07-24
CN101924124A (zh) 2010-12-22
US20100197075A1 (en) 2010-08-05
CN101006588A (zh) 2007-07-25
US20120211737A1 (en) 2012-08-23
WO2006025473A1 (en) 2006-03-09

Similar Documents

Publication Publication Date Title
JP4927045B2 (ja) 半導体装置の作製方法
JP5025110B2 (ja) 半導体装置の作製方法
US8324612B2 (en) Thin film transistor, method of fabricating the same, and flat panel display having the same
JP4100351B2 (ja) 薄膜トランジスタの製造方法
JP4348644B2 (ja) 薄膜トランジスタ、電気光学装置および電子機器
JP2014145857A (ja) 表示装置およびその製造方法、並びに電子機器
CN101017840A (zh) 有机薄膜晶体管阵列板
JP5132880B2 (ja) 有機薄膜トランジスタ表示板及びその製造方法
JP2008244362A (ja) 半導体装置の製造方法、半導体装置、半導体回路、電気光学装置および電子機器
JP2014107505A (ja) 薄膜デバイスおよびその製造方法、並びに表示装置の製造方法
US9634271B2 (en) Semiconductor device, method of manufacturing the same, and electronic apparatus
JP4785396B2 (ja) 半導体装置の作製方法
JP5250981B2 (ja) 有機デバイスの製造方法並びに電子機器
JP2007227595A (ja) 有機薄膜トランジスタの製造方法
JP4729855B2 (ja) 薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP4605319B2 (ja) 薄膜トランジスタの製造方法、及び薄膜トランジスタ
JP2008235607A (ja) 薄膜トランジスタ、配線基板、表示装置および電子機器
JP2005251809A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP2006261498A (ja) 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。
JP5142455B2 (ja) 発光装置およびそれを用いた電子機器
JP2005210087A (ja) 有機半導体素子の作製方法
JP2005248315A (ja) 成膜方法、膜、電子部品および電子機器
JP2012059757A (ja) 半導体装置の製造方法、半導体装置、表示装置、および電子機器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120208

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4927045

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150217

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees