JP2003258164A - 有機電子デバイスおよびその製造方法 - Google Patents

有機電子デバイスおよびその製造方法

Info

Publication number
JP2003258164A
JP2003258164A JP2002055299A JP2002055299A JP2003258164A JP 2003258164 A JP2003258164 A JP 2003258164A JP 2002055299 A JP2002055299 A JP 2002055299A JP 2002055299 A JP2002055299 A JP 2002055299A JP 2003258164 A JP2003258164 A JP 2003258164A
Authority
JP
Japan
Prior art keywords
organic electronic
electronic device
fullerene
sealing film
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002055299A
Other languages
English (en)
Inventor
Kazunaga Horiuchi
一永 堀内
Masaaki Shimizu
正昭 清水
Yuichi Ochiai
勇一 落合
Nobuyuki Aoki
伸之 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2002055299A priority Critical patent/JP2003258164A/ja
Publication of JP2003258164A publication Critical patent/JP2003258164A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 大気による特性変動や劣化が改良された有機
電子デバイスを、簡易かつ低コストで実現し得る有機電
子デバイスおよびその製造方法を提供すること。 【解決手段】 有機電子材料からなる有機電子材料層1
3を有する有機電子デバイスであって、有機電子材料層
13の少なくとも一部が、アルミナからなる封止膜14
で封止されていることを特徴とする有機電子デバイス、
および、封止膜14で封止される封止対象部位に対し、
RFスパッタ装置によりアルミナ膜を着膜させることで
封止膜14を形成することを特徴とする有機電子デバイ
スの製造方法である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、フラーレンやカー
ボンナノチューブ等の有機電子材料からなる有機電子材
料層を有する有機電子デバイスおよびその製造方法に関
し、詳しくは、特性変動や劣化が改良された有機電子デ
バイスおよびその製造方法に関する。
【0002】
【従来の技術】近年、フラーレンやカーボンナノチュー
ブが発見されるに至って、それまで知られていたグラフ
ァイト、アモルファスカーボン、ダイヤモンドとは異な
る新しい炭素物質として、注目されるようになった。そ
の理由は、フラーレンやカーボンナノチューブが、それ
までの炭素物質とは異なる特異な電子物性を示すためで
ある。
【0003】例えば、C60やC70に代表されるフラ
ーレンは、多数の炭素原子が球状の籠型に配置して一つ
の分子を構成し、ベンゼン等の有機溶媒にも溶ける。フ
ラーレンは、C60やC70以外にも多数の種類を有
し、超伝導体や半導体としての性質を示す。また、フラ
ーレンは、光官能効果が高く、電子写真感光材料として
の応用も考えられている。さらに、フラーレンには、内
部に異種の元素を閉じ込めたり、外部に各種化学官能基
を付与させることで、機能性材料として有効な物性を発
現させることもできる。
【0004】カーボンナノチューブは、フラーレンと同
様、炭素のみを構成元素とした新しい材料であるが、電
子放出源、半導体材料、水素貯蔵材料等の機能が発見さ
れている。特に、わずかに原子配列の仕方(カイラリテ
ィ)が変化することで、半導体にも、導体にもなり得る
ことから、ナノメーターサイズのスイッチング素子とし
て電子工業の各分野における活用が期待されている。
【0005】これらフラーレンやカーボンナノチューブ
等は、n型半導体特性を有するものを容易に作製するこ
とができる点で有用であり、また、これを半導体材料と
して用いて有機電子デバイスを構成すると、小型化の要
求に応え得るものとして、さらに、これら材料の各種優
れた特性を生かしたものとして、注目されている。特に
フラーレン、とりわけC60フラーレンは、電子デバイ
スとしての良質な特性が見出されており、太陽電池、発
光ダイオード(LED)、電界効果トランジスタ(FE
T)などに代表される従来デバイスへの応用、分子エレ
クトロニクス、量子エレクトロニクスとして具現化され
始めた次世代デバイスへの応用が期待されている。
【0006】一般に半導体からなる電子デバイスは、雰
囲気の影響を受けやすい。電子デバイスの特性に影響す
る雰囲気の因子には、温度、湿度等いろいろあるが、な
かでも気体ガス分子の吸着が最も急速に特性変動を誘導
する因子であると推定される。特に、n型の半導体で
は、大気中の酸素の吸着により、これが電子をトラップ
する働きをして特性が変動する。フラーレンやカーボン
ナノチューブ等の有機物を含む電子デバイスはその影響
が強く現れる。
【0007】例えば、C60フラーレンでは、薄膜状態
でも結晶状態でも酸素の影響は大きく、常温で大気中に
数分放置しただけで、その電流値は極端に低下してしま
う(Physical Review B, 1993
vol.47 10873を参照。)。C60フラー
レンに吸着(インターカレーション)した酸素は、真空
中で120〜500℃程度の温度で加熱処理することに
より、脱離させることができる旨報告されているが(P
hysical Review B, 1997 vo
l.55 16439を参照。)、その処理にかかる費
用、およびその高温に耐え得る材料の選択など、簡易プ
ロセスで安価なデバイスを実現することは困難になる。
【0008】Applied Physics Let
ters, 1995 vol.67 121では、C
60フラーレンの薄膜を用いて、FETを作製する技術
が開示されている。当該技術においても、大気のC60
フラーレンの薄膜に対する影響が大きいため、薄膜FE
Tの評価は全て真空中にて実施している。
【0009】また、Applied Physics
Letters, 1996 vol.68 1108
では、n型のC60フラーレンを用いたFETと、p型
のチオフェンを用いたFETとを積層して、バイポーラ
ーFETを作製する技術が開示されている。当該技術に
おいても、C60フラーレンを用いたFETは大気の影
響が大きいため、チオフェンを用いたFETの方を外層
に配置して、C60フラーレンを用いたFETを大気中
に晒さないように工夫している。
【0010】このように、有機電子デバイスにおいて
は、大気に対する影響から、その使用環境や素子設計の
制約を受ける。これを防ぐためには、コート膜でデバイ
ス表面を覆う等の封止策をとることで、半導体を雰囲気
から隔離することが望まれる。
【0011】一般に、電子デバイスの封止材には、取り
扱いの容易なポリマーが使用されている。しかし、ポリ
マーを封止材に用いると、封止効果を十分にするために
はどうしても厚膜となりやすく、デバイスの小型化・薄
型化に不利であり、高度な集積回路を得ることが困難で
あり、これを薄膜にすると、十分な封止効果を得ること
ができない。
【0012】また、フラーレンは、既述の如く溶剤可溶
性であることから、封止材としてポリマー層を形成する
際、溶剤にポリマーを溶解した塗布液を用いると、フラ
ーレンが前記溶剤に溶解されて有機電子材料層から離脱
してしまい、半導体特性を劣化させてしまう懸念もあ
る。
【0013】
【発明が解決しようとする課題】したがって、本発明
は、大気による特性変動や劣化が改良された有機電子デ
バイスを、簡易かつ低コストで実現し得る有機電子デバ
イスおよびその製造方法を提供することにある。
【0014】
【課題を解決しようとする手段】上記目的は、以下の本
発明により達成される。すなわち本発明の有機電子デバ
イスは、有機電子材料からなる有機電子材料層を有する
有機電子デバイスであって、前記有機電子材料層の少な
くとも一部が、アルミナからなる封止膜で封止されてい
ることを特徴とする。
【0015】アルミナからなる封止膜は、溶剤を用いず
に形成することができるので、前記有機電子材料層を溶
解してしまうことがなく、作製時に半導体特性の変化や
劣化を招来させることがない。また、アルミナからなる
封止膜は、ごく薄く形成することができ、しかも薄い膜
でも十分な封止効果を確保することができるため、本発
明の有機電子デバイスは、小型化、薄型化ないし高集積
化の要求を満たしつつ、大気による特性変動や劣化を大
幅に改良することができる。さらに、アルミナからなる
封止膜は、極めて簡便かつ低コストで形成することがで
き、取り扱い性の良好な有機電子デバイスを簡易かつ低
コストで製造することができる。
【0016】なお、本発明において「有機電子材料層」
とは、有機電子材料から構成される層であり、有機電子
デバイスの要素の1つを構成するものを言う。有機電子
材料として半導体特性を有するものから導電性のもの、
さらには超伝導性のものまで、幅広いものの中から適当
な性質のものを選択し、必要に応じてこれを加工した上
で所定の構成にすることで、所望のデバイスを得ること
ができる。例えば、半導体特性を示す有機電子材料を用
い、ソース、ドレインおよびゲートの各電極を適当に構
成することで電界効果トランジスタ(FET)を得るこ
とができる。
【0017】前記封止膜としては、前記有機電子材料層
が設けられた側の面上に被覆されたアルミナ膜であるこ
とが好ましい。真空中でn型の半導体特性を示す有機電
子材料の多くは、大気中の酸素の影響を受けやすいた
め、前記有機電子材料としては、n型の半導体特性を示
すものである場合に、本発明は効果的である。
【0018】炭素構造体における電荷の輸送現象におい
ては、酸素の吸着による影響が大きく、酸素の吸着によ
り半導体特性が反転するなどの悪影響も懸念されるた
め、前記有機電子材料層の基本構造としては、電荷輸送
機能を有する炭素構造体またはその集合体により構成さ
れている場合に、本発明は効果的である。また、かかる
基本構造の場合、構造自体が安定なため、真空蒸着が可
能であり薄膜形成が可能である。かかる基本構造の有機
電子材料層は、n型の半導体特性を示すものを容易に得
ることができる。
【0019】前記有機電子材料としては、少なくともフ
ラーレンを含むことが好ましく、当該フラーレンとして
は、C60フラーレンおよび/またはC70フラーレン
であることが好ましい。
【0020】本発明において、前記封止膜としてのアル
ミナは、酸素欠乏状態であってもよく、特に、前記有機
電子材料層と接触する面ないしその近傍のアルミナは、
酸素欠乏状態であることが好ましい。本発明の有機電子
デバイスとしては、各種の態様のものが挙げられ、例え
ば電界効果トランジスタとして機能するデバイスが、好
適なものとして挙げられる。
【0021】一方、本発明の有機電子デバイスの製造方
法は、上記本発明の有機電子デバイスを製造する有機電
子デバイスの製造方法であって、前記封止膜で封止され
る封止対象部位に対し、RFスパッタ装置によりアルミ
ナ膜を着膜させることで封止膜を形成することを特徴と
する。本発明においては、前記RFスパッタ装置による
アルミナ膜の着膜を、不活性ガス雰囲気中において行う
ことが好ましい。前記不活性ガスとしては、アルゴンを
用いることが好ましい。
【0022】
【発明の実施の形態】以下、本発明の有機電子デバイス
およびその製造方法について、詳細に説明する。 <有機電子デバイス>有機電子デバイスの一例として、
C60フラーレンからなる半導体層(有機電子材料層)
を有するFET(以下、単に「C60フラーレンFE
T」という場合がある。)の実施形態を挙げて、本発明
の有機電子デバイスについて詳細に説明する。
【0023】図1は、本発明の有機電子デバイスの一例
であるC60フラーレンFETを示す模式拡大図であ
り、(A)は平面図、(B)は側面図である。図1にお
いて、10は、厚さ0.3mmのシリコン基板(0.0
1Ω/cm以下)10bの表面に、厚さ500nmのS
iO2膜10aが形成されてなるシリコンウエハーであ
り、ゲート電極となる。シリコンウエハー10のSiO
2膜10a側の表面には、チタン(Ti)をパターニン
グして形成される厚さ3nmの接着層12s,12dを
介して、金(Au)製で厚さ12nmのソース電極11
sおよびドレイン電極11dがパターニングされてい
る。ソース電極11sおよびドレイン電極11dは、4
0μmの間隙を介して対向しており、当該対向部の辺の
長さは85μmである。なお、接着層12s,12d
は、シリコンウエハー10のSiO2膜10a側の表面
と、ソース電極11sあるいはドレイン電極11dとの
間の接着性改善のために設けられる層であり、これらが
相互に接着性に問題がなければ、本発明において設ける
必要はない。
【0024】さらに、ソース電極11s−ドレイン電極
11d間を橋渡しするように、C60フラーレンが蒸着
されて、厚さ100nmの半導体層13が形成されてい
る。この半導体層13におけるC60フラーレンの状態
としては、結晶構造を有する部分をミクロ的に多数有す
る多結晶構造をしている。C60フラーレン等のフラー
レンを半導体材料として用いる場合、本実施形態のよう
に多結晶構造であることが電気特性上好ましく、単結晶
構造であることがより好ましいが、結晶構造を有さない
ものであっても構わない。
【0025】本実施形態においては、さらにアルミナか
らなる封止膜14が、この半導体層13の上を覆うよう
に形成され、半導体層13が封止されている(なお、説
明の便宜のため、図1(A)においては、封止されて見
えない半導体層13の状態がわかるように、封止膜14
の一部が切り欠かれた状態で描かれている。)。このよ
うにアルミナからなる封止膜14により半導体層13を
封止することで、大気中のガス、とりわけ酸素による半
導体層13の影響を抑制することができる。C60フラ
ーレンからなる半導体層13は、分子間の間隙がかなり
大きいため、酸素等のガスの分子がインターカレーショ
ンしやすい。特に酸素がインターカレーションした場
合、これが伝導電子のトラップとなり、半導体特性を変
化ないし劣化させてしまうが、本実施形態のように、ア
ルミナからなる封止膜14で半導体層13を封止してお
けば、酸素等のガスの分子がインターカレーションする
のを抑制する働きをする。
【0026】ここで、「半導体層を封止膜により封止す
る」との表現には、封止膜が半導体層全面を覆い、酸
素等のガスの透過が妨げられ、半導体層に達することが
できない状態、および、封止膜が半導体層の表面に存
在し、これが吸着等の作用を及ぼし、酸素等のガスが外
部から半導体層に取り込まれるのが阻止されている状
態、の2つの状態のいずれであっても構わず、勿論双方
の状態を併せ持つものであっても構わない。いずれの状
態であっても、封止膜として要求される機能を満たすも
のであればよい。また、本発明において封止膜は、大気
による影響を防止したい有機電子材料層(半導体層)に
おける部位が少なくとも封止されていれば足り、必ずし
も有機電子材料層の全表面が封止されていなければなら
ないわけではない。
【0027】したがって、封止膜14の厚みは限定され
るものではなく、薄くても上記の機能を発揮し得る
が、厚くすれば上記の機能が高い次元で発揮されるこ
とから、封止性能に関して言えば厚ければ厚いほど効果
的である。しかし、あまり厚くしすぎると、デバイスの
小型化・薄型化・高集積化の要求に対して逆行する結果
となり、好ましくない。封止膜14の厚みとしては、5
nm以上5000nm以下であることが好ましく、10
nm以上1000nm以下であることが好ましい。
【0028】封止膜14の材質は、アルミナである。ア
ルミナを用いることにより、既述の如く半導体層13封
止が良好に実現できる。また、有機電子材料からなる有
機電子材料層の表面にポリマーの封止膜を設けたので
は、形成時ポリマーを溶解した塗布液に含まれる溶剤に
より有機電子材料が溶解等してしまう可能性があるが、
アルミナは有機電子材料と相性が良好で接着性が高く、
また、着膜時に溶剤を用いないため、有機電子材料が溶
解等してしまう懸念もない。
【0029】封止膜14としてのアルミナは、酸素欠乏
状態であることが好ましい。封止膜14としてのアルミ
ナを酸素欠乏状態とすることにより、侵入しようとする
酸素が、当該酸素欠乏状態のアルミナに捕獲されるもの
と推定される。ここで、「アルミナが酸素欠乏状態」と
は、アルミナ(Al23)の理論的な化学量論比(モル
比にしてAl:O=2:3)よりも酸素が不足した状態
をいう。酸素欠乏状態であるか否かは、XPS測定によ
り判断することができる。具体的には、XPS測定によ
り、測定対象となる封止膜(本実施形態では封止膜1
4)の表面と、比較対照としてのアルミナ単結晶の表面
と、について、同一条件で酸素原子数比を測定したとき
に、測定対象となる封止膜の表面の酸素原子数比の方
が、低い値となった場合に、この封止膜は酸素欠乏状態
であると結論付けることができる。なお、封止膜14を
酸素欠乏状態といっても、封止膜14すべてが酸素欠乏
状態のアルミナによるものであることは要求されず、半
導体層13と接触する面ないしその近傍が酸素欠乏状態
のアルミナによるものであれば構わない。
【0030】半導体層13と接触する面ないしその近傍
における酸素欠乏状態の程度に特に制限はないが、アル
ミナとしての性質を維持しつつ酸素欠乏状態によるメリ
ットを有効に発現させる程度とすることがより好まし
い。封止膜14としてのアルミナを酸素欠乏状態にする
方法については、後述する。
【0031】<有機電子デバイスの製造方法>本発明の
有機電子デバイスの製造方法についても、有機電子デバ
イスの項と同様、C60フラーレンFETの実施形態を
挙げて、図1を用いて詳細に説明する。なお、本発明の
有機電子デバイスの製造方法は、封止膜の形成に特徴が
あり、他の構成については従来公知のあらゆる方法を問
題なく適用できることから、封止膜の形成についてのみ
説明し、他の構成についての説明は割愛する。
【0032】封止膜14の形成方法としては、特に制限
はなく、例えばRFスパッタ装置を用いて着膜させる方
法や電子加熱法等が挙げられるが、なかでもRFスパッ
タ装置を用いて着膜させる方法が好ましい。特に前記R
Fスパッタ装置によるアルミナ膜の着膜を、不活性ガス
雰囲気(例えば、アルゴン雰囲気)中において行うこと
が好ましい。この理由は、以下の通りであると推定され
る。
【0033】不活性ガス雰囲気下においてアルミナを着
膜させると、得られる膜はアルミナの理想的な酸素存在
比よりも酸素が不足した状態(酸素欠乏状態)となる。
酸素欠乏状態のアルミナによる封止膜は、既述の如く、
侵入しようとする酸素を捕獲する作用を発揮するものと
推定される。したがって、酸素捕獲作用を発揮する封止
膜を形成することが可能なRFスパッタ装置によること
が好ましく、特に不活性ガス雰囲気中において行うこと
が好ましいのである。
【0034】なお、既述の如く、封止膜14すべてが酸
素欠乏状態のアルミナによるものであることは要求され
ず、半導体層13と接触する面ないしその近傍が酸素欠
乏状態のアルミナによるものであれば構わないので、R
Fスパッタ装置によりアルミナ膜を着膜させる場合に
は、着膜の初期の段階のみ不活性ガス雰囲気中において
行えばよい。例えば、着膜に要する時間のうち1/50
〜1/2の時間は不活性ガス雰囲気で着膜を行い、その
後酸素を導入して、残りの時間は酸素を含む雰囲気で着
膜を行う。このようにすることで、酸素欠乏状態とした
い半導体層13と接触する面ないしその近傍の着膜の際
には酸素を含まない雰囲気としつつ、封止膜の過半は酸
素を含む雰囲気で形成することとし、膜全体としての結
晶性を高めることができる。
【0035】不活性ガス雰囲気における不活性ガスとし
ては、例えば、ヘリウム、窒素、アルゴン、ネオン、ク
リプトン、キセノンガス等を用いることができ、なかで
も、価格の低さから窒素やアルゴンが好ましく、さら
に、RFスパッタリングの着膜スピードの速さから、ア
ルゴンが好ましい。また、微量の水素を還元剤として混
合してもよく、その場合、より酸素の少ない膜を形成す
ることができる。
【0036】その他RF出力やRF周波数等の各種条件
としては、対象物(封止前の有機電子デバイス)ないし
その封止対象部位の大きさ、形状、構造、材質や、所望
とするアルミナ封止膜の厚さ等により適宜調整すればよ
い。なお、既述の如く、アルミナからなる封止膜14の
形成には溶剤を必要としないため、着膜の際に半導体層
13を溶解してしまう懸念もない。
【0037】以上の実施形態では、本発明の有機電子デ
バイスおよびその製造方法について、C60フラーレン
FETを例に挙げて説明したが、本発明はこれに限定さ
れるものではない。勿論、具体的に挙げられた数値や基
板・電極等の材料・構成は、あくまでも例示であり、こ
れらは目的に応じ、従来公知の知見を加味して適宜変更
することができる。
【0038】使用する有機電子材料としては、C60フ
ラーレンのほか、C32、C50、C58、C70、C
76、C78、C82、C84、C90、C96の各種
フラーレンや、カーボンナノチューブ(一方の端部から
他方の端部まで連続的に拡径しているホーン型、全体と
してスパイラル状をしているコイル型、中心にチューブ
を有し、これが球状のビーズを貫通した形状のナノビー
ズ型等、厳密にチューブ形状をしていないものを含
む)、ポリエン類、ピロール類、チオフェン類、ポルフ
ィリン類、フタロシアニン類、ペリレン類など、炭素間
の2重結合を1つ以上含み、成膜できる各種有機電子材
料を挙げることができる。
【0039】成膜性、価格の安さ、および半導体特性
(FETでのモビリティやON/OFF比など)の観点
からフラーレンが好ましく、なかでもC60フラーレン
およびC70フラーレンが好ましい。これらの有機電子
材料は、1種単独で用いてもよいが、2種以上を混合し
て用いても構わない。
【0040】有機電子材料層の構成としては、有機電子
材料の集合により膜を形成する状態に制限されるもので
はない。例えば、対向する2つの電極間に1本ないし数
本のカーボンナノチューブを橋渡しするように配置する
構成であっても構わない。この場合、形状的には「層」
を構成しないが、本発明においては、当該構成について
も「有機電子材料層」の概念に含めるものとする。ま
た、カーボンナノチューブを網目状に配置固定してマト
リックス状に構成したものであっても有機電子材料層と
して利用することができる。すなわち、本発明におい
て、有機電子材料層は、電子デバイスの構成部材(例え
ば半導体)として、フラーレンやカーボンナノチューブ
等の有機電子材料を用いる構成であれば全てその概念中
に含まれる。本発明の特徴は、当該有機電子材料層の少
なくとも電子デバイスとしての特性に影響する部位につ
いて、大気による影響を防ぐために、封止膜で封止する
ように構成されることがポイントとなる。
【0041】有機電子材料層に対して、各種電気的特性
を付与するために、前記封止膜による封止に先立ち、他
の物体を配置しておいてもよい。当該他の物体は、有機
電子材料層形成後、有機電子材料相互の間隙に吸着やそ
の他の手段により事後的に取り込ませたり、あるいは、
有機電子材料層形成時に有機電子材料と共に取り込ませ
たりすることにより、配置することができる。また、フ
ラーレンからなる有機電子材料層である場合には、該フ
ラーレンの内部に前記他の物体を閉じ込めて配置するこ
とも可能である。さらに、有機電子材料層を構成する有
機電子材料には、外部に各種化学官能基を付与させるこ
とで、得られるデバイスの電気的特性を制御することも
可能である。
【0042】前記他の物体としては、例えば、原子、分
子、イオン、粒子、ポリマー、生物体から抽出された分
子や組織などが挙げられ、その性質としては、絶縁性、
導電性、半導電性、吸光性、発光性、発色性、伸縮性、
発電性、光電性などの特性を有するものが挙げられる。
これら特性が、温度や湿度や雰囲気ガスによって変化す
るものであってもよい。また、それ自体は特に電気的性
質を有しなくても、有機電子材料層に取り込まれること
で各種電気的性質を発現するようなものであっても構わ
ない。
【0043】また、前記他の物体としては、機能性分子
や機能微粒子など、設計された機能を有するものでもよ
い。近年、分子や微粒子の多くには半導電性が多く見出
されており、スイッチング機能やメモリー機能などを、
有機電子材料相互の接触部分あるいは凝集部分に付与す
ることができる。
【0044】機能性分子としては、分子内部に電荷のか
たよりのある分子が好ましく、電荷供与性のある分子種
と、電荷受容性のある分子種とを組み合わせた分子、対
称的な分子に電荷供与性あるいは電荷受容性のある分子
種を組み合わせた分子、それらの繰り返しからなる巨大
分子、あるいはそれら分子の集合により機能させられる
分子集合体等が挙げられる。なお、上記電荷供与性およ
び電荷受容性は、電子親和力やイオン化ポテンシャルの
値で定義することができる。また、DNA、コラーゲン
などの生体分子、あるいは生体に模倣した人工分子を使
用してもよく、生体に類似した機能を付加することが可
能となる。
【0045】機能微粒子としては、金などの金属微粒
子、ZnO2、TiO2などの金属酸化物微粒子、合金か
らなる金属間化合物微粒子、フラーレン等の炭素原子の
組織体、フラーレンの誘導体、ポリマー粒子、溶液中の
ミセル構造体、コロイド粒子、脂質からなるベシクル、
セラミックス、デンドリマー等が挙げられ、用途に応じ
てそれらの複合体あるいはそれらに処理を施したものを
使用できる。
【0046】本発明の有機電子デバイスの構成は、電界
効果トランジスタ(FET)に制限されるものではな
く、封止対象となる有機電子材料からなる有機電子材料
層を有する電子デバイスであれば、問題ない。具体的に
は例えば、FETのほか、太陽電池、発光ダイオード
(LED)などに代表される従来デバイスへや、分子エ
レクトロニクス、量子エレクトロニクスとして具現化さ
れ始めた次世代デバイスが挙げられる。
【0047】
【実施例】以下、実施例および比較例を挙げて、本発明
をより詳細に説明する。ただし、本発明は、以下の実施
例により何ら制限されるものではない。
【0048】<比較例1> a)C60フラーレンの蒸着 図1に示すC60フラーレンFETを作製する過程の、
半導体層13および封止膜14が形成される前の状態の
電極付き基板に対し、図2に示されるように配線を行っ
た。ここで、15は電極付き基板であり、図1に示すC
60フラーレンFETにおいて半導体層13および封止
膜14が形成されていない状態のものである。各層の厚
みや電極サイズ・配置等は、前記実施形態の項で説明し
た通りである。
【0049】また、Isdはソース−ドレイン間に流れる
電流値を計測し得る電流計、Vgはゲート電圧を印加し
得る電源装置、Vsdはソース−ドレイン間電圧を印加し
得る電源装置である(以上、他の実施例および比較例に
おいても同様。)。
【0050】この状態で、ゲート電圧Vg=30V、ソ
ース−ドレイン間電圧Vsd=30Vの条件で電圧を印加
しつつ、真空チャンバー中でC60フラーレンを加熱蒸
着して、図2中の領域Xに半導体層(有機電子材料層)
を形成した。すると、図3に示すように、電流値Isd
蒸着の開始と共に急上昇し、蒸着終了時にピークを迎え
た。その後、真空ポンプ停止や窒素の導入によっても電
流値に大きな変動は生じなかった。なお、図3は、当該
比較例1における半導体層形成時およびその直後のソー
ス−ドレイン間電流値Isdの推移を示すグラフである。
【0051】この状態のまま、同様に各電圧を印加しつ
つC60フラーレンFETを大気中に暴露した。する
と、ソース−ドレイン間電流値Isdは、図4に示すよう
に、急激に低下した。これは大気中の酸素が半導体層に
インターカレーションし、半導体層が劣化してしまった
ものと推定される。なお、図4は、当該比較例1におけ
る半導体層の大気中への暴露後の、ソース−ドレイン間
電流値Isdの推移を示すグラフである。大気中に暴露し
てから20分ほど経過するとソース−ドレイン間電流値
sdはかなり低い値となり、その後真空引きを行っても
一旦インターカレーションしてしまった酸素は容易に脱
離しないことがわかる。なお、図4において、※印の
「真空状態」とは、真空度1.33×10-4Pa以下
(1×10-6Torr以下)の状態である。
【0052】このC60フラーレンFETに、真空中で
温度200℃の加熱を20分間実施すると、ソース−ド
レイン間電流値Isdはほぼ回復したが、また大気中に暴
露すると急速に低下してしまった。また、大気中で温度
200℃の加熱を実施しても、ソース−ドレイン間電流
値Isdは全く回復しなかった。
【0053】<実施例1>上記比較例1において、C6
0フラーレンを蒸着した後のC60フラーレンFETに
ついて、大気中に暴露する前に別の真空チャンバーに移
し、半導体層(図2中の領域X)を覆うようにアルミナ
からなる封止膜を形成して、実施例1のC60フラーレ
ンFETを製造した。着膜は、RFスパッタ装置により
RF出力60W、RF周波数13.56MHzの条件で
行った。このとき、着膜環境は、7.5〜8.0Paの
アルゴン(Ar)雰囲気中とし、着膜時間は120分と
した。得られた封止膜の厚みは、200nmであった。
【0054】得られた本実施例のC60フラーレンFE
Tについて、ゲート電圧Vg=30V、ソース−ドレイ
ン間電圧Vsd=30Vの条件で電圧を印加しつつ、大気
中に暴露した。すると、ソース−ドレイン間電流値Isd
は、図5に示すように、時間の経過によってもほとんど
変化しなかった。なお、図5は、当該実施例1における
大気中への暴露後のソース−ドレイン間電流値Isdの推
移を示すグラフである。
【0055】さらに、大気中に暴露して2週間後の本実
施例のC60フラーレンFETについて、ゲート電圧V
gを−10V〜30Vの範囲で変化させて、ソース−ド
レイン間の電圧Vsdと電流値Isdとの関係を測定した。
図6にその結果のグラフを示す。図6のグラフに示され
るように、ゲート電圧Vgを変化させることで、ソース
−ドレイン間の電圧Vsdと電流値Isdとの関係が変化し
ていることがわかる。すなわち、本実施例のC60フラ
ーレンFETが、大気中においてもトランジスタ特性を
示していることがわかる。
【0056】本実施例のC60フラーレンFETを、製
造後、1ヶ月そのまま大気中に放置し、再び上記同様ト
ランジスタ特性を調べた。図7にその結果のグラフを示
す。図7のグラフに示されるように、ソース−ドレイン
間の電圧Vsdと電流値Isdとの関係に変化は見られなか
った。長時間放置してもなお、アルミナからなる封止膜
で封止されたC60フラーレンFETに劣化が現れない
ことから、C60ラーレンからなる半導体層の近傍に存
在しているアルミナ膜にも特性変動は発生していないと
考えられ、特に酸素欠乏状態にあるアルミナ膜は、低い
ガス透過性の膜として機能していることが推測できる。
【0057】なお、本実施例のC60フラーレンFET
を、製造後速やかに、低温(液体ヘリウム温度)で急速
に冷やし、再び室温で常温に戻して、上記同様トランジ
スタ特性を調べたところ、ほとんど同一の特性を示し
た。このことから急激な温度変化によってもアルミナか
らなる封止膜が半導体層から剥離しなかったことがわか
る。
【0058】<実施例2>上記比較例1において、C6
0フラーレンを蒸着した後のC60フラーレンFETに
ついて、実施例1とほぼ同様にアルミナからなる封止膜
を形成した。但し、本実施例においては、RFスパッタ
装置による着膜の際の雰囲気を、着膜時間全体のうち当
初の1/10は実施例1と同様7.5〜8.0Paのア
ルゴン(Ar)雰囲気中とし、残りの時間9/10は、
同圧ながらアルゴン(Ar)と酸素(O2)との1:1
混合雰囲気中とした。その他の条件は、実施例1と同様
にして、実施例2のC60フラーレンFETを製造し
た。得られた封止膜の厚みは、180nmであった。
【0059】得られた本実施例のC60フラーレンFE
Tについて、ゲート電圧Vg=30V、ソース−ドレイ
ン間電圧Vsd=30Vの条件で電圧を印加しつつ、大気
中に暴露したが、実施例1と同様、ソース−ドレイン間
電流値Isdは、時間の経過によってもほとんど変化しな
かった。また、実施例1と同様にトランジスタ特性を調
べた。図8にその結果のグラフを示す。図8のグラフに
示されるように、ソース−ドレイン間の電圧Vsdと電流
値Isdとの関係は、実施例1の図6のグラフとほとんど
同様であり、変化は見られなかった。このことから、封
止膜におけるアルミナの状態を酸素欠乏状態とする領域
が、半導体層と接触する表面ないしその近傍のみであっ
ても、良好な結果を示すことがわかる。
【0060】<比較例2>比較例1において、半導体層
の形成に用いる材料をC60フラーレンからC70フラ
ーレンに代えたことを除き、比較例1と同様にしてゲー
ト電圧Vg、ソース−ドレイン間電圧Vsdを印加しつつ
半導体層13を形成し、その過程およびその後大気中に
暴露した後の、ソース−ドレイン間電流値Isdの推移を
確認したところ、大気中に暴露した段階で急激に低下す
る等、比較例1と同様の結果となった。
【0061】<実施例3>実施例1において、半導体層
の形成に用いる材料をC60フラーレンからC70フラ
ーレンに代えた比較例2のC70フラーレンFETを用
いたことを除き、実施例1と同様にしてアルミナからな
る封止膜を形成して、実施例3のC70フラーレンFE
Tを製造した。得られた封止膜の厚みは、200nmで
あった。
【0062】得られた本実施例のC70フラーレンFE
Tについて、実施例1と同様の試験(大気中暴露後のソ
ース−ドレイン間電流値Isd推移、トランジスタ特性調
査、1ヶ月間大気中放置、急冷却)を行ったところ、い
ずれも実施例1と同様の結果が得られた。このことか
ら、C70フラーレンによってもC60フラーレンと同
様、良好な封止膜を形成することができ、大気に対する
影響の少ないC70フラーレンFETを製造し得ること
がわかる。
【0063】<実施例4>実施例2において、半導体層
の形成に用いる材料をC60フラーレンからC70フラ
ーレンに代えた比較例2のC70フラーレンFETを用
いたことを除き、実施例1と同様にしてアルミナからな
る封止膜を形成して、実施例4のC70フラーレンFE
Tを製造した。得られた封止膜の厚みは、180nmで
あった。
【0064】得られた本実施例のC70フラーレンFE
Tについて、実施例2と同様の試験(大気中暴露後のソ
ース−ドレイン間電流値Isd推移、トランジスタ特性調
査、1ヶ月間大気中放置、急冷却)を行ったところ、い
ずれも実施例2と同様の結果が得られた。このことか
ら、半導体層としてC70フラーレンを用いた場合にお
いてもC60フラーレンと同様、封止膜におけるアルミ
ナの状態を酸素欠乏状態とする領域が、半導体層と接触
する表面ないしその近傍のみで、良好な結果を示すこと
がわかる。
【0065】<比較例3>上記比較例1において、C6
0フラーレンを蒸着した後のC60フラーレンFETに
ついて、大気中に暴露する前に、硬化性のエポキシ樹脂
を使用して、封止膜を形成した。具体的には、エポキシ
樹脂を含む塗布液(ニラコ社製エポキシライト(#6
9))を、半導体層(図2中の領域X)を覆うように塗
布し、加熱硬化させてエポキシ樹脂からなる封止膜を形
成して、比較例3のC60フラーレンFETを製造し
た。得られた封止膜の厚みは、約1mmであった。
【0066】得られた本比較例のC60フラーレンFE
Tについて、比較例1と同様、ゲート電圧Vg=30
V、ソース−ドレイン間電圧Vsd=30Vの条件で電圧
を印加しつつ、大気中に暴露した。すると、大気中に半
導体層が直接暴露される比較例1に比べて、酸素の影響
によるソース−ドレイン間電流値Isdの低下速度はゆっ
くりとなった(時間にして約5倍)が、時間経過ととも
に電流は検出限界以下となった。このことから、エポキ
シ樹脂からなる封止膜では、封止効果が十分でないばか
りか、厚みも大きく、デバイスの小型化、薄膜化、高集
積化に対しても不利であることがわかる。
【0067】<比較例4>上記比較例1において、C6
0フラーレンを蒸着した後のC60フラーレンFETに
ついて、大気中に暴露する前に、ポリメチルメタクリレ
ート(PMMA:Aldrich製、分子量7500
0)を使用して、封止膜を形成した。具体的には、PM
MAを有機溶媒(トルエン)に溶解した塗布液(PMM
Aの濃度1.5質量%)を、半導体層(図2中の領域
X)を覆うようにスピンコートにより塗布し、加熱乾燥
させてPMMAからなる封止膜を形成して、比較例4の
C60フラーレンFETを製造した。この操作は、比較
例1と同様に、ゲート電圧Vgおよびソース−ドレイン
間電圧Vsdを印加しつつ行った。
【0068】前記塗布液による塗布の直後、ソース−ド
レイン間電流値Isdは急激に減少した。これはPMMA
からなる封止膜中に残存した前記有機溶媒の影響で、封
止膜中にC60フラーレンが溶け出したものと推測され
る。なお、最終的に得られた封止膜の厚みは、1μmで
あった。
【0069】<比較例5>比較例4において、PMMA
からなる封止膜を形成するのに、水溶性のPMMA塗布
液(メチルメタクリレートとメタクリル酸の共重合ポリ
マー(Aldrich製、分子量15000)を水に溶
解して1.5質量%に調製したもの)を用いたことを除
き、比較例4と同様にして封止膜を形成して、比較例5
のC60フラーレンFETを製造した。
【0070】前記塗布液による塗布の直後、ソース−ド
レイン間電流値Isdは急激に減少した。これはPMMA
からなる封止膜中に残存した水分やPMMAの官能基の
影響で、C60フラーレンからなる半導体層に酸素が吸
着した場合と同じような状態となり、半導体層の電気伝
導性が抑制されたものと推測される。なお、最終的に得
られた封止膜の厚みは、1.2μmであった。
【0071】
【発明の効果】以上のように、本発明によれば、大気に
よる特性変動や劣化が改良された有機電子デバイスを、
簡易かつ低コストで実現し得る有機電子デバイスおよび
その製造方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明の有機電子デバイスの一例であるC6
0フラーレンFETを示す模式拡大図であり、(A)は
平面図、(B)は側面図である。
【図2】 実施例および比較例で用いた電極付き基板の
配線状態を示す斜視図である。
【図3】 比較例における半導体層形成時およびその直
後のソース−ドレイン間電流値Isdの推移を示すグラフ
である。
【図4】 比較例における半導体層の大気中への暴露後
の、ソース−ドレイン間電流値Isdの推移を示すグラフ
である。
【図5】 アルゴン雰囲気で封止膜を形成した実施例に
おける、大気中への暴露後のソース−ドレイン間電流値
sdの推移を示すグラフである。
【図6】 アルゴン雰囲気で封止膜を形成した実施例に
おける、大気中への暴露後のソース−ドレイン間の電圧
sdと電流値Isdとの関係(トランジスタ特性)を示す
グラフである。
【図7】 アルゴン雰囲気で封止膜を形成した実施例に
おける、大気中への暴露から1ヶ月間経過後のソース−
ドレイン間の電圧Vsdと電流値Isdとの関係(トランジ
スタ特性)を示すグラフである。
【図8】 アルゴン:酸素=1:1の雰囲気で封止膜を
形成した実施例における、大気中への暴露後のソース−
ドレイン間の電圧Vsdと電流値Isdとの関係(トランジ
スタ特性)を示すグラフである。
【符号の説明】
10 シリコンウエハー 10a 膜 11s ソース電極 11d ドレイン電極 12s、12d 接着層 13 半導体層(有機電子材料層) 14 封止膜 15 電極付き基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 51/00 H01L 29/28 (72)発明者 落合 勇一 千葉県我孫子市並木8−2−6 (72)発明者 青木 伸之 静岡県清水市西久保228−26 Fターム(参考) 4M109 ED05 5F058 BA20 BB10 BC03 BF12 BJ04 5F110 AA14 CC03 EE08 FF02 GG05 GG13 GG25 GG28 GG29 GG42 HK02 HK04 HK21 NN14 NN22 NN28 NN33 NN34

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】 有機電子材料からなる有機電子材料層を
    有する有機電子デバイスであって、 前記有機電子材料層の少なくとも一部が、アルミナから
    なる封止膜で封止されていることを特徴とする有機電子
    デバイス。
  2. 【請求項2】 前記封止膜が、前記有機電子材料層が設
    けられた側の面上に被覆されたアルミナ膜であることを
    特徴とする請求項1に記載の有機電子デバイス。
  3. 【請求項3】 前記有機電子材料層が、n型の半導体特
    性を示すことを特徴とする請求項1または2に記載の有
    機電子デバイス。
  4. 【請求項4】 前記有機電子材料層の基本構造が、電荷
    輸送機能を有する炭素構造体またはその集合体により構
    成されていることを特徴とする請求項1〜3のいずれか
    1に記載の有機電子デバイス。
  5. 【請求項5】 前記有機電子材料として、少なくともフ
    ラーレンを含むことを特徴とする請求項4に記載の有機
    電子デバイス。
  6. 【請求項6】 前記フラーレンが、C60フラーレンお
    よび/またはC70フラーレンであることを特徴とする
    請求項5に記載の有機電子デバイス。
  7. 【請求項7】 前記封止膜における有機電子材料層と接
    触する面ないしその近傍のアルミナが、酸素欠乏状態で
    あることを特徴とする請求項1〜6のいずれか1に記載
    の有機電子デバイス。
  8. 【請求項8】 電界効果トランジスタとして機能するデ
    バイスであることを特徴とする請求項1〜7のいずれか
    1に記載の有機電子デバイス。
  9. 【請求項9】 請求項1〜8のいずれか1に記載の有機
    電子デバイスを製造する有機電子デバイスの製造方法で
    あって、 前記封止膜で封止される封止対象部位に対し、RFスパ
    ッタ装置によりアルミナ膜を着膜させることで封止膜を
    形成することを特徴とする有機電子デバイスの製造方
    法。
  10. 【請求項10】 前記RFスパッタ装置によるアルミナ
    膜の着膜を、不活性ガス雰囲気中において行うことを特
    徴とする請求項9に記載の有機電子デバイスの製造方
    法。
  11. 【請求項11】 前記不活性ガスとして、アルゴンを用
    いることを特徴とする請求項10に記載の有機電子デバ
    イスの製造方法。
JP2002055299A 2002-03-01 2002-03-01 有機電子デバイスおよびその製造方法 Pending JP2003258164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002055299A JP2003258164A (ja) 2002-03-01 2002-03-01 有機電子デバイスおよびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002055299A JP2003258164A (ja) 2002-03-01 2002-03-01 有機電子デバイスおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2003258164A true JP2003258164A (ja) 2003-09-12

Family

ID=28666173

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002055299A Pending JP2003258164A (ja) 2002-03-01 2002-03-01 有機電子デバイスおよびその製造方法

Country Status (1)

Country Link
JP (1) JP2003258164A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057665A1 (ja) * 2003-12-08 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
WO2005067059A1 (ja) * 2003-12-26 2005-07-21 Fuji Xerox Co., Ltd. 整流素子およびそれを用いた電子回路、並びに整流素子の製造方法
JP2005322836A (ja) * 2004-05-11 2005-11-17 Univ Nagoya カーボンナノチューブfet
JP2007042905A (ja) * 2005-08-04 2007-02-15 Sony Corp 半導体装置およびその製造方法
JP2008311677A (ja) * 2004-08-31 2008-12-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7993958B2 (en) 2004-06-14 2011-08-09 Samsung Electronics Co., Ltd. Organic thin film transistor array panel and manufacturing method thereof

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005057665A1 (ja) * 2003-12-08 2005-06-23 Matsushita Electric Industrial Co., Ltd. 電界効果トランジスタ及び電気素子アレイ、並びにそれらの製造方法
WO2005067059A1 (ja) * 2003-12-26 2005-07-21 Fuji Xerox Co., Ltd. 整流素子およびそれを用いた電子回路、並びに整流素子の製造方法
KR100861522B1 (ko) * 2003-12-26 2008-10-02 후지제롯쿠스 가부시끼가이샤 정류 소자 및 그것을 사용한 전자 회로, 및 정류 소자의제조 방법
JP2005322836A (ja) * 2004-05-11 2005-11-17 Univ Nagoya カーボンナノチューブfet
US7993958B2 (en) 2004-06-14 2011-08-09 Samsung Electronics Co., Ltd. Organic thin film transistor array panel and manufacturing method thereof
US8389992B2 (en) 2004-06-14 2013-03-05 Samsung Display Co., Ltd. Organic thin film transistor array panel and manufacturing method thereof
JP2008311677A (ja) * 2004-08-31 2008-12-25 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8227294B2 (en) 2004-08-31 2012-07-24 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US8445901B2 (en) 2004-08-31 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP2007042905A (ja) * 2005-08-04 2007-02-15 Sony Corp 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
Bozano et al. Organic materials and thin‐film structures for cross‐point memory cells based on trapping in metallic nanoparticles
Prakash et al. Polymer memory device based on conjugated polymer and gold nanoparticles
Zhou et al. Transient and flexible polymer memristors utilizing full-solution processed polymer nanocomposites
Appleyard et al. Organic electroluminescent devices: enhanced carrier injection using SAM derivatized ITO electrodes
Yang et al. Electrical switching and bistability in organic/polymeric thin films and memory devices
Lei et al. Nanowire transistors with ferroelectric gate dielectrics: Enhanced performance and memory effects
US8053059B2 (en) Substrate for patterning and method for forming a pattern of nanocrystals using the same
JPH11500583A (ja) トンネルデバイスとその製造方法
Qi et al. Resistive switching behavior of solution-processed AlOx and GO based RRAM at low temperature
Lee et al. Electrical bistabilities and stabilities of organic bistable devices fabricated utilizing [6, 6]-phenyl-C85 butyric acid methyl ester blended into a polymethyl methacrylate layer
US7781756B2 (en) Nanotube-porphyrin molecular structure and applications of same
JP2003258164A (ja) 有機電子デバイスおよびその製造方法
JP4501339B2 (ja) pn接合素子の製造方法
Liu et al. Electrically bistable memory device based on spin-coated molecular complex thin film
Pearson et al. Electronic memory device based on a single-layer fluorene-containing organic thin film
JP4429584B2 (ja) 縦型の電界効果トランジスタ
JP2004088066A (ja) 有機半導体を含むサンドイッチ型電界効果トランジスタ及びその製造方法
Valanarasu et al. High-performance memory device using graphene oxide flakes sandwiched polymethylmethacrylate layers
Lee et al. Memory effect of an organic based trilayer structure with Au nanocrystals in an insulating polymer matrix
CN1269195C (zh) 一种纳米晶体管的制备方法
Ooi et al. Effects of metal electrodes and dielectric thickness on non-volatile memory with embedded gold nanoparticles in polymethylsilsesquioxane
JP2009150714A (ja) 有機電界効果トランジスタを用いたセンサ
Ouchen et al. DNA-conductive polymer blends for applications in biopolymer-based field effect transistors (FETs)
US20060151780A1 (en) Hybrid silicon-molecular memory cell with high storage density
JP6002134B2 (ja) 正孔輸送層又は電子輸送層を形成するための双性イオン分子の使用

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040917

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050218

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20050509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070123

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522