JP5142455B2

JP5142455B2 - 発光装置およびそれを用いた電子機器

Info

Publication number: JP5142455B2
Application number: JP2004367188A
Authority: JP
Inventors: 潤小山
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2003-12-25
Filing date: 2004-12-20
Publication date: 2013-02-13
Anticipated expiration: 2024-12-20
Also published as: JP2005208604A

Description

本発明は、発光装置に係るものであり、ガラス、プラスチックなどの透明基板上に形成した薄膜トランジスタを用いた発光装置に関する。また、発光装置を用いた電子機器に関する。

近年、通信技術の発展によって、携帯電話が普及している。今後はさらに動画の電送や、より多量の情報伝達が予想される。一方パーソナルコンピュータもその軽量化によって、モバイル対応の製品が生産されている。電子手帳にはじまったパーソナルデジタルアシスタント（ＰＤＡ）と呼ばれる情報機器も多数生産され、普及しつつある。表示装置などの発展により、それらの携帯情報機器にはほとんどのものにフラットパネルディスプレイが装備されている。また、テレビジョンにおいても従来のＣＲＴを用いたテレビジョンセットからフラットパネルディスプレイを用いたセットに変わりつつある。

さらに最近の技術では、それらに使用される表示装置としてアクティブマトリクス型表示装置を使用する方向に向かっている。

アクティブマトリクス型表示装置は、画素の一つに対して、薄膜トランジスタ（以下ＴＦＴ）を配置し、そのＴＦＴによって、画面を制御している。この様なアクティブマトリクス型表示装置はパッシブマトリクス型表示装置と比較して、高精細化が可能である、画質の向上が可能である、動画対応が可能であるなどの長所を持っている。それ故に今後は携帯情報機器の表示装置はパッシブマトリクス型からアクティブマトリクス型に変化していくと思われる。

図１２に、アクティブマトリクス型発光装置の画素部の構成の例を示す。ゲート信号線駆動回路から選択信号を入力するゲート信号線（Ｇ１〜Ｇｙ）は、各画素が有するスイッチング用ＴＦＴ１２０１のゲート電極に接続されている。また、各画素が有するスイッチング用ＴＦＴ１２０１のソース領域とドレイン領域は、一方がソース信号線駆動回路から信号を入力するソース信号線（Ｓ１〜Ｓｘ）に、他方が発光素子駆動用ＴＦＴ１２０２のゲート電極及び各画素が有するコンデンサ１２０３の一方の電極に接続されている。コンデンサ１２０３のもう一方の電極は、電源供給線（Ｖ１〜Ｖｘ）に接続されている。各画素の有する発光素子駆動用ＴＦＴ１２０２のソース領域とドレイン領域の一方は、電源供給線（Ｖ１〜Ｖｘ）に、他方は、各画素が有する発光素子１２０４の一方の電極に接続されている。

発光素子１２０４は、陽極と、陰極と、陽極と陰極の間に設けられた発光層とを有する。発光素子１２０４の陽極が発光素子駆動用ＴＦＴ１２０２のソース領域またはドレイン領域と接続している場合、発光素子１２０４の陽極が画素電極、陰極が対向電極となる。逆に、発光素子１２０４の陰極が発光素子駆動用ＴＦＴ１２０２のソース領域またはドレイン領域と接続している場合、発光素子１２０４の陰極が画素電極、陽極が対向電極となる。

対向電極の電位を対向電位と呼び、対向電極に対向電位を与える電源を対向電源と呼ぶ。画素電極の電位と対向電極の電位の電位差が駆動電圧であり、この駆動電圧が発光素子１２０４に印加される。

このような構造の画素においては、発光素子に流れる電流がＴＦＴの特性バラツキの影響を受けやすく、ＴＦＴの特性ムラがそのまま表示ムラになってしまうという問題があった。よって、このような信号電圧を画素に入力するのではなく、信号電流を画素に入力するような電流プログラミング方式が開発されている（例えば特許文献１参照。）。

図６に示すのは電流入力型の電流プログラム方式を用いた従来の画素の例である。以下に図６の説明をおこなう。図６に示す画素はソース信号線６０１、ゲート信号線６０２、電源供給線６１０、スイッチ用ＴＦＴ６０３、６０４、電流電圧変換用ＴＦＴ６０５、電圧電流変換用ＴＦＴ６０６、保持容量６０７、画素電極６０８、発光素子６０９からなっている。

以下に動作を説明する。まず電流プログラム時においてはゲート信号線６０２がアクティブとなり、スイッチ用ＴＦＴ６０３、６０４がオンとなる。スイッチ用ＴＦＴ６０３、６０４がオンとなると、ソース信号線６０１から信号電流がスイッチ用ＴＦＴ６０３、６０４を介して流れ、電流電圧変換用ＴＦＴ６０５、電圧電流変換用ＴＦＴ６０６のゲート端子、保持容量６０７を充電する。これによって、電流電圧変換用ＴＦＴ６０５、電圧電流変換用ＴＦＴ６０６はオンし、それらのドレイン端子からソース端子に電流が流れる。そしてその電流は画素電極６０８を介して、発光素子６０９に流れる。

次に、非電流プログラム時には、ゲート信号線６０２がノンアクティブとなり、スイッチ用ＴＦＴ６０３、６０４はオフとなる。これによって電流電圧変換用ＴＦＴ６０５のドレイン端子がフローティングとなるため、電流電圧変換用ＴＦＴ６０５には電流が流れないが、電圧電流変換用ＴＦＴ６０６のゲート端子は保持容量６０７によって電位が保持されているため、電圧電流変換用ＴＦＴ６０６には電流が流れ続け、発光素子６０９は発光を続ける。

電流電圧変換用ＴＦＴ６０５と電圧電流変換用ＴＦＴ６０６の特性がそろっていれば、それぞれに流れる電流もそろうため、前述した図１２の従来例のような表示ムラが発生することは少ない（特許文献２参照。）。
特開２００１−１４７６５９号公報特開２００３−１６２２５４号公報

しかしながら、このような画素構成では、ソース信号線より電流を画素部に流し込み、電流プログラミングをおこなうときに、その電流値は点灯時の電流より十分大きくする必要があった。これはソース信号線が大きな寄生容量を持っているため、必要な電位を確保するまでの間に寄生容量を充放電する必要があるためである。

そのため、電流プログラミング時にはソース信号線６０１〜スイッチ用ＴＦＴ６０３〜電流電圧変換用ＴＦＴ６０５〜発光素子６０９という経路で電流が流れていた。これによって、電流プログラム期間においては発光素子がその電流で発光してしまうという課題があった。この発光があることで、電流プログラミング後の本来の発光量と異なる発光が生じ、本来求められている輝度と異なる輝度が発生し、正しい階調が得られていなかった。

そこで本発明は、発光素子を用いた表示装置において、画面内の表示ムラを低減し、且つ、本来の階調表示を確保することを課題とする。

本発明は、複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線がマトリクス状に配置され、画素は、一端がソース信号線に接続され、他端が電流電圧変換素子に接続された第一のスイッチと、一端が電流電圧変換素子に接続され、他端が保持手段と電圧電流変換素子に接続された第二のスイッチと、電流電圧変換素子および電圧電流変換素子に接続された画素電極と、一端が画素電極に接続され、多端が電源線に接続された第三のスイッチと、画素電極を一方の電極とする発光素子とを含んでいる。

本発明は、複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線がマトリクス状に配置され、画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子に接続された第一のスイッチと、一端が第一の薄膜トランジスタのドレイン端子に接続され、他端が第一の薄膜トランジスタのゲート端子と保持手段と第二の薄膜トランジスタのゲート端子に接続された第二のスイッチと、第一の薄膜トランジスタのソース端子および第二の薄膜トランジスタのソース端子に接続された画素電極と、一端が画素電極に接続され、多端が電源線に接続された第三のスイッチと、画素電極を一方の電極とする発光素子とを含んでいる。

本発明は、複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線がマトリクス状に配置され、画素は、一端がソース信号線に接続され、他端が第一の薄膜トランジスタのドレイン端子とゲート端子に接続された第一のスイッチと、一端が第一の薄膜トランジスタのドレイン端子とゲート端子に接続され、他端が保持手段と第二の薄膜トランジスタのゲート端子に接続された第二のスイッチと、第一の薄膜トランジスタのソース端子、および第二の薄膜トランジスタのソース端子に接続された画素電極と、一端が画素電極に接続され、他端が電源線に接続された第三のスイッチと、画素電極を一方の電極とする発光素子とを含んでいる。

従来の画素では、電圧を電流に変換していたが、素子の変換効率のバラツキによって、同じ電圧を入力しても異なる電流が得られていた。本発明では、電流を入力し、それを電圧に変換し、変換した電圧を保持し、それを再電流変換して電流を得ている。電流プログラム時においては、プログラミング電流をスイッチを介して、電源線に流し、発光素子には流さないようにしているため、従来の課題であった正しい階調が得られないという問題を解消することができる。また、電源線の電位は任意に設定できるので、発光素子に逆バイアスを印加することも容易であり、発光素子の劣化の進行を緩和することができる。また、小さい画素領域中に電流電圧変換素子と電圧電流変換素子とを近接して作製することによって、素子の特性をそろえ、変換・逆変換のバラツキを低減することができる。よって、得られる電流の精度が向上し、表示ムラの低減が可能である。

以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。

図１は本発明の構成を示したものである。本発明では、画素領域にソース信号線１０１とゲート信号線１０２と、ゲート信号線１０２によって制御され一端がソース信号線１０１に他端が電流電圧変換素子１０５に接続した第１のスイッチ１０３と、一端が電流電圧変換素子１０５に、他端が電圧保持手段１０７と電圧電流変換素子１０６に接続された第２のスイッチ１０４と、電流電圧変換素子１０５および電圧電流変換素子１０６に接続された画素電極１０８と画素電極１０８を陽極または陰極とした発光素子１０９と、電源線１１１と、一端が画素電極１０８と電流電圧変換素子１０５と電圧電流変換素子１０６に接続され、他端が電源線１１１に接続され、ゲート信号線１０２によって制御される第３のスイッチ１１０を有している。

以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線１０１より信号に応じた所定の電流を入力する。ゲート信号線１０２がアクティブになり、画素が選択されている場合、第１のスイッチ１０３、第２のスイッチ１０４および第３のスイッチ１１０はオンになる。電流は電流電圧変換素子１０５に流れ、第３のスイッチ１１０を介して電源線１１１に流れる。従来例のように、発光素子１０９に信号電流が流れることはないため、発光素子１０９は発光しない。また電流プログラミング時には、第２のスイッチ１０４を介して、電流電圧変換素子１０５の出力電圧が保持手段１０７と電圧電流変換素１０６に入力される。その電圧によって電圧電流変換素子１０６が動作し、電源から第３のスイッチ１１０を介して電源線１１１に流れるため発光には寄与しない。ここで、電源線の電位を発光素子１０９がオンしない電位に設定しておくことによって、発光素子１０９に逆バイアスを印加することも容易であり、素子の劣化の進行を緩和することができる。

次に電流プログラミングが終了すると、ゲート信号線１０２はノンアクティブとなり、第１のスイッチ１０３、第２のスイッチ１０４および第３のスイッチ１１０はオフになり、ソース信号線１０１から画素への信号電流の流入はなくなる。電流電圧変換素子１０５に電流供給はされなくなるが、電圧保持手段１０７には電圧が保持されているため、電圧電流変換素子１０６はずっとオン状態のままになる。よって、電圧電流変換素子１０６がオンしている間、電源より電流は画素電極１０８を介して発光素子１０９に流れつづけ、点灯がおこなわれる。この動作は次の電流プログラミングがおこなわれるまで継続される。

ここで、発光素子１０９に流れる電流はソース信号線によって入力される値によって制御される。電流電圧変換素子１０５と電圧電流変換素子１０６に流れる電流は比例関係に設定することができる。２つの素子特性がそろっていれば、異なる画素において、素子特性が異なっていても、発光素子に流れる電流をほぼ一定の値に保つことができる。例えば、大型基板内でゲート絶縁膜がばらつきを持った場合でも画素内の至近距離であれば、ゲート絶縁膜の差は小さいので、１つの画素内部での差は小さいといえる。よって、ソース信号線１０１から流れる電流に対して誤差の少ない電流を発光素子１０９に流すことができる。以上によって、従来技術では問題であった、均一性を改良でき良好な画面均一性を得ることができ、且つ、階調が本来表示すべき階調と異なるという問題点を解消することが可能になる。

ここで発光素子とは、一重項励起子からの発光（蛍光）を利用するものと、三重項励起子からの発光（燐光）を利用するものとの両方を含むものとする。本明細書では発光素子の例としてエレクトロルミネッセンス素子をあげているが他の発光素子を用いてもかまわない。

発光素子は一対の電極（陰極と陽極）の間に有機層がはさまれる形で構成され、通常積層構造をとっている。これ以外にも（正孔注入層・正孔輸送層・発光層・電子輸送層）または（正孔注入層・正孔輸送層・発光層・電子輸送層・電子注入層）の順に積層する構造がある。本発明においては、どれを採用しても良いし、また、発光層に対して蛍光性色素をドーピングしてもよい。本明細書においては陽極と陰極の間に設けられるすべての層を総称して有機エレクトロルミネッセンス層と呼ぶ。よっての正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層はすべてエレクトロルミネッセンス層に含まれる。

図２は本発明の一実施例であって、ＴＦＴで画素領域を構成するものである。この例では電流電圧変換素子、電圧電流変換素子、第１、第２、第３のスイッチをＴＦＴで、保持手段を薄膜容量で構成している。

本実施例では、画素領域にソース信号線２０１とゲート信号線２０２とゲート信号線２０２によって制御され一端がソース信号線２０１に他端がＴＦＴ２０５のドレイン端子に接続した第１のスイッチ用ＴＦＴ２０３と、一端がＴＦＴ２０５のドレイン端子に、他端がＴＦＴ２０５のゲート端子と電圧保持容量２０７とＴＦＴ２０６のゲート端子に接続された第２のスイッチ用ＴＦＴ２０４と、ＴＦＴ２０５のソース端子およびＴＦＴ２０６ソース端子に接続された画素電極２０８と画素電極２０８を陽極または陰極とした発光素子２０９と、一端がＴＦＴ２０５、２０６のソース端子に接続され、他端が電源線２１２に接続された第３のスイッチ用ＴＦＴ２１１を有している。

以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線２０１より所定の信号電流を入力する。画素が選択されている場合はゲート信号線２０２がアクティブになり、第１のスイッチ用ＴＦＴ２０３および第２のスイッチ用ＴＦＴ２０４はオンになる。信号電流はＴＦＴ２０５に流れ、第３のスイッチ用ＴＦＴ２１１を介して電源線２１２に流れる。同時に第２のスイッチ用ＴＦＴ２０４を介して、ＴＦＴ２０５のゲート電圧が電圧保持容量２０７とＴＦＴ２０６のゲート端子に入力される。その電圧によってＴＦＴ２０６が動作し、電源線２１０からＴＦＴ２０６、第３のスイッチ用ＴＦＴ２１１を介して電源線２１２へ電流が流れる。ここで電源線２１２の電位を発光素子２０９がオンしない電圧に設定しておけば、電流は全て電源線２１２に流れ、発光素子２０９は点灯しない。電位を任意に設定することで、発光素子２０９に逆バイアスを印加することも容易であり、発光素子の劣化の進行を遅くすることができる。

次に電流プログラミングが終了すると、ゲート信号線２０２がノンアクティブになり第１のスイッチ用ＴＦＴ２０３および第２のスイッチ用ＴＦＴ２０４はオフになり、ソース信号線２０１からの電流の流入はなくなる。ＴＦＴ２０５には電流は流れなくなるが、電圧保持容量２０７には電圧が保持されているため、ＴＦＴ２０６はずっとオン状態のままになる。また、第３のスイッチ用ＴＦＴ２１１もオフとなり電流は流れない。よって、ＴＦＴ２０６がオンしている間、電源より電流は画素電極２０８を介して発光素子２０９に流れつづけ、点灯がおこなわれる。この動作は電流プログラミングがおこなわれるまで継続される。

このように本実施例では電流プログラミング時において、信号電流はスイッチ用ＴＦＴを介して電源線２１２に流れるため、発光には寄与しない。よって、発光素子２０９は本来の発光のみとなり、正確な階調を得ることが可能になる。

ここで、発光素子２０９に流れる電流はソース信号線２０１によって入力される値によって制御される。ＴＦＴ２０５とＴＦＴ２０６に流れる電流は比例関係に設定することができる。それぞれのゲート幅を任意の比率に設定することで、電流比を設定することが可能になる。２つの素子特性がそろっていれば、異なる画素において、素子特性が異なっていても、発光素子に流れる電流をほぼ一定の値に保つことができる。例えば、大型基板内でゲート絶縁膜がばらつきを持った場合でも画素内の至近距離であれば、ゲート絶縁膜の差は小さいので、１つの画素内部での差は小さいといえる。よって、ソース信号線２０１から流れる電流に対して誤差の少ない電流を発光素子２０９に流すことができる。以上によって、従来技術では問題であった、均一性を改良でき良好な画面均一性を得ることができ、且つ、階調が本来表示すべき階調と異なるという問題点を解消することが可能になる。

特にＮ型（Ｎチャネル型）のＴＦＴを使用した単極性プロセスを用いる場合に本発明は特に有効である。Ｎ型（Ｎチャネル型）は、Ｐ型（Ｐチャネル型）に比べて移動度が大きく回路を形成する上で有利である。また、アモルファスＴＦＴや、セミアモルファスＴＦＴでは通常Ｎチャネル型のみを使用することができる。一方、発光素子を形成する上では、ＴＦＴにつながる画素電極を陽極とするほうが、陰極とするよりも製造がしやすい。画素電極を陽極とする場合、電流はＴＦＴから流れ出ることが必要である。特開２００１−１４７６５９号公報に開示される電流入力型方式では、画素電極を駆動するＴＦＴはＰ型であり、特開２００１−１４７６５９号公報を用いて、単極性表示装置を構成する場合、駆動回路もＰ型を使わねばならず、動作が不利となる。また、特開平１１−２８２４１９号公報によって開示される電流入力方式では、ＴＦＴはＮ型であるが、発光素子をドレインに接続しているため、画素電極は陰極にしなければならず、発光素子を形成するのが困難であった。本発明では、Ｎ型を用いて、かつ画素電極を陽極にすることができるため、単極性パネルを構成した場合、ドライバー動作と、発光素子の作りやすさを同時に満足できるという利点がある。

図３は実施例１に示した画素のスイッチの接続を変えたものである。

本実施例では、画素領域にソース信号線３０１とゲート信号線３０２とゲート信号線３０２によって制御され一端がソース信号線３０１に他端がＴＦＴ３０５のドレイン端子、ゲート端子に接続した第１のスイッチ用ＴＦＴ３０３と、一端がＴＦＴ３０５のドレイン端子、ゲート端子に、他端が電圧保持容量３０７とＴＦＴ３０６のゲート端子に接続された第２のスイッチ用ＴＦＴ３０４と、ＴＦＴ３０５のソース端子およびＴＦＴ３０６ソース端子に接続された画素電極３０８と画素電極３０８を陽極または陰極とした発光素子３０９を有している。

以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線３０１より所定の信号電流を入力する。画素が選択されている場合スイッチ用ＴＦＴ３０３、３０４、３１１はオンになっているので信号電流はＴＦＴ３０３、３０５、ＴＦＴ３１１を介して電源線３１２に流れる。同時に第２のスイッチ用ＴＦＴ３０４を介して、ＴＦＴ３０５のゲート電圧が保持容量３０７とＴＦＴ３０６のゲート端子に入力される。その電圧によってＴＦＴ３０６が動作し、電源線３１０からＴＦＴ３０６、３１１を介して電源線３１２へ電流が流れる。電源線３１２の電位を発光素子３０９がオンしない電圧に設定しておけば、電流は全て電源線３１２に流れ、発光素子３０９は点灯しない。

次に電流プログラミングが終了すると、スイッチ用ＴＦＴ３０３、３０４、３１１はオフになり、ソース信号線３０１からの電流の流入はなくなる。ＴＦＴ３０５はオフ状態になるが、保持容量３０７には電圧が保持されているため、ＴＦＴ３０６はずっとオン状態のままになる。よって、ＴＦＴ３０６がオンしている間、電源より電流は画素電極３０８を介して発光素子３０９に流れつづけ、点灯がおこなわれる。この動作は次の書き込みがおこなわれるまで継続される。

このように本実施例では電流プログラミング時において、信号電流はスイッチ薄膜用ＴＦＴを介して電源線３１２に流れるため、発光には寄与しない。よって、発光素子３０９は本来の発光のみとなり、正確な階調を得ることが可能になる。

図４は第１のスイッチ用ＴＦＴ４０３と第２のスイッチ用ＴＦＴ４０４を異なるゲート信号線で制御したものである。このように２つのゲート信号線を使うことによって、スイッチのオンオフのタイミングをずらし、より制御性を向上させることが可能になる。ここでは、第２のスイッチ用ＴＦＴ４０３のゲート端子をゲート信号線４０２に接続しているが、４１１に接続しても良いし、新たに別の配線を設けても良い。

本実施例では、画素領域にソース信号線４０１とゲート信号線４０２とゲート信号線４０２によって制御され一端がソース信号線４０１に他端がＴＦＴ４０５のドレイン端子に接続した第１のスイッチ用ＴＦＴ４０３と、一端がＴＦＴ４０５のドレイン端子に、他端がＴＦＴ４０５のゲート端子と電圧保持容量４０７とＴＦＴ４０６のゲート端子に接続された第２のスイッチ用ＴＦＴ４０４と、ＴＦＴ４０５のソース電極およびＴＦＴ４０６ソース電極に接続された画素電極４０８と画素電極４０８を陽極または陰極とした発光素子４０９と、一端がＴＦＴ４０５、４０６のソース電極に接続され、他端が電源線４１３に接続された第３のスイッチ用ＴＦＴ４１２を有している。

以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線４０１より所定の信号電流を入力する。画素が選択されている場合はゲート信号線４０２、４１１がアクティブになり、第１のスイッチ用ＴＦＴ４０３および第２のスイッチ用ＴＦＴ４０４はオンになる。信号電流はＴＦＴ４０５に流れ、第３のスイッチ用ＴＦＴ４１２を介して電源線４１３に流れる。同時に第２のスイッチ用ＴＦＴ４０４を介して、ＴＦＴ４０５のゲート電圧が保持容量４０７とＴＦＴ４０６のゲート端子に入力される。その電圧によってＴＦＴ４０６が動作し、電源線４１０からＴＦＴ４０６、第３のスイッチ用ＴＦＴ４１２を介して電源線４１３へ電流が流れる。ここで電源線４１３の電位を発光素子４０９がオンしない電圧に設定しておけば、電流は全て電源線４１３に流れ、発光素子４０９は点灯しない。

次に電流プログラミングが終了すると、ゲート信号線４０２、４１１がノンアクティブになり第１のスイッチ用ＴＦＴ４０３および第２のスイッチ用ＴＦＴ４０４はオフになり、信号線４０１からの電流の流入はなくなる。ＴＦＴ４０５には電流は流れなくなるが、保持容量４０７には電圧が保持されているため、ＴＦＴ４０６はずっとオン状態のままになる。また、第３のスイッチ用ＴＦＴ４１２もオフとなり電流は流れない。よって、ＴＦＴ４０６がオンしている間、電源より電流は画素電極４０８を介して発光素子４０９に流れつづけ、点灯がおこなわれる。この動作は電流プログラミングがおこなわれるまで継続される。

このように本実施例では電流プログラミング時において、信号電流はスイッチ薄膜用ＴＦＴを介して電源線４１３に流れるため、発光には寄与しない。よって、発光素子４０９は本来の発光のみとなり、正確な階調を得ることが可能になる。

また実施例２で示したようなスイッチ接続を取ることも可能である。

図５はＴＦＴ５０５およびＴＦＴ５０６のソース電極と画素電極の間に抵抗を入れたものである。このように抵抗をはさむことによって、よりＴＦＴ５０５および５０６の電流相対比を向上させることが可能になる。

本実施例では、画素領域にソース信号線５０１とゲート信号線５０２とゲート信号線５０２によって制御され一端がソース信号線５０１に他端がＴＦＴ５０５のドレイン端子に接続した第１のスイッチ用ＴＦＴ５０３と、一端がＴＦＴ５０５のドレイン端子に、他端がＴＦＴ５０５のゲート端子と電圧保持容量５０７とＴＦＴ５０６のゲート端子に接続された第２のスイッチ用ＴＦＴ５０４と、ＴＦＴ５０５のソース端子に接続された抵抗５１１およびＴＦＴ５０６ソース端子に接続された抵抗５１２、画素電極５０８と画素電極５０８を陽極または陰極とした発光素子５０９と、一端がＴＦＴ５０５、５０６のソース電極に接続され、他端が電源線５１４に接続された第３のスイッチ用ＴＦＴ５１３を有している。

以下その動作について、具体的に説明をおこなう。画素に信号を書き込む電流プログラミングの場合は、ソース信号線５０１より所定の信号電流を入力する。画素が選択されている場合はゲート信号線５０２がアクティブになり、第１のスイッチ用ＴＦＴ５０３および第２のスイッチ用ＴＦＴ５０４はオンになる。信号電流はＴＦＴ５０５に流れ、抵抗５１１、第３のスイッチ用ＴＦＴ５１３を介して電源線５１３に流れる。同時に第２のスイッチ用ＴＦＴ５０４を介して、ＴＦＴ５０５のゲート電圧が保持容量５０７とＴＦＴ５０６のゲート端子に入力される。その電圧によってＴＦＴ５０６が動作し、電源線５１０からＴＦＴ５０６、抵抗５１２、第３のスイッチ用ＴＦＴ５１３を介して電源線５１４へ電流が流れる。ここで電源線５１４の電位を発光素子５０９がオンしない電圧に設定しておけば、電流は全て電源線５１４に流れ、発光素子５０９は点灯しない。

次に電流プログラミングが終了すると、ゲート信号線５０２がノンアクティブになり第１のスイッチ用ＴＦＴ５０３および第２のスイッチ用ＴＦＴ５０４はオフになり、ソース信号線５０１からの電流の流入はなくなる。ＴＦＴ５０５には電流は流れなくなるが、保持容量５０７には電圧が保持されているため、ＴＦＴ５０６はずっとオン状態のままになる。また、第３のスイッチ用ＴＦＴ５１３もオフとなり電流は流れない。よって、ＴＦＴ５０６がオンしている間、電源線５１０より電流は画素電極５０８を介して発光素子５０９に流れつづけ、点灯がおこなわれる。この動作は電流プログラミングがおこなわれるまで継続される。

このように本実施例では電流プログラミング時において、信号電流はスイッチ用ＴＦＴを介して電源線５１４に流れるため、発光には寄与しない。よって、発光素子５０９は本来の発光のみとなり、正確な階調を得ることが可能になる。
また、実施例２で示したスイッチ接続法、実施例３で示した２つのゲート信号線でスイッチを制御する方法と組みあわせることも可能である。

図７に単極性トランジスタを用いるシフトレジスタの実施例を示す。単極性トランジスタを使用した回路では、ブートストラップと呼ばれる回路を用いて、出力の電位を高く持ち上げる方法が採用されることが多い。本実施例もブートストラップを用いたものである。

ここではＮチャネル型を想定して説明をおこなう。Ｐチャネル型の場合は信号が逆となるが基本動作は変わらない。図７はシフトレジスタ１段分の回路である。図７において、ＵＤ、ＵＤｂは操作方向を切り換える信号であり、それらの信号によって、ＴＦＴ７０１〜７０４が動作し、ＬＩＮ１、ＬＩＮ２、ＲＩＮ１、ＲＩＮ２より、シフトレジスタ本体に入力される信号が選択される。

シフトレジスタ本体はＴＦＴ７０５〜７０８、７１０、７１１によって構成され、シフトした出力を出力端子ＯＵＴに出力する。ＲＥＳＥＴ信号は初期設定をおこなうためのものでＴＦＴ７０９によっておこなわれる。このシフトレジスタがＯＵＴをハイとするとき、容量７１４に蓄えられた電荷は放電経路が無いため、保持される。すなわちＴＦＴ７１０のゲートソース間電圧は変化しないまま、出力端子ＯＵＴがハイすなわち電源電位まで上昇する。ＴＦＴ７１０のゲート電位は高電位電源７１３より高くなる。７１２は電源線を示す。
このようにして、パルスを順次シフトしていくことができる。このようなものには特開２００１−３０６０１５号公報に記載されている技術を使用することができる。

図８に単極性信号線駆動回路のバッファ回路部を示す。これはシフトレジスタの信号を緩衝させ、ゲート信号線を駆動するものである。図８のバッファ回路は３つの段（１段目バッファ回路８２６、２段目バッファ回路８２７、３段目バッファ回路８２８）によって構成されている。１段目バッファ回路８２６は入力端子８０１から入力された信号を反転するインバータ（ＴＦＴ８０６、８０７で構成）と、ＴＦＴ８０８、８１０、８１１、容量８０９で構成されるブートストラップ回路、２段目回路８２７を駆動するＴＦＴ８１２、８１３によって構成される。２段目回路８２７はＴＦＴ８１４、８１６、８１７、容量８１５によって構成されるブートストラップ回路、３段目バッファ回路８２８を駆動するＴＦＴ８１８、８１９によって構成される。３段目バッファ回路８２８はＴＦＴ８２０、８２２、８２３、容量８２１によって構成されるブートストラップ回路、出力端子８０２を駆動するＴＦＴ８２４、８２５によって構成される。これらの３段のバッファ回路はいずれも同じ電源電位８０３に接続される。８０５は電源線を示す。

このようなバッファ回路をシフトレジスタの出力に接続することによって、ゲート信号線を駆動することができる。単極性の回路を構成することによって、画素部、信号線駆動回路部を単一の種類のトランジスタで形成することができ、製造工程を簡略化し、コストを低減することが可能になる。

図９は本発明の発光装置にＩＣを実装する場合の実施例である。図９はＩＣの周りを拡大してある。ここでＩＣは単結晶シリコンウエハより切り出されたチップでもかまわないし、また、ガラス上に薄膜トランジスタを形成し、それをスティック状に切り出したものであってもかまわない。

図９はＩＣ９０１、発光装置のＴＦＴ基板９０２、発光装置の対向基板９０３、回路配線９０４、引き出し配線９０５、ＩＣ電極９０６、バンプ９０７、導電粒子９０８、ＦＰＣ（フレキシブル・プリント・サーキット）９０９より構成されている。ＴＦＴ基板９０２上に表示エリア内から引き出された回路配線９０４、ＦＰＣ９０９用の引き出し配線９０５を形成し、その上にＩＣ電極９０６、バンプ９０７を形成したＩＣ９０１を実装する。

ＩＣ９０１と回路配線９０４、引き出し配線９０５の接続は導電粒子９０８を介しておこなう。導電粒子９０８は加熱および加圧がおこなわれると導電性を示す粒子である。
まず、ＴＦＴ基板９０２上の配線付近に導電粒子９０８を含んだ異方性導電ペーストを塗布する。次にバンプ９０７を形成したＩＣ９０１を接続すべき位置に設置する。そしてＴＦＴ基板９０２とＩＣ９０１の間で、加圧、加熱をおこなう。ＩＣ９０１の電極９０６上にはバンプ９０７が形成され、非電極部分とは高さに差があるため、バンプ９０７の無いところにある導電粒子は加圧されない。したがって、バンプ９０７以外のところにある導電粒子９０８は導電性を示さず絶縁性が確保される。

このようにして、加熱、加圧された導電粒子のみ導電性を示し、回路配線９０４、引き出し配線９０５とバンプ９０７の間で導電性が確保される。この導電粒子を用いた実装方法は加熱温度が１２０℃程度で済むため、半田のような２００℃以上の加熱は必要ない。したがって、ＴＦＴ基板やＩＣが熱に弱い材料・素子を使用したものであっても実装することが可能になる。

ここでは導電粒子を用いた実装方法を述べたが、実装はこの方法に限定されるものではない。

図１０は本発明の発光装置にスティック状のＩＣを実装する例である。スティック状ＩＣは基板を単結晶シリコンウエハではなく、ガラス基板上にＴＦＴを形成したものである。このようなものは特開平１１−１６０７３４号公報に開示されている。
ＴＦＴ基板１００２、対向基板１００１で構成された本発明の発光装置にスティック状ＩＣ１００３を実装している。実装方法は実施例６の方法が使用できる。スティック状ＩＣ１００３はソース信号線駆動回路、ゲート信号線駆動回路、またはコントローラなどでも良い。

図１０（Ｂ）はスティック状ＩＣを使用した場合のバスライン（信号線）の引き出しの例である。図１０（Ｂ）はＴＦＴ基板１００４、対向基板１００５、バスライン１００６、画素１００７を示している。スティック状ＩＣではその長さを画素部分の長さと同じにすることが可能であるため、画素ピッチとスティックＩＣの端子ピッチｄを同じにすることができる。一般に単結晶ＩＣチップを用いたものではＩＣチップの大きさが２〜３ｃｍ程度であり、その長さに多数の端子をだすため、ＩＣのピッチは５０μｍ程度となり、画素のピッチより狭くなるのが普通である。このため、ＴＦＴ基板上の配線引き回し面積が大きくなるという欠点があるが、スティック状ＩＣではこの問題は生じない。

図１１に本発明の画素部を示す。図１１は画素部１１０１、画素１１０２の周囲に保護素子１１０３、１１０４が設置されている。このような保護素子を作りこむことによって、静電気に対する保護をおこなうことができる。この保護素子は画素を構成するＴＦＴと同じ工程によって形成する。図１１に記載した保護素子はコモン配線と各信号線との間に配置されているが、図１４に示すように各信号線間に保護素子１４０１、１４０２を配置しても良い。

本実施例について、図１６〜図１７を参照して説明する。まず、ゲート電極とソース・ドレイン配線の作製に本発明を適用した、チャネル保護型の薄膜トランジスタを有する発光表示装置の作製方法について、図１６、図１７を用いて説明する。

基板１６００の上に、下地前処理として密着性を向上させる下地膜１６０１を形成する。基板１６００は、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等からなるガラス基板、石英基板、シリコン基板、金属基板、ステンレス基板又は本作製工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いることができる。

下地膜１６０１は、液滴吐出法によるパターンのその形成領域との密着性を上げるために、接着材として機能するような膜を形成すると良い。例えば、チタン、バナジウム、クロムなどの酸化物、若しくは有機材料系の物質を形成すると良い。有機材料（有機樹脂材料）（ポリイミド、アクリル）やシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。

次いで、次に、導電性材料を含む組成物を吐出して、後にゲート電極として機能する導電層１６０２、１６０３を形成する。この工程に用いることのできる液滴吐出装置の一態様は図１８に示されている。液滴吐出手段とは、組成物の吐出口を有するノズルや、１つ又は複数のノズルを具備したヘッド等の液滴を吐出する手段を有するものの総称とする。

液滴吐出手段１８０３の個々のヘッド１８０５は制御手段１８０７に接続され、それがコンピュータ１８１０で制御することにより予めプログラミングされたパターンを描画することができる。描画するタイミングは、例えば、基板１８００上に形成されたマーカー１８１１を基準に行えば良い。或いは、基板１８００の縁を基準にして基準点を確定させても良い。これをＣＣＤなどの撮像手段１８０４で検出し、画像処理手段１８０９にてデジタル信号に変換したものをコンピュータ１８１０で認識して制御信号を発生させて制御手段１８０７に送る。勿論、基板１８００上に形成されるべきパターンの情報は記憶媒体１８０８に格納されたものであり、この情報を基にして制御手段１８０７に制御信号を送り、液滴吐出手段１８０３の個々のヘッド１８０５を個別に制御することができる。一つのヘッドで、導電材料や有機、無機材料などをそれぞれ吐出し、描画することができ、層間膜のような広領域に描画する場合は、スループットを向上させるため複数のノズルより同材料を同時に吐出し、描画することができる。大型基板を用いる場合、ヘッド１８０５は基板上を、自在に走査し、描画する領域を自由に設定することができ、同じパターンを一枚の基板に複数描画することができる。

液滴吐出手段１８０３が具備するノズルの径は、０．０２〜１００μｍ（好適には３０μｍ以下）に設定し、該ノズルから吐出される組成物の吐出量は０．００１ｐｌ〜１００ｐｌ（好適には１０ｐｌ以下）に設定する。吐出量は、ノズルの径の大きさに比例して増加する。また、被処理物とノズルの吐出口との距離は、所望の箇所に滴下するために、出来る限り近づけておくことが好ましく、好適には０．１〜３ｍｍ（好適には１ｍｍ以下）程度に設定する。

吐出口から吐出する組成物は、導電性材料を溶媒に溶解又は分散させたものを用いる。導電性材料とは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、Ｉｒ、Ｒｈ、Ｗ、Ａｌ等の金属、Ｃｄ、Ｚｎの金属硫化物、Ｆｅ、Ｔｉ、Ｓｉ、Ｇｅ、Ｓｉ、Ｚｒ、Ｂａなどの酸化物、ハロゲン化銀の微粒子又は分散性ナノ粒子に相当する。また、透明導電膜として用いられるインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタン等に相当する。但し、吐出口から吐出する組成物は、比抵抗値を考慮して、金、銀、銅のいずれかの材料を溶媒に溶解又は分散させたものを用いることが好適であり、より好適には、低抵抗な銀、銅を用いるとよい。但し、銀、銅を用いる場合には、不純物対策のため、合わせてバリア膜を設けるとよい。バリア膜としては、窒化珪素膜やニッケルボロン（ＮｉＢ）を用いるとことができる。

また、導電性材料の周りに他の導電性材料がコーティングされ、複数の層になっている粒子でも良い。例えば、銅の周りにニッケルボロン（ＮｉＢ）がコーティングされ、その周囲に銀がコーティングされている３層構造の粒子などを用いても良い。溶媒は、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶剤等を用いる。組成物の粘度は５０ｃｐ以下が好適であり、これは、乾燥が起こることを防止したり、吐出口から組成物を円滑に吐出できるようにしたりするためである。また、組成物の表面張力は、４０ｍＮ／ｍ以下が好適である。但し、用いる溶媒や、用途に合わせて、組成物の粘度等は適宜調整するとよい。一例として、ＩＴＯや、有機インジウム、有機スズを溶媒に溶解又は分散させた組成物の粘度は５〜５０ｍＰａ・Ｓ、銀を溶媒に溶解又は分散させた組成物の粘度は５〜２０ｍＰａ・Ｓ、金を溶媒に溶解又は分散させた組成物の粘度は１０〜２０ｍＰａ・Ｓに設定するとよい。

また、導電層は、複数の導電性材料を積層しても良い。また、始めに導電性材料として銀を用いて、液滴吐出法で導電層を形成した後、銅などでめっきを行ってもよい。めっきは電気めっきや化学（無電界）めっき法で行えばよい。めっきは、めっきの材料を有する溶液を満たした容器に基板表面を浸してもよいが、基板を斜め（または垂直）に立てて設置し、めっきする材料を有する溶液を、基板表面に流すように塗布してもよい。基板を立てて溶液を塗布するようにめっきを行うと、工程装置が小型化する利点がある。

各ノズルの径や所望のパターン形状などに依存するが、ノズルの目詰まり防止や高精細なパターンの作製のため、導電体の粒子の径はなるべく小さい方が好ましく、好適には粒径０．１μｍ以下が好ましい。組成物は、電解法、アトマイズ法又は湿式還元法等の公知の方法で形成されるものであり、その粒子サイズは、一般的に約０．０１〜１０μｍである。但し、ガス中蒸発法で形成すると、分散剤で保護されたナノ分子は約７ｎｍと微細であり、またこのナノ粒子は、被覆剤を用いて各粒子の表面を覆うと、溶剤中に凝集がなく、室温で安定に分散し、液体とほぼ同じ挙動を示す。従って、被覆剤を用いることが好ましい。

組成物を吐出する工程は、減圧下で行うと、組成物を吐出して被処理物に着弾するまでの間に、該組成物の溶媒が揮発し、後の乾燥と焼成の工程を省略することができる。また、減圧下で行うと、導電体の表面に酸化膜などが形成されないため好ましい。また、組成物を吐出後、乾燥と焼成の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、例えば、乾燥は１００度で３分間、焼成は２００〜３５０度で１５分間〜３０分間で行うもので、その目的、温度と時間が異なるものである。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。なお、この加熱処理を行うタイミングは特に限定されない。乾燥と焼成の工程を良好に行うためには、基板を加熱しておいてもよく、そのときの温度は、基板等の材質に依存するが、一般的には１００〜８００度（好ましくは２００〜３５０度）とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。

ゲート電極層となる導電層１６０２、１６０３を形成した後、表面に露出している下地膜を下記の２つの工程のうちどちらかの工程を行って処理することが望ましい。

第一の方法としては、導電層１６０２、１６０３と重ならない下地膜１６０１を絶縁化して、絶縁体層を形成する工程である。つまり、導電層１６０２、１６０３と重ならない下地膜１６０１を酸化して絶縁化する。このように、下地膜１６０１を酸化して絶縁化する場合には、当該下地層１６０１を０．０１〜１０ｎｍの厚さで形成しておくことが好適であり、そうすると容易に酸化させることができる。なお、酸化する方法としては、酸素雰囲気下に晒す方法を用いてもよいし、熱処理を行う方法を用いてもよい。

第２の方法としては、導電層１６０２、１６０３をマスクとして、下地膜１６０１をエッチングして除去する工程である。この工程を用いる場合には下地膜１６０１の厚さに制約はない。

また、下地前処理の他の方法として、形成領域（被形成面）に対してプラズマ処理を行う方法がある。プラズマ処理の条件は、空気、酸素又は窒素を処理ガスとして用い、圧力を数十Ｔｏｒｒ〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、好ましくは１００（１３３００Ｐａ）〜１０００Ｔｏｒｒ（１３３０００Ｐａ）、より好ましくは７００Ｔｏｒｒ（９３１００Ｐａ）〜８００Ｔｏｒｒ（１０６４００Ｐａ）、つまり大気圧又は大気圧近傍の圧力となる状態で、パルス電圧を印加する。このとき、プラズマ密度は、１×１０¹⁰〜１×１０¹⁴ｍ^-3、所謂コロナ放電やグロー放電の状態となるようにする。空気、酸素又は窒素の処理ガスを用いプラズマ処理を用いることにより、材質依存性なく、表面改質を行うことができる。その結果、あらゆる材料に対して表面改質を行うことができる。

次に、導電層１６０２、１６０３の上にゲート絶縁膜を形成する（図１６（Ａ）参照。）。ゲート絶縁膜としては、珪素の酸化物材料又は窒化物材料等の公知の材料で形成すればよく、積層でも単層でもよい。例えば、窒化珪素膜、酸化珪素膜、窒化珪素膜３層の積層でも、また、酸化窒化珪素膜の単層、２層からなる積層でも良い。本実施の形態では、絶縁層１６０４に窒化珪素膜を絶縁層１６０５に窒化酸化珪素膜を用いる。好適には、緻密な膜質を有する窒化珪素膜を用いるとよい。また、液滴吐出法で形成される導電層に銀や銅などを用いる場合、その上にバリア膜として窒化珪素膜やＮｉＢ膜を形成すると、不純物の拡散を防ぎ、表面を平坦化する効果がある。なお、低い成膜温度でゲートリーク電流に少ない緻密な絶縁膜を形成するには、アルゴンなどの希ガス元素を反応ガスに含ませ、形成される絶縁膜中に混入させると良い。

続いて、ゲート絶縁膜上に選択的に、導電性材料を含む組成物を吐出して、導電層（第１の電極ともいう）１６０６を形成する（図１６（Ｂ）参照。）。導電層１６０６は、基板１６００側から光を放射する場合、または透過型の発光装置を作製する場合には、インジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）、酸化スズ（ＳｎＯ₂）などを含む組成物により所定のパターンを形成し、焼成によって形成しても良い。

また、好ましくは、スパッタリング法によりインジウム錫酸化物（ＩＴＯ）、酸化珪素を含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛（ＺｎＯ）などで形成する。より好ましくは、ＩＴＯに酸化珪素が２〜１０重量％含まれたターゲットを用いてスパッタリング法で酸化珪素を含む酸化インジウムスズを用いる。この他、酸化珪素を含み酸化インジウムに２〜２０％の酸化亜鉛（ＺｎＯ）を混合した酸化物導電性材料を用いても良い。スパッタリング法で第１の電極１６０６を形成した後は、液滴吐出法を用いてマスク層を形成しエッチングにより、所望のパターンに形成すれば良い。本実施の形態では、導電層１６０６は、透光性を有する導電性材料により液滴吐出法を用いて形成し、具体的には、インジウム錫酸化物、ＩＴＯと酸化珪素から構成されるＩＴＳＯを用いて形成する。図示しないが、導電層１６０６を形成する領域に導電層１６０２、１６０３を形成する時と同様に、光触媒物質を形成してもよい。光触媒物質によって、密着性が向上し、所望なパターンに細線化して導電層１６０６を形成する事ができる。この導電層１６０６は画素電極として機能する第１の電極となる。

本実施の形態では、ゲート絶縁層は窒化珪素からなる窒化珪素膜、酸化窒化珪素膜（酸化珪素膜）、窒化珪素膜を３層積層した例を前述した。好ましい構成として、酸化珪素を含む酸化インジウムスズで形成される第１の電極１６０６は、ゲート絶縁層１６０５に含まれる窒化珪素からなる絶縁層と密接して形成され、それにより電界発光層で発光した光が外部に放射される割合を高めることが出来るという効果を発現させることができる。

また、発光した光を基板１６００側とは反対側に放射させる構造とする場合には、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅））、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。他の方法としては、スパッタリング法により透明導電膜若しくは光反射性の導電膜を形成して、液滴吐出法によりマスクパターンを形成し、エッチング加工を組み合わせて第１の電極層１６０６を形成しても良い。

第１の電極１６０６は、その表面が平坦化されるように、ＣＭＰ法、ポリビニルアルコール系の多孔質体で拭浄し、研磨しても良い。またＣＭＰ法を用いた研磨後に、第１の電極１６０６の表面に紫外線照射、酸素プラズマ処理などを行ってもよい。

半導体層は公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜すればよい。半導体層の材料に限定はないが、好ましくはシリコン又はシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。

半導体層は、アモルファス半導体（代表的には水素化アモルファスシリコン）、結晶性半導体（代表的にはポリシリコン）を素材として用いている。ポリシリコンには、８００℃以上のプロセス温度を経て形成される多結晶シリコンを主材料として用いた所謂高温ポリシリコンや、６００℃以下のプロセス温度で形成される多結晶シリコンを主材料として用いた所謂低温ポリシリコン、また結晶化を促進する元素などを添加し結晶化させた結晶シリコンなどを含んでいる。

また、他にもセミアモルファス半導体又は半導体層の一部に結晶相を含む半導体を用いることもできる。セミアモルファス半導体とは、非晶質と結晶構造（単結晶、多結晶を含む）の中間的な構造の半導体であり、自由エネルギー的に安定な第３の状態を有する半導体であって、短距離秩序を持ち格子歪みを有して結晶構造を含むものである。典型的にはシリコンを主成分として含み、格子歪みを伴って、ラマンスペクトルが５２０ｃｍ^-1よりも低波数側にシフトしている半導体層である。また、未結合手（ダングリングボンド）の中和剤として水素またはハロゲンを少なくとも１原子％またはそれ以上含ませている。ここでは、このような半導体をセミアモルファス半導体（以下「ＳＡＳ」と呼ぶ。）と呼ぶ。このＳＡＳは所謂微結晶（マイクロクリスタル）半導体（代表的には微結晶シリコン）とも呼ばれている。

このＳＡＳは珪化物気体をグロー放電分解（プラズマＣＶＤ）することにより得ることができる。代表的な珪化物気体としては、ＳｉＨ₄であり、その他にもＳｉ₂Ｈ₆、ＳｉＨ₂Ｃｌ₂、ＳｉＨＣｌ₃、ＳｉＣｌ₄、ＳｉＦ₄などを用いることができる。また、ＧｅＦ₄、Ｆ₂を混合してもよい。この珪化物気体を水素、若しくは水素とヘリウム、アルゴン、クリプトン、ネオンから選ばれた一種又は複数種の希ガス元素で希釈して用いることでＳＡＳの形成を容易なものとすることができる。珪化物気体に対する水素の希釈率は、例えば流量比で２倍〜１０００倍とすることが好ましい。勿論、グロー放電分解によるＳＡＳの形成は、減圧下で行うことが好ましいが、大気圧における放電を利用しても形成することができる。代表的には、０．１Ｐａ〜１３３Ｐａの圧力範囲で行えば良い。グロー放電を形成するための電源周波数は１ＭＨｚ〜１２０ＭＨｚ、好ましくは１３ＭＨｚ〜６０ＭＨｚである。高周波電力は適宜設定すれば良い。基板加熱温度は３００℃以下が好ましく、１００〜２００℃の基板加熱温度でも形成可能である。ここで、主に成膜時に取り込まれる不純物元素として、酸素、窒素、炭素などの大気成分に由来する不純物は１×１０²⁰ｃｍ^-3以下とすることが望ましく、特に、酸素濃度は５×１０¹⁹ｃｍ^-3以下、好ましくは１×１０¹⁹ｃｍ^-3以下となるようにすることが好ましい。また、ヘリウム、アルゴン、クリプトン、ネオンなどの希ガス元素を含ませて格子歪みをさらに助長させることで安定性が増し良好なＳＡＳが得られる。また半導体層としてフッ素系ガスより形成されるＳＡＳ層に水素系ガスより形成されるＳＡＳ層を積層してもよい。

半導体層に、結晶性半導体層を用いる場合、その結晶性半導体層の作製方法は、公知の方法（レーザー結晶化法、熱結晶化法、またはニッケルなどの結晶化を助長する元素を用いた熱結晶化法等）を用いれば良い。結晶化を助長する元素を導入しない場合は、非晶質珪素膜にレーザ光を照射する前に、窒素雰囲気下５００℃で１時間加熱することによって非晶質珪素膜の含有水素濃度を１×１０²⁰ａｔｏｍｓ／ｃｍ³以下にまで放出させる。これは水素を多く含んだ非晶質珪素膜にレーザ光を照射すると膜が破壊されてしまうからである。

非晶質半導体層への金属元素の導入の仕方としては、当該金属元素を非晶質半導体層の表面又はその内部に存在させ得る手法であれば特に限定はなく、例えばスパッタ法、ＣＶＤ法、プラズマ処理法（プラズマＣＶＤ法も含む）、吸着法、金属塩の溶液を塗布する方法を使用することができる。このうち溶液を用いる方法は簡便であり、金属元素の濃度調整が容易であるという点で有用である。また、このとき非晶質半導体層の表面の濡れ性を改善し、非晶質半導体層の表面全体に水溶液を行き渡らせるため、酸素雰囲気中でのＵＶ光の照射、熱酸化法、ヒドロキシラジカルを含むオゾン水又は過酸化水素による処理等により、酸化膜を成膜することが望ましい。

また、非晶質半導体層の結晶化は、熱処理とレーザ光照射による結晶化を組み合わせてもよく、熱処理やレーザ光照射を単独で、複数回行っても良い。

半導体として、有機材料を用いる有機半導体を用いてもよい。有機半導体としては、低分子材料、高分子材料などが用いられ、有機色素、導電性高分子材料などの材料も用いることが出来る。

本実施例では、半導体として、非晶質半導体を用いる。非晶質半導体層１６０７を形成し、チャネル保護膜１６０９、１６１０を形成するため、例えば、プラズマＣＶＤ法により絶縁膜を形成し、所望の領域に、所望の形状となるようにパターニングする。このとき、ゲート電極をマスクとして基板の裏面から露光することにより、チャネル保護膜１６０９、１６１０を形成することができる。またチャネル保護膜は、液滴吐出法を用いてポリイミド又はポリビニルアルコール等を滴下してもよい。その結果、露光工程を省略することができる。その後、プラズマＣＶＤ法等により一導電型を有する半導体層、例えばＮ型半導体層１６０８を形成する。（図１６（Ｃ）参照。）。一導電型を有する半導体層は必要に応じて形成すればよい。

チャネル保護膜としては、無機材料（酸化珪素、窒化珪素、酸化窒化珪素、窒化酸化珪素など）、感光性または非感光性の有機材料（有機樹脂材料）（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジスト、ベンゾシクロブテンなど）、低誘電率であるＬｏｗｋ材料などの一種、もしくは複数種からなる膜、またはこれらの膜の積層などを用いることができる。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。作製法としては、プラズマＣＶＤ法や熱ＣＶＤ法などの気相成長法やスパッタリング法を用いることができる。また、液滴吐出法や、印刷法（スクリーン印刷やオフセット印刷などパターンが形成される方法）を用いることもできる。塗布法で得られるＴＯＦ膜やＳＯＧ膜なども用いることができる。

続いて、レジストやポリイミド等の絶縁体からなるマスク１６１１、１６１２を形成し、該マスク１６１１、１６１２を用いて、非晶質半導体層１６０７、Ｎ型半導体層１６０８を同時にパターン加工する。

次に、レジストやポリイミド等の絶縁体からなるマスク１６１３、１６１４を液滴吐出法を用いて形成する（図１６（Ｄ）参照。）。そのマスク１６１３、１６１４を用いて、エッチング加工によりゲート絶縁層１６０５、１６０４の一部に貫通孔１６１８を形成して、その下層側に配置されているゲート電極層として機能する導電層１６０３の一部を露出させる。エッチング加工はプラズマエッチング（ドライエッチング）又はウエットエッチングのどちらを採用しても良いが、大面積基板を処理するにはプラズマエッチングが適している。エッチングガスとしては、ＣＦ₄、ＮＦ₃、Ｃｌ₂、ＢＣｌ₃、などのフッ素系又は塩素系のガスを用い、ＨｅやＡｒなどの不活性ガスを適宜加えても良い。また、大気圧放電のエッチング加工を適用すれば、局所的な放電加工も可能であり、基板の全面にマスク層を形成する必要はない。

マスク１６１３、１６１４を除去した後、導電性材料を含む組成物を吐出して、導電層１７１５、１７１６、１７１７を形成し、該導電層１７１５、１７１６、１７１７をマスクとして、Ｎ型半導体層をパターン加工して、Ｎ型半導体層１６０８を形成する（図１７（Ａ）参照）。なお、図示しないが、導電層１７１５、１７１６、１７１７を形成する前に、導電層１７１５、１７１６、１７１７がゲート絶縁膜１６０５と接する部分に選択的に光触媒物質などを形成する、前述の下地前処理工程を行っても良い。そうすると、導電層は密着性よく形成できる。

また、液滴吐出法を用いて形成する導電層の下地前処理として、前述した下地膜を形成する工程を行い、かつ、この処理工程は、導電層を形成した後にも行っても良い。この工程により、層間の密着性が向上するため、発光表示装置の信頼性も向上することができる。

導電層１７１７は、ソース、ドレイン配線層として機能し、前に形成された第１の電極１６０６に電気的に接続するように形成される。また、ゲート絶縁層１６０５に形成した貫通孔１７１８において、ソース及びドレイン配線層１７１６とゲート電極層である導電層１６０３とを電気的に接続させる。この配線層を形成する導電性材料としては、Ａｇ（銀）、Ａｕ（金）、Ｃｕ（銅）、Ｗ（タングステン）、Ａｌ（アルミニウム）等の金属の粒子を主成分とした組成物を用いることができる。また、透光性を有するインジウム錫酸化物（ＩＴＯ）、インジウム錫酸化物と酸化珪素からなるＩＴＳＯ、有機インジウム、有機スズ、酸化亜鉛、窒化チタンなどを組み合わせても良い。

ゲート絶縁層１６０５、１６０４の一部に貫通孔１７１８を形成する工程を、配線層１７１５、１７１６、１７１７形成後に、該配線層１７１５、１７１６、１７１７をマスクとして用いて貫通孔１７１８を形成してもよい。そして貫通孔１７１８に導電層を形成し配線層１７１６とゲート電極層である導電層１６０３を電気的に接続する。

続いて、土手（隔壁ともよばれる）となる絶縁層１７２０を形成する。また、図示しないが、絶縁層１７２０の下に薄膜トランジスタを覆うように全面に窒化珪素若しくは窒化酸化珪素の保護層を形成してもよい。絶縁層１７２０は、スピンコート法やディップ法により全面に絶縁層を形成した後、エッチング加工によって図１７（Ｂ）に示すように開孔を形成する。また、液滴吐出法により絶縁層１７２０を形成すれば、エッチング加工は必ずしも必要ない。液滴吐出法を用いて、絶縁層１７２０など広領域に形成する場合、液滴吐出装置の複数のノズル吐出口から組成物を吐出し、複数の線が重なるように描画し形成すると、スループットが向上する。

絶縁体層１７２０は、第１の電極１７２１に対応して画素が形成される位置に合わせて貫通孔の開口部を備えて形成される。この絶縁層１７２０は、酸化珪素、窒化珪素、酸化窒化珪素、酸化アルミニウム、窒化アルミニウム、酸窒化アルミニウムその他の無機絶縁性材料、又はアクリル酸、メタクリル酸、及びこれらの誘導体、又はポリイミド（ｐｏｌｙｉｍｉｄｅ）、芳香族ポリアミド、ポリベンゾイミダゾール（ｐｏｌｙｂｅｎｚｉｍｉｄａｚｏｌｅ）などの耐熱性高分子、又はシロキサン系材料を出発材料として形成された珪素、酸素、水素からなる化合物のうちＳｉ−Ｏ−Ｓｉ結合を含む無機シロキサン、珪素上の水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁材料で形成することができる。アクリル、ポリイミド等の感光性、非感光性の材料を用いて形成すると、その側面は曲率半径が連続的に変化する形状となり、上層の薄膜が段切れせずに形成されるため好ましい。

以上の工程により、基板１６００上にボトムゲート型（逆スタガ型ともいう。）のチャネル保護型ＴＦＴと第１の電極（第１電極層）が接続されたＥＬ表示パネル用のＴＦＴ基板が完成する。

電界発光層１７２１を形成する前に、大気圧中で２００℃の熱処理を行い絶縁層１７２０中若しくはその表面に吸着している水分を除去する。また、減圧下で２００〜４００℃、好ましくは２５０〜３５０℃に熱処理を行い、そのまま大気に晒さずに電界発光層１７２１を真空蒸着法や、減圧下の液滴吐出法で形成することが好ましい。

電界発光層１７２１として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料を、それぞれ蒸着マスクを用いた蒸着法等によって選択的に形成する。赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の発光を示す材料はカラーフィルタ同様、液滴吐出法により形成することもでき（低分子または高分子材料など）、この場合マスクを用いずとも、ＲＧＢの塗り分けを行うことができるため好ましい。電界発光層１７２１上に第２の電極である導電層１７２２を積層形成して、発光素子を用いた表示機能を有する発光表示装置が完成する（図１７（Ｂ）参照。）。

図示しないが、第２の電極１７２２を覆うようにしてパッシベーション膜を設けることは有効である。パッシベーション膜としては、窒化珪素（ＳｉＮ）、酸化珪素（ＳｉＯ₂）、酸化窒化珪素（ＳｉＯＮ）、窒化酸化珪素（ＳｉＮＯ）、窒化アルミニウム（ＡｌＮ）、酸化窒化アルミニウム（ＡｌＯＮ）、窒素含有量が酸素含有量よりも多い窒化酸化アルミニウム（ＡｌＮＯ）または酸化アルミニウム、ダイアモンドライクカーボン（ＤＬＣ）、窒素含有炭素膜（ＣＮ_X）を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層を用いることができる。例えば窒素含有炭素膜（ＣＮ_X）、及び窒化珪素（ＳｉＮ）のような積層、また有機材料を用いることも出来、スチレンポリマーなど高分子の積層でもよい。また、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料、もしくは置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いてもよい。

以上示したように、本実例では、フォトマスクを利用した光露光工程を用いないことにより、工程を省略することができる。また、液滴吐出法を用いて基板上に直接的に各種のパターンを形成することにより、１辺が１０００ｍｍを超える第５世代以降のガラス基板を用いても、容易に発光装置を製造することができる。

図１５は本発明の発光装置の画素部分の断面図である。図１５には発光素子として、エレクトロルミネッセンス素子を用いた場合の例を示している。ＴＦＴ基板１５０１上に画素ＴＦＴ１５０６を構成し、そのドレイン電極と接続する電極１５０２を形成する。その後、絶縁膜１５０７を成膜、パターニングし、電極部分１５０２の開口をおこなう。次に発光部となる有機材料１５０１を成膜し、電極１５０４を形成する。これらの有機材料、電極材料は公知のものを使用することができる。材料の組み合わせによって、発光方向を、上面発光、下面発光、または両面発光とすることが可能である。電極１５０４の上方領域１５０５は外界と遮断され、封止がおこなわれる。この封止によって、外部の水分などが入り込むのを防止し、ＥＬ材料が劣化するのを防止する。

上記実施例１〜１０で説明した発光装置を表示媒体として組みこんで完成する各種電子機器について、図１３を参照して説明する。ただし、本発明の電子機器は、図１３に例示されるものに限定されず、その形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施例の記載内容に限定して解釈されるものではない。

その様な電子機器としては、テレビジョン、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、ゲーム機、カーナビゲーション、パーソナルコンピュータ、などが挙げられる。それらの一例を図１３に示す。

図１３（Ａ）はテレビジョンであり、筐体３００１、支持台３００２、表示部３００３、スピーカー部３００４、ビデオ入力端子３００５等を含む。本発明の表示装置を表示部３００３に用いることで、テレビジョンを構成することができる。

図１３（Ｂ）はノートパソコンであり、本体３１０１、筐体３１０２、表示部３１０３、キーボード３１０４、外部接続ポート３１０５、ポインティングマウス３１０６等を含む。本発明の表示装置を表示部３１０３に使用することで小型軽量のノートパソコンを構成することができる。

図１３（Ｃ）は記録媒体を備えた画像再生装置（具体的にはＤＶＤ再生装置）であり、本体３２０１、筐体３２０２、ＣＤ、ＬＤまたはＤＶＤ等の記録媒体読込部３２０５、操作スイッチ３２０６、表示部Ａ３２０３、表示部Ｂ３２０４等を含む。表示部Ａ３０２３は主として画像情報を表示し、表示部Ｂ３０２４は主として文字情報を表示するが、本発明の表示装置は主として記録媒体を備えた画像再生装置の表示部Ａ３０２３に用いることができる。なお、記録媒体を備えた画像再生装置としては、ＣＤ再生装置、ゲーム機器などに本発明を用いることで小型軽量な画像再生装置を構成することができる。

以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施形態、実施例１〜１０のどのような組み合わせからなる構成を用いても実現することができる。

本発明の発光装置の画素の構成を示すブロック図。本発明の発光装置の画素の回路構成を示す図。本発明の発光装置の画素の回路構成を示す図。本発明の発光装置の画素の回路構成を示す図。本発明の発光装置の画素の回路構成を示す図。従来の発光装置の画素の回路構成を示す図。単極性シフトレジスタ回路の回路図。単極性バッファ回路の回路図。本発明の発光装置の駆動回路実装を示す図。本発明の発光装置の駆動回路実装を示す図。本発明の発光装置の画素部保護回路を示す図。従来の発光装置の画素の回路構成を示す図。本発明の発光装置を使用した電子機器。本発明の発光装置の画素部保護回路を示す図。本発明の発光装置の画素部断面を示す図。本発明の製造に液滴吐出装置を用いた場合の工程を示す図。本発明の製造に液滴吐出装置を用いた場合の工程を示す図。液滴吐出装置の概要を示す図。

符号の説明

１０１ソース信号線
１０２ゲート信号線
１０３第１のスイッチ
１０４第２のスイッチ
１０５電流電圧変換素子
１０６電圧電流変換素子
１０７電圧保持手段
１０８画素電極
１０９発光素子
１１０第３のスイッチ
１１１電源線
２０１ソース信号線
２０２ゲート信号線
２０３第１のスイッチ用ＴＦＴ
２０４第２のスイッチ用ＴＦＴ
２０５ＴＦＴ
２０６ＴＦＴ
２０７電圧保持容量
２０８画素電極
２０９発光素子
２１０電源線
２１１第３のスイッチ用ＴＦＴ
２１２電源線
３０１ソース信号線
３０２ゲート信号線
３０３第１のスイッチ用ＴＦＴ
３０４第３のスイッチ用ＴＦＴ
３０５ＴＦＴ
３０６ＴＦＴ
３０７電圧保持容量
３０８画素電極
３０９発光素子
３１２電源線
４０１ソース信号線
４０２ゲート信号線
４０３第１のスイッチ用ＴＦＴ
４０４第２のスイッチ用ＴＦＴ
４０５ＴＦＴ
４０６ＴＦＴ
４０７電圧保持容量
４０８画素電極
４０９発光素子
４１１ゲート信号線
４１２第３のＴＦＴ
４１３電源線
５０１ソース信号線
５０２ゲート信号線
５０３第１のスイッチ用ＴＦＴ
５０４第２のスイッチ用ＴＦＴ
５０５ＴＦＴ
５０６ＴＦＴ
５０７電圧保持容量
５０８画素電極
５０９発光素子
５１０電源線
５１１抵抗
５１２抵抗
５１３第３のＴＦＴ
５１４電源線
６０１ソース信号線
６０２ゲート信号線
６０３スイッチ用ＴＦＴ
６０４スイッチ用ＴＦＴ
６０５電流電圧変換用ＴＦＴ
６０６電圧電流変換用ＴＦＴ
６０７保持容量
６０８画素電極
６０９発光素子
６１０電源供給線
７０１〜７１１ＴＦＴ
７１３高電位電源
７１４容量
８０１入力端子
８０２出力端子
８０３電源電位
８０６〜８０８ＴＦＴ
８０９容量
８１０〜８１４ＴＦＴ
８１５容量
８１６〜８２０ＴＦＴ
８２１容量
８２２〜８２５ＴＦＴ
８２６１段目バッファ回路
８２７２段目バッファ回路
８２８３段目バッファ回路
９０１ＩＣ
９０２ＴＦＴ基板
９０３対向基板
９０４回路配線
９０５引き出し配線
９０６ＩＣ電極
９０７バンプ
９０８導電粒子
９０９ＦＰＣ
９０７バンプ
１００２ＴＦＴ基板
１００１対向基板
１００３スティック状ＩＣ
１００４ＴＦＴ基板
１００５対向基板
１００６バスライン
１００７画素
１１０１画素部
１１０２画素
１１０３保護素子
１１０４保護素子
１２０１スイッチング用ＴＦＴ
１２０２発光素子駆動用ＴＦＴ
１２０３コンデンサ
１２０４発光素子
１４０１素子
１４０２素子
１５０１ＴＦＴ基板
１５０２電極
１５０４電極
１５０５上方領域
１５０６画素ＴＦＴ
１５０７絶縁膜
１５１０有機材料
１６００基板
１６０１下地膜
１６０２導電層
１６０３導電層
１６０４絶縁層
１６０５絶縁層
１６０６導電層
１６０７非晶質半導体層
１６０８Ｎ型半導体層
１６０９チャネル保護膜
１６１０チャネル保護膜
１６１１〜１６１４マスク
１６１８貫通孔
１７１５〜１７１７導電層
１７１８貫通孔
１７２０絶縁層
１７２１電界発光層
１７２２導電層
１８００基板
１８０３液滴吐出手段
１８０４撮像手段
１８０５ヘッド
１８０７制御手段
１８０８記憶媒体
１８０９画像処理手段
１８１０コンピュータ
１８１１マーカー
３００１筐体
３００２支持台
３００３表示部
３００４スピーカー部
３００５ビデオ入力端子
３１０１本体
３１０２筐体
３１０３表示部
３１０４キーボード
３１０５外部接続ポート
３１０６ポインティングマウス
３２０１本体
３２０２筐体
３２０３表示部（ａ）
３２０４表示部（ｂ）
３２０５記録媒体読込部
３２０６操作スイッチ

Claims

複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線とがマトリクス状に配置された画素部と、前記複数のソース信号線の各ソース信号線間にそれぞれ配置される第三の薄膜トランジスタ及び第四の薄膜トランジスタと、を有し、
前記複数の画素のそれぞれは、
一端が前記複数のソース信号線のいずれか一に電気的に接続され、他端が第一の薄膜トランジスタのドレインに電気的に接続された第一のスイッチと、
ソース又はドレインの一方が前記第一の薄膜トランジスタのドレインに電気的に接続され、ソース又はドレインの他方が第１の導電層と前記第１の導電層をマスクとして形成された貫通孔に形成された第２の導電層とを介して前記第一の薄膜トランジスタのゲートと保持手段と第二の薄膜トランジスタのゲートとに電気的に接続された第五の薄膜トランジスタと、
前記第一の薄膜トランジスタのソースと前記第二の薄膜トランジスタのソース又はドレインの一方とに電気的に接続された画素電極と、
一端が前記画素電極に電気的に接続され、他端が前記複数の電源線のいずれか一に電気的に接続された第二のスイッチと、
前記画素電極を一方の電極とする発光素子と、を有し、
前記第三の薄膜トランジスタは、ソース又はドレインの一方が前記複数のソース信号線のうち隣り合う二本のソース信号線の一方に電気的に接続され、ゲートが前記第三の薄膜トランジスタのソース又はドレインの一方に電気的に接続され、
前記第四の薄膜トランジスタは、ソース又はドレインの一方が前記第三の薄膜トランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方が前記二本のソース信号線の他方に電気的に接続され、ゲートが前記第四の薄膜トランジスタのソース又はドレインの他方に電気的に接続されることを特徴とする発光装置。
複数の画素と複数のソース信号線と複数のゲート信号線と複数の電源線とがマトリクス状に配置された画素部と、前記複数のソース信号線の各ソース信号線間にそれぞれ配置される第三の薄膜トランジスタ及び第四の薄膜トランジスタとを有し、
前記複数の画素のそれぞれは、
一端が前記複数のソース信号線のいずれか一に電気的に接続され、他端が第一の薄膜トランジスタのドレインと前記第一の薄膜トランジスタのゲートとに電気的に接続された第一のスイッチと、
ソース又はドレインの一方が前記第一の薄膜トランジスタのゲートに電気的に接続され、ソース又はドレインの他方が第１の導電層と前記第１の導電層をマスクとして形成された貫通孔に形成された第２の導電層とを介して保持手段と第二の薄膜トランジスタのゲートとに電気的に接続された第五の薄膜トランジスタと、
前記第一の薄膜トランジスタのソースと前記第二の薄膜トランジスタのソース又はドレインとに電気的に接続された画素電極と、
一端が前記画素電極に電気的に接続され、他端が前記複数の電源線のいずれか一に電気的に接続された第二のスイッチと、
前記画素電極を一方の電極とする発光素子と、を有し、
前記第三の薄膜トランジスタは、ソース又はドレインの一方が前記複数のソース信号線のうち隣り合う二本のソース信号線の一方に電気的に接続され、ゲートが前記第三の薄膜トランジスタのソース又はドレインの一方に電気的に接続され、
前記第四の薄膜トランジスタは、ソース又はドレインの一方が前記第三の薄膜トランジスタのソース又はドレインの他方に電気的に接続され、ソース又はドレインの他方が前記二本のソース信号線の他方に電気的に接続され、ゲートが前記第四の薄膜トランジスタのソース又はドレインの他方に電気的に接続されることを特徴とする発光装置。
請求項１又は請求項２において、
前記第一のスイッチ、前記第二のスイッチおよび前記第五の薄膜トランジスタのそれぞれは、前記第一の薄膜トランジスタ、前記第二の薄膜トランジスタ、前記第三の薄膜トランジスタおよび前記第四の薄膜トランジスタと同じ工程で形成された薄膜トランジスタであることを特徴とする発光装置。
請求項１乃至請求項３に記載のいずれか一項において、
前記第一の薄膜トランジスタのソースは、第１の抵抗素子を介して前記画素電極に電気的に接続され、
前記第二の薄膜トランジスタのソース又はドレインの一方は第２の抵抗素子を介して前記画素電極に電気的に接続されていることを特徴とする発光装置。
請求項１乃至請求項４に記載のいずれか一項において、
前記第一の薄膜トランジスタおよび前記第二の薄膜トランジスタは異なるゲート幅を有することを特徴とする発光装置。
請求項１乃至請求項５に記載のいずれか一項において、
前記第一の薄膜トランジスタおよび前記第二の薄膜トランジスタは同一の極性を持つことを特徴とする発光装置。
請求項１乃至請求項６に記載のいずれか一項において、
前記第一の薄膜トランジスタおよび前記第二の薄膜トランジスタはＮ型薄膜トランジスタであり、且つ、前記画素電極は前記発光素子の陽極であることを特徴とする発光装置。
請求項１乃至請求項７に記載のいずれか一項において、
前記第一の薄膜トランジスタおよび前記第二の薄膜トランジスタはセミアモルファス薄膜トランジスタであることを特徴とする発光装置。
請求項１乃至請求項７に記載のいずれか一項において、
前記第一の薄膜トランジスタおよび前記第二の薄膜トランジスタはアモルファス薄膜トランジスタであることを特徴とする発光装置。
請求項１乃至請求項９に記載のいずれか一項において、
前記第一のスイッチ、前記第二のスイッチおよび前記第五の薄膜トランジスタは、前記複数のゲート信号線のうちの同一のゲート信号線によって制御されることを特徴とする発光装置。
請求項１乃至請求項９に記載のいずれか一項において、
前記第一のスイッチおよび前記第五の薄膜トランジスタは、前記複数のゲート信号線のうちの互いに異なるゲート信号線によって制御されることを特徴とする発光装置。
請求項１乃至請求項１１のいずれか一項において、
前記複数のゲート信号線を駆動するバッファ回路部と、出力端子が前記バッファ回路部と電気的に接続されたシフトレジスタ回路と、を有し、
前記シフトレジスタ回路及び前記バッファ回路部のそれぞれは、前記第一の薄膜トランジスタ及び前記第二の薄膜トランジスタと同じ極性である複数の薄膜トランジスタによって構成されていることを特徴とする発光装置。
請求項１乃至請求項１２のいずれか一項の発光装置が表示媒体として組み込まれた電子機器。