JP2004096082A - 基板にパターンを形成する方法及び高分子半導体薄膜トランジスタを形成する方法 - Google Patents

基板にパターンを形成する方法及び高分子半導体薄膜トランジスタを形成する方法 Download PDF

Info

Publication number
JP2004096082A
JP2004096082A JP2003175939A JP2003175939A JP2004096082A JP 2004096082 A JP2004096082 A JP 2004096082A JP 2003175939 A JP2003175939 A JP 2003175939A JP 2003175939 A JP2003175939 A JP 2003175939A JP 2004096082 A JP2004096082 A JP 2004096082A
Authority
JP
Japan
Prior art keywords
substrate
pattern
layer
thin film
protective layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003175939A
Other languages
English (en)
Inventor
S Won William
ウィリアム　エス　ウォン
Steven E Ready
スティーヴン　イー　レディー
Stephen D White
スティーブン　ディー　ホワイト
Alberto Salleo
アルベルト　サレオ
Michael L Chabinyc
マイケル　エル　チャビニク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xerox Corp
Original Assignee
Xerox Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xerox Corp filed Critical Xerox Corp
Publication of JP2004096082A publication Critical patent/JP2004096082A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Inorganic Chemistry (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】基板表面をマスクしてパターンを形成する方法を提供する。
【解決手段】相変化マスキング物質を加熱し、液滴源を用いてマスキング物質の液滴を、エッチングされるべき薄膜等の基板表面上に射出して、付着させる。薄膜等の基板表面の温度は、液滴が薄膜又は基板表面と接触した後に急速に凝固するように制御される。薄膜等の基板は、自己形成単一層を表面上に付着させることによって、該表面の特性を改変させるように処理される。デポジション後、マスキング物質が除去される。所要の物質を、マスクによって当初覆われていなかった領域だけに付着するように基板の上に付着させ、該マスクを、負の抵抗として機能するようにする。
【選択図】　　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的に、デバイス（素子等）の処理の分野に関する。特に、本発明は、水溶性有機溶液又は非水溶性有機溶液の物質を用いて、小さな形態（フィーチャ：Ｆｅａｔｕｒｅ）のデバイスを製造するための方法及び装置に関する。
【０００２】
【従来の技術】
近年、陰極線管（ＣＲＴ）に代わるディスプレイ装置がますます広く使用されることで、大面積電子アレイに対する需要が駆り立てられてきた。特に、アモルファスシリコン及びレーザ再結晶化ポリシリコンの液晶ディスプレイが、よくラップトップコンピュータに用いられている。しかしながら、このような大面積アレイの製造は高価である。大面積アレイの製造コストの大部分が、該アレイにパターン形成するために用いられるフォトリソグラフ処理から生じる。このようなフォトリソグラフ処理を避けるために、直接マーキングの技術が、フォトリソグラフィに代わるものとして考えられてきた。
【０００３】
フォトリソグラフィの代わりに用いられる直接マーキング技術の例は、ゼログラフ処理を利用してエッチングマスクとして機能するトナーを付着させること、及び、インクジェットのプリントヘッドを用いて液体マスクを付着させることを含む。これらの技術は両方とも、対応する問題をかかえている。トナーベースの物質は制御するのが難しく、デポジション（付着等）後の除去が困難である。
【０００４】
エッチングマスクに直接書き込むためにインクジェット方式の液体を用いることは、インクジェット印刷も特有の複雑さをも持っているとはいえ、印刷用トナーに実用上代わるものである。デポジション後に表面上に液体が拡散するため、印刷された液体マスクの形状寸法を制御することは困難である。例えば、液滴を表面上に付着させる場合、該液滴の形状は、その濡れ特性によって大きく左右される。一般的に、表面に対する良好な接着を得るためには、小さい濡れ角すなわち接触角（液滴の縁と基板表面とによって形成される角度）が必要とされるが、この条件は、液体が拡散して比較的大きな形態を形成するものとなる。これに対して、液体が高い表面エネルギーのために表面を濡らさない場合には、大きな接触角が形成され、小さな液滴の形態の形成を可能にする。しかしながら、これらの印刷された液滴は、付着が悪いものとなる。小さな接触角の液滴は形状を大きくし、大きな接触角の液滴は信頼性のないパターン形成をもたらすように、いずれの場合も半導体処理にとって望ましくない。
【０００５】
特別の圧電インクジェットのプリントヘッドは、小体積の液滴の生成を可能にする。インクジェット用プリントヘッドを用いて小さな印刷形態が達成されており、これは、Ａｐｐｌ．Ｐｈｙｓ．Ｌｅｔｔ．誌（２００２年）８０編６１０ページ、Ｗ．Ｓ．Ｗｏｎｇらの「インクジェット印刷によって製造されたアモルファスシリコンの薄膜トランジスタ及びアレイ」に記載されている。この記載された参考例においては、インクジェット印刷によってパターン形成されたワックス系のエッチングマスクが、数マイクロメートル以内の層間位置整合状態で、２０μｍないし４０μｍのオーダーの形態を生成するために用いられる。しかしながら、これらのプリントヘッドを用いてさえも、大面積電子アレイの製造に極めて重要な小さな形状を達成することは困難であった。エッチングマスクとしてインクジェット方式の機能を用いる場合に、最小の形状は、一般的に２０μｍの範囲内の最小液滴に制限されていた。
【０００６】
【発明が解決しようとする課題】
従って、高価でない印刷技術を用いて、より小さな形態を形成するための方法が必要とされる。
【０００７】
【課題を解決するための手段】
本発明において、印刷手順が、基板の領域上に、表面上に露出した領域と覆われた領域とを規定するパターンで保護層をマーク付けするか又は印刷する。露出した基板領域が処理され、露出した領域上に形態が形成される。本発明の１つの実施形態において、基板処理は、露出した領域の表面の特性を改変する。次に、パターン形成された層が除去され、所要の物質が改変された表面特性を持つ領域だけに付着するように、基板が被覆される。
【０００８】
第２の実施形態において、印刷された保護パターン層が、事前処理された表面を覆う。保護パターン層によって保護されなかった表面領域が、次に再処理されて、事前処理された表面を除去するか又は修正する。その後、保護パターン層が除去され、新しい層を付着させて、望ましい形態を形成する。この新しい層は、保護パターン層によって当初は保護されていなかった表面領域だけに付着する。所要の形態は、パターン形成された領域内の開口部、又は隣接するパターン形成された領域間の間隔によって規定されることになるため、パターン形成された領域の形態の最小寸法は重要ではない。
【０００９】
【発明の実施形態】
詳細な説明及び添付図面を参照することにより、本発明のより完全な認識をより容易に理解することができる。
次の詳細な説明において、印刷されたパターンを用いて、微細形態（ｆｉｎｅ−ｆｅａｔｕｒｅ）のデバイスを基板上に形成する方法及びシステムを説明する。そのシステムは、一般的にプリンタを用いて個々の液滴を制御可能に射出して、パターン形成された保護層又は被覆を基板領域上に形成し、形態の外形を規定する。ある時点では保護層によって覆われなかった領域に、種々の形態を形成するために用いられる物質のデポジション（付着等）又は除去が行われる。従って、形態の寸法は液滴の大きさによっては制限されず、むしろ、複数の液滴が一つに組み合わされることなく、どれだけ互いに接近させて配置することができるか、ということによって制限される。さらに、液滴の境界を緊密に制御し、かつ近接させられた液滴に起こりうる合体を最小限にするシステムが説明される。
【００１０】
図１は、相変化物質のリザーバ１０８を、該物質が液体状態を維持するのに十分な温度にまで加熱する熱源１０４を含むシステム１００を示す。本発明の１つの実施形態においては、リザーバの温度を、摂氏１００度より高く維持し、幾つかの実施形態においては、ほとんどの相変化有機物質を液化するのに十分な温度である摂氏１４０度より高い温度に維持する。
【００１１】
相変化物質は、低温で溶融する有機媒体とすることができる。相変化物質の他の望ましい特性は、パターン形成物質が、典型的な半導体物質の処理において用いられる有機物質及び非有機物質と反応せず、しかも該相変化物質がエッチング液に対して高い選択度を有することを含む。本発明の別の実施形態は、さらに、液体中に懸濁された物質を含むことができる。懸濁液を用いるとき、基板物質は液体の沸点より高温に維持され、パターン形成物質のデポジションの後に、液体キャリアは、該基板の表面に接触したときに蒸発する。蒸発を用いるとき、相変化処理は、液体から固体へではなく、液体から気体へ向けられる。
【００１２】
相変化パターン形成物質についての付加的な望ましい特性は、結果として得られるパターンが湿式ケミカルエッチング処理又は乾式エッチング処理に耐えるのに十分であるということである。乾式エッチング処理を用いるときには、低蒸気圧の相変化パターン形成物質を用いることができる。ワックスは、前述した特性を持つ相変化物質の一例である。コネチカット州、スタンフォードにあるゼロックス社製のＫｅｍａｍｉｄｅ　１８０ベースのワックスは、相変化パターン形成物質として用いるのに適したワックスの１つの例である。
【００１３】
液滴源１１２のような複数の液滴源が、リザーバ１０８から液体の相変化マーキング物質を受け取り、液滴１１６を出し、これを基板１２０上に付着させる。典型的には、基板１２０は、半導体物質の薄膜であるか、又はアルミニウムのような薄膜金属である。基板は、液滴がデポジション後に急速に冷却するような温度に維持される。本発明の幾つかの実施形態において、湿潤剤、典型的には二酸化ケイ素即ちＳｉＯ２又は窒化ケイ素即ちＳｉ３Ｎ４のような誘電性物質を表面に含ませて濡れを高めさせ、それによって、パターンと基板との間に良好な接触を形成するのに十分な濡れが生じるのを確実にすることができる。エッチングされるべき表面の濡れ特性が高められても、冷却速度が、基板１２０に接触した後の液滴の挙動を制御するのに十分であるように、システムの温度が維持される。
【００１４】
隣接する液滴間の合体を高めることが必要とされるときは、基板の温度を上昇させて液滴の拡がりを増やし、それによって合体を大きくすることができる。Ｋｅｍａｍｉｄｅベースのワックスの線を音響インクジェットプリンタから印刷するとき、基板の温度を摂氏３０度から摂氏４０度に上昇させることによって、そのパターンの印刷品質が向上することが分っている。Ｋｅｍａｍｉｄｅベースのワックスの場合は、表面が摂氏４０度に維持されるときに、優れた結果が得られることが分っており、これは該ワックスの凝固点より摂氏約２０度だけ低いものである。摂氏４０度では、基板温度は、依然として十分に低いままであり、液滴は基板１２０に接触すると急速に「凝固する」。
【００１５】
液滴が、液滴源１１２と基板１２０間の空間１２１で部分的に空中凝固する可能性を最小にするために、電界１２２を印加して、液滴を液滴源１１２から基板１２０に向けて加速させることができる。電界１２２は、液滴源１１２と基板１２０の下の電極すなわちプラテン１０９との間に、典型的には１キロボルトから３キロボルトまでの電圧を印加することにより発生させることができる。電界１２２は、空間１２１を通る液滴の移動時間を最小にし、基板の表面温度が相変化作用を制御する主要な因子となることを可能にする。さらに、空間１２１における液滴速度の増加は、液滴の方向性を向上させ、直線性も向上させる。
【００１６】
マーキング物質の液滴を基板１２０上に付着させた後、基板１２０と液滴源との相対位置を調節して、該液滴を、パターン形成されるべき第２の位置の上に再位置決めする。この再位置決め工程は、液滴源１１２の移動又は基板１２０の移動のいずれかによって達成することができる。図示実施形態においては、制御回路１２４が、液滴源１１２を基板１２０の上に所定のパターンで移動させる。ドライバ回路１２８は液滴源１１２にエネルギーを与え、該液滴源１１２が、パターン形成されるべき基板１２０の領域の上に位置させられたとき、液滴が射出される。液滴源１１２の移動を液滴源の出力のタイミングと連係させることにより、パターンを、基板上に「印刷」することができる。
【００１７】
各々の液滴を印刷するとき、フィードバックシステムを用いて、適当な大きさの液滴を保証することができる。カメラ１３０のような画像形成システムを用いて、液滴の大きさを監視することができる。より小さな形態を印刷するとき、又は液滴の大きさを別の方法で縮小するときは、温度制御回路１２３は、基板１２０の表面温度を下げる。低い温度は冷却速度を増加させ、相変化パターン形成物質は基板１２０と接触すると急速に固化する。大きな液滴が必要とされるとき、通常は、大きな形態のために液滴を合体させる場合には、温度制御回路１２３が基板１２０の温度を上昇させる。本発明の１つの実施形態においては、温度制御回路１２３は、基板の周りの媒体の大気加熱を最小にするように基板１２０に熱的に連結された発熱体を含む。
【００１８】
本発明の１つの実施形態において、相変化物質は、ほぼ摂氏６０度より低い温度では固体である。このような実施形態においては、前述したように、相変化物質の凝固点と基板の温度との間に２０度の温度差が維持されているとき、十分に小さな液滴が急速に冷却するため、該基板を室温より低く冷却する必要はない。そのような場合において、温度制御回路は単にセンサであり、より大きな形状が印刷されるときは、基板を室温よりわずかに上昇させるヒータである。
【００１９】
液滴源１１２の移動を制御して位置合わせするために、前のパターン形成された層からパターンが得られたマーク１１３のような印刷された位置合わせマークを用いて、その上に重なる次の層を調整することができる。前のパターン形成された層の向きを捕捉するために、前述したカメラのような画像処理システムを用いることができる。この処理システムは、次に、実際にパターン層を印刷する前に、このパターン画像ファイルを変更することによって、上に重なっているパターン層の位置を調整する。このようにすることによって、基板は固定したままになり、基板ホルダーの機械的な移動は不要になる。代わりに、位置決め調整がソフトウェアによりなされ、液滴源１１２の移動に変換される。
【００２０】
各々の液滴源は、従来のインクジェット技術を含む種々の技術を用いて実施することができる。極めて小さな大きさの液滴を形成するのに適した代替的な技術は、音響インク印刷システムにおいて行われるような、音波を用いてパターン形成物質の液滴を射出させるものである。図２は、音響インク印刷システムを用いて実施される音響液滴源２００の１つの実施形態を示す。
【００２１】
図２において、圧電ドライバ２０４のような音波源が、相変化パターン形成物質のプール２１２の中で音波２０８を発生させる。音響レンズ２１６は、この音波を合焦させて、相変化パターン形成物質の液滴がプール２１２の表面から射出されるようにする。この液滴を、図１の基板１２０上に付着させる。
【００２２】
図３は、微細な形態を形成するための工程の種々の段階における基板の平面図を示し、図４は、該微細な形態を製造するために用いられる操作を説明するフローチャートである。ここで、微細な形態とは、一般的に、５０マイクロメートルより少ない幅又は長さを有する形態と定義される。図４において、初めに、図３の基板３００が、ブロック４０４において説明されているように準備される。一般的な基板表面の例は、ガラス、又はポリ（ポリエチレンテレフタレート）等のポリマーによって支持されるエピタキシャル層のような薄膜表面を含む。薄膜トランジスタが形成されているとき、基板物質は、金又は酸化ケイ素を含む。一般的には、基板は、極性液体によって容易に湿性（ｗｅｔｔａｂｌｅ：又は水和性）にでき、該基板上の液体の接触角が、小さな接触角、典型的には９０度より小さい角を形成するようにすることができる。親水性で湿性の表面は、液体の液滴が基板の中に急速に吸収されるのを可能にする。
【００２３】
図１の印刷装置のような印刷装置は、ブロック４０８において、保護物質の液滴を基板の上にパターン状に射出し、パターン形成された保護層３０４を基板３００の上に形成する。保護物質は、種々の物質から、典型的には、接触後比較的すぐに固化して、基板の中への吸収が最小になる物質から作ることができる。種々の技術を用いて保護物質を付着させることができる。デポジションの１つの方法が、「相変化物質を用いてエッチングマスクを印刷するための装置」という名称の米国特許出願番号第０９／８３８，６８５号、及び「相変化物質を用いてエッチングマスクを印刷するための方法」という名称の米国特許出願番号第０９／８３８，６８４号に記載されている。急速に固化する保護物質は、多数の異なる化合物から作ることができる。適当な保護物質の１つの例は、前述したコネチカット州、スタンフォード所在のゼロックス社製のＫｅｍａｍｉｄｅ　１８０ベースのワックスのようなワックス化合物である。
【００２４】
付着されたパターンは、保護層において、製造されるべき形態を規定する開口部３０８を含む。保護層３０４における開口部の最小寸法が、製造されるべき形態の分解能を定める。
【００２５】
パターンのデポジションの後、図４のブロック４１２に記載のように、開口部を含む基板の露出した部分（パターンによって覆われなかった基板部分）に表面処理が施される。表面処理の１つの実施形態において、基板の露出した領域を、バインダ、界面活性剤、又は他の化学的処理に曝して、該基板の露出した表面をパターン形成された領域と区別できるようにする。区別化の１つの方法は、化学的処理が基板の湿性を変化させ、従って、陽画の保護パターンが形成されたときに、基板が当初は親水性であれば、露出した領域は疎水性となるようにするというものである。別の実施形態において、当初は疎水性であった基板を、露出した領域においては親水性の基板に変換するもでもよい。
【００２６】
表面処理の後、ブロック４１６に述べられているように、保護層のパターンを除去することができる。パターンの除去は、テトラヒドロフラン（ＴＨＦ）のような有機溶剤の使用を含む種々の技術により行うことができる。パターンの除去の後に、基板は、ブロック４２０に記述されているように、表面処理により、先にパターン形成されたか又はパターン形成されなかった領域に優先的に付着する所要の物質で被覆される。この所要の物質が前もってパターン形成されなかった領域に優先的に付着するものであるときは、印刷されるパターンの陰画が形成される。所要の物質が前もってパターン形成された領域に優先的に付着するものであるときは、印刷されるパターンの陽画が形成される。陰画パターンによって、例えば、インクジェット式ワックスの液滴の最小のスポットサイズよりも小さな形状を有する微細な線形態のような小さな形態の形成が可能になる。
【００２７】
本発明の別の実施形態において、表面処理は、所要の物質をパターン形成された基板の上に直接付着させることを含む。例えば、薄膜層３１２を、基板のパターン形成されていない部分、即ち露出した部分に付着するように形成することができる。このような薄膜層は、印刷技術、通常のデポジション、又は被覆処理を用いて付着させることができる。物質の極性溶剤溶液を用いるときには、保護パターンは、保護領域のカバーを阻止する濡れない表面として機能し、保護層の開口部に露出されている湿性の基板のみをカバーすることを可能にする。水性混合物の形態の導電性ポリマーの１つの例は、バイエル社（ペンシルベニア州、ピッツバーグ）によって製造されたＢａｙｔｒｏｎ　Ｐであり、これは、スピンオン塗布を用いて表面上に被覆することができる。極性溶剤に曝す代替的な方法は、印刷を介するものか、又は浴液に浸漬することによるもののいずれかを含むことができる。薄膜の塗布後、保護パターンは、以前は保護層における開口部であった領域だけを覆っている薄膜を残して、除去することができる。
【００２８】
上記の操作は、種々の組み合わせで繰り返され、最終的には、多層の半導体構造を形成することができる。薄膜層３１２を形成するために用いられる物質は、必ずしも水性溶液に溶解される必要はない。ある特定の場合においては、パターン形成物質の疎水性は、露出した領域の十分な濡れを妨げる。このような場合において、溶剤を用いて露出した領域の濡れを助けるか、或いは、界面活性剤を水溶液に加えて、湿性を改善することができる。別の実施形態においては、パターン形成された領域と露出した領域の両方を同時に被覆することができ、引き続いて、ワックスを除去し、該露出した領域を規定するリフトオフ処理を行うことができる。
【００２９】
図５は、微細な形態を形成するために、印刷・浸漬によるパターン形成が行われている基板の一連の平面図を示す。図５に示される印刷・浸漬のパターン形成は、図３及び図４に示され、添付本文において説明される一般的な方法の特定の例である。特に、図５に説明されている方法は、薄膜被覆を介して疎水性の基板を実現し、プラズマ洗浄の表面処理をして、親水性のパターン形成されていない領域と疎水性のパターン形成された領域を実現する１つの方法を示す。
【００３０】
図５の第１の構造体５００において、親水性の基板が、高分子薄膜又は単一層のような薄膜で被覆される。一般的な被覆物質の例は、オクタデシルトリクロロシラン、或いは、ＯＴＳとして知られているものである。被覆層の別の例は、有機トリクロロシアンである。他の有機化合物、典型的にはトリシクリンもまた、被覆層として用いることができる。被覆表面に渡って均一性を維持し、処理時間を最小限に抑えるために、この層は、典型的には１０ナノメートルより少ない厚さに、薄く維持される。さらに、デポジション時間が全体の製造プロセスで問題にならない場合には、より厚い被覆を用いることもできる。この被覆された基板は、被覆された基板５０４の像に示されるように、疎水性の表面を示す。
【００３１】
保護パターン５１２が被覆された基板の上に印刷されて、印刷されパターン形成された表面５０８をもたらす。このパターンは、一般的には、Ｋａｍｉｍｉｄｅベースのワックスのようなワックスマスクである。各々の印刷された線５１６の典型的な幅は、５０マイクロメートルであるが、隣接する線の間の間隔５２０は、５マイクロメートルまで小さく制御することができる。１つの実施形態において、１００ｎｍの分解能を有するＸ−Ｙ移動ステージを備えたテクトロニクス圧電プリントヘッドが、このパターンを付着させるために用いられた。
【００３２】
保護パターンによって保護されなかった領域において疎水性被覆が除去され、構造体５２４が得られる。プラズマ処理又は化学的な酸化剤のような処理を用いて、疎水性被覆を除去することができる。疎水性被覆の除去は、パターン５１２によって保護されなかった領域５２８の下にある親水性の基板を露出させる。引き続いて、パターン５１２それ自体が除去される。パターン５１２の除去は、先にパターン形成されていた領域５３６が疎水性となり、保護されていなかった領域５４０が親水性となる構造体５３２をもたらす。
【００３３】
最終的に、所要の物質を、パターン形成されなかった領域５４０だけに付着するように構造体５３２の上に付着させて、構造体５４４がもたらされる。このようなデポジションは、構造体５３２を、高分子有機半導体又はコロイド状無機半導体、及び高分子有機導体又はコロイド状無機導体のような所要の物質を含有する溶液に浸漬被覆させることによって生じさせることができる。
【００３４】
この説明された方法は、後続する層を上層形成して、印刷されたパターンを用いて５マイクロメートルより少ない形状を有するデバイスを形成することを可能にする。印刷されたドットそれ自体ではなく、印刷されたドット間の間隔が形状を定め、さらに大きなドットの大きさを用いても、比較的小さな形態の形成を可能にする。しかしながら、より大きなドットを用いることは、印刷ドットの境界に関する緊密な制御の必要性を軽減するものではない。印刷ドットの境界を緊密に制御する１つの方法は、相変化物質を用いて、該相変化物質が付着される基板の温度を注意深く制御しながら印刷することである。温度は、液滴源が相変化パターン形成物質の液滴を基板表面上に付着させるときに、該液滴が非常に短い時間しか液体状態にないようになる温度に維持される。前述したように、これは基板温度を、相変化パターン形成物質の凝固点より低い温度で維持することによって実現することができる。
【００３５】
説明されたパターン形成及び表面処理手順の１つの適用例は、アモルファスシリコンの薄膜トランジスタ（ＴＦＴ）を製造するために微細な形態を形成することである。図６は、例示的なＴＦＴを形成するための一般的な操作を示すフローチャートであり、図７は、この製造工程の種々の段階における該ＴＦＴの断面図を示す。ブロック６０４において、銀、金又はパラジウムのような、後にＴＦＴの底部ゲート電極を形成する導電層７０４を、ガラス又は石英のような透明基板７０８上に付着させる。
【００３６】
ブロック６０８において、第１のパターン形成された保護層が、導電層の上に印刷される。この保護層は、典型的には、インクジェット印刷処理を用いて付着されるワックス７１２である。隣接するマスクされた領域間の間隔７１６が、製造されるべき微細な形態を定める。
【００３７】
ブロック６１２において、表面処理がＴＦＴの構造体に施される。典型的な表面処理は、表面をＯＴＳすなわち自己形成した単一層に曝すことを含む。この自己形成した単一層７２０が、ゲート電極のためのマスク層を形成する。この単一層の形成には、典型的にはパラジウム及び金が関係するが、クロムのような、より通常のゲート電極金属も、さらに、両立性の（コンパチブルな）自己形成された単一層と併せて用いることができる。
【００３８】
ブロック６１６において、印刷された保護層は、マスキング要素として表面処理を、典型的には自己形成された単一層を残して除去される。表面処理によって保護されなかった透明基板領域は、図７に示すように、基板７０８の上に残っているゲート電極７２４だけを残して、ブロック６２０（図６）においてエッチングされる。ゲート電極が形成された後、薄膜トランジスタのスタック７２６が、該ゲート電極７２４の上に形成される。ブロック６２４において、窒化ケイ素又は二酸化ケイ素のような底部誘電体層７２８を、ゲート電極の上に付着させる。アモルファスシリコン層７３２を、ブロック６２８において底部誘電体層７２８の上に付着させる。最後に、ブロック６３２において、窒化ケイ素又は二酸化ケイ素のような上部誘電体層７３６を、アモルファスシリコン層７３２の上に付着させて、薄膜トランジスタスタックが完成する。ゲート電極層、底部誘電体層、アモルファスシリコン層及び上部誘電体層の一般的な厚さはそれぞれ、１００ｎｍ、３００ｎｍ、５０ｎｍ、及び２００ｎｍである。説明されたパターン形成処理は、基板表面全体の上に、底部誘電体、半導体及び上部誘電体層からなる後続して付着された層の上で繰り返されて、多層のＴＦＴを形成することができる。
【００３９】
第２形態のエッチングマスク７４０（アイランドマスクと呼ばれる）を、ブロック６３６において上部誘電体層の上に付着させて、同様にアイランド構造と呼ばれるトランジスタの能動領域スタックを形成する。誘電体及び半導体のスタックがブロック６４０においてエッチングされ、印刷されたパターンが除去されて、このアイランド形態とデバイスの能動領域とを定める。次に、ポジ型フォトレジスト７４０のような感光性のマスク層を、ブロック６４４において基板表面上に付着させる。ブロック６４８において、このマスク層は、フォトレジスト７４０を透明基板７０８の裏面を通して紫外線光に露光させることによって定められる。不透明の底部ゲート電極７２４が、フォトレジストに届く紫外線光のためのマスクとして機能する。従って、マスク形態が、自動的に底部ゲート電極に自己位置合わせされ、アイランド領域の上に自己位置合わせされたソース／ドレイン領域を形成する。
【００４０】
金／チタニウム・タングステン又はパラジウム／チタニウム・タングステンの３層のような第２導電層が、ブロック６５２において付着させられて、ソース／ドレイン金属接触７４４を形成する。ソース／ドレインの接触金属の典型的な厚さは、１００ｎｍないし２００ｎｍであるのに対し、接着層（チタニウム／タングステン）の典型的な厚さは、５ｎｍないし１０ｎｍである。第２のパターン層７４８が、第２導電層７４４の上に印刷される。本発明の１つの実施形態において、パターン層７４８は、微細な形態が該パターン層７４８の開口部によって規定されるように印刷される。第２導電面は、ブロック６５６において、ＯＴＳ又は自己形成された単一層のような表面処理で処理される。ブロック６６０において、第２パターン層４７８は、微細な形態を規定する表面処理を残して除去される。マスクとして機能する第２導電層は、次に、ブロック６６４において、表面処理によってエッチングされ、微細な形態を生成する。アルミニウム、クロム、アルミニウム／チタニウム・タングステンの３層、又はクロム／チタニウム・タングステンの３層のような、他のソース／ドレイン接触金属を、適当な自己形成された単一層と併せて用いて、最終的な構造体を完成することができる。
【００４１】
説明されたパターン形成及び表面処理手順を用いる別の特定の適用例は、高分子半導体の薄膜トランジスタを形成することである。図８は、このようなトランジスタを形成するために用いられる操作を示すフローチャートである。図９は、ＴＦＴのドレイン、ソース及びゲートが形成される製造の種々の段階における高分子半導体の薄膜トランジスタ（ＴＦＴ）の平面図を示す。ブロック８０４において、金又はパラジウムのような導電層９０４を、シリコン、ガラス、石英又は高分子ベースの可撓性物質のような基板上に付着させる。ブロック８０８において、パターン形成されたエッチングマスク層９０８が、導電層の上に印刷されて、底部ゲート電極の形態を定める。このマスクされた表面は、ブロック８１２において湿式か又は乾式のいずれかのエッチング剤を用いてエッチングされて、露出した基板９１２を残して、印刷されたマスクによって曝された導電層を除去する。エッチング後に、ブロック８１６において、この印刷されたエッチングマスクが除去され、導電ゲート９２０を現わすようになる。
【００４２】
窒化ケイ素又は二酸化ケイ素（典型的な厚さは２００ないし３００ｎｍの間）のような誘電体層を、ブロック８２４において基板表面全体の上に付着させる。代替的な誘電体物質は、スピンオン・ガラス、ポリアミド、又はベンゾサイクロブテンを含む。ソース・ドレイン接点は、ブロック８２８において、誘電体層の上に、典型的には金又はパラジウムである図９の第２導電層９２４を付着させることにより形成される。ソース／ドレイン接触金属の典型的な厚さは、１００ないし２００ｎｍの間である。このソース／ドレイン接触の形態を定めるために、第２パターン層９２８が、ブロック８３２において第２導電ソース／ドレイン接触層の上に印刷される。ブロック８３６において、この第２導電層がエッチングされて、図９の構造体９４２に示すように、ソース／ドレイン接触形態９３６、９４０を定める。ブロック８４０において、第２パターン層が、定められたソース／ドレイン接触の形態９３６、９４０を残して除去される。
【００４３】
ブロック８４８において、マスク層９４４が、形成されるべき高分子ＴＦＴの能動領域を覆うように印刷される。基板は、ブロック８５２において、ＯＴＳ又は自己形成単一層のような図９の表面処理層９４８で被覆される。この印刷されたマスク層が、ブロック８５６において除去される。表面処理層９４８の形成された領域が疎水性となり、表面処理が形成されなかった前もってマスクされた表面９５２が親水性となる。能動領域として機能する高分子半導体９５６を、表面処理された基板の上に付着させる。高分子半導体を、表面処理された基板の上に付着させるための１つの方法は、ブロック８６０に記載されているように、基板全体を浸漬被覆することによるものである。能動物質として機能する高分子半導体９５６が親水性領域に付着し、疎水性領域を濡れのない状態にする。もたらされる最終構造体は、高分子半導体の薄膜トランジスタである。
【００４４】
この説明された方法は、ワックスをパターン形成された層及びエッチング用マスク物質として用いることができる。上に重なる層の位置合わせは、処理された表面上の位置合わせマークによって実現される。位置合わせは、カメラ及び基板ステージの制御装置を用いて視覚的に行うことができる。さらに、高分子半導体又は如何なる液体ベースの物質の適用も、インクジェット印刷、スピン被覆、「ドクターブレード」、又は当業者には周知である大面積被覆についての他の方法のような種々の方法によって施すことができる。
【００４５】
上述の説明は、本発明の例証となることを意図されていることが理解されるべきである。ここで提供された説明についての変形及び修正が、当業者には明らかであろう。例えば、この説明は、相変化物質の例、並びに液滴が流体リザーバから射出されるようにする異なる方法を特定してきた。薄膜トランジスタのような製造されたデバイスの例を説明してきた。しかしながら、他の方法、他の相変化物質をさらに用いることもできる。さらに、ここで説明された方法を用いて、他のデバイスを製造することもできる。従って、本説明は、特許請求の範囲に記載されていることを除いて本発明の範囲を制限するものとして読まれるべきではない。
【図面の簡単な説明】
【図１】相変化物質を基板上に射出するために用いられる液滴源システムの１つの実施形態を示す。
【図２】図１の液滴源システムにおける液滴を射出するために用いることができる音波源を示す。
【図３】微細な形態を形成するためのプロセスの種々の段階における基板の平面図を示す。
【図４】微細な形態を製造するのに用いられる操作を説明するフローチャートである。
【図５】微細な形態を形成するために印刷浸漬パターン形成が行われている基板の平面図を示す。
【図６】本発明の１つの実施形態を用いて、アモルファス半導体薄膜トランジスタを形成する１つの方法を説明するフローチャートである。
【図７】種々の製造段階におけるアモルファス半導体薄膜トランジスタの形成についての側面図を示す。
【図８】高分子半導体薄膜トランジスタを形成する１つの方法を説明するフローチャートである。
【図９】浸漬被覆された高分子半導体を形成する種々の段階における半導体の基板についての平面図である。
【符号の説明】
１０４　熱源
１０８　リザーバ
１１２　液滴源
１１３　マーク
１１６　液滴
１２０　基板
１２１　間隔
１２３　温度制御回路
１２４　制御回路
１２８　ドライバ回路

Claims (5)

  1. 基板にパターン形成するための方法であって、
    個々の液滴を前記基板の上に制御可能に射出して、前記基板の表面の領域を覆うようにパターン層を形成し、
    前記パターン層によって覆われなかった領域において形態を規定し、
    前記基板を処理して、前記パターン層によって覆われなかった領域における前記基板の濡れ特性（湿性）を変化させ、
    前記パターン層を除去する、
    操作を含む方法。
  2. 前記基板が湿性であり、極性有機溶剤又は水による処理工程が、前記パターンによって覆われなかった領域を非湿性にさせることを特徴とする請求項１に記載の方法。
  3. 基板をマスクするための方法であって、
    個々の液滴を液滴源から制御可能に射出して、前記基板の保護領域を覆うパターンで保護層を形成し、
    前記保護層を除去し、
    前記基板を、前記パターンによって覆われなかった前記基板の領域だけに付着する所要の物質で被覆する、
    操作を含む方法。
  4. さらに、前記保護層を除去する前に、前記基板を処理して、前記保護層によって保護されなかった領域における前記基板の疎水性の特性を変化させる、
    ことを特徴とする請求項３に記載の方法。
  5. 高分子半導体薄膜トランジスタを形成するための方法であって、
    第１の保護層を第１パターンで基板の上に印刷し、
    前記保護層によって保護されなかった前記基板の領域をエッチングし、
    前記第１の保護層を除去し、
    第２の保護層を第２パターンで前記基板の上に印刷し、
    前記基板を被覆層で被覆し、
    前記第２の保護層を除去し、
    前記高分子半導体を浸漬被覆して、薄膜トランジスタを形成する、
    操作を含む方法。
JP2003175939A 2002-06-27 2003-06-20 基板にパターンを形成する方法及び高分子半導体薄膜トランジスタを形成する方法 Pending JP2004096082A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/186,092 US6972261B2 (en) 2002-06-27 2002-06-27 Method for fabricating fine features by jet-printing and surface treatment

Publications (1)

Publication Number Publication Date
JP2004096082A true JP2004096082A (ja) 2004-03-25

Family

ID=29779813

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003175939A Pending JP2004096082A (ja) 2002-06-27 2003-06-20 基板にパターンを形成する方法及び高分子半導体薄膜トランジスタを形成する方法

Country Status (3)

Country Link
US (2) US6972261B2 (ja)
JP (1) JP2004096082A (ja)
BR (1) BR0304104B1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093667A (ja) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007036247A (ja) * 2005-07-28 2007-02-08 Palo Alto Research Center Inc 電気コンポーネントの製造方法および電気コンポーネント構造
JP2007103931A (ja) * 2005-09-30 2007-04-19 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007142427A (ja) * 2005-11-19 2007-06-07 Samsung Electronics Co Ltd 表示装置とその製造方法
JP2009032897A (ja) * 2007-07-27 2009-02-12 Sony Corp 機能性分子素子の製造方法及び機能性分子装置の製造方法、並びに集積素子の製造方法
JP2009542448A (ja) * 2006-06-28 2009-12-03 ノースウエスタン ユニバーシティ エッチングおよびホールアレイ
JP2012069993A (ja) * 2004-08-23 2012-04-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012086532A (ja) * 2010-10-22 2012-05-10 Sakamoto Jun 印刷装置および印刷方法

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1405355B1 (en) * 2001-07-09 2020-02-26 Flexenable Limited Progressive aligned deposition
JP4615197B2 (ja) * 2002-08-30 2011-01-19 シャープ株式会社 Ｔｆｔアレイ基板の製造方法および液晶表示装置の製造方法
US7114448B2 (en) * 2003-11-06 2006-10-03 Palo Alto Research Center, Incorporated Method for large-area patterning dissolved polymers by making use of an active stamp
US7309563B2 (en) * 2003-12-19 2007-12-18 Palo Alto Research Center Incorporated Patterning using wax printing and lift off
KR100592503B1 (ko) * 2004-02-10 2006-06-23 진 장 유기 반도체의 선택적 증착을 통한 박막트랜지스터 어레이제조 방법
US20050282308A1 (en) * 2004-06-22 2005-12-22 Albrecht Uhlig Organic electroluminescent display device and method of producing the same
EP1610399A1 (de) * 2004-06-22 2005-12-28 Samsung SDI Co., Ltd. Substrat zum Tintenstrahldrucken und Verfahren zu dessen Herstellung
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
US20060127817A1 (en) * 2004-12-10 2006-06-15 Eastman Kodak Company In-line fabrication of curved surface transistors
EP1836001A4 (en) * 2004-12-30 2009-08-05 Du Pont ORGANIC ELECTRONIC DEVICES AND ASSOCIATED METHODS
JP2008529950A (ja) * 2005-02-18 2008-08-07 エージーシー フラット グラス ユーロップ エスエー ガラス物品表面の選択的エッチングのための方法
WO2007005857A1 (en) * 2005-07-01 2007-01-11 Fujifilm Dimatix, Inc. Non-wetting coating on a fluid ejector
US7459400B2 (en) * 2005-07-18 2008-12-02 Palo Alto Research Center Incorporated Patterned structures fabricated by printing mask over lift-off pattern
GB2430178A (en) * 2005-09-20 2007-03-21 Seiko Epson Corp Method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
GB2430547A (en) * 2005-09-20 2007-03-28 Seiko Epson Corp A method of producing a substrate having areas of different hydrophilicity and/or oleophilicity on the same surface
GB2430201A (en) * 2005-09-20 2007-03-21 Seiko Epson Corp Substrate surface with different hydrophilic or oleophilic areas
US20070138462A1 (en) * 2005-12-21 2007-06-21 Palo Alto Research Center Incorporated Electronic device with unique encoding
US7811638B2 (en) * 2005-12-22 2010-10-12 Palo Alto Research Center Incorporated Multi-printed etch mask process to pattern features
US8637138B2 (en) 2005-12-27 2014-01-28 Palo Alto Research Center Incorporated Layered structures on thin substrates
US7784173B2 (en) * 2005-12-27 2010-08-31 Palo Alto Research Center Incorporated Producing layered structures using printing
US7816146B2 (en) * 2005-12-27 2010-10-19 Palo Alto Research Center Incorporated Passive electronic devices
TWI287828B (en) * 2005-12-30 2007-10-01 Ind Tech Res Inst Method for printing a pattern and data processing method thereof
US7498119B2 (en) * 2006-01-20 2009-03-03 Palo Alto Research Center Incorporated Process for forming a feature by undercutting a printed mask
US7365022B2 (en) * 2006-01-20 2008-04-29 Palo Alto Research Center Incorporated Additive printed mask process and structures produced thereby
US7749396B2 (en) * 2006-03-24 2010-07-06 Palo Alto Research Center Incorporated Method of manufacturing fine features for thin film transistors
US7524768B2 (en) * 2006-03-24 2009-04-28 Palo Alto Research Center Incorporated Method using monolayer etch masks in combination with printed masks
US7384568B2 (en) * 2006-03-31 2008-06-10 Palo Alto Research Center Incorporated Method of forming a darkfield etch mask
KR20080013297A (ko) * 2006-08-08 2008-02-13 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
US8128201B2 (en) 2006-12-01 2012-03-06 Fujifilm Dimatix, Inc. Non-wetting coating on a fluid ejector
US7524015B2 (en) * 2006-12-20 2009-04-28 Palo Alto Research Center Incorporated Method of printing smooth micro-scale features
US7926900B2 (en) * 2006-12-22 2011-04-19 Palo Alto Research Center Incorporated Method of printing with high spot placement accuracy
US8079656B2 (en) * 2006-12-22 2011-12-20 Palo Alto Research Center Incorporated Method for decimation of images
US7835583B2 (en) * 2006-12-22 2010-11-16 Palo Alto Research Center Incorporated Method of separating vertical and horizontal components of a rasterized image
US8821799B2 (en) 2007-01-26 2014-09-02 Palo Alto Research Center Incorporated Method and system implementing spatially modulated excitation or emission for particle characterization with enhanced sensitivity
US9164037B2 (en) 2007-01-26 2015-10-20 Palo Alto Research Center Incorporated Method and system for evaluation of signals received from spatially modulated excitation and emission to accurately determine particle positions and distances
US7635652B2 (en) * 2007-03-13 2009-12-22 Taiwan Semiconductor Manufacturing Co. Ltd. Mask with hydrophobic surface
US8968985B2 (en) * 2007-03-30 2015-03-03 Palo Alto Research Center Incorporated Method and system for patterning a mask layer
US7879390B2 (en) * 2007-05-30 2011-02-01 Palo Alto Research Center Incorporated Surface energy control methods for color filter printing
US7955783B2 (en) * 2007-11-09 2011-06-07 Palo Alto Research Center Incorporated Lamination for printed photomask
US8551556B2 (en) * 2007-11-20 2013-10-08 Palo Alto Research Center Incorporated Method for obtaining controlled sidewall profile in print-patterned structures
US20090139868A1 (en) * 2007-12-03 2009-06-04 Palo Alto Research Center Incorporated Method of Forming Conductive Lines and Similar Features
US8765226B2 (en) * 2007-12-13 2014-07-01 Palo Alto Research Center Incorporated Method for patterning using phase-change material
US20090155732A1 (en) * 2007-12-13 2009-06-18 Palo Alto Research Center Incorporated Method for Patterning Using Phase-Change Material
GB2455746B (en) * 2007-12-19 2011-03-09 Cambridge Display Tech Ltd Electronic devices and methods of making the same using solution processing techniques
US8110450B2 (en) * 2007-12-19 2012-02-07 Palo Alto Research Center Incorporated Printed TFT and TFT array with self-aligned gate
US8373860B2 (en) 2008-02-01 2013-02-12 Palo Alto Research Center Incorporated Transmitting/reflecting emanating light with time variation
US8629981B2 (en) 2008-02-01 2014-01-14 Palo Alto Research Center Incorporated Analyzers with time variation based on color-coded spatial modulation
US7670894B2 (en) * 2008-04-30 2010-03-02 Intel Corporation Selective high-k dielectric film deposition for semiconductor device
US8119445B2 (en) * 2008-05-27 2012-02-21 The Board Of Trustees Of The Leland Stanford Junior University Organic semiconductors and growth approaches therefor
KR20110082030A (ko) * 2008-10-02 2011-07-15 코닌클리즈케 필립스 일렉트로닉스 엔.브이. 커버된 션트 라인을 갖는 ｏｌｅｄ 장치
WO2010051272A1 (en) 2008-10-30 2010-05-06 Fujifilm Corporation Non-wetting coating on a fluid ejector
US8262200B2 (en) * 2009-09-15 2012-09-11 Fujifilm Corporation Non-wetting coating on a fluid ejector
US8723140B2 (en) 2011-08-09 2014-05-13 Palo Alto Research Center Incorporated Particle analyzer with spatial modulation and long lifetime bioprobes
US9029800B2 (en) 2011-08-09 2015-05-12 Palo Alto Research Center Incorporated Compact analyzer with spatial modulation and multiple intensity modulated excitation sources
CN103303010B (zh) * 2012-03-13 2016-06-15 帕洛阿尔托研究中心公司 利用相变材料在基板上产生图案化的目标材料层的方法
US11141752B2 (en) 2012-12-27 2021-10-12 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
KR101733904B1 (ko) 2012-12-27 2017-05-08 카티바, 인크. 정밀 공차 내로 유체를 증착하기 위한 인쇄 잉크 부피 제어를 위한 기법
US9700908B2 (en) 2012-12-27 2017-07-11 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
US9352561B2 (en) 2012-12-27 2016-05-31 Kateeva, Inc. Techniques for print ink droplet measurement and control to deposit fluids within precise tolerances
US11673155B2 (en) 2012-12-27 2023-06-13 Kateeva, Inc. Techniques for arrayed printing of a permanent layer with improved speed and accuracy
US9442369B1 (en) * 2013-02-15 2016-09-13 Kla-Tencor Corporation Method and apparatus for lithographic mask production
CN104681641A (zh) * 2013-11-29 2015-06-03 比亚迪股份有限公司 抗蚀刻剂及其制备方法、se晶体硅太阳能电池及其制备方法
KR102680609B1 (ko) 2013-12-12 2024-07-01 카티바, 인크. 두께를 제어하기 위해 하프토닝을 이용하는 잉크-기반 층 제조
CN107850958B (zh) * 2015-06-30 2021-08-31 3M创新有限公司 图案化外覆层
EP3318111B1 (en) 2015-07-03 2023-10-04 National Research Council of Canada Method of printing ultranarrow-gap lines
CN107852820A (zh) 2015-07-03 2018-03-27 加拿大国家研究委员会 印刷超窄线条的方法
CA2990283C (en) 2015-07-03 2023-02-28 National Research Council Of Canada Self-aligning metal patterning based on photonic sintering of metal nanoparticles
US10141183B2 (en) * 2016-01-28 2018-11-27 Tokyo Electron Limited Methods of spin-on deposition of metal oxides
CN107768236B (zh) * 2017-10-26 2020-03-20 京东方科技集团股份有限公司 制备多晶硅层的方法、多晶硅薄膜晶体管及其制备方法、阵列基板以及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695658A (en) * 1996-03-07 1997-12-09 Micron Display Technology, Inc. Non-photolithographic etch mask for submicron features
JPH11204529A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp パターン形成方法および基板製造装置
JP2000194003A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 液晶表示装置用基板及びその製造方法
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138841A (en) 1979-04-16 1980-10-30 Meidensha Electric Mfg Co Ltd Method of forming pattern on semiconductor element
US4767489A (en) * 1987-03-25 1988-08-30 Pc Proto, Inc. Computer aided printer-etcher
JP2638879B2 (ja) * 1988-02-09 1997-08-06 ミノルタ株式会社 インクジェットプリンタ
EP0568841A1 (en) 1992-05-07 1993-11-10 E.I. Du Pont De Nemours And Company Process of photoimaging using ink jet printing
EP0608879B1 (en) * 1993-01-29 1999-10-27 Canon Kabushiki Kaisha Ink jet apparatus
EP0682988B1 (en) * 1994-05-18 2001-11-14 Xerox Corporation Acoustic deposition of material layers
US5882538A (en) * 1995-08-28 1999-03-16 Georgia Tech Research Corporation Method and apparatus for low energy electron enhanced etching of substrates
JP3515836B2 (ja) * 1995-08-29 2004-04-05 株式会社きもと 平版印刷用版材及びこれを用いた平版印刷版の製版方法
US5700316A (en) * 1996-03-29 1997-12-23 Xerox Corporation Acoustic ink compositions
US5843847A (en) * 1996-04-29 1998-12-01 Applied Materials, Inc. Method for etching dielectric layers with high selectivity and low microloading
WO1998032163A1 (en) * 1997-01-22 1998-07-23 California Institute Of Technology Gas phase silicon etching with bromine trifluoride
US6196672B1 (en) * 1997-06-27 2001-03-06 Brother Kogyo Kabushiki Kaisha Hot-melt type ink jet printer having heating and cooling arrangement
CA2306384A1 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
DE69917388T2 (de) * 1998-02-18 2005-05-25 Seiko Epson Corp. Verfahren zur herstellung eines vielschichtspiegels mit verteilter reflektion
US6301012B1 (en) 1998-04-24 2001-10-09 Hewlett-Packard Company Automatic configuration of a network printer
CA2395004C (en) * 1999-12-21 2014-01-28 Plastic Logic Limited Solution processing
US6386671B1 (en) * 1999-12-29 2002-05-14 Hewlett-Packard Company Orientation independent indicia for print media
GB2373095A (en) * 2001-03-09 2002-09-11 Seiko Epson Corp Patterning substrates with evaporation residues
US6872320B2 (en) * 2001-04-19 2005-03-29 Xerox Corporation Method for printing etch masks using phase-change materials
US6742884B2 (en) * 2001-04-19 2004-06-01 Xerox Corporation Apparatus for printing etch masks using phase-change materials
CN1292496C (zh) * 2001-05-23 2006-12-27 造型逻辑有限公司 器件的图案形成

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5695658A (en) * 1996-03-07 1997-12-09 Micron Display Technology, Inc. Non-photolithographic etch mask for submicron features
JPH11204529A (ja) * 1998-01-19 1999-07-30 Seiko Epson Corp パターン形成方法および基板製造装置
JP2000194003A (ja) * 1998-12-28 2000-07-14 Fujitsu Ltd 液晶表示装置用基板及びその製造方法
JP2001244467A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd コプラナー型半導体装置とそれを用いた表示装置および製法
JP2002164635A (ja) * 2000-06-30 2002-06-07 Seiko Epson Corp 導電膜パターンの形成方法および電気光学装置、電子機器

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006093667A (ja) * 2004-08-23 2006-04-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2012069993A (ja) * 2004-08-23 2012-04-05 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2007036247A (ja) * 2005-07-28 2007-02-08 Palo Alto Research Center Inc 電気コンポーネントの製造方法および電気コンポーネント構造
JP2007103931A (ja) * 2005-09-30 2007-04-19 Samsung Electronics Co Ltd 有機薄膜トランジスタ表示板及びその製造方法
JP2007142427A (ja) * 2005-11-19 2007-06-07 Samsung Electronics Co Ltd 表示装置とその製造方法
JP4675871B2 (ja) * 2005-11-19 2011-04-27 三星電子株式会社 表示装置とその製造方法
US8258004B2 (en) 2005-11-19 2012-09-04 Samsung Electronics Co., Ltd. Display device and manufacturing method thereof
JP2009542448A (ja) * 2006-06-28 2009-12-03 ノースウエスタン ユニバーシティ エッチングおよびホールアレイ
JP2009032897A (ja) * 2007-07-27 2009-02-12 Sony Corp 機能性分子素子の製造方法及び機能性分子装置の製造方法、並びに集積素子の製造方法
JP2012086532A (ja) * 2010-10-22 2012-05-10 Sakamoto Jun 印刷装置および印刷方法

Also Published As

Publication number Publication date
BR0304104A (pt) 2004-09-08
BR0304104B1 (pt) 2014-01-28
US20060057851A1 (en) 2006-03-16
US7223700B2 (en) 2007-05-29
US20040002225A1 (en) 2004-01-01
US6972261B2 (en) 2005-12-06

Similar Documents

Publication Publication Date Title
JP2004096082A (ja) 基板にパターンを形成する方法及び高分子半導体薄膜トランジスタを形成する方法
EP2395394B1 (en) Method for printing etch masks using phase-change materials
US6742884B2 (en) Apparatus for printing etch masks using phase-change materials
JP5296303B2 (ja) 電気コンポーネントの製造方法および電気コンポーネント構造
Wong et al. Amorphous silicon thin-film transistors and arrays fabricated by jet printing
TW573314B (en) Patterning method
JP4996846B2 (ja) 電界効果トランジスタ及びその製造方法
JP4281342B2 (ja) パターン形成方法および配線形成方法
US7749396B2 (en) Method of manufacturing fine features for thin film transistors
US20070235410A1 (en) Method of forming a darkfield etch mask
TW200522157A (en) Alignment mark forming method, substrate in which devices are formed, and liquid discharging head using substrate
US7524768B2 (en) Method using monolayer etch masks in combination with printed masks
JP4158755B2 (ja) 機能膜の製造方法、薄膜トランジスタの製造方法
US20100101713A1 (en) Printing mold and manufacturing method thereof, and method of forming thin film pattern using the same
US7129181B2 (en) Sub-resolution gaps generated by controlled over-etching
EP1229387B1 (en) Lithography apparatus, lithography method and method of manufacturing master print for transfer
JP4507893B2 (ja) 配線基板
US8765226B2 (en) Method for patterning using phase-change material
JP2003163199A (ja) シリコンエッチングによるサーマルインクジェットプリントヘッドの処理加工
Wong et al. Jet-printed Fabrication of a-Si: H Thin-film Transistors and Arrays
Wong et al. Jet-printed Lithography for Semiconductor Device Fabrication

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100326

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100408

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100702

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110623