KR20180018512A - 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재 - Google Patents

배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재 Download PDF

Info

Publication number
KR20180018512A
KR20180018512A KR1020177033678A KR20177033678A KR20180018512A KR 20180018512 A KR20180018512 A KR 20180018512A KR 1020177033678 A KR1020177033678 A KR 1020177033678A KR 20177033678 A KR20177033678 A KR 20177033678A KR 20180018512 A KR20180018512 A KR 20180018512A
Authority
KR
South Korea
Prior art keywords
layer
laminate
resist
resist layer
metal layer
Prior art date
Application number
KR1020177033678A
Other languages
English (en)
Other versions
KR102665506B1 (ko
Inventor
마코토 나카즈미
야스타카 니시
게이 나라
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20180018512A publication Critical patent/KR20180018512A/ko
Application granted granted Critical
Publication of KR102665506B1 publication Critical patent/KR102665506B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/447—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428 involving the application of pressure, e.g. thermo-compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/4763—Deposition of non-insulating, e.g. conductive -, resistive -, layers on insulating layers; After-treatment of these layers
    • H01L21/47635—After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H01L21/441—Deposition of conductive or insulating materials for electrodes
    • H01L21/445—Deposition of conductive or insulating materials for electrodes from a liquid, e.g. electrolytic deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

배선 패턴을 실시한 박막을 얻는 기술로서, 상기 서술한 종래 기술을 대신하는 새로운 방법을 제공하는 것을 목적으로 한다. 본 발명에 있어서의 배선 패턴의 제조 방법은, 레지스트층과 상기 레지스트층 상에 형성된 금속층을 갖는 제 1 부재와, 기판을 포함하는 제 2 부재를 접촉시켜 적층체를 형성하는 적층체 형성 공정과, 상기 레지스트층을 패터닝하는 레지스트층 패터닝 공정과, 상기 금속층을 선택적으로 제거하는 에칭 공정을 구비하는 것을 특징으로 한다.

Description

배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재{WIRING PATTERN MANUFACTURING METHOD, TRANSISTOR MANUFACTURING METHOD, AND TRANSFER MEMBER}
본 발명은, 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재에 관한 것이다. 본 발명은 2015년 6월 17일에 출원된 일본 특허의 출원 번호 2015-121905의 우선권을 주장하고, 문헌의 참조에 의한 반영이 인정되는 지정국에 대해서는, 그 출원에 기재된 내용은 참조에 의해 본 출원에 반영된다.
플랫 패널 디스플레이나 박막 태양 전지 등의 투명 전극으로서, 가시광 투과성이나 전기 전도성을 구비한 산화물 반도체막이 사용되고 있다. 또, 배선이 실시된 산화물 반도체막을 얻기 위해서, 기판에 대해 배선이 되는 금속을 포함하는 층을 형성하고, 그 금속층 상에 레지스트층을 중첩하고, 포토레지스트법에 의해 배선 패턴을 형성하는 방법이 알려져 있다.
그 밖의 예로서, 특허문헌 1 에는, 「박막 트랜지스터의 제조 방법으로서, 상기 박막 트랜지스터의 배열 패턴에 맞추어 볼록부가 형성된 전사형의 상기 볼록부 상에 1 쌍의 도전층을 형성하는 페어 도전층 형성 스텝과, 상기 도전층이 형성된 상기 전사형 상에 진공 중에서 반도체막을 형성하는 반도체막 형성 스텝과, 상기 반도체막이 형성된 상기 전사형 상에 진공 중에서 연속하여 게이트 절연막을 형성하는 게이트 절연막 형성 스텝과, 기판 상에 미리 인쇄법에 의해 형성된 배선 상에 상기 게이트 절연막 및 상기 반도체막 그리고 상기 도전층을 전사하는 전사 스텝을 구비하는」박막 트랜지스터의 제조 방법에 관한 기술이 개시되어 있다.
일본 특허 제5445590호
그러나, 종래의 제조 방법에서는, 구조를 변경할 때마다 요철의 형 (型) 을 제조해야 하기 때문에, 디바이스 설계의 확장성이 제약된다.
본 실시형태에서는, 배선 패턴을 형성한 박막을 얻는 기술로서, 종래 기술을 대신하는 새로운 방법을 제공하는 것을 과제로 한다.
본 발명의 양태는 상기 과제를 달성하기 위해서 이루어진 것으로, 본 발명에 관련된 배선 패턴의 제조 방법은, 레지스트층과 상기 레지스트층 상에 형성된 금속층을 갖는 제 1 부재와, 기판을 포함하는 제 2 부재를 접촉시켜 적층체를 형성하는 적층체 형성 공정과, 상기 레지스트층을 패터닝하는 레지스트층 패터닝 공정과, 상기 금속층을 선택적으로 제거하는 에칭 공정을 구비하는 것을 특징으로 한다.
또, 본 발명의 양태에 관련된 상기 적층체 형성 공정은, 수지층을 개재하여 상기 제 1 부재와 상기 제 2 부재를 접촉시키는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 수지층은 상기 제 2 부재에 형성되어 있는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 수지층은 광경화성 수지인 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 배선 패턴의 제조 방법은, 상기 적층체 형성 공정 후, 상기 수지층을 경화시키는 수지층 경화 공정을 구비하는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 적층체 형성 공정은, 상기 제 1 부재와 상기 제 2 부재를 압착함으로써 상기 적층체를 얻는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 제 1 부재는, 상기 금속층 상에 형성된 반도체층을 갖는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 반도체층은, 스퍼터링법에 의해 형성되어 있는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 레지스트층 패터닝 공정은, 광 조사에 의해 상기 레지스트층을 선택적으로 노광하고, 노광된 부분 또는 노광되어 있지 않은 부분 중 어느 일방을 제거함으로써 패터닝하는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 레지스트층은, 드라이 필름 레지스트인 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 금속층은 구리로 형성되어 있는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 트랜지스터의 제조 방법은, 상기 서술한 것 중 어느 하나에 기재된 배선 패턴의 제조 방법을 사용하는 것을 특징으로 한다.
또, 본 발명의 양태에 관련된 트랜지스터의 제조 방법은, 레지스트층과 상기 레지스트층 상에 형성된 금속층과 상기 금속층 상에 형성된 반도체층을 갖는 제 1 부재와, 기판 상에 게이트 전극과 게이트 절연층이 형성된 제 2 부재를 접촉시켜 적층체를 얻는 적층체 형성 공정과, 상기 레지스트층을 패터닝하는 레지스트층 패터닝 공정과, 상기 금속층을 선택적으로 제거하여 소스 전극과 드레인 전극을 얻는 전극 형성 공정을 구비하는 것을 특징으로 한다.
또, 본 발명의 양태에 관련된 전사용 부재는, 레지스트층과, 상기 레지스트층 상에 형성된 금속층을 갖는 것을 특징으로 한다.
또, 본 발명의 양태에 관련된 전사용 부재는, 상기 금속층 상에, 선택적으로 형성된 반도체층을 추가로 갖는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 반도체층은, 스퍼터링법에 의해 형성되어 있는 것을 특징으로 해도 된다.
또, 본 발명의 양태에 관련된 상기 레지스트층은, 드라이 필름 레지스트인 것을 특징으로 해도 된다.
도 1 은 본 실시형태에 관련된 배선 패턴의 제조 방법의 개요의 예를 설명하기 위한 공정도이다.
도 2 는 제 1 적층체의 형성 공정의 일례를 나타내는 도면이다.
도 3 은 제 2 적층체의 형성 공정의 일례를 나타내는 도면이다.
도 4 는 제 3 적층체의 형성 공정 및 수지층 경화 공정의 일례를 나타내는 도면이다.
도 5 는 레지스트층 패터닝 공정 및 에칭 공정의 일례를 나타내는 도면이다.
도 6 은 실시예에 의해 얻어진 제 3 적층체의 반도체 특성을 나타내는 도면이다.
이하, 본 발명의 실시형태의 일례에 대해 도면을 참조하면서 설명한다.
도 1 은, 본 실시형태에 관련된 배선 패턴의 제조 방법의 개요의 예를 설명하기 위한 공정도이다.
본 실시형태에서는, 레지스트층을 포함하는 제 1 적층체와, 기판을 포함하는 제 2 적층체를 형성하고, 제 1 적층체와 제 2 적층체를 사용하여 제 3 적층체를 형성한다. 제 1 적층체는, 이하의 스텝 S11 ∼ 스텝 S13 에 의해 형성되고, 제 2 적층체는, 스텝 S21 ∼ 스텝 S22 에 의해 형성된다. 제 3 적층체는, 스텝 S31 에 의해 형성된다. 제 1 적층체와 제 2 적층체의 형성 순서는 상관없다.
먼저, 스텝 S11 에 있어서, 레지스트층을 형성한다. 레지스트층은, 예를 들어 보호 시트 상에 레지스트 재료를 도포함으로써 형성하지만, 보호 시트에 레지스트층이 미리 형성된 드라이 필름 레지스트 (이하, 「DFR」이라고 표기) 를 사용해도 된다. 또한, 보호 시트로는, 폴리에틸렌테레프탈레이트 (PET), 폴리이미드, 폴리에틸렌나프탈레이트 (PEN) 등의 재료를 사용할 수 있다.
다음으로, 스텝 S12 에 있어서, 레지스트층 상에 금속층을 형성한다. 이하, 적층 방법의 상세에 대해서는 후술한다.
다음으로, 스텝 S13 에 있어서, 금속층 상에 반도체층을 형성한다. 이상의 공정에서, 제 1 적층체가 형성된다.
스텝 S21 에 있어서, 기판에 대해 금속층을 형성한다.
다음으로, 스텝 S22 에 있어서, 스텝 S21 에서 형성된 금속층 상에 접착 겸 절연층을 형성한다. 접착 겸 절연층은, 절연성을 갖는 수지에 의해 형성된다. 이하, 수지층으로 하여 설명한다. 수지층에는, 광경화성 수지나 열경화성 수지 등, 환경의 변화에 따라 경화되는 수지가 사용되고, 수지층을 경화시킴으로써, 수지층과 접하는 부품과의 밀착성이 향상된다. 이상의 공정에서, 제 2 적층체가 형성된다.
다음으로, 스텝 S31 에 있어서, 제 1 적층체와 제 2 적층체를 중첩하고, 라미네이터를 사용하여 라미네이트 처리 (가압 처리) 를 실시한다. 라미네이트 처리를 실시함으로써, 제 1 적층체와 제 2 적층체가 중첩된 제 3 적층체가 압착된다. 본 공정에 의해, 제 1 적층체와 제 2 적층체의 위치 맞춤이 실시됨과 함께, 밀착성이 향상된다. 또한 본 공정은, 제 1 적층체와 제 2 적층체를 소정의 적층 순서로 중첩하여 접착하는 것이면 되고, 라미네이트 처리에 한정되지 않는다. 또, 제 1 적층체와 제 2 적층체의 접합면에 충분한 밀착성이 있는 경우에는, 본 공정은 생략해도 된다. 스텝 S11 에서 스텝 S31 까지의 공정에 의해, 제 3 적층체를 형성하는 적층체 형성 공정이 실행된다.
다음으로, 스텝 S32 에 있어서, 수지층을 경화한다. 수지층에 사용한 소재에 따라 환경을 변화시키고, 수지층을 경화시킨다. 본 공정에 의해, 수지층 경화 공정이 실행된다.
다음으로, 스텝 S33 에 있어서, 2 번째의 라미네이트 처리를 실시한다. 본 공정은, 각 층의 밀착도를 향상시키기 위한 처리이지만, 본 실시형태에서는 생략해도 된다.
다음으로, 스텝 S34 에 있어서, 레지스트층을 노광한다. 노광시에, 배선 형상을 나타내는 포토마스크를 사용함으로써, 소정 부분의 레지스트가 감광된다.
다음으로, 스텝 S35 에 있어서, 현상을 실시한다. 스텝 S34 에서 얻은 제 3 적층체를 현상액에 침지하여, 필요한 부분 이외의 레지스트층을 제거한다. 스텝 S34 및 스텝 S35 의 처리에 의해, 레지스트층 패터닝 공정이 실행된다.
다음으로, 스텝 S36 에 있어서, 에칭을 실시한다. 예를 들어, 제 3 적층체를 소정의 용액에 침지시킴으로써, 레지스트가 제거된 부분의 금속층이 제거된다. 이로써, 제 3 적층체에 있어서 소정의 배선 패턴이 얻어진다. 본 공정에 의해, 에칭 공정이 실행된다.
다음으로, 스텝 S37 에 있어서, 레지스트층을 박리한다. 레지스트층을 제거함으로써, 스텝 S36 에서 형성된 배선 패턴이 노출된다. 그 후, 본 실시형태에 의한 처리를 종료한다.
도 2 는, 제 1 적층체의 형성 공정의 일례를 나타내는 도면이다. 도 2(a) 는 상기 서술한 스텝 S11, 도 2(b) 는 스텝 S12, 도 2(c) 는 스텝 S13 에 대응하고 있다.
먼저, 도 2(a) 에 나타내는 레지스트층 형성 공정에 있어서, 보호 시트 (11) 에 대해 레지스트층 (12) 이 형성된다. 레지스트층 (12) 의 형성은, 보호 시트 (11) 에 대해 감광성의 레지스트를 도포함으로써 실시된다. 사용되는 레지스트 재료는 특별히 한정되지 않고, 통상적으로 알려진 재료를 사용할 수 있다. 또한, 레지스트층 (12) 의 형성은, 예를 들어 스핀 코트법, 딥 코트법, 스프레이법 등, 일반적으로 사용되는 도포 방법에 의해 형성된다. 또, 레지스트층 (12) 의 형성 방법은 도포에 한정되지 않는다. 또, 앞서 서술한 바와 같이, 보호 시트 (11) 와 레지스트층 (12) 이 미리 형성된 DFR 을 사용해도 된다.
다음으로, 도 2(b) 에 나타내는 금속층 형성 공정에 있어서, 레지스트층 (12) 에 중첩하여 금속층 (13) 이 형성된다. 금속층 (13) 으로는, 예를 들어 Cu, Al, Ti, Cr, Au, Fe 등의 금속이나 이것들의 다층막을 사용할 수 있다. 금속층 (13) 의 성막에는, 증착법이나 도금법, 인쇄법, Cu 박이나 Al 박의 라미네이트, 스퍼터법, 또는 이온 빔 스퍼터법 등의 성막 방법이 사용된다. 또한, 금속층 (13) 은, 후에 트랜지스터의 소스 전극 및 드레인 전극으로서 사용된다.
다음으로, 도 2(c) 에 나타내는 반도체 형성 공정에 있어서, 금속층 (13) 에 대해 반도체층 (14) 이 선택적으로 형성된다. 반도체층 (14) 으로는, 예를 들어 a-IGZO, ZnO, Ga2O3, In2O3 등의 반도체 재료를 사용할 수 있다. 반도체층 (14) 의 성막 방법은 한정되지 않지만, 스퍼터법에 의해 성막함으로써, 저온 또한 고성능의 반도체막을 얻을 수 있다. 또한, 스퍼터법을 사용하는 경우, 플라즈마가 발생하지만, 발생된 플라즈마 및 플라즈마에 의해 발생된 광은 금속층 (13) 에 차단되어 레지스트층 (12) 에 도달하지 않기 때문에, 레지스트층 (12) 에 대한 플라즈마에서 기인되는 데미지를 받는 것을 막을 수 있다.
반도체층 (14) 의 패터닝 방법은 한정되지 않지만, 예를 들어 포토레지스트를 사용한 통상적인 리소그래피 공정 등을 사용할 수 있다. 불필요한 부분의 반도체층 (14) 을 제거함으로써, 금속층 (13) 에 대해 선택적으로 성막된 반도체층 (14) 을 얻을 수 있다. 또, 잉크젯 프린트를 사용하여 금속층 (13) 에 대해 선택적인 반도체층 (14) 을 얻는 것이어도 된다.
도 3 은, 제 2 적층체의 형성 공정의 일례를 나타내는 도면이다. 도 3(a), 도 3(b), 및 도 3(c) 는 상기 서술한 스텝 S21, 도 3(d) 는 스텝 S22 에 대응하고 있다.
도 3(a) 는, 기판 (21) 을 나타낸다. 기판 (21) 에는, 폴리에틸렌테레프탈레이트 (PET), 폴리에틸렌나프탈레이트 (PEN), 폴리이미드 등의 수지 기판, 또는 규소 (Si), 갈륨비소 (GaAs), 질화갈륨 (GaN) 등의 반도체 기판, 또는 이산화규소 (SiO2), 사파이어, 산화아연 (ZnO) 등의 산화물 기판 등을 사용할 수 있다.
도 3(b) 는, 기판 (21) 에 대해 금속층 (22) 이 성막된 상태를 나타내는 도면이다. 금속층 (22) 에는, 예를 들어 Al, Cu, 또는 Ti, Cr, Au, Fe 등의 금속이나 이것들의 다층막을 사용할 수 있다. 금속층 (22) 의 성막에는, 금속층 (13) 의 성막과 동일한 방법을 사용할 수 있다.
도 3(c) 는, 금속층 (22) 이 선택적으로 제거된 상태를 나타내는 도면이다. 금속층 (22) 은 이후에 트랜지스터의 게이트 전극이 되기 때문에, 설계에 따라 선택적으로 제거된다. 선택적인 제거 방법에 대해서는, 예를 들어 포토레지스트를 사용한 통상적인 리소그래피 공정 등에 의해 불필요한 부분의 금속층 (22) 을 제거해도 된다. 또, 잉크젯 프린트 등에 의해, 선택적인 금속층 (22) 을 얻어도 된다.
다음으로, 도 3(d) 에 나타내는 접착 겸 절연층 형성 공정에 있어서, 기판 (21) 과, 기판 (21) 에 대해 선택적으로 형성된 금속층 (22) 과 중첩되도록, 수지층 (23) 을 형성한다. 수지층 (23) 에는,
에폭시계 수지, 아크릴계 수지 등의 광경화성 수지, 에폭시계 수지, 아크릴계 수지 등의 열경화성 수지, 또는 에틸렌아세트산비닐 (EVA) 등의 열가소성 수지를 사용할 수 있다. 이들 수지 외에, 2 액 혼합형이나 수분 경화형의 수지를 사용해도 된다. 수지층 (23) 의 형성 방법에는 일반적인 성막 방법을 사용한다. 또한, 수지층 (23) 은 이후에 트랜지스터의 게이트 절연막으로서 사용된다.
도 4 는, 제 3 적층체의 형성 공정 및 수지층 경화 공정의 일례를 나타내는 도면이다. 도 4(a) 는 상기 서술한 스텝 S31 에, 도 4(b) 는 스텝 S32 에, 도 4(c) 는 스텝 S33 에 대응하고 있다.
도 4(a) 에 나타내는 라미네이트 1 공정에 있어서, 제 1 적층체와 제 2 적층체가 중첩되어, 라미네이터에 의해 압착된다. 본 공정에서는, 반도체층 (14) 과 수지층 (23) 이 접촉하도록 중첩된다. 본 공정은, 수지층 (23) 이 경화되지 않는 조건하에서 실시할 수 있다. 본 공정은 예를 들어 상온에서 실시된다. 그러나, 수지층 (23) 에 광경화성 수지를 사용한 경우로서, 프리베이크가 바람직한 재료인 경우, 라미네이트 처리시에 가열해도 된다. 또한, 가열은 광경화성 수지가 응집 등의 변성을 실시하지 않는 온도하에 있어서 실시되는 것이 바람직하다. 예를 들어, 수지층 (23) 에 SU-8 을 사용한 경우, 95 ℃ 이하의 온도에서 실시하는 것이 바람직하다.
또, 본 공정 이후에 실시되는 도 4(b) 에 나타내는 수지층 경화 공정에 있어서 수지층 (23) 이 경화되지만, 수지층 (23) 으로서 열경화성 수지를 사용하고, 라미네이트 처리시에 가열을 실시함으로써, 라미네이트 1 공정과 수지층 경화 공정을 병행하여 실시해도 된다.
다음으로, 도 4(b) 에 나타내는 수지층 경화 공정에 있어서, 수지층 (23) 을 경화시킨다. 수지층 (23) 이 광경화성 수지인 경우, 기판 (21) 측에 설치된 광원 α 로부터 광을 조사함으로써, 수지층 (23) 을 경화시킨다. 수지층 (23) 이 열경화성 수지인 경우, 제 3 적층체를 가열함으로써, 수지층 (23) 을 경화시킨다. 본 공정에 의해, 기판 (21) 및 금속층 (22) 에 대한 수지층 (23) 으로의 밀착력과, 금속층 (13) 및 반도체층 (14) 에 대한 수지층 (23) 으로의 밀착력을 향상시키는, 접착층으로서의 역할을 갖는 수지층 (23) 을 얻을 수 있다.
다음으로, 도 4(c) 에 나타내는 라미네이트 2 공정에 있어서, 수지층 (23) 을 경화시킨 제 3 적층체를 가열하면서 압착한다. 가열 및 압착에는 라미네이터를 사용한다. 본 공정에 의해, 각 층의 밀착도가 향상된다. 가열은, 기판 (21) 의 연화점 미만의 온도에서 실시한다.
도 5 는, 레지스트층 패터닝 공정 및 에칭 공정의 일례를 나타내는 도면이다. 도 5(a) 는 도 1 에 나타내는 스텝 S34 에, 도 5(b) 는 스텝 S35 에, 도 5(c) 는 스텝 S36 에, 스텝 S5(d) 는 스텝 S37 에 대응한다.
도 5(a) 에 나타내는 노광 공정에 있어서, 레지스트층 (12) 을 감광시킨다. 본 공정에서는, 도시되지 않은 포토마스크를 사용하여 레지스트층 (12) 에 대해 광원 β 로부터 UV 광을 조사하고, 레지스트층 (12) 을 선택적으로 감광시켜, 패터닝을 실시한다. 또한, 레지스트층 (12) 은, 현상시에 감광된 부분이 남는 네거티브형이어도 되고, 현상시에 감광되어 있지 않은 부분이 남는 포지티브형이어도 된다.
다음으로, 도 5(b) 에 나타내는 현상 공정에 있어서, 보호 시트 (11) 를 제거하고, 레지스트층 (12) 을 선택적으로 제거한다. 보호 시트 (11) 의 제거는, 보호 시트 (11) 에 물리적으로 힘을 가함으로써 박리하는 방법을 사용해도 되고, 보호 시트 (11) 가 용해되는 소정의 용액을 사용해도 된다. 본 공정 후의 제 3 적층체에는, 소스 전극 및 드레인 전극의 패턴을 갖는 레지스트층 (12) 이 금속층 (13) 상에 성막되어 있다.
또한, 보호 시트 (11) 의 제거는, 노광 공정에 있어서 레지스트층 (12) 의 감광 전에 실시되는 것이어도 된다. 그 경우, 상기 서술과 동일한 방법으로 보호 시트 (11) 를 제거한 후에, 레지스트층 (12) 을 선택적으로 감광시킨다. 그 후, 레지스트층 (12) 을 선택적으로 제거하는 현상 공정이 실시된다.
다음으로, 도 5(c) 에 나타내는 에칭 공정에 있어서, 금속층 (13) 을 선택적으로 제거한다. 에칭은 소정의 용액 또는 기체 등을 사용하여 일반적인 방법으로 실시한다. 본 공정에 의해, 레지스트층 (12) 의 패터닝 형상에 따른 선택적인 금속막을 얻을 수 있다.
다음으로, 도 5(d) 에 나타내는 레지스트 박리 처리에 있어서, 레지스트층 (12) 을 박리한다. 레지스트층 (12) 의 박리는, 소정의 용액을 사용하거나 하는 일반적인 방법으로 실시된다.
이상, 본 실시형태에서는, 레지스트층 (12), 금속층 (13), 및 반도체층 (14) 을 포함하는 제 1 적층체와, 기판 (21), 금속층 (22), 및 수지층 (23) 을 포함하는 제 2 적층체를 사용하여 제 3 적층체를 형성하고, 제 3 적층체에 패터닝을 실시하여 원하는 배선 패턴을 얻는다.
종래에는, 기판에 대해 순서대로 구성물을 중첩함으로써 적층체를 얻고 있었지만, 반도체막의 재료에 따라서는 성막에 진공 장치를 필요로 하는 경우가 있어, 적층체를 얻기 위해서 그 장치를 사용한 공정을 다른 공정과 공정 사이에 실시하고자 하면, 공정 관리가 복잡해진다는 문제가 있었다. 본 실시형태에서는, 제 1 적층체와 제 2 적층체를 따로 따로 형성함으로써, 보다 효율적으로 배선 패턴을 실시한 박막을 얻을 수 있다.
또, 산화물 반도체막을 보다 간편하게 얻기 위해서, 졸 겔법, 무전해 석출법, 또는 전해 석출법 등의 성막 방법이 사용되는 경우가 많다. 이들 성막 방법에 의하면, 적층체를 가열함으로써 고온에서 반도체막을 성장시켜, 결정성이 높은 반도체막이 얻어진다. 그러나, PET 등의 수지 기판이 견딜 수 있는 저온 (100 ℃ ∼ 200 ℃ 정도) 에서는, 결정성이 높은 산화물 반도체막을 얻는 것은 곤란하다.
본 실시형태에서는, 반도체층 (14) 을 포함하는 제 1 적층체는, 기판 (21) 을 포함하는 제 2 적층체와 별도로 형성되기 때문에, 반도체층 (14) 의 형성 공정에 의한 기판 (21) 에 대한 영향은 없다. 따라서, 기판 (21) 에 대해 영향을 미치지 않고 보다 성능이 양호한 반도체층 (14) 을 얻을 수 있다. 따라서, 본 실시형태에 의해, 보다 효율적으로 배선 패턴을 실시한 박막을 얻을 수 있다.
또한, 본 실시형태에 의해 얻은 제 3 적층체 중, 금속층 (13) 을 소스 전극 및 드레인 전극, 수지층 (23) 을 게이트 절연층, 금속층 (22) 을 게이트 전극으로 함으로써, 트랜지스터를 얻을 수 있다.
실시예
본 실시예에서는, 제 1 적층체에 있어서의 보호 시트 (11) 및 레지스트층 (12) 으로서, DFR (히타치 화성 제조 : RD-1225) 을 사용한다. 본 DFR 은, 보호 시트 (11) 상에 25 ㎛ 의 감광성 수지가 피복되어 있다. 다음으로, 제 1 적층체에 있어서의 금속층 형성 공정으로서, DFR 에 대해 이온 빔 스퍼터를 사용하여 Cu 입자를 부착시키고, 금속막인 금속층 (13) 을 성막하였다. 이로써, 높은 밀착성과 평탄성을 갖는 금속층 (13) 이 얻어졌다.
다음으로, 반도체층 형성 공정으로서, 금속층 (13) 상에 스퍼터법에 의해 a-IGZO 를 부착시키고, 반도체층 (14) 을 성막하였다. 스퍼터법에 의한 플라즈마 프로세스가 DFR 에 미치는 영향이 염려되었지만, 금속막이 차광막의 역할을 가졌기 때문에, DFR 의 감광은 무시할 수 있는 레벨이었다. 이로써, 저온에서 이동도가 높은 반도체층 (14) 을 얻을 수 있었다.
한편, 제 2 적층체를 형성하는 데에 있어서, PET 의 기판 (21) 을 준비하였다. 제 2 적층체에 있어서의 금속층 형성 공정으로서, 기판 (21) 상에 증착법을 사용하여 Cu 를 성막하였다. 그 후, 금속층 (22) 을 포토레지스트를 사용하여 패터닝하고, 에칭을 실시함으로써 게이트 전극의 배선 구조를 갖는 금속층 (22) 을 얻었다.
다음으로, 접착 겸 절연층 형성 공정으로서, SU-8 (닛폰 화약 제조 : SU-8 3005) 을 시클로헥사논에 20 wt％ 용해시킨 용액을 준비하였다. 이 SU-8 은, i 선으로 경화시키는 에폭시계 네거티브형의 감광성 수지이다. 이것을 금속층 (22) 이 형성된 기판 (21) 상에, 스핀 코트에 의해 1000 rpm 으로 성막하고, 90 ℃ 에서 10 분간 건조시켰다.
다음으로, 라미네이트 1 공정으로서, 제 1 적층체 및 제 2 적층체를, 반도체층 (14) 과 수지층 (23) 이 접촉하도록 중첩하여 제 3 적층체를 형성하고, 라미네이터 (후지플라 제조 : LPD3224) 를 사용하여, 무가열로 라미네이트를 실시하였다.
다음으로, 경화 공정으로서, 제 3 적층체에 200 mJ/㎠ 의 조사 조건으로 i 선을 조사하고, 수지층 (23) 에 사용하는 SU-8 을 감광시켰다. 또한, 수지층 (23) 의 감광시에 금속층 (13) 이 감광의 방해가 되지 않도록, 기판 (21) 측으로부터 i 선을 조사하였다.
다음으로, 라미네이트 2 공정으로서, 제 3 적층체를 상기 서술과 동일한 라미네이터에 삽입하고, 120 ℃ 의 가열을 실시하면서 압착하였다. 다음으로, 오븐을 사용하여, 압착 후의 제 3 적층체를 1 시간, 105 ℃ 의 조건하에서 가열하였다.
다음으로, 노광 공정으로서, 소스 전극 및 드레인 전극의 형상의 마스크를 준비하고, 마스크를 보호 시트 (11) 상에 설치하여, 제 3 반도체에 대해 보호 시트 (11) 측으로부터 i 선을 조사하였다.
다음으로, 현상 공정으로서, 보호 시트 (11) 를 박리하였다. 다음으로, 물에 대해 1 wt％ 의 탄산나트륨을 용해시킨 탄산나트륨 수용액에 제 3 적층체를 침지시키고, 감광되지 않은 부분의 레지스트층 (12) 을 용해시켰다.
다음으로, 에칭 공정으로서, 아세트산, 과산화수소수, 물을 준비하고, 아세트산 : 과산화수소수 : 물을 1 : 1 : 20 의 비율로 혼합시킨 에칭 용액을 사용하여 금속층 (13) 의 에칭을 실시하였다. 본 공정에 의해, 금속층 (13) 을 구성하는 Cu 가 소스 전극 및 드레인 전극의 구조로 패터닝되었다.
다음으로, 레지스트 박리 공정으로서, 감광된 레지스트층 (12) 을 박리하였다. 박리에는, 물에 대해 1 wt％ 의 수산화나트륨을 용해시킨 수산화나트륨 용액을 사용하였다.
도 6 은, 실시예에 의해 얻어진 제 3 적층체의 반도체 특성을 나타내는 도면이다. 본 도면에 나타내는 바와 같이, 제 3 적층체는 반도체 특성 (게이트의 바이어스 전압에 따른 드레인 전류가 흐르는 특성) 이 얻어지는 것을 알 수 있었다.
＜비교예 1＞
제 2 적층체의 금속층 형성 공정에 있어서, 기판 (21) 에 PET 를 사용하고, 금속층 (22) 에 Cu 를 사용하여 금속층 (22) 을 형성하였다. 그 후, 접착 겸 절연층 형성 공정에 있어서, 수지층 (23) 에 사용하는 절연체로서 수지를 대신하여 200 ㎚ 의 산화알루미늄 박막을 준비하고, 금속층 (22) 에 대해 적층하여 제 2 적층체를 형성하였다. 그 후, 제 1 적층체가 갖는 반도체층 (14) 과 산화알루미늄 박막을 접촉시켜 제 3 적층체를 형성하였지만, 산화알루미늄은 무기 재료이기 때문에, 상기 서술한 라미네이트 1 공정과 경화 공정은 실시하지 않았다.
그 후, 라미네이트 2 공정으로서, PET 의 한계 온도인 120 ℃ 까지 제 3 적층체를 가열하였다. 계속해서, 노광 공정, 현상 공정, 에칭 공정, 레지스트 박리 공정을 실시한 결과, 반도체층 (14) 과 산화알루미늄 박막이 밀착되지 않고, 박리되었다.
＜비교예 2＞
실시예 1 과 동일하게, 보호 시트 (11) 및 레지스트층 (12) 으로서 DFR 을 사용하였다. 다음으로, 제 1 적층체에 있어서의 금속층 형성 공정으로서, DFR 에 대해 스퍼터법을 사용하여 Cu 의 금속층 (13) 을 성막하였다. 그 때, 플라즈마에 의한 데미지가 레지스트층 (12) 에 영향을 주지 않도록, 타깃인 Cu 와 DFR 의 거리를 충분히 떨어뜨려 스퍼터를 실시하였다.
다음으로, 실시예 1 과 동일하게 반도체층 형성 공정을 실시하고, 제 1 적층체를 형성하였다. 또, 실시예 1 과 동일하게 제 2 적층체를 형성하고, 제 1 적층체와 제 2 적층체를 사용하여 실시예 1 과 동일하게 제 3 적층체를 형성하고, 라미네이트 1 공정, 경화 공정, 라미네이트 2 공정, 노광 공정을 실시하였다.
다음으로, 현상 공정에 있어서, 실시예 1 과 동일하게 보호 시트 (11) 를 박리하고, 탄산나트륨 수용액에 제 3 적층체를 침지하였지만, 레지스트층 (12) 은 용해되지 않아, 패터닝을 실시할 수 없었다. 스퍼터법에 의한 플라즈마가 레지스트층 (12) 을 감광시켜, 레지스트층 (12) 이 경화된 것이라고 생각된다. 본 비교예에 의해, 금속층 (13) 의 성막에는 레지스트층 (12) 이 감광되는 방법을 사용하는 것은 적합하지 않은 것을 알 수 있었다.
11 : 보호 시트
12 : 레지스트층
13 : 금속층
14 : 반도체층
21 : 기판
22 : 금속층
23 : 수지층

Claims (17)

  1. 레지스트층과 상기 레지스트층 상에 형성된 금속층을 갖는 제 1 부재와, 기판을 포함하는 제 2 부재를 접촉시켜 적층체를 형성하는 적층체 형성 공정과,
    상기 레지스트층을 패터닝하는 레지스트층 패터닝 공정과,
    상기 금속층을 선택적으로 제거하는 에칭 공정을 구비하는 것을 특징으로 하는 배선 패턴의 제조 방법.
  2. 제 1 항에 있어서,
    상기 적층체 형성 공정은, 수지층을 개재하여 상기 제 1 부재와 상기 제 2 부재를 접촉시키는 것을 특징으로 하는 배선 패턴의 제조 방법.
  3. 제 2 항에 있어서,
    상기 수지층은 상기 제 2 부재에 형성되어 있는 것을 특징으로 하는 배선 패턴의 제조 방법.
  4. 제 2 항 또는 제 3 항에 있어서,
    상기 수지층은 광경화성 수지인 것을 특징으로 하는 배선 패턴의 제조 방법.
  5. 제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 적층체 형성 공정 후, 상기 수지층을 경화시키는 수지층 경화 공정을 구비하는 것을 특징으로 하는 배선 패턴의 제조 방법.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 적층체 형성 공정은, 상기 제 1 부재와 상기 제 2 부재를 압착함으로써 상기 적층체를 얻는 것을 특징으로 하는 배선 패턴의 제조 방법.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 제 1 부재는, 상기 금속층 상에 형성된 반도체층을 갖는 것을 특징으로 하는 배선 패턴의 제조 방법.
  8. 제 7 항에 있어서,
    상기 반도체층은, 스퍼터링법에 의해 형성되어 있는 것을 특징으로 하는 배선 패턴의 제조 방법.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 레지스트층 패터닝 공정은, 광 조사에 의해 상기 레지스트층을 선택적으로 노광하고, 노광된 부분 또는 노광되어 있지 않은 부분 중 어느 일방을 제거함으로써 패터닝하는 것을 특징으로 하는 배선 패턴의 제조 방법.
  10. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서,
    상기 레지스트층은, 드라이 필름 레지스트인 것을 특징으로 하는 배선 패턴의 제조 방법.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서,
    상기 금속층은 구리로 형성되어 있는 것을 특징으로 하는 배선 패턴의 제조 방법.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 기재된 배선 패턴의 제조 방법을 사용하는 것을 특징으로 하는 트랜지스터의 제조 방법.
  13. 레지스트층과 상기 레지스트층 상에 형성된 금속층과 상기 금속층 상에 형성된 반도체층을 갖는 제 1 부재와, 기판 상에 게이트 전극과 게이트 절연층이 형성된 제 2 부재를 접촉시켜 적층체를 얻는 적층체 형성 공정과,
    상기 레지스트층을 패터닝하는 레지스트층 패터닝 공정과,
    상기 금속층을 선택적으로 제거하여 소스 전극과 드레인 전극을 얻는 전극 형성 공정을 구비하는 것을 특징으로 하는 트랜지스터의 제조 방법.
  14. 레지스트층과,
    상기 레지스트층 상에 형성된 금속층을 갖는 것을 특징으로 하는 전사용 부재.
  15. 제 14 항에 있어서,
    상기 금속층 상에, 선택적으로 형성된 반도체층을 추가로 갖는 것을 특징으로 하는 전사용 부재.
  16. 제 15 항에 있어서,
    상기 반도체층은, 스퍼터링법에 의해 형성되어 있는 것을 특징으로 하는 전사용 부재.
  17. 제 14 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 레지스트층은, 드라이 필름 레지스트인 것을 특징으로 하는 전사용 부재.
KR1020177033678A 2015-06-17 2016-06-16 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재 KR102665506B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015121905 2015-06-17
JPJP-P-2015-121905 2015-06-17
PCT/JP2016/067870 WO2016204207A1 (ja) 2015-06-17 2016-06-16 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材

Publications (2)

Publication Number Publication Date
KR20180018512A true KR20180018512A (ko) 2018-02-21
KR102665506B1 KR102665506B1 (ko) 2024-05-10

Family

ID=57545336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177033678A KR102665506B1 (ko) 2015-06-17 2016-06-16 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재

Country Status (6)

Country Link
US (1) US10438814B2 (ko)
JP (1) JP6856020B2 (ko)
KR (1) KR102665506B1 (ko)
CN (1) CN107615452B (ko)
TW (1) TWI628699B (ko)
WO (1) WO2016204207A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101859222B1 (ko) * 2016-11-28 2018-05-21 주식회사 엔디디 나노 화합물 전계효과 트랜지스터 및 그 제조 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445590U (ko) 1977-09-05 1979-03-29
US20040178527A1 (en) * 2003-03-12 2004-09-16 Industrial Technology Research Institute Liquid crystal display manufacture method
US20040224445A1 (en) * 2001-04-16 2004-11-11 Schmidt Dominik J. On chip capacitor
JP2006073794A (ja) * 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
US7036209B1 (en) * 2002-07-01 2006-05-02 Seagate Technology Llc Method of simultaneously forming magnetic transition patterns of a dual side recording medium
JP2007073696A (ja) * 2005-09-06 2007-03-22 Meisho Kiko Kk パターン形成方法、パターン形成装置およびパターン形成ずみフィルム
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
KR20070071180A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 유기박막트랜지스터 및 그 제조방법
JP2009130327A (ja) * 2007-11-28 2009-06-11 Seiko Epson Corp 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
KR20120067170A (ko) * 2010-12-15 2012-06-25 삼성전자주식회사 나노임프린트용 스탬프 제조방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5146904B2 (ko) * 1971-09-30 1976-12-11
JPS6038891B2 (ja) 1977-09-17 1985-09-03 シチズン時計株式会社 超小型水晶振動子の製造方法
US4831429A (en) * 1985-06-27 1989-05-16 Sanyo Electric Co., Ltd. Transparent photo detector device
JP3179524B2 (ja) * 1991-08-13 2001-06-25 大日本印刷株式会社 微細パターンの形成方法
JPH0682825A (ja) * 1992-09-02 1994-03-25 Dainippon Printing Co Ltd 微細パターンの転写方法
JP2002151517A (ja) * 2000-11-08 2002-05-24 Tokyo Electron Ltd 半導体デバイスの製造方法及び半導体デバイス
CN101024315A (zh) * 2001-07-06 2007-08-29 钟渊化学工业株式会社 层压体及其制造方法
JP2004259374A (ja) * 2003-02-26 2004-09-16 Tdk Corp 情報記録ディスクのメタルマスタの製造方法及びメタルマスタ
JP2007030212A (ja) * 2005-07-22 2007-02-08 Ricoh Co Ltd プラスチック成形用スタンパの製造方法
KR100636597B1 (ko) * 2005-12-07 2006-10-23 한국전자통신연구원 티형 게이트의 제조 방법
US7969005B2 (en) * 2007-04-27 2011-06-28 Sanyo Electric Co., Ltd. Packaging board, rewiring, roughened conductor for semiconductor module of a portable device, and manufacturing method therefor
JP2009132142A (ja) * 2007-10-31 2009-06-18 Jsr Corp 金属パターン形成用転写フィルムおよび金属パターン形成方法
CN101459087B (zh) * 2007-12-13 2011-03-23 中芯国际集成电路制造(上海)有限公司 再分布金属线及再分布凸点的制作方法
WO2011058611A1 (ja) 2009-11-13 2011-05-19 株式会社島津製作所 薄膜トランジスタの製造方法
JP5751055B2 (ja) * 2010-11-30 2015-07-22 Jnc株式会社 光ナノインプリント用硬化性組成物および硬化性組成物から得られた硬化膜
KR101761943B1 (ko) * 2012-09-20 2017-07-26 삼성전기주식회사 인쇄회로기판의 제조에 있어서의 시드층의 제거방법 및 그를 이용하여 제조된 인쇄회로기판
CN104299913B (zh) * 2014-07-29 2017-09-05 深圳市华星光电技术有限公司 薄膜晶体管的制造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5445590U (ko) 1977-09-05 1979-03-29
US20040224445A1 (en) * 2001-04-16 2004-11-11 Schmidt Dominik J. On chip capacitor
US7036209B1 (en) * 2002-07-01 2006-05-02 Seagate Technology Llc Method of simultaneously forming magnetic transition patterns of a dual side recording medium
US20040178527A1 (en) * 2003-03-12 2004-09-16 Industrial Technology Research Institute Liquid crystal display manufacture method
JP2006073794A (ja) * 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
JP2007073696A (ja) * 2005-09-06 2007-03-22 Meisho Kiko Kk パターン形成方法、パターン形成装置およびパターン形成ずみフィルム
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
KR20070071180A (ko) * 2005-12-29 2007-07-04 엘지.필립스 엘시디 주식회사 유기박막트랜지스터 및 그 제조방법
JP2009130327A (ja) * 2007-11-28 2009-06-11 Seiko Epson Corp 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
KR20120067170A (ko) * 2010-12-15 2012-06-25 삼성전자주식회사 나노임프린트용 스탬프 제조방법

Also Published As

Publication number Publication date
KR102665506B1 (ko) 2024-05-10
JP6856020B2 (ja) 2021-04-07
JPWO2016204207A1 (ja) 2018-04-05
WO2016204207A1 (ja) 2016-12-22
CN107615452A (zh) 2018-01-19
CN107615452B (zh) 2021-06-22
TWI628699B (zh) 2018-07-01
US10438814B2 (en) 2019-10-08
TW201712733A (zh) 2017-04-01
US20180108539A1 (en) 2018-04-19

Similar Documents

Publication Publication Date Title
TWI777064B (zh) 轉印基板
US10672765B2 (en) Methods of manufacturing transistors including forming a depression in a surface of a covering of resist material
JP2013541804A (ja) 不透明導電性領域の自己整合被覆
CA2990283C (en) Self-aligning metal patterning based on photonic sintering of metal nanoparticles
US11877484B2 (en) Display panel, preparation method for display panel and display device
KR20140041403A (ko) 유기 박막 트랜지스터 어레이 기판 및 그 제조 방법, 및 디스플레이 장치
US9263553B2 (en) Transistor and its method of manufacture
JP2013026546A (ja) 薄膜デバイス用基板、及び薄膜デバイスの製造方法
JP2016533004A (ja) 導電性基板およびその製造方法
WO2019223076A1 (zh) 金属氧化物薄膜晶体管及其制作方法、显示器
KR20180018512A (ko) 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재
JP5810810B2 (ja) トップゲート型アクティブマトリックス基板、およびその製造方法
JP2010205848A (ja) 平坦な導電性膜の製造方法及び半導体装置の製造方法並びに半導体装置
JP2013033843A5 (ko)
TWI511302B (zh) 薄膜電晶體及使用該薄膜電晶體的顯示陣列基板的製造方法
WO2009072675A1 (ja) 制御基板およびこの制御基板の製造方法
KR101642446B1 (ko) 전기영동 표시장치 제조 방법
WO2019208206A1 (ja) 有機半導体装置及び有機半導体装置の製造方法
KR101250422B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
KR101211721B1 (ko) 액정표시장치용 고정밀 인쇄판 및 그의 제조 방법
GB2492532A (en) Method of manufacturing a thin film transistor
JP2011258777A (ja) 半導体素子の製造方法

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant