JP2006073794A - 電界効果トランジスタ及びその製造方法 - Google Patents
電界効果トランジスタ及びその製造方法 Download PDFInfo
- Publication number
- JP2006073794A JP2006073794A JP2004255371A JP2004255371A JP2006073794A JP 2006073794 A JP2006073794 A JP 2006073794A JP 2004255371 A JP2004255371 A JP 2004255371A JP 2004255371 A JP2004255371 A JP 2004255371A JP 2006073794 A JP2006073794 A JP 2006073794A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- effect transistor
- flexible
- organic semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thin Film Transistor (AREA)
Abstract
【課題】 可撓性のあるフレキシブルな基板に形成されたトップコンタクト構造の高性能な電界効果トランジスタの製造方法を提供する。
【解決手段】 剛性の高い材料よりなる補助基板40上にソース電極28A及びドレイン電極28Bよりなる第1電極28を剥離可能に形成する工程と、第1電極を可撓性のある第1基板14に移転させる工程と、可撓性のある第2基板16上に、ゲート電極となる第2電極18とゲート絶縁膜20とパターン化された有機半導体膜22とを順次形成する工程と、ソース電極及びドレイン電極のそれぞれの一部が有機半導体膜上に位置するように第1電極と有機半導体膜とを対向させて第1基板と第2基板とを接合する工程とを有する。これにより、可撓性のあるフレキシブルな基板に形成されたトップコンタクト構造の高性能な電界効果トランジスタを形成する。
【選択図】 図1
【解決手段】 剛性の高い材料よりなる補助基板40上にソース電極28A及びドレイン電極28Bよりなる第1電極28を剥離可能に形成する工程と、第1電極を可撓性のある第1基板14に移転させる工程と、可撓性のある第2基板16上に、ゲート電極となる第2電極18とゲート絶縁膜20とパターン化された有機半導体膜22とを順次形成する工程と、ソース電極及びドレイン電極のそれぞれの一部が有機半導体膜上に位置するように第1電極と有機半導体膜とを対向させて第1基板と第2基板とを接合する工程とを有する。これにより、可撓性のあるフレキシブルな基板に形成されたトップコンタクト構造の高性能な電界効果トランジスタを形成する。
【選択図】 図1
Description
本発明は、微細加工された電極回路をフレキシブルな基板上に形成することにより、柔軟な有機半導体材料の特性を生かした集積回路を作製することができる電界効果トランジスタ及びその製造方法に関する。
近年、電界効果トランジスタ(以下「FET」とも称す)は低消費電力であり、しかも動作も速いことから、高速なスイッチング素子として、薄膜トランジスタ(TFT)へ応用されている。そして、ブラウン管(CRT)と同等の高画質性能、低消費電力、省スペース等の利点を有するアクティブマトリクス駆動の液晶ディスプレイ等として、パソコンやワークステーション等のモニタに広く利用されている。この電界効果トランジスタは、ソース電極及びドレイン電極を配線した半導体層/絶縁層/ゲート電極層のように多層構造から形成される。そして、それぞれの積層構造の違いにより大きく分けて、ボトムコンパクト型とトップコンタクト型の電界効果トランジスタがそれぞれ知られている。
図4は従来の電界効果トランジスタの一例を示し、図4(A)はボトムコンタクト型を示し、図4(B)はトップコンタクト型を示す。図4(A)に示すボトムコンタクト型の電界効果トランジスタでは、基板2上にゲート電極4を形成し、このゲート電極4を含む表面全体をゲート絶縁膜6で覆っている。そして、上記ゲート絶縁膜6上であって、前記ゲート電極4に対応する位置にソース電極8Aとドレイン電極8Bとを形成し、更に、これらソース電極8Aの表面とドレイン電極8Bの表面とを跨ぐようにして有機半導体膜10を形成している。
図4は従来の電界効果トランジスタの一例を示し、図4(A)はボトムコンタクト型を示し、図4(B)はトップコンタクト型を示す。図4(A)に示すボトムコンタクト型の電界効果トランジスタでは、基板2上にゲート電極4を形成し、このゲート電極4を含む表面全体をゲート絶縁膜6で覆っている。そして、上記ゲート絶縁膜6上であって、前記ゲート電極4に対応する位置にソース電極8Aとドレイン電極8Bとを形成し、更に、これらソース電極8Aの表面とドレイン電極8Bの表面とを跨ぐようにして有機半導体膜10を形成している。
これに対して、図4(B)に示すトップコンタクト型では、図4(A)に示す場合とは、ソース電極8A及びドレイン電極8Bと有機半導体膜10との積層順序が逆であり、ゲート絶縁膜6の上に先に有機半導体膜10を形成し、その上にソース電極8A及びドレイン電極8Bを形成している。
そして、最近にあっては、用途の多用性及びプロセス温度の低温化が可能なことから、有機半導体膜やフレキシブル基板を用いたFETが注目される傾向にある。
ところで、上記ボトムコンタクト型FETは従来通りのフォトリソグラフィ法が使用可能であって、工程も困難ではなく、ソース・ドレイン間のギャップ長が小さく形成できることから高精細化が図り易いが、トランジスタ特性が低く、フレキシブル基板を用いる場合に困難が生じるので、あまり好ましくない。これに対して、トップコンタクト型FETは、半導体層上に電極を形成する工程を伴うことから半導体層として熱的に弱い有機半導体膜を用いると、フォトリソグラフィ技術が適用できないため、ギャップ長の高精細化が困難であり、しかも安定した素子を得ることが困難であるが、高性能なトランジスタを得られる、という利点を有する。
そして、最近にあっては、用途の多用性及びプロセス温度の低温化が可能なことから、有機半導体膜やフレキシブル基板を用いたFETが注目される傾向にある。
ところで、上記ボトムコンタクト型FETは従来通りのフォトリソグラフィ法が使用可能であって、工程も困難ではなく、ソース・ドレイン間のギャップ長が小さく形成できることから高精細化が図り易いが、トランジスタ特性が低く、フレキシブル基板を用いる場合に困難が生じるので、あまり好ましくない。これに対して、トップコンタクト型FETは、半導体層上に電極を形成する工程を伴うことから半導体層として熱的に弱い有機半導体膜を用いると、フォトリソグラフィ技術が適用できないため、ギャップ長の高精細化が困難であり、しかも安定した素子を得ることが困難であるが、高性能なトランジスタを得られる、という利点を有する。
換言すれば、無機半導体を用いる場合には、フォトリソグラフィ、表面酸化及び真空蒸着等を組み合わせた製造工程が行われ、絶縁層には、シリコン酸化膜、シリコン窒化膜、絶縁性有機薄膜等が一般に利用されるが、この場合には、シリコン等の材料を用いるため、生産コストが高いのみならず、製造工程におけるプロセス温度が高く、トランジスタの形成にプラスチック等のフレキシブルな基板を用いることが難しい。
一方、有機半導体を用いた場合には、上記の無機半導体の製造工程と同様の加工技術を利用して電極回路を作製できるが、電極間ギャップを被覆するように有機半導体材料が蒸着又は塗布され、また有機半導体では絶縁膜に有機材料を用いることが出来、かつ、成膜プロセス中の温度が低いため、作製する基板に一応はフレキシブルなプラスチックを用いることができる(特許文献1、非特許文献1)。
一方、有機半導体を用いた場合には、上記の無機半導体の製造工程と同様の加工技術を利用して電極回路を作製できるが、電極間ギャップを被覆するように有機半導体材料が蒸着又は塗布され、また有機半導体では絶縁膜に有機材料を用いることが出来、かつ、成膜プロセス中の温度が低いため、作製する基板に一応はフレキシブルなプラスチックを用いることができる(特許文献1、非特許文献1)。
しかしながら、有機半導体材料を適用した製造工程に、フォトリソグラフィ法を使用した配線技術は、フォトレジストが溶解したり、プラスチック基板へのダメージが大きくなったり、プラスチック基板の取り扱いが困難であることから適用が難しい。従って、メタルマスクを用いる蒸着やスパッタリング等の成膜法により有機半導体材料や樹脂基板上へ配線を施すことが行われている。
しかしながら、この成膜法では、フォトリソグラフィに比べて微細加工が難しく、特に電極間ギャップの小さい高性能の集積回路を作製することは困難である。また、プラスチック等の有機材料基板を用いた場合には、配線に用いられる金属細線とプラスチック基板との接着性が弱いため、電極の剥離が起こり易い、という問題点がある。
しかしながら、この成膜法では、フォトリソグラフィに比べて微細加工が難しく、特に電極間ギャップの小さい高性能の集積回路を作製することは困難である。また、プラスチック等の有機材料基板を用いた場合には、配線に用いられる金属細線とプラスチック基板との接着性が弱いため、電極の剥離が起こり易い、という問題点がある。
この点に関し、トップコンタクト型のFETに関する上記非特許文献1では、ゲート電極、絶縁膜及び半導体膜を形成した一方の基板と、ソース、ドレイン電極を形成した他方の基板とをラミネートにより貼り合わせてトランジスタを形成する技術が示されているが、高精細化への試みとして、自己組織化膜を用いて電極材料である金のパターニングを行っており、金のエッチングにシアン系エッチャントを用いていることから環境負荷および有害性の高い工程を使用しなければならなかった。
本発明は以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、可撓性のあるフレキシブルな基板に形成されたトップコンタクト構造の高性能な電界効果トランジスタ及びその製造方法を提供することにある。
本発明は以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、可撓性のあるフレキシブルな基板に形成されたトップコンタクト構造の高性能な電界効果トランジスタ及びその製造方法を提供することにある。
本発明者は、上記課題を解決するため鋭意検討した結果、可撓性のあるフレキシブルな基板に高精細な電極パターンを作製可能な方法を見い出した。すなわち、フォトリソグラフィ法の適用可能な剛性の高い基板上に微細加工された電極パターンを予め作製し、これに他方のフレキシブルな基板を対向させ、エネルギーを印加した後、電極パターンを剛性の高い基板から剥離すると、微細電極パターンが他方のフレキシブルな基板へ移転できることを見い出すことにより、本発明に至ったものである。
請求項1に係る発明は、剛性の高い材料よりなる補助基板上にソース電極及びドレイン電極よりなる第1電極を剥離可能に形成する工程と、前記第1電極を剥離して可撓性のある第1基板に移転させる工程と、可撓性のある第2基板上に、ゲート電極となる第2電極とゲート絶縁膜とパターン化された有機半導体膜とを順次形成する工程と、前記ソース電極及び前記ドレイン電極のそれぞれの一部が前記有機半導体膜上に位置するように前記第1電極と前記有機半導体膜とを対向させて前記第1基板と前記第2基板とを接合する工程と、を有することを特徴とする電界効果トランジスタの製造方法である。
請求項2に係る発明は、可撓性のある第2基板と、前記第2基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に部分的に形成された有機半導体膜と、互いの一部が前記有機半導体膜上に位置されると共に所定の間隔を隔てて形成されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を含む表面全面を覆うように形成された可撓性のある第1基板と、よりなることを特徴とする電界効果トランジスタである。
請求項2に係る発明は、可撓性のある第2基板と、前記第2基板上に形成されたゲート電極と、前記ゲート電極上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に部分的に形成された有機半導体膜と、互いの一部が前記有機半導体膜上に位置されると共に所定の間隔を隔てて形成されたソース電極及びドレイン電極と、前記ソース電極及びドレイン電極を含む表面全面を覆うように形成された可撓性のある第1基板と、よりなることを特徴とする電界効果トランジスタである。
本発明の電界効果トランジスタ及びその製造方法によれば、可撓性のあるフレキシブルな基板に電極間ギャップが高精細になされた高性能な電界効果トランジスタを形成することができる。
以下に、本発明に係る電界効果トランジスタ及びその製造方法の一実施例を添付図面に基づいて詳述する。
図1は本発明に係る電界効果トランジスタの一例を示す拡大断面図、図2は本発明に係る電界効果トランジスタの製造方法を示す工程図である。
まず、図1を参照して本発明の電界効果トランジスタの一例について説明する。図1に示すように、この電界効果トランジスタ12は、その上下の両面が可撓性のあるフレキシブルな第1基板14と可撓性のあるフレキシブルな第2基板16とにより形成されている。これらの両基板14、16は、例えばポリイミド樹脂のような高分子材料が用いられる。上記第2基板16上には、第2電極となる金属等のゲート電極18及びゲート絶縁膜20が順次全面に亘って形成されている。このゲート絶縁膜20としては、例えば金属酸化物や高分子材料等が用いられる。
図1は本発明に係る電界効果トランジスタの一例を示す拡大断面図、図2は本発明に係る電界効果トランジスタの製造方法を示す工程図である。
まず、図1を参照して本発明の電界効果トランジスタの一例について説明する。図1に示すように、この電界効果トランジスタ12は、その上下の両面が可撓性のあるフレキシブルな第1基板14と可撓性のあるフレキシブルな第2基板16とにより形成されている。これらの両基板14、16は、例えばポリイミド樹脂のような高分子材料が用いられる。上記第2基板16上には、第2電極となる金属等のゲート電極18及びゲート絶縁膜20が順次全面に亘って形成されている。このゲート絶縁膜20としては、例えば金属酸化物や高分子材料等が用いられる。
上記ゲート絶縁膜20上には、部分的に例えばペンタセン等よりなる有機半導体膜22が形成されると共に、その両側には、上記有機半導体膜22から離間させて補助電極24、26がそれぞれ形成されている。そして、上記有機半導体膜22上に、この上面と上記補助電極24、26との間を跨ぐようにして第1電極28としてソース電極28Aとドレイン電極28Bとが形成されている。このソース電極28Aとドレイン電極28Bとの間は、所定の間隔だけ隔てられており、電極ギャップ30となっている。そして、このソース電極28A及びドレイン電極28Bを含む表面全面を覆うようにして上記第1基板14が形成されている。
次に、上記した電界効果トランジスタ12の製造方法を図2も参照して説明する。
まず、剛性の高い材料よりなる補助基板40上にレジスト42を塗布し(図2(A)参照)、このレジスト42に対して所定のフォトマスク44を用いて露光することにより、レジストパターン42Aを形成する(図2(B)参照)。次に、上記レジストパターン42A上から全面に真空蒸着法等により金属46を蒸着させて(図2(C)参照)、レジストパターン42Aを除去することによりレジストパターン42A上の不要な金属46を除いて補助基板40上の金属46を残し、これにより第1電極28であるソース電極28Aとドレイン電極28Bとを形成する(図2(D)参照)。このソース電極28Aとドレイン電極28Bとは、この補助基板40が剛性の高い材料よりなることから高い精度で微細形成することができる。
まず、剛性の高い材料よりなる補助基板40上にレジスト42を塗布し(図2(A)参照)、このレジスト42に対して所定のフォトマスク44を用いて露光することにより、レジストパターン42Aを形成する(図2(B)参照)。次に、上記レジストパターン42A上から全面に真空蒸着法等により金属46を蒸着させて(図2(C)参照)、レジストパターン42Aを除去することによりレジストパターン42A上の不要な金属46を除いて補助基板40上の金属46を残し、これにより第1電極28であるソース電極28Aとドレイン電極28Bとを形成する(図2(D)参照)。このソース電極28Aとドレイン電極28Bとは、この補助基板40が剛性の高い材料よりなることから高い精度で微細形成することができる。
次に、上記両電極28A、28Bと同様な形状にパターン化されたスタンパ48を用いて接着剤50を上記ソース電極28Aとドレイン電極28Bの両表面に塗布する(図2(E)参照)。
そして、上記ソース電極28A及びドレイン電極28Aを含む補助基板40の全面を覆うようにして可撓性のある材料よりなるフレキシブルな第1基板14を形成し(図2(F)参照)、上記ソース電極28Aとドレイン電極28Bとを上記補助基板40から剥離するように上記第1基板14を剥がすことにより、上記ソース電極28Aとドレイン電極28Bとが第1基板14側へ移転されることになる(図2(G)参照)。
ここで別工程で、第1基板14と同様な可撓性のあるフレキシブルな第2基板16上に、第2基板としてのゲート電極18、ゲート絶縁膜20、有機半導体膜22及び補助電極24、26が予め形成されている(図2(H)参照)。
そして、上記ソース電極28A及びドレイン電極28Aを含む補助基板40の全面を覆うようにして可撓性のある材料よりなるフレキシブルな第1基板14を形成し(図2(F)参照)、上記ソース電極28Aとドレイン電極28Bとを上記補助基板40から剥離するように上記第1基板14を剥がすことにより、上記ソース電極28Aとドレイン電極28Bとが第1基板14側へ移転されることになる(図2(G)参照)。
ここで別工程で、第1基板14と同様な可撓性のあるフレキシブルな第2基板16上に、第2基板としてのゲート電極18、ゲート絶縁膜20、有機半導体膜22及び補助電極24、26が予め形成されている(図2(H)参照)。
そして、図2(I)に示すように、上記第1基板14のソース電極28A及びドレイン電極28Bの電極ギャップ30が、上記有機半導体膜22上の所定の場所に位置するように位置合わせを行って、第1基板14と第2基板16とを対向させて密着接合する。これにより、積層構造体となったトップコンタクト型の電界効果トランジスタ12が製造されることになる。
ここで上記補助基板40の材質は、シリコンウエハ、ガラス、石英、錫インジウム酸化物付ガラスの他、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀等の金属等が挙げられるが、これらに限定されるものではない。これらの様に剛性が高く非常にたわみ難いものであればよい。この中で特にフォトリソグラフィ等で第1電極28を作製する基板としては、特にシリコンウエハやガラスが好適に用いられる。本発明において補助基板40の一方の面に第1電極28を形成する方法は、特に限定されるものではない。前述したように、例えばレジスト42を基板表面に塗布し、電極パターンを施したフォトマスク44を通して露光し、次いで現像操作を施しレジストパターン42Aを作製する。その後、電極材料を真空蒸着又はスパッタリング等を施す。そして、レジスト42を剥離又は溶解することで補助基板40上にソース電極28A及びドレイン電極28Bの対からなる第1電極28を作製する。
ここで上記補助基板40の材質は、シリコンウエハ、ガラス、石英、錫インジウム酸化物付ガラスの他、銅、亜鉛、アルミニウム、ステンレス、マグネシウム、鉄、ニッケル、金、銀等の金属等が挙げられるが、これらに限定されるものではない。これらの様に剛性が高く非常にたわみ難いものであればよい。この中で特にフォトリソグラフィ等で第1電極28を作製する基板としては、特にシリコンウエハやガラスが好適に用いられる。本発明において補助基板40の一方の面に第1電極28を形成する方法は、特に限定されるものではない。前述したように、例えばレジスト42を基板表面に塗布し、電極パターンを施したフォトマスク44を通して露光し、次いで現像操作を施しレジストパターン42Aを作製する。その後、電極材料を真空蒸着又はスパッタリング等を施す。そして、レジスト42を剥離又は溶解することで補助基板40上にソース電極28A及びドレイン電極28Bの対からなる第1電極28を作製する。
また上記レジスト42の材料としては、ポリイソプレンとビスアジドからなる環化ゴム、ポリけい皮酸、ノボラック樹脂、フェノール樹脂、ポリメチルメタクリレート、ポリメチルイソプロペニルケトン等が挙げられるが、ノボラック樹脂が特に好適に用いられる。
また第1電極28の材料としては、金、銅、アルミニウム、白金、クロム、パラジウム、インジウム、タンタル、モリブテン、ニッケル、マグネシウム、銀、鉄、ガリウム等の金属やこれらの合金、あるいは積層構造、さらに、スズ・インジウム酸化物、ポリシリコン、アモルファスシリコン、スズ酸化物、酸化亜鉛、酸化インジウム、酸化チタン等の酸化物、ポリチオフェンとその誘導体、ポリエチレンジオキシチオフェンとその誘導体、ポリアニリンとその誘導体、ポリアセチレンとその誘導体等にドーピングを行った導電性高分子が挙げられるが、これらに限定されるものではない。
また第1電極28の材料としては、金、銅、アルミニウム、白金、クロム、パラジウム、インジウム、タンタル、モリブテン、ニッケル、マグネシウム、銀、鉄、ガリウム等の金属やこれらの合金、あるいは積層構造、さらに、スズ・インジウム酸化物、ポリシリコン、アモルファスシリコン、スズ酸化物、酸化亜鉛、酸化インジウム、酸化チタン等の酸化物、ポリチオフェンとその誘導体、ポリエチレンジオキシチオフェンとその誘導体、ポリアニリンとその誘導体、ポリアセチレンとその誘導体等にドーピングを行った導電性高分子が挙げられるが、これらに限定されるものではない。
上述のように上記第1電極28は、ソース電極28A及びドレイン電極28Bとして作用し、前述の電極材料が用いられる。第1電極28の電極回路の線幅は、好ましくは0.1〜1000μm、より好ましくは1〜50μmである。ここで、線幅が1μmより小さくなるにつれ、電気抵抗が大きくなり、同時に断線が起こり易くなり、50μmより大きくなるにつれて集積回路の集積率が低くなる。また電極間ギャップは、0.1〜100μm程度である。
本発明における高分子材料からなる可撓性のある第1基板14は、上記補助基板40の全面を覆うように形成される。本発明において高分子材料よりなる第1基板14を作製する方法としては、真空蒸着法、プラズマCVD法、化学反応蒸着法、スパッタリング法、スピンコート法、ディップコート法、シルクスクリーン法、スプレイ法等が挙げられる。この時、樹脂フィルムをそのまま第1基板14として用いる方法、反応性のあるモノマーあるいはオリゴマーを別の基板上に形成し、熱、光等の外部エネルギーを印加して硬化、成型させ高分子よりなる第1基板14とする方法、あるいは高分子を溶解させて別の基板上に成膜乾燥して第1基板14とする方法が上記成膜方法と組み合わせて用いられる。
本発明における高分子材料からなる可撓性のある第1基板14は、上記補助基板40の全面を覆うように形成される。本発明において高分子材料よりなる第1基板14を作製する方法としては、真空蒸着法、プラズマCVD法、化学反応蒸着法、スパッタリング法、スピンコート法、ディップコート法、シルクスクリーン法、スプレイ法等が挙げられる。この時、樹脂フィルムをそのまま第1基板14として用いる方法、反応性のあるモノマーあるいはオリゴマーを別の基板上に形成し、熱、光等の外部エネルギーを印加して硬化、成型させ高分子よりなる第1基板14とする方法、あるいは高分子を溶解させて別の基板上に成膜乾燥して第1基板14とする方法が上記成膜方法と組み合わせて用いられる。
上記第1基板14は、上述のように、有機薄膜よりなる絶縁層であり、具体的には、ポリパラキシリレンやその誘導体、ポリイミドやその誘導体、ポリアクリロニトリル、ポリメタクリル酸メチル、ポリスチレン、ポリフェノール誘導体、ポリ尿素、ポリエチレン、ポリプロピレン、ポリ塩化ビニル、ポリ塩化ビニリデン、ポリシリコーンやその誘導体等のポリマー薄膜等が用いられるが、特に膜の均一性と電気絶縁性の点から、ポリシリコーンあるいはポリイミドやその誘導体が好適に用いられる。特にポリジメチルシロキサン(PDMS)では硬化剤を混合して成膜後に硬化させてシリコーンエラストマーとする。この第1基板14の薄膜化は前記補助基板40上に直接スピンコートや印刷法等により成膜することにより行ってもよい。また、他の平坦な基板上に有機薄膜を成膜した後に剥離したシリコーンエラストマーを第1基板14としてもよいし、もしくはフォトリソグラフィ法と反応性イオンエッチング法等により任意のパターン形成を行ったシリコン等の基板上に同様に成膜した後、型取りを行ったシリコーンエラストマーを第1基板14として用いても良い。
また補助基板40の表面上に接着層を形成していない場合においても、補助基板40の表面に付着した有機物に由来する疎水相互作用、界面での混合効果は存在すること、さらに、補助基板40と第1電極28との界面には付着力の強くない金が存在することにより、第1電極28を第1基板14へ容易に移転(転写)させることができる。このとき第1電極28の表面にさらに接着剤50を形成しておけば、その転移をより効率的に行うことができる。この接着剤50としては公知のいずれの接着剤でも用いることができるが、高分子型の接着剤よりは、分子鎖の一部に一つ若しくは複数の極性基を有するOTS、TMS等の界面活性剤、シランカップリング等のカップリング剤等を用い、単分子膜、或いは、それに類する薄膜状に形成したものが好適である。
上記極性基としては飽和炭化水素、二重結合、三重結合を有する不飽和炭化水素、脂環式炭化水素、芳香族炭化水素、金属材料に親和性を有するチオール、スルフィド、ジスルフィド、ポリスルフィド、チオアルデヒド、チオケトン、チオアセタール等のイオウ性官能基を有する化合物、酸化物半導体に親和性を有するトリクロロシラン、メトキシシラン等の含ケイ素官能基を有する化合物やリン酸、カルボン酸およびその誘導体もしくはそれらの金属塩等が用いられる。
上記極性基としては飽和炭化水素、二重結合、三重結合を有する不飽和炭化水素、脂環式炭化水素、芳香族炭化水素、金属材料に親和性を有するチオール、スルフィド、ジスルフィド、ポリスルフィド、チオアルデヒド、チオケトン、チオアセタール等のイオウ性官能基を有する化合物、酸化物半導体に親和性を有するトリクロロシラン、メトキシシラン等の含ケイ素官能基を有する化合物やリン酸、カルボン酸およびその誘導体もしくはそれらの金属塩等が用いられる。
上記したような界面活性剤等を選択的に第1電極28上に形成するには、印刷法、特にマイクロコンタクトプリント法を用いるとよい。コンタクトプリント側のスタンプとしては前述のPDMS上に上記第1電極28と同じパターンの凸形状が形成されていればよい。この凸形状は、フォトリソグラフィ法と反応性イオンエッチング法等により電極形状のパターン形成を行ったシリコンやガラス等の基板をそのまま用いるか、それら基板上にPDMSをスピンコート法等で成膜した後、型取りを行ったPDMS基板を用いることで可能である。上記第1基板14を補助基板40上に形成後、この第1基板14の剥離を行い第1電極28を第1基板14側に移転(転写)させる。
また、本発明において第2基板16上に第2電極であるゲート電極18を作製する方法としては、前述の補助基板40上に第1電極28を形成する方法と同様でよい。また第2基板16も第1基板14と同様の高分子材料からなる基板を用いることができるが、基板に熱ダメージの少ない工程が望まれる。具体的には、第2電極18となる金属あるいは無機半導体層を第2基板16となる有機薄膜上に真空蒸着法、プラズマCVD法、スパッタリング法、スプレイ法等により堆積する。上述のように、この第2電極18は、ゲート電極として作用し、第1電極28と同様に、金、銅、アルミニウム、白金、クロム、パラジウム、インジウム、モリブテン、ニッケル、マグネシウム、銀、鉄、ガリウム等の金属やこれらの合金、スズ・インジウム酸化物、ポリシリコン、アモルファスシリコン、スズ酸化物、酸化インジウム、酸化チタン等の酸化物半導体、ポリチオフェンとその誘導体、ポリエチレンジオキシチオフェンとその誘導体、ポリアニリンとその誘導体、ポリアセチレンとその誘導体等にドーピングを行った導電性高分子等が用いられる。
上記ゲート絶縁膜20は、金属酸化物、金属窒化物、金属フッ化物、ポリビニルアルコール、ポリビニルフェノール、ポリイミド誘導体、ポリシリコーン等の高分子材料等が用いられる。ゲート絶縁膜20が形成された後、有機半導体膜22を形成する。その後、補助電極24、26として電極配線を第1電極28の一端部と接触する範囲に各補助電極24、26の一端部が位置するよう形成する。そして、前述したように、第1電極28側の第1基板14と、有機半導体層膜22や補助電極24、26等の形成された第2基板26を対向させて貼り合わせ電界効果トランジスタ12とする。
上記有機半導体膜22を積層する方法としては、真空蒸着法、スピンコート法、キャスト法、引き上げ法、ラングミュアブロジェット法、スプレイ法、インクジェット法、シルクスクリーン法、加熱転写法等が挙げられるが、これらに限定されるものではない。この有機半導体膜22としては、ペンタセン、アントラセン、ピレン等のアセン類及びそれらのオリゴマーあるいはポリマー、チオフェン、ピロール、フラン等のヘテロ環化合物及びそれらのオリゴマーあるいはポリマー、トリフェニルアミン誘導体やフタロシアニン誘導体とその銅、金、白金、バナジウム、ルテニウム等錯体、キノリノールやビピリジンオキサゾール等の各誘導体とアルミニウム、亜鉛、ホウ素、イリジウム、白金、ルテニウム等の金属錯体、ポリアセチレン、ポリフェニレンビニレン、ポリフルオレン、ポリチオフェン等のπ共役ポリマーの誘導体等が挙げられるが、これらに限定されるものではない。特に、安定性やキャリア移動度の大きさの点から、ペンタセンやフタロシアニン銅錯体、ポリチオフェンが好適に用いられる。
本発明に係る電界効果トランジスタ12は、その両側を第1及び第2基板14、16よりなる高分子薄膜で構成し、しかも電極間ギャップ長が小さく、高精細で高性能な電界効果トランジスタであるため、フレキシブルなディスプレイを駆動するTFT回路や、シール状のICチップ等として広く利用できる。
本発明に係る電界効果トランジスタ12は、その両側を第1及び第2基板14、16よりなる高分子薄膜で構成し、しかも電極間ギャップ長が小さく、高精細で高性能な電界効果トランジスタであるため、フレキシブルなディスプレイを駆動するTFT回路や、シール状のICチップ等として広く利用できる。
次に、上記した本発明の電界効果トランジスタを実際に作製して評価を行ったので、その評価結果について説明する。尚、本発明は、以下に説明する実施例に限定されないのは勿論である。
<実施例1>
(1)直径が3インチの補助基板40としてのシリコンウエハ上にリフトオフ用レジスト42をスピンコート法により塗布し、チャンネル長5μm、チャネル幅2mm、長さ20mmの電極パターンを作製したフォトマスク44を介して露光、現像操作することにより電極のレジストパターン40Aを作製した。この補助基板40を真空蒸着機に移し、クロム、金を真空蒸着法によりそれぞれ厚さ20nm、80nmで順次成膜した。その後、レジストパターン42を溶解、剥離することでチャネル長5μmのままの金電極を第1電極28として作製した。この第1電極28はソース電極28A及びドレイン電極28Bに対応する。
(2)上記レジストパターン42と同様なレジストパターンを別の直径が3インチのシリコン基板上に作製し、真空装置内で反応性イオンエッチングによりCHF3 ガスを用いてシリコン基板のエッチング加工を行い、その後、このレジストを剥離して図示しないマザースタンパを作製した。このマザースタンパ上にPDMSと硬化剤(10%)を混合した液体を滴下し、スピンコートによって厚さ0.2mmの高分子基板を作製し、130℃で一晩加熱硬化させた後、高分子基板を離間してスタンパ48を得た。この後、接着剤としてオクタデシルトリクロロシラン(OTS)にスタンパ48の凸部を接触させた。このスタンパ48の凸パターンと金電極よりなる第1電極28のパターンを顕微鏡下で位置合わせを行った後、スタンパ48と補助基板40とを接触させ、金電極よりなる第1電極28上にOTS薄膜よりなる接着剤50を塗布した。
<実施例1>
(1)直径が3インチの補助基板40としてのシリコンウエハ上にリフトオフ用レジスト42をスピンコート法により塗布し、チャンネル長5μm、チャネル幅2mm、長さ20mmの電極パターンを作製したフォトマスク44を介して露光、現像操作することにより電極のレジストパターン40Aを作製した。この補助基板40を真空蒸着機に移し、クロム、金を真空蒸着法によりそれぞれ厚さ20nm、80nmで順次成膜した。その後、レジストパターン42を溶解、剥離することでチャネル長5μmのままの金電極を第1電極28として作製した。この第1電極28はソース電極28A及びドレイン電極28Bに対応する。
(2)上記レジストパターン42と同様なレジストパターンを別の直径が3インチのシリコン基板上に作製し、真空装置内で反応性イオンエッチングによりCHF3 ガスを用いてシリコン基板のエッチング加工を行い、その後、このレジストを剥離して図示しないマザースタンパを作製した。このマザースタンパ上にPDMSと硬化剤(10%)を混合した液体を滴下し、スピンコートによって厚さ0.2mmの高分子基板を作製し、130℃で一晩加熱硬化させた後、高分子基板を離間してスタンパ48を得た。この後、接着剤としてオクタデシルトリクロロシラン(OTS)にスタンパ48の凸部を接触させた。このスタンパ48の凸パターンと金電極よりなる第1電極28のパターンを顕微鏡下で位置合わせを行った後、スタンパ48と補助基板40とを接触させ、金電極よりなる第1電極28上にOTS薄膜よりなる接着剤50を塗布した。
(3)更に、この補助基板40上にPDMSと硬化剤(10%)を混合した液体を滴下し、スピンコートによって厚さ0.2mmの高分子薄膜よりなる第1基板14を作製して130℃で一晩加熱硬化させた。この第1基板14をゆっくり引き剥がすことにより、上記金電極よりなる第1電極28を高分子薄膜よりなる第1基板14上に移し取った。
(4)上記とは別に厚さ0.2mmの直径が3インチのポリカーボネート基板よりなる第2基板16上に長さ20mm、幅200μm、厚さ20nmのAl膜をスパッタリングで成膜し、次いで厚さ50nmのTa膜をスパッタリングにより成膜して第2電極としてゲート電極18を形成した。ついで1%ホウ酸溶液中で対向電極間に通電して陽極酸化を行って上記Ta膜の表面のみを酸化することによってTaよりなるゲート電極18の表面にTa2 O5 よりなるゲート絶縁膜20を形成した。さらにペンタセンを10mm角に蒸着して有機半導体膜22を形成した。
(5)さらに上記工程(1)で作製した金電極よりなる第1電極28と、その一端部で接触するようなパターンとなるAlからなる補助電極24、26を上記有機半導体膜22と接触しないよう蒸着成膜した。
(6)次に、上記のように形成した第2基板16と、上記工程(3)で作製した第1基板14とを対向させ、位置合わせを行った後に加圧して貼り合わせて電界効果トランジスタ12を作製した。
(4)上記とは別に厚さ0.2mmの直径が3インチのポリカーボネート基板よりなる第2基板16上に長さ20mm、幅200μm、厚さ20nmのAl膜をスパッタリングで成膜し、次いで厚さ50nmのTa膜をスパッタリングにより成膜して第2電極としてゲート電極18を形成した。ついで1%ホウ酸溶液中で対向電極間に通電して陽極酸化を行って上記Ta膜の表面のみを酸化することによってTaよりなるゲート電極18の表面にTa2 O5 よりなるゲート絶縁膜20を形成した。さらにペンタセンを10mm角に蒸着して有機半導体膜22を形成した。
(5)さらに上記工程(1)で作製した金電極よりなる第1電極28と、その一端部で接触するようなパターンとなるAlからなる補助電極24、26を上記有機半導体膜22と接触しないよう蒸着成膜した。
(6)次に、上記のように形成した第2基板16と、上記工程(3)で作製した第1基板14とを対向させ、位置合わせを行った後に加圧して貼り合わせて電界効果トランジスタ12を作製した。
このように作製した電界効果トランジスタ12の金電極よりなる第1電極28をソース・ドレイン電極28A、28Bとして、上記Ta膜ををゲート電極18とするように結線し、その動作を確認した。その結果を図3に示した。図3に示すように、電極―電圧応答にゲート電位依存性がみられ、電界効果トランジスタとして動作することが確認できた。尚、図3中において”Vds”はソース・ドレイン間の電圧を示し、”Ids”はソース・ドレイン間の電流を示す。
<実施例2>
上記第1実施例における工程(2)において接着剤50であるOTSの替わりに、エイコサチオールを用いて第1電極28の移転(転写)を行った。同様に良好な移転が認められた。その後の電極―電圧応答性は実施例1と同様に電界効果トランジスタとして動作することが確認できた。
<実施例3>
第1基板14、第2基板16を厚さ0.2mmのポリカーボネート基板にそれぞれ変更し、接着剤50の形成材料を1−カルボキシヘキサデシルチオールに変更した。この結果、金電極よりなる第1電極28をポリカーボネート基板上にも良好に移転(転写)させることができた。その後の電極―電圧応答性は実施例1と同様に電界効果トランジスタとして動作することが確認できた。
上記第1実施例における工程(2)において接着剤50であるOTSの替わりに、エイコサチオールを用いて第1電極28の移転(転写)を行った。同様に良好な移転が認められた。その後の電極―電圧応答性は実施例1と同様に電界効果トランジスタとして動作することが確認できた。
<実施例3>
第1基板14、第2基板16を厚さ0.2mmのポリカーボネート基板にそれぞれ変更し、接着剤50の形成材料を1−カルボキシヘキサデシルチオールに変更した。この結果、金電極よりなる第1電極28をポリカーボネート基板上にも良好に移転(転写)させることができた。その後の電極―電圧応答性は実施例1と同様に電界効果トランジスタとして動作することが確認できた。
上述したように本発明によれば、フォトリソグラフィ技術が適用可能な固体状の補助基板上に作製した回路配線をプラスチック等の有機材料よりなるフレキシブルな第1基板上へ配線構造を損なうことなく移し取ることができると共に、絶縁層を含む多層構造の構築が可能である。また、補助基板からの回路配線の脱落を抑制する接着剤を設けた構造の素子作製にも対応できる。また、接着剤がポリマー層と強固な共有結合を形成することができる。また、第1電極を補助基板から有機材料よりなる第1基板へ移し取る操作を容易にすることができ、均一で欠陥の少ない絶縁層を得ることができる。フォトリソグラフィ法の使用によって直接付着法で作成する特にギャップ長の配線構造より微細で、集積率の高い回路が可能である。また、第2電極の保護膜とする事ができ、基板との接着力が強い電極にも本発明の製造方法を適用する事ができるだけでなく、脱離工程での電極の損壊を防ぐことができる。更に、フレキシブルな素子構造を実現することが可能である。
本発明により製造された電界効果トランジスタは、低消費電力、高速なスイッチング素子として、薄膜トランジスタへの応用により、高品位表示画質、低消費電力、薄型軽量等の利点を有するアクティブマトリクス駆動の液晶ディスプレイ、有機ELディスプレイ等として、据え置きテレビ、壁掛けテレビ、パソコン用モニタ、携帯電話、携帯情報端末機器、携帯オーディオ/ビデオ視聴端末機器、電子広告、電子書籍、ウェアラブルディスプレイ等に広く利用され汎用性に優れる。
12…電界効果トランジスタ、14…第1基板、16…第2基板、18…ゲート電極(第2電極)、20…ゲート絶縁膜、22…有機半導体膜、24,26…補助電極、28…第1電極、28A…ソース電極、28B…ドレイン電極、40…補助基板、42…レジスト、44…フォトマスク、48…スタンパ。
Claims (2)
- 剛性の高い材料よりなる補助基板上にソース電極及びドレイン電極よりなる第1電極を剥離可能に形成する工程と、
前記第1電極を剥離して可撓性のある第1基板に移転させる工程と、
可撓性のある第2基板上に、ゲート電極となる第2電極とゲート絶縁膜とパターン化された有機半導体膜とを順次形成する工程と、
前記ソース電極及び前記ドレイン電極のそれぞれの一部が前記有機半導体膜上に位置するように前記第1電極と前記有機半導体膜とを対向させて前記第1基板と前記第2基板とを接合する工程と、
を有することを特徴とする電界効果トランジスタの製造方法。 - 可撓性のある第2基板と、
前記第2基板上に形成されたゲート電極と、
前記ゲート電極上に形成されたゲート絶縁膜と、
前記ゲート絶縁膜上に部分的に形成された有機半導体膜と、
互いの一部が前記有機半導体膜上に位置されると共に所定の間隔を隔てて形成されたソース電極及びドレイン電極と、
前記ソース電極及びドレイン電極を含む表面全面を覆うように形成された可撓性のある第1基板と、
よりなることを特徴とする電界効果トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004255371A JP2006073794A (ja) | 2004-09-02 | 2004-09-02 | 電界効果トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004255371A JP2006073794A (ja) | 2004-09-02 | 2004-09-02 | 電界効果トランジスタ及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006073794A true JP2006073794A (ja) | 2006-03-16 |
Family
ID=36154085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004255371A Pending JP2006073794A (ja) | 2004-09-02 | 2004-09-02 | 電界効果トランジスタ及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006073794A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101140135B1 (ko) | 2008-12-05 | 2012-05-02 | 한국전자통신연구원 | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 기판 |
KR101345783B1 (ko) | 2007-02-22 | 2013-12-27 | 박동순 | 플렉서블 디스플레이 기판의 제조 방법 |
JP2016146489A (ja) * | 2010-06-25 | 2016-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2016204207A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社ニコン | 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材 |
WO2021044705A1 (ja) * | 2019-09-03 | 2021-03-11 | 国立大学法人東京大学 | 有機半導体デバイスのソース/ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 |
CN113314614A (zh) * | 2021-05-28 | 2021-08-27 | 电子科技大学 | 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004006633A2 (en) * | 2002-07-02 | 2004-01-15 | Motorola, Inc. | Integrated circuit including field effect transistor and method of manufacture |
-
2004
- 2004-09-02 JP JP2004255371A patent/JP2006073794A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2004006633A2 (en) * | 2002-07-02 | 2004-01-15 | Motorola, Inc. | Integrated circuit including field effect transistor and method of manufacture |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101345783B1 (ko) | 2007-02-22 | 2013-12-27 | 박동순 | 플렉서블 디스플레이 기판의 제조 방법 |
KR101140135B1 (ko) | 2008-12-05 | 2012-05-02 | 한국전자통신연구원 | 박막 트랜지스터의 제조 방법 및 박막 트랜지스터 기판 |
JP2016146489A (ja) * | 2010-06-25 | 2016-08-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US9799682B2 (en) | 2010-06-25 | 2017-10-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
WO2016204207A1 (ja) * | 2015-06-17 | 2016-12-22 | 株式会社ニコン | 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材 |
KR20180018512A (ko) * | 2015-06-17 | 2018-02-21 | 가부시키가이샤 니콘 | 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재 |
JPWO2016204207A1 (ja) * | 2015-06-17 | 2018-04-05 | 株式会社ニコン | 配線パターンの製造方法、トランジスタの製造方法、及び転写用部材 |
TWI628699B (zh) * | 2015-06-17 | 2018-07-01 | 尼康股份有限公司 | 配線圖案之製造方法、電晶體之製造方法、以及轉印用構件 |
US10438814B2 (en) | 2015-06-17 | 2019-10-08 | Nikon Corporation | Method for manufacturing wiring pattern, method for manufacturing transistor, and member for transfer |
KR102665506B1 (ko) | 2015-06-17 | 2024-05-10 | 가부시키가이샤 니콘 | 배선 패턴의 제조 방법, 트랜지스터의 제조 방법, 및 전사용 부재 |
WO2021044705A1 (ja) * | 2019-09-03 | 2021-03-11 | 国立大学法人東京大学 | 有機半導体デバイスのソース/ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 |
CN113314614A (zh) * | 2021-05-28 | 2021-08-27 | 电子科技大学 | 基于纳米压印法的氧化物薄膜晶体管器件及其制备方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102224580B (zh) | 薄膜晶体管制造方法、薄膜晶体管以及电子装置 | |
JP4358430B2 (ja) | 集積回路デバイスの製造方法 | |
JP4204870B2 (ja) | 薄膜トランジスタ・デバイスを形成する方法、及びトランジスタ構造を形成する方法 | |
CN100593869C (zh) | 平板显示器和平板显示器的制造方法 | |
TWI470697B (zh) | 薄膜電晶體及其製造方法 | |
JP2009200315A (ja) | 半導体装置の製造方法 | |
EP2528126B1 (en) | Manufacture method of an organic TFT array substrate | |
JP2004266267A (ja) | 保護層を含む有機半導体電界効果トランジスタ及びその製造方法 | |
JP5655421B2 (ja) | 半導体装置、表示装置、および電子機器 | |
US9634271B2 (en) | Semiconductor device, method of manufacturing the same, and electronic apparatus | |
JP4267243B2 (ja) | 電界効果トランジスター、その製造方法及び該電界効果トランジスターを製造するための積層体 | |
JP2006073794A (ja) | 電界効果トランジスタ及びその製造方法 | |
US20120032174A1 (en) | Semiconductor device, display device and electronic device | |
JP2009239033A (ja) | 有機薄膜トランジスタまたは/および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ | |
JP2008177398A (ja) | 有機薄膜トランジスタ及びそれを用いた集積回路 | |
TWI469224B (zh) | 有機薄膜電晶體及其製造方法 | |
JP2006332474A (ja) | 有機薄膜トランジスタ、それを備えた表示装置および有機薄膜トランジスタの製造方法。 | |
JP4726440B2 (ja) | 有機又は無機トランジスタ及びその製造方法並びに画像表示装置 | |
JP2009123839A (ja) | 半導体装置の製造方法、電気光学装置の製造方法および電子機器の製造方法 | |
JP4353842B2 (ja) | 有機薄膜トランジスタの製造方法 | |
JP2008263045A (ja) | パターン形成方法および電子素子の製造方法 | |
JP2005294286A (ja) | 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ | |
KR100839301B1 (ko) | 유기박막 트랜지스터 및 그 제조방법 | |
JP2010062241A (ja) | 有機薄膜トランジスタの製造方法、有機薄膜トランジスタ素子及び表示装置 | |
JP2008235780A (ja) | 薄膜トランジスタおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |