WO2021044705A1 - 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 - Google Patents

有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 Download PDF

Info

Publication number
WO2021044705A1
WO2021044705A1 PCT/JP2020/023900 JP2020023900W WO2021044705A1 WO 2021044705 A1 WO2021044705 A1 WO 2021044705A1 JP 2020023900 W JP2020023900 W JP 2020023900W WO 2021044705 A1 WO2021044705 A1 WO 2021044705A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
electrode
organic semiconductor
substrate
electrodes
Prior art date
Application number
PCT/JP2020/023900
Other languages
English (en)
French (fr)
Inventor
純一 竹谷
峻一郎 渡邉
龍幸 牧田
Original Assignee
国立大学法人東京大学
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 国立大学法人東京大学 filed Critical 国立大学法人東京大学
Priority to JP2021543965A priority Critical patent/JPWO2021044705A1/ja
Priority to KR1020227009788A priority patent/KR20220057551A/ko
Priority to US17/753,409 priority patent/US20220293874A1/en
Priority to EP20861639.1A priority patent/EP4027373A4/en
Priority to CN202080061994.1A priority patent/CN114424355A/zh
Publication of WO2021044705A1 publication Critical patent/WO2021044705A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H10K71/611—Forming conductive regions or layers, e.g. electrodes using printing deposition, e.g. ink jet printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10—Organic polymers or oligomers
    • H10K85/141—Organic polymers or oligomers comprising aliphatic or olefinic chains, e.g. poly N-vinylcarbazol, PVC or PTFE
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/649—Aromatic compounds comprising a hetero atom
    • H10K85/657—Polycyclic condensed heteroaromatic hydrocarbons
    • H10K85/6576—Polycyclic condensed heteroaromatic hydrocarbons comprising only sulfur in the heteroaromatic polycondensed ring system, e.g. benzothiophene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/464—Lateral top-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure

Definitions

  • the present disclosure relates to a source / drain electrode for an organic semiconductor device, an organic semiconductor device using the electrode, and a method for manufacturing the same.
  • organic semiconductors In recent years, interest in organic semiconductors has increased.
  • the characteristics of organic semiconductors are that they have excellent flexibility, unlike conventional inorganic semiconductors of amorphous silicon and polycrystalline silicon, and that the area can be increased inexpensively by the roll-to-roll process.
  • Organic semiconductors are being studied for application to next-generation electronic devices as post-silicon semiconductors.
  • an electrode such as Au is formed on an organic semiconductor layer by vacuum deposition, and the electrode formed by photolithography is patterned.
  • the device characteristics can be deteriorated due to thermal damage to the organic semiconductor layer when the electrode is vapor-deposited, or damage to the organic semiconductor layer due to a resist, an etching solution, or the like during a photolithography process.
  • Non-Patent Document 1 As a method of forming an electrode on an organic semiconductor layer without damaging the organic semiconductor layer, an electrode pattern is formed on an elastomer having tackiness, and the elastomer having the electrode pattern formed is attached on the organic semiconductor layer. Is known and is used for evaluation of basic physical properties (Non-Patent Document 1).
  • Non-Patent Document 1 it is difficult to form a fine electrode on an elastomer that easily shrinks, and the organic semiconductor is easily damaged in a relatively short period of time with the passage of time, which makes it possible to manufacture a practical integrated circuit. It was difficult to apply.
  • the cause of damage to organic semiconductors in a relatively short period of time with the passage of time is not clear, but the effect of having an elastomer that easily expands and contracts due to temperature, etc., and that easily changes with time is attached directly above the organic semiconductor film, or The influence of low molecular weight siloxane contained in polydimethylsiloxane (PDMS) as an elastomer is considered.
  • PDMS polydimethylsiloxane
  • a source / drain electrode for an organic semiconductor device Contains more than 10 sets of electrodes The channel length between the electrodes in each set is 200 ⁇ m or less. The electrodes in each set have a surface having a surface roughness Rq of 2 nm or less. Source / drain electrodes.
  • the glass transition point having a thickness of 1 ⁇ m or less is made of an insulating polymer having a glass transition point of 80 ° C. or higher, and is attached to the surface of the electrode in each group opposite to the surface by electrostatic force, and the said in each group.
  • a method for manufacturing a source / drain electrode for an organic semiconductor device Prepare a substrate with a surface roughness Rq of 2 nm or less.
  • a method for manufacturing a source / drain electrode for an organic semiconductor device including the above.
  • Forming the release layer can The organic semiconductor device according to (7) above, which comprises subjecting the surface of the substrate to UV ozone treatment to form a hydroxyl group on the surface of the substrate, and performing SAM treatment on the surface of the substrate on which the hydroxyl group is formed. Method of manufacturing electrodes for source / drain.
  • Forming the release layer can Forming a liquid-repellent polymer layer on the surface of the substrate, Placing a photomask or a metal mask on the substrate on which the liquid-repellent polymer layer is formed, The substrate is irradiated with UV from the side on which the photomask or metal mask is placed, the liquid-repellent polymer layer at the irradiated portion is decomposed, and a hydroxyl group is formed at the decomposed portion of the liquid-repellent polymer layer. Includes the formation of and the SAM treatment of the site where the hydroxyl group is formed. It is possible to form 10 or more sets of source / drain electrodes having a channel length of 200 ⁇ m or less.
  • a conductive ink containing metal particles is applied onto the release layer, and electroless plating is performed on the substrate on which the release layer coated with the conductive ink is formed, using the metal particles as a catalyst.
  • the method for manufacturing a source / drain electrode for an organic semiconductor device according to (7) above. (10) A method for manufacturing an organic semiconductor device. Prepare a substrate with a surface roughness Rq of 2 nm or less. Forming a release layer on the surface of the substrate, Forming 10 or more sets of source / drain electrodes having a channel length of 200 ⁇ m or less on the release layer.
  • a method for manufacturing an organic semiconductor device including. (11) Forming the release layer can The organic semiconductor device according to (10) above, which comprises treating the surface of the substrate with UV ozone to form a hydroxyl group on the surface of the substrate, and performing a SAM treatment on the surface of the substrate on which the hydroxyl group is formed. Manufacturing method.
  • Forming the release layer can Forming a liquid-repellent polymer layer on the surface of the substrate, Placing a photomask or a metal mask on the substrate on which the liquid-repellent polymer layer is formed, The substrate is irradiated with UV from the side on which the photomask or metal mask is placed, the liquid-repellent polymer layer at the irradiated portion is decomposed, and a hydroxyl group is formed at the decomposed portion of the liquid-repellent polymer layer. Includes the formation of and the SAM treatment of the site where the hydroxyl group is formed. It is possible to form 10 or more sets of source / drain electrodes having a channel length of 200 ⁇ m or less.
  • a conductive ink containing metal particles is applied onto the release layer, and electroless plating is performed on the substrate on which the release layer coated with the conductive ink is formed, using the metal particles as a catalyst.
  • FIG. 1 is a photomicrograph of the source / drain electrodes of the present disclosure as viewed from the surface.
  • FIG. 2 is a schematic cross-sectional view of the source / drain electrodes of the present disclosure.
  • FIG. 3 is a schematic cross-sectional view of the source / drain electrode of the present disclosure provided with a protective film.
  • FIG. 4 is a schematic cross-sectional view of the source / drain electrodes of the present disclosure provided with a protective film.
  • FIG. 5 is a schematic cross-sectional view of an organic semiconductor device including a gate electrode, a gate insulating film, an organic semiconductor film, and a source / drain electrode of the present disclosure.
  • FIG. 1 is a photomicrograph of the source / drain electrodes of the present disclosure as viewed from the surface.
  • FIG. 2 is a schematic cross-sectional view of the source / drain electrodes of the present disclosure.
  • FIG. 3 is a schematic cross-sectional view of the source / drain electrode of the present disclosure provided
  • FIG. 6 is a schematic cross-sectional view of an organic semiconductor device including a gate electrode, a gate insulating film, an organic semiconductor film, and a source / drain electrode of the present disclosure.
  • FIG. 7 is a schematic cross-sectional view of the substrate on which the release layer is formed.
  • FIG. 8 is a schematic cross-sectional view of a substrate having electrodes formed on the release layer.
  • FIG. 9 is a schematic cross-sectional view of the substrate on which the protective film is formed, the release layer, and the electrodes.
  • FIG. 10 is a schematic cross-sectional view of the substrate, the release layer, the electrodes, and the protective film on which the handling film is formed.
  • FIG. 11 is a schematic cross-sectional view of an electrode film having a protective film sandwiched between an electrode and a handling film.
  • FIG. 12 is a schematic cross-sectional view of the electrode film arranged on the organic semiconductor film 66.
  • FIG. 13 is an external photograph of an electrode film in which a PMMA film, which is a protective film, is sandwiched between an Au electrode and a PVA film of a water-soluble polymer.
  • FIG. 14 is an enlarged micrograph of the Au electrode pattern of FIG.
  • FIG. 15 is an external photograph of the obtained organic semiconductor device.
  • FIG. 16 is a laser confocal micrograph of a C 9- DNBDT-NW monolayer film formed by the continuous edge casting method.
  • FIG. 17 shows the results of measuring the monolayer film of C 9- DNBDT-NW of FIG. 16 with an atomic force microscope (AFM).
  • FIG. 18 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 19 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 20 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 21 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 22 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 23 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 24 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 25 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 26 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 27 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 28 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 29 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 30 is a top photograph of an example of the source / drain electrodes of the present disclosure.
  • FIG. 31 is an enlarged photograph of a set of source / drain electrodes surrounded by a broken line in FIG. 30.
  • FIG. 32 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 33 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 34 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 35 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 36 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 37 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 38 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 39 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 40 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 41 is an example of the AFM measurement result in which the surface roughness Rq of the electrode is 0.6 nm.
  • FIG. 42 is a schematic cross-sectional view of an organic semiconductor device including a gate electrode, a gate insulating film, an organic semiconductor film, and a source / drain electrode of the present disclosure.
  • FIG. 43 is a schematic cross-sectional view of an organic semiconductor device including a gate electrode, a gate insulating film, an organic semiconductor film, and a source / drain electrode of the present disclosure.
  • Figure 44 is a graph showing the relationship between the channel length L and R total ⁇ W for each of the V G -V th.
  • Figure 45 is a graph showing the relationship between V G -V th and R C ⁇ W.
  • FIG. 46 is a schematic cross-sectional view of a substrate on which a liquid-repellent polymer layer is formed.
  • FIG. 47 is a schematic cross-sectional view showing a mode in which vacuum ultraviolet light is irradiated from the side where a photomask or a metal mask is placed on a substrate on which a liquid-repellent polymer layer is formed.
  • FIG. 48 is a schematic cross-sectional view of a substrate in which a hydroxyl group is formed at a portion where the liquid-repellent polymer layer is decomposed.
  • FIG. 49 is a schematic cross-sectional view of the surface of a substrate on which a self-assembled monolayer is formed at a location where a hydroxyl group is formed.
  • FIG. 50 is a schematic cross-sectional view showing a mode in which a conductive ink is applied on a substrate on which a self-assembled monolayer is formed by a blade coating method to form a patterned electrode.
  • FIG. 51 is an external photograph of a coating film composed of patterned Ag particles formed by the coating method.
  • FIG. 52 is a photograph for evaluating the wettability of CYTOP (registered trademark) and octane before irradiation with vacuum ultraviolet light.
  • FIG. 53 is a photograph in which the wettability of CYTOP (registered trademark) and F-SAM and octane was evaluated after the self-assembled monolayer was formed.
  • FIG. 54 is a schematic cross-sectional view of a substrate on which electrodes with patterned plating are formed.
  • FIG. 55 is an external photograph of a source / drain electrode provided with Au plating.
  • FIG. 56 is a schematic cross-sectional view of an organic field effect transistor having a bottom gate / top contact structure.
  • FIG. 57 is a schematic cross-sectional view of an electrode film including an electrode provided with Au plating, a parylene (registered trademark) protective film, and a film for PVA handling.
  • FIG. 58 is a measurement result of the work function in which Y 1/2 is plotted against the photon energy (h ⁇ ).
  • FIG. 59 is an external photograph of a source / drain electrode having a channel length / channel width of 100 ⁇ m / 315 ⁇ m.
  • FIG. 60 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 61 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region.
  • FIG. 62 is a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • FIG. 63 is an external photograph showing the range in which the contact resistance is evaluated by a broken line.
  • Figure 64 is a graph showing the relationship between the channel length L and R total ⁇ W for each of the V G -V th.
  • Figure 65 is a graph showing the relationship between V G -V th and R C ⁇ W.
  • FIG. 66 is an external photograph of a coating film composed of patterned Ag particles formed by a coating method.
  • the present disclosure is a source / drain electrode for an organic semiconductor device, which includes 10 or more sets of electrodes, the channel length between the electrodes in each set is 200 ⁇ m or less, and the electrodes in each set have surface roughness.
  • the target is an electrode having a surface with Rq of 2 nm or less.
  • FIG. 30 shows a top photograph of 50 sets of electrodes, which is an example of the source / drain electrodes of the present disclosure.
  • FIG. 31 shows an enlarged photograph of a set of source / drain electrodes surrounded by a broken line in FIG. 30.
  • FIG. 1 shows an enlarged micrograph of three sets of an example of the source / drain electrodes of the present disclosure.
  • FIG. 2 shows a schematic cross-sectional view of a set of source / drain electrodes of the present disclosure.
  • FIG. 2 is a schematic cross-sectional view taken along the line AA of FIG.
  • FIG. 30 50 sets of source / drain electrodes are formed in a 1.5 cm square.
  • the channel length of the electrodes of each group is 200 ⁇ m
  • the electrodes in each group have a surface having a surface roughness Rq of 2 nm or less
  • the channel width of the electrodes of each group is 1000 ⁇ m.
  • FIG. 41 shows an example of the AFM measurement result of the source / drain electrode of the present disclosure.
  • FIG. 41 shows the AFM measurement results of the Au electrode provided with the PMMA protective film and the PVA handling film having a surface roughness Rq of 0.6 nm.
  • the source / drain electrodes of the present disclosure include 10 or more sets, preferably 50 sets or more, more preferably 1000 sets or more, still more preferably 10,000 sets or more, and even more preferably 50,000 sets or more of source / drain electrodes. ..
  • the first electrodes 10 and 20 from the top have a channel length L of 10 ⁇ m and a channel width W of 500 ⁇ m.
  • the second electrodes 12 and 22 from the top have a channel length L of 20 ⁇ m and a channel width W of 500 ⁇ m.
  • the third electrodes 14 and 24 from the top have a channel length L of 40 ⁇ m and a channel width W of 500 ⁇ m.
  • the channel length between the electrodes in each set of source / drain electrodes of the present disclosure is 200 ⁇ m or less, preferably 100 ⁇ m or less, more preferably 10 ⁇ m or less, still more preferably 1 ⁇ m or less, still more preferably 0.5 ⁇ m or less.
  • the channel length is the channel length in each set of electrodes (1 element).
  • the channel length may be different from each other as long as it is 200 ⁇ m or less.
  • the lower limit of the channel length is not particularly limited, but is preferably about 0.05 ⁇ m, which is the same as the lower limit of the thickness of the protective film described below.
  • the organic semiconductor device including the source / drain electrode of the present disclosure can operate at a practical high frequency.
  • the practical frequency is preferably 10 kHz or more, more preferably 100 kHz or more, still more preferably 1 MHz or more, still more preferably 10 MHz or more.
  • the channel length is an average value of values measured at three points in the channel width direction in each set of electrodes (1 element). The measurement positions of the three points are the positions of the center point and two points on both sides of the center point by dividing the channel width into four equal parts.
  • the channel width is not particularly limited and can be, for example, 100 ⁇ m to 10000 ⁇ m.
  • the source / drain electrode of the present disclosure has a surface having a surface roughness Rq of 2 nm or less.
  • the surface 101 of the electrode 10 and the surface 201 of the electrode 20 have a surface roughness Rq of 2 nm or less.
  • the surface roughness Rq of the electrode is preferably 1 nm or less, more preferably 0.5 nm or less.
  • the lower limit of the surface roughness Rq of the electrode is not particularly limited, but may be, for example, 0.1 nm.
  • the surface having a surface roughness Rq of 2 nm or less is in contact with the organic semiconductor film.
  • the surface roughness Rq of the surface of the organic semiconductor film in contact with the electrodes is also small, preferably 2 nm or less.
  • the surface roughness Rq of the organic semiconductor film is preferably 1 nm or less, more preferably 0.5 nm or less.
  • the lower limit of the surface roughness Rq of the organic semiconductor film is not particularly limited, but may be, for example, 0.1 nm.
  • the surface roughness Rq of the electrode is the root mean square of the value measured at three points using an atomic force microscope (AFM) on the surface of each set of electrodes (1 element) that comes into contact with the organic semiconductor film after peeling from the peeling layer.
  • Roughness which is the square root value of the mean square of the deviation from the mean line to the measurement curve.
  • the three measurement positions are the positions of the center point and two points on both sides of the center point by dividing the longest line passing through the in-plane of the electrode into four equal parts.
  • the longest line passing through the plane of the electrode is, for example, a diameter when the electrode is a circle and a diagonal line when the electrode is a quadrangle.
  • the parallelism of the channel length between the electrodes in each set is preferably 1 degree or less, more preferably 0.5 degree or less, still more preferably 0.1 degree or less, and even more preferably. Is less than 0.01 degrees.
  • the parallelism of the channel length is an angle formed by the sides of the opposing electrodes forming the channel length of each set of electrodes (1 element). Since each set of electrodes is excellent in parallelism of channel length, the organic semiconductor device including the source / drain electrodes of the present disclosure can exhibit the characteristics as designed.
  • the angle (parallelism) formed by the sides of the opposing electrodes is measured as follows:
  • the channel length is as large as possible within the range that includes the entire channel length and channel width of each electrode set (1 element).
  • SEM observation of Based on the SEM image obtained by SEM observation, the channel width is divided into four equal parts in the channel width direction for the opposite electrode sides (two sides) of each set of electrodes (1 element), and both ends of the channel width are divided.
  • the positions of the sides of the five points including the sides are measured, and a straight line that minimizes the sum of the squares of the distances from the measured five points is specified by the least squares method.
  • the angle formed by the two specified straight lines is measured, and the parallelism is calculated.
  • the material of the electrode is not particularly limited as long as it is used for an organic semiconductor device, but is preferably Au, Ag, carbon, a conductive polymer, or a combination thereof, and more preferably Au.
  • the thickness of the electrode is preferably 20 to 200 nm, more preferably 25 to 100 nm, and even more preferably 30 to 50 nm.
  • the source / drain electrodes of the present disclosure are preferably made of an insulating polymer having a thickness of 1 ⁇ m or less and having a glass transition point of 80 ° C. or higher, and are electrostatically forced on the opposite sides of the electrodes 10 and 20 from the surfaces 101 and 201. It further has a protective film that sticks to the surface and extends to at least a portion of the channel.
  • the protective film is made of an insulating polymer whose glass transition point does not have adhesiveness of 80 ° C. or higher, it does not damage the organic semiconductor film in the long term, and the organic semiconductor does not easily change with time. Further, by making the thin film having a thickness of 1 ⁇ m or less, it is possible to develop an adhesive force due to electrostatic force between the protective film and the electrode and between the protective film and the organic semiconductor film.
  • the change with time of an organic semiconductor is evaluated by measuring the mobility value of the semiconductor device including the organic semiconductor for a predetermined period, preferably 4 weeks or more, more preferably 8 weeks or more.
  • the organic semiconductor film is easily damaged in a relatively short period of time with the passage of time, but the thickness is 1 ⁇ m or less. Since the insulating polymer having a glass transition point of 80 ° C. or higher adheres to the organic semiconductor film by electrostatic force, it is considered that the organic semiconductor film has high long-term stability and the organic semiconductor is unlikely to change with time.
  • FIG. 3 shows a schematic cross-sectional view of the source / drain electrodes 10 and 20 of the present disclosure provided with the protective film 30.
  • the thickness of the protective film 30 is preferably 1 ⁇ m or less, more preferably less than 1 ⁇ m, and even more preferably 0.5 ⁇ m or less.
  • the lower limit of the thickness of the protective film is not particularly limited, but is 0.05 ⁇ m from the viewpoint of stably forming the insulating film.
  • the glass transition point of the protective film 30 is 80 ° C. or higher, preferably 90 ° C. or higher, and more preferably 100 ° C. or higher. Since the glass transition point of the insulating polymer having the glass transition point in the above range is sufficiently higher than room temperature, the organic semiconductor film is less likely to be deteriorated when placed in contact with the organic semiconductor film, and the organic semiconductor is less likely to change with time. ..
  • the protective film 30 is attached to the surfaces of the electrodes 10 and 20 opposite to the surfaces 101 and 201 by electrostatic force. As shown in FIG. 4, the protective film 30 may extend to at least a part of the channel 40 in the region shown by the broken line between the electrodes 10 and 20. Preferably, the protective film 30 extends over substantially the entire region of the channel 40, as shown in FIG.
  • the protective film 30 has substantially no adhesive force and is substantially attached to the electrodes 10 and 20 by electrostatic force.
  • the protective film 30 facilitates the handling of the electrode after the electrode is formed, prevents the electrode from being destroyed when the handling film described later is removed, and is organic in the organic semiconductor device using the electrode of the present disclosure. It is possible to prevent the electrodes from peeling off from the semiconductor film.
  • the material of the protective film 30 is preferably a fluoropolymer such as polymethyl methacrylate (PMMA) having a glass transition point of about 100 ° C., CYTOP® having a glass transition point of about 108 ° C., and a glass transition point of about.
  • PMMA polymethyl methacrylate
  • CYTOP® having a glass transition point of about 108 ° C.
  • PADMA polyadamantyl methacrylate
  • the source / drain electrodes of the present disclosure preferably include plating. Since the source / drain electrode is plated, the work function of the electrode can be controlled and carrier injection from the electrode to the organic semiconductor can be improved.
  • the plating is preferably Au plating, Ag plating, Pt plating, or Cu plating, and more preferably Au plating. Since the source / drain electrode includes the preferable metal plating, it is possible to form an electrode having a high work function which is advantageous for carrier injection into an organic semiconductor.
  • the work function is Photoelectron Yield Spectroscopy (PYS).
  • PYS Photoelectron Yield Spectroscopy
  • Y is an optical electron yield
  • h Planck's constant
  • [nu is the frequency of the photon
  • W F is the work function
  • PYS Photoelectron Yield Spectroscopy
  • the detection, photoelectron yield represents the percentage of the number of emitted electrons with respect to the number of photons irradiated (Y), when h ⁇ energy of the irradiated light, and the work function of the measured substance and W F, The relationship is established.
  • the Y 1/2 plotted against hv, respectively before and after the area of the portions seen with W F performs a linear approximation. W F can be obtained by obtaining two straight intersection thereby obtained.
  • FIG. 5 and 6 show schematic cross-sectional views of the organic semiconductor devices 100 and 200 including the gate electrode 54, the gate insulating film 52, the organic semiconductor film 66, and the source / drain electrodes 10 and 20 of the present disclosure.
  • FIG. 5 is a schematic cross-sectional view of the top gate / top contact structure
  • FIG. 6 is a schematic cross-sectional view of the bottom gate / top contact structure.
  • electrodes 10 and 20 are included as source / drain electrodes.
  • the gate electrode 54 can be made of a conventionally used gate electrode material, and can be, for example, dropped-Si. Doped-Si can be used as a gate electrode having a sufficiently low resistance value.
  • the gate insulating film 52 may also be made of a conventionally used gate insulating film material.
  • the gate insulating film 52 may be integrally formed with the protective film 30 made of an insulating polymer.
  • the base layer 56 can also be a layer including a conventionally used substrate, a smoothing layer, and a surface-modified layer.
  • the base layer 56 includes, for example, glass, a glass surface coated with a film such as parylene (registered trademark), trimethoxy (2-phenylethyl) silane ( ⁇ -PTS), polyethylene terephthalate (PET), and polyethylene naphthalate.
  • a plastic substrate such as (PEN), a plastic substrate such as PET or PEN whose surface is coated with a film such as parylene (registered trademark), a device such as a transistor manufactured on the substrate, or a device thereof.
  • An example is one in which an interlayer insulating film such as parylene (registered trademark) or alumina is deposited.
  • the protective film 30 may be used as it is as an insulating thin film in the organic semiconductor devices 100 and 200, or the protective film 30 is once dissolved. , The protective film 30 may be newly formed, or the protective film 30 integrated with the gate insulating film 52 may be newly formed.
  • the surface roughness Rq of the surface of the organic semiconductor film in contact with the electrode is 2 nm or less.
  • the surface roughness Rq of the organic semiconductor film is the root mean square roughness of the values measured at three points on the surface of the organic semiconductor film using an atomic force microscope (AFM), and is the deviation from the average line to the measurement curve. It is the value of the square root of the average value of the squares.
  • the three measurement positions are the positions of the center point and two points on both sides of the center point by dividing the longest line passing through the plane of the organic semiconductor film into four equal parts.
  • the longest line passing through the plane of the organic semiconductor film is, for example, a diameter when the organic semiconductor film is a circle, and a diagonal line when the organic semiconductor film is a quadrangle.
  • the contact resistance R C ⁇ W of the organic semiconductor device of the present disclosure preferably 200 [Omega ⁇ cm or less, more preferably 175 ⁇ ⁇ cm or less, more preferably 150 ohms ⁇ cm or less, still more preferably not more than 125 ohms ⁇ cm.
  • RC is the contact resistance and W is the channel width.
  • the contact resistance of an organic semiconductor device is evaluated using the Transmission Line Method (TLM) method.
  • TLM Transmission Line Method
  • the TLM method is as follows: (Wherein, R total resistance of the organic semiconductor device, R C is the contact resistance, L is the channel length, mu int organic semiconductor devices inherent mobility excluding the influence of the contact resistance, W is a channel width, C i is capacitance, V G is the gate voltage per unit area, based on V th is the threshold voltage), the organic semiconductor device of the plurality of channel lengths, plots the resistance R total ⁇ W to the channel length L, that This is a method of indirectly estimating RC / W from the y section of the regression line.
  • R total ⁇ W is obtained by dividing the drain voltage V D by the drain currents ID and lin in the transmission characteristics in the linear region.
  • the organic semiconductor device including the source / drain electrode of the present disclosure may be an organic EL (electroluminescence) element, an organic solar cell element, an organic photoelectric conversion element, an organic transistor element, an organic field effect transistor (OFET) element, or the like. it can.
  • organic EL electroluminescence
  • OFET organic field effect transistor
  • the present disclosure is also a method for manufacturing a source / drain electrode of an organic semiconductor device, in which a substrate having a surface roughness Rq of 2 nm or less is prepared, a release layer is formed on the surface of the substrate, and the release layer is formed.
  • Forming 10 or more sets of source / drain electrodes having a channel length of 200 ⁇ m or less forming a protective film on the peeling layer and the electrodes, and handling on the protective film.
  • To form a film to peel off the interface between the release layer and the electrode and the protective film to obtain an electrode film containing the electrode, the protective film, and the handling film, and to obtain the handling film. It covers methods of manufacturing source / drain electrodes for organic semiconductor devices, including removal.
  • 10 or more sets of electrodes are included, the channel length between the electrodes in each set is 200 ⁇ m or less, and the electrodes in each set have a surface having a surface roughness Rq of 2 nm or less.
  • Source / drain electrodes for organic semiconductor devices can be obtained.
  • a substrate having a surface roughness Rq of 2 nm or less is prepared.
  • the surface roughness Rq of the substrate is preferably 1 nm or less, more preferably 0.5 nm or less.
  • the lower limit of the surface roughness Rq of the substrate is not particularly limited, but may be, for example, 0.1 nm. According to the method of the present disclosure, it is possible to obtain a source / drain electrode having substantially the same surface roughness as the surface roughness Rq of the substrate.
  • the surface roughness Rq of the substrate is the root mean square roughness of the values measured at three points using an atomic force microscope (AFM) on the surface of the substrate, and the square of the deviation from the average line to the measurement curve is averaged.
  • AFM atomic force microscope
  • the three measurement positions are the positions of the center point and two points on both sides of the center point by dividing the longest line passing through the in-plane of the substrate into four equal parts.
  • the longest line passing through the plane of the substrate is, for example, a diameter when the substrate is a circle and a diagonal line when the substrate is a quadrangle.
  • the substrate having the surface roughness Rq is preferably a glass substrate or a silicon substrate, for example, EAGLE XG (registered trademark) of Corning Inc.
  • the substrate having the surface roughness Rq may be prepared by polishing a substrate such as a glass substrate or a silicon substrate.
  • a release layer is formed on the surface of the prepared substrate.
  • the surface of the prepared substrate is treated with UV ozone (UV / O 3 ) to form a hydroxyl group on the surface of the substrate, and the surface of the substrate on which the hydroxyl group is formed is formed.
  • UV ozone UV ozone
  • the surface of the substrate on which the hydroxyl group is formed is formed.
  • UV ozone treatment By performing UV ozone treatment, organic substances on the surface of the substrate can be oxidized and removed to form hydroxyl groups on the surface of the oxide film.
  • oxygen (O 2 ) in the atmosphere absorbs ultraviolet rays having a wavelength of about 185 nm to generate ozone (O 3 ), and the generated ozone (O 3 ) is ultraviolet rays having a wavelength of about 254 nm.
  • O 2 and active oxygen can be absorbed to generate O 2 and active oxygen, and the active oxygen can oxidatively decompose organic substances on the surface of the substrate to form hydroxyl groups on the surface of the oxide film.
  • FIG. 7 shows a schematic cross-sectional view of the substrate 60 on which the release layer 62 is formed by UV ozone treatment and SAM treatment.
  • the SAM treatment is performed to adjust the surface energy.
  • the peeling layer 62 is a film for peeling the electrode and the protective film formed in a later process from the substrate 60.
  • the release layer 62 remains on the substrate 60 side and peels off the electrode and the protective film.
  • the release layer 62 is preferably a self-assembled monolayer.
  • the adhesion between the electrode and the self-assembled monolayer is weaker than the adhesion between the electrode and the protective film, and the adhesion between the protective film and the self-assembled monolayer is the protective film. It is weaker than the adhesion between the hand link film and the hand link film.
  • the self-assembled monomolecular film preferably has a linear alkyl group or fluoroalkyl group, and the terminal group is an alkyl group, a fluoroalkyl group, a phenyl group, or a fluorophenyl group.
  • a self-assembled monolayer is a hydrophobic membrane having a contact angle of preferably 80 degrees or more, more preferably 90 degrees or more, and even more preferably 95 degrees or more, and thus is a self-assembled monolayer in a later step.
  • the electrode and protective film formed on the molecular film can be easily peeled off.
  • n is not particularly limited, but is preferably 8 to 18.
  • n is not particularly limited, but is preferably 1 to 10.
  • the self-assembled monolayer can be, for example, decyltrimethoxysilane (DTS), triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane (F-SAM), or trimethoxy (2-phenylethyl) silane ( ⁇ ).
  • DTS decyltrimethoxysilane
  • F-SAM triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane
  • ⁇ trimethoxy (2-phenylethyl) silane
  • DTS has a contact angle of about 101 degrees
  • F-SAM has a contact angle of about 110 degrees
  • ⁇ -PTS has a contact angle of about 80 degrees, so a self-assembled monolayer will be used in a later step.
  • the electrode and protective film formed on the top can be easily peeled off from the substrate.
  • the SAM treatment can be performed by the vapor phase method or the liquid phase method.
  • the vapor phase method is a method of exposing a substrate on which a hydroxyl group is formed to saturated vapor of SAM molecules.
  • the SAM molecule and the hydroxyl group can be dehydrated and condensed to form a self-assembled monolayer on the surface of the substrate.
  • To expose the substrate to saturated vapors of SAM molecules for example, placing the SAM solution and the substrate in a closed container, forming a saturated vapor atmosphere of SAM molecules by heating, and staticizing the substrate in the saturated vapor atmosphere of SAM molecules. It can be done by placing it.
  • the standing time can be about 2 to 5 hours.
  • the heating temperature can be about 120 to 150 ° C.
  • the liquid phase method is a method in which a substrate having a hydroxyl group formed on its surface is immersed in a solution in which SAM molecules are dissolved. This also makes it possible to form a self-assembled monolayer on the surface of the substrate.
  • FIG. 8 shows a schematic cross-sectional view of the substrate 60 in which the electrodes 10 and 20 are formed on the release layer 62.
  • the method for forming the electrode is not particularly limited, but a film or electrode of the electrode material can be formed by using a vacuum process or a solution process.
  • an electrode can be formed on the release layer by using a printing method such as gravure offset printing, screen printing, or inkjet printing.
  • a printing method such as gravure offset printing, screen printing, or inkjet printing.
  • the film of the electrode material formed by vacuum vapor deposition or coating on the release layer by spin coating, dip coating, roll coating, spray coating, flow coating, blade coating, push coating or the like. Electrodes can be formed by patterning using photolithography.
  • the electrode forming method may be selected according to the electrode material, and when the electrode material is Au, it is preferable to form the electrode by vacuum vapor deposition and patterning by photolithography.
  • the electrode is Ag
  • the electrode is carbon
  • the electrode is a conductive polymer
  • Other embodiments for forming the release layer are preferably to form a liquid-repellent polymer layer on the surface of the substrate, or to arrange a photomask or a metal mask on the substrate on which the liquid-repellent polymer layer is formed.
  • UV ultraviolet
  • UV ultraviolet
  • the liquid-repellent polymer layer is decomposed at the irradiated part, and the hydroxyl group is generated at the decomposed part of the liquid-repellent polymer layer.
  • the channel length To form 10 or more sets of source / drain electrodes having a size of 200 ⁇ m or less, a conductive ink containing metal particles was applied onto the release layer, and a release layer coated with the conductive ink was formed.
  • the liquid-repellent property is formed.
  • the electrodes are patterned by utilizing the difference in wettability between the polymer layer and the SAM-treated portion with respect to the conductive ink.
  • the liquid-repellent polymer layer can be formed on the surface of the substrate by a coating method.
  • a coating method conventionally used methods can be used, for example, an edge casting method, a continuous edge casting method, a drop casting method, a spin coating method, a printing method (inkjet method or gravure printing method), a dispenser method, and the like.
  • a spray method, a dip coating method, a die coater method, a roll coater method, a bar coater method, a blade coating method and the like can be used.
  • the thickness of the liquid-repellent polymer layer is preferably 1 to 50 nm, more preferably 2 to 30 nm, still more preferably 3 to 20 nm, and even more preferably 5 to 15 nm.
  • the surface roughness of the electrode to be formed can be reduced.
  • the material of the liquid-repellent polymer layer is preferably a fluorine-based polymer such as CYTOP (registered trademark), polytrifluoroethylene (PTFE), and perfluoroalkoxy alkane (PFA).
  • CYTOP registered trademark
  • PTFE polytrifluoroethylene
  • PFA perfluoroalkoxy alkane
  • the photomask or metal mask arranged on the substrate on which the liquid-repellent polymer layer is formed is not particularly limited as long as it can block UV light, and may be made of chrome, for example.
  • the substrate on which the liquid-repellent polymer layer was formed was irradiated with UV from the side on which the photomask or metal mask was placed to decompose the liquid-repellent polymer layer at the irradiated portion, and the liquid-repellent polymer layer was decomposed.
  • a hydroxyl group is formed at the site.
  • the surface becomes hydrophilic by forming hydroxyl groups.
  • the liquid-repellent polymer layer is decomposed by UV irradiation, but not all of the liquid-repellent polymer layer may be decomposed and a part of the liquid-repellent polymer layer may remain. Hydroxy groups can be formed on the substrate exposed by decomposing the liquid-repellent polymer layer, on the remaining liquid-repellent polymer layer, or on both the exposed substrate and the remaining liquid-repellent polymer layer.
  • UV light is preferably vacuum ultraviolet light.
  • the liquid-repellent polymer layer can be decomposed more efficiently and a hydroxyl group can be formed at a portion where the liquid-repellent polymer layer is decomposed.
  • the central wavelength of vacuum ultraviolet light is about 10 to 200 nm.
  • SAM treatment is performed on the part where the hydroxyl group is generated by UV irradiation. Although the SAM treatment is performed on the entire substrate in which hydroxyl groups are generated by UV irradiation, a self-assembled monolayer can be selectively formed only at the UV irradiation site.
  • the self-assembled monomolecular film preferably has a linear alkyl group or fluoroalkyl group, and the terminal group is an alkyl group, a fluoroalkyl group, a phenyl group, or a fluorophenyl group.
  • the electrode formed by coating and plating on the self-assembled monolayer in a later step can be easily peeled off.
  • n is not particularly limited, but is preferably 8 to 18.
  • n is not particularly limited, but is preferably 1 to 10.
  • the self-assembled monolayer can be, for example, decyltrimethoxysilane (DTS), triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane (F-SAM), or trimethoxy (2-phenylethyl) silane ( ⁇ ). -PTS), preferably F-SAM.
  • DTS decyltrimethoxysilane
  • F-SAM triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane
  • ⁇ trimethoxy (2-phenylethyl) silane
  • -PTS preferably F-SAM.
  • the method of applying the conductive ink is not particularly limited, and for example, a blade coating method or the like can be used.
  • the conductive ink can be selectively applied only to the portion subjected to the SAM treatment. Since the part where the SAM treatment is applied to the solvent of the conductive ink is liquid-repellent, and the photomask or metal mask part (liquid-repellent polymer layer) is liquid-repellent, the SAM treatment is substantially applied.
  • the conductive ink can be selectively applied only to the portion where the ink is formed.
  • the metal particles of the conductive ink are preferably Ag, Au, Pt, Cu, Pd, Ni or a combination thereof.
  • the solvent for the conductive ink may be any solvent in which the liquid-repellent polymer layer is relatively liquid-repellent and the SAM-treated portion is relatively liquid-repellent.
  • the solvent of the conductive ink is preferably a solvent in which the difference between the contact angle with the liquid-repellent polymer layer and the contact angle with the SAM-treated portion is preferably 3 ° or more, more preferably 5 ° or more. Is.
  • the solvent for the conductive ink is more preferably an organic solvent such as octane, toluene, tetradecane, butyl acetate or a combination thereof.
  • the solid content concentration of the conductive ink in the solvent is preferably 0.1 to 30 wt%.
  • Electroless plating is performed using the metal particles of the applied conductive ink as a catalyst to form electrodes with plating.
  • the source / drain electrodes By forming the source / drain electrodes using plating, it is possible to control the work function of the electrodes and improve carrier injection from the electrodes to the organic semiconductor. Further, by performing electroless plating using the metal particles of the applied conductive ink as a catalyst, plating is formed between the island-shaped metal particles, and the source / drain electrode has a surface with a surface roughness Rq of 2 nm or less. Is obtained.
  • the source which comprises forming a liquid-repellent polymer layer, forming a hydroxyl group at a portion where the liquid-repellent polymer layer is decomposed, and performing a SAM treatment at the portion where the hydroxyl group is formed
  • the source /
  • the drain electrode contains metal particles and plating.
  • the plating is preferably Au plating, Ag plating, Pt plating, or Cu plating, and more preferably Au plating.
  • the source / drain electrode is provided with Au plating, it is possible to form an electrode having a high work function which is advantageous for carrier injection into an organic semiconductor.
  • the electroless plating can be a conventionally used autocatalytic reduction plating.
  • the plating solution contains a cushioning material that prevents pH fluctuations and a complexing agent that stabilizes metal ions.
  • metal ions in the plating solution are precipitated by a reduction reaction using the metal particles as a catalyst to form a plating film.
  • the electrodes can be formed by the above process, it is possible to provide 10 or more sets of fine electrodes having a channel length of 200 ⁇ m or less and a surface roughness Rq of 2 nm or less. Electrodes can be applied to the manufacture of practical integrated circuits for organic semiconductor devices. Further, after the electrode is formed on the release layer as described above, the electrode can be separated from the release layer and placed on the organic semiconductor film as described later, so that the organic semiconductor film is less damaged. Hard to change over time. In the method of the present disclosure, the electrodes can also be formed by the above process, so that an electrode having a channel length parallelism of preferably 1 degree or less can be obtained in each of a plurality of sets of 10 or more sets. ..
  • FIG. 9 shows a schematic cross-sectional view of the substrate 60 on which the protective film 30 is formed, the release layer 62, and the electrodes 10 and 20.
  • the protective film 30 can suppress peeling, damage, etc. of the electrodes when the handling film is removed in a subsequent process.
  • the protective film can also prevent the electrode from peeling off from the organic semiconductor film in the organic semiconductor device using the electrode produced by the method of the present disclosure.
  • the protective film is made of an insulating polymer having a thickness of 1 ⁇ m or less, is attached to the surface of the electrode opposite to the surface by electrostatic force, and extends to at least a part of the channel.
  • the protective film 30 is a fluoropolymer such as polymethylmethacrylate (PMMA) CYTOP (registered trademark), polyparaxylylene (parylene (registered trademark)), or polyadamantyl methacrylate (registered trademark), which does not affect the properties of the organic semiconductor film.
  • PMMA polymethylmethacrylate
  • CYTOP registered trademark
  • parylene registered trademark
  • polyadamantyl methacrylate registered trademark
  • the protective film 30 is preferably formed by a spin coating method or a chemical vapor deposition method.
  • the protective film is preferably PMMA, CYTOP (registered trademark), or PADMA formed by the spin coating method.
  • the spin coating method is practically simple and preferable.
  • the conditions such as the number of rotations and the time of the spin coating method can be the conditions conventionally used, and may be appropriately set according to the material of the protective film.
  • the protective film is preferably polyparaxylylene (Parylene (registered trademark)) that can be formed by a chemical vapor deposition method, which is a dry process.
  • the protective film of Parylene (registered trademark) can further prevent the electrodes formed by the coating method from melting.
  • the chemical vapor deposition method can be carried out by a conventional method. For example, the dimer is heated to 170 ° C. to vaporize it, and further heated to 690 ° C. to cleave the dimer to produce a monomer. Next, the monomer generated in the chamber in which the substrate is installed and kept at room temperature is inflowed and rapidly cooled, and a film is formed by radical polymerization on the surface of the substrate to form a polymer state.
  • FIG. 10 shows a schematic cross-sectional view of the substrate 60 on which the handling film 64 is formed, the release layer 62, the electrodes 10 and 20, and the protective film 30.
  • the handling film 64 is formed for handling for peeling the electrodes 10 and 20 and the protective film 30 from the release layer 62.
  • the handling film 64 uses the electrode film provided with the protective film as the organic semiconductor. It can also function as a handling for placement on the membrane.
  • the thickness of the handling film 64 is not particularly limited as long as the electrodes 10 and 20 and the protective film 30 can be handled, but is preferably 10 ⁇ m or more.
  • the upper limit of the thickness of the handling film 64 is not particularly limited, but the larger the thickness, the longer it takes to remove the handling film, so 100 ⁇ m or less is preferable.
  • the handling film 64 is preferably made of a material corresponding to the protective film 30.
  • the handling film 64 is preferably a water-soluble polymer film.
  • the protective film 30 is composed of a polymer that is insoluble in an organic solvent
  • the handling film 64 is preferably an organic solvent-soluble polymer film. Since the handling film 64 is the preferred polymer film, the handling film can be easily removed by dissolving only the handling film 64 without dissolving the protective film 30 in the solution process.
  • the handling film 64 is a water-soluble polymer film
  • an aqueous solution of the water-soluble polymer is applied on the protective film to form the water-soluble polymer film.
  • the water-soluble polymer film can be removed by dissolving the electrodes 10 and 20 and the protective film 30 in water after peeling from the release layer 62.
  • the electrode film, the protective film, and the handling film are arranged on the organic semiconductor film without removing the handling film 64 in the subsequent step, the water-soluble polymer film has the electrodes and the protective film on the organic semiconductor film. After placement, it can be dissolved in water and removed.
  • the water-soluble polymer of the water-soluble polymer membrane is preferably polyvinyl alcohol (PVA), polyacrylic acid, dextran, or polymethacrylic acid, and more preferably polyvinyl alcohol (PVA).
  • PVA polyvinyl alcohol
  • PVA polyacrylic acid
  • dextran dextran
  • Pmethacrylic acid polymethacrylic acid
  • the handling film 64 is an organic solvent-soluble polymer film
  • an aqueous solution of the organic solvent-soluble polymer is applied onto the protective film to form an organic solvent-soluble polymer film.
  • the organic solvent-soluble polymer film can be removed by dissolving the electrodes 10 and 20 and the protective film 30 from the release layer 62 and then dissolving them in an organic solvent.
  • the organic solvent-soluble polymer film has the electrode and the protective film as the organic semiconductor film. After being placed on top, it can be removed by dissolving in an organic solvent.
  • the organic solvent-soluble polymer of the organic solvent-soluble polymer film is preferably polymethylmethacrylate (PMMA), polystyrene (PS), polyacrylonitrile (PAN), or polyethylene (PE), and more preferably polymethacrylic acid. It is methyl (PMMA).
  • the interface between the release layer and the electrode and the protective film is peeled off to obtain an electrode film containing the electrode, the protective film, and the handling film.
  • FIG. 10 shows a schematic cross-sectional view of the electrode film 600 in which the protective film 30 is sandwiched between the electrodes 10 and 20 and the handling film 64.
  • FIG. 13 shows an external photograph of an electrode film in which a PMMA film, which is a protective film, is sandwiched between an Au electrode and a PVA film of a water-soluble polymer.
  • FIG. 14 shows an enlarged micrograph of the Au electrode pattern of FIG.
  • the first to third electrodes from the top of FIG. 14 have a channel width of 500 ⁇ m and a channel length of 10 ⁇ m, 20 ⁇ m, and 40 ⁇ m, respectively.
  • the handling film 64 can be removed by a method depending on the material constituting the handling film.
  • the handling membrane is composed of a water-soluble polymer, apply water to the electrode film to remove the handling membrane.
  • water When applying water to remove the handling film, preferably, water is first dropped onto the handling film, and when the handling film is substantially peeled off, water is added until the entire electrode film is submerged. Then, the mixture is stirred until the handling film is melted and substantially completely removed from the electrode film.
  • an electrode on which the protective film is arranged can be obtained.
  • the protective film When the protective film is composed of a water-insoluble polymer, it may be removed with an organic solvent such as acetonitrile.
  • the protective film When the protective film is composed of a polymer that is insoluble in an organic solvent, it may be removed with a solvent such as a fluorine-based solvent.
  • a solvent that dissolves the protective film may be used depending on the type of polymer constituting the protective film.
  • the present disclosure is also a method for manufacturing an organic semiconductor device, in which a substrate having a surface roughness Rq of 2 nm or less is prepared, a release layer is formed on the surface of the substrate, and a channel length is formed on the release layer.
  • Forming 10 or more sets of source / drain electrodes having a size of 200 ⁇ m or less forming a protective film on the peeling layer and the electrodes, and forming a handling film on the protective film.
  • the interface between the release layer and the electrode and the protective film is peeled off to obtain an electrode film containing the electrode, the protective film, and the handling film, and the electrode film is arranged on the organic semiconductor film.
  • the subject is a method for manufacturing an organic semiconductor device, which comprises removing the handling film.
  • the electrode film 600 obtained in the method for manufacturing the source / drain electrode of the organic semiconductor device is arranged on the organic semiconductor film 66.
  • the electrode film 600 is placed on the organic semiconductor film 66, the electrode film and the organic semiconductor film are brought into contact with each other so that the protective film 30 and the organic semiconductor film 66 are in close contact with each other.
  • FIG. 12 is a schematic cross-sectional view of an example of an organic semiconductor device 200 in which an electrode film 600 including electrodes 10, 20, a protective film 30, and a handling film 64 is arranged on an organic semiconductor film 66. After arranging the electrode film 600 on the organic semiconductor film 66, the handling film 64 is removed.
  • the organic semiconductor device 200 is an organic field effect transistor having a bottom gate / top contact structure.
  • the organic semiconductor film 66 is formed on the gate electrode 74 and the underlying layers (gate insulating films) 70 and 72.
  • the gate electrode 74 can be a conventionally used material such as doped-Si.
  • the base layers 70 and 72 can also be conventionally used materials such as SiO 2 , Parylene (registered trademark) and the like.
  • the electrode film 600 When the electrode film 600 is placed on the organic semiconductor film 66, it is preferable to heat the temperature of the organic semiconductor film 66 to 50 to 90 ° C, preferably 60 to 80 ° C. Heating may be performed using a hot plate or the like.
  • the protective film 30 and the handling film 64 are softened, and the protective film 30 is attached to the surface of the organic semiconductor film 66 along the surface shapes of the electrodes 10 and 20. As a result, the adhesion between the protective film 30 and the organic semiconductor film 66 is improved.
  • the organic semiconductor film 66 is heated to the preferable temperature, the entire substrate on which the organic semiconductor film 66 is arranged can be heated.
  • the organic semiconductor film 66 is heated from the substrate side.
  • the protective film 30 so as to stick to the surface of the organic semiconductor film 66 along the surface shapes of the electrodes 10 and 20. This can be done, and the adhesion between the protective film 30 and the organic semiconductor film 66 can be further improved.
  • the handling film 64 is removed.
  • the handling film 64 can be removed by a method depending on the material constituting the handling film.
  • the handling film is composed of a water-soluble polymer
  • water is applied to the electrode film arranged on the organic semiconductor film while the substrate, the organic semiconductor film, and the electrode film are heated to obtain the handling film. Remove.
  • the temperature of the film may be lowered to 20-40 ° C.
  • the application of water to the electrode film is preferably such that water is first dropped onto the handling film, and when the handling film is substantially peeled off, water is added until the entire electrode film is submerged to allow the handling film to be applied. Stir until substantially all is melted and removed from the electrode film.
  • FIG. 15 shows an external photograph of the obtained organic semiconductor device.
  • an Au electrode and a PMMA protective film are formed on the organic semiconductor film.
  • an organic semiconductor device such as an organic field effect transistor can be manufactured without damaging the organic semiconductor layer.
  • the organic semiconductor film is preferably an organic semiconductor single crystal film.
  • the average film thickness of the organic semiconductor single crystal film is 2 to 100 nm, preferably 4 to 20 nm. When the average film thickness of the organic semiconductor single crystal film is within the above range, good device characteristics can be obtained.
  • the average film thickness of the organic semiconductor single crystal film can be measured using a stylus type surface shape measuring instrument or an atomic force microscope.
  • the organic semiconductor single crystal film is preferably a single molecular layer (single molecular layer) to 50 molecular layers, more preferably a single molecular layer to a 10 molecular layer, still more preferably a 1 molecular layer to a 5 molecular layer, and even more preferably in the thickness direction.
  • the organic semiconductor single crystal film preferably has one molecular layer, but may have two or more molecular layers in the thickness direction. The number of molecular layers of the organic semiconductor single crystal film can be measured by an atomic force microscope.
  • the contact resistance is the sum of two types of resistance, that is, the resistance in the bulk region of the organic semiconductor in the charge transport from the electrode / organic semiconductor interface to the channel region and the resistance in the charge injection from the electrode to the organic semiconductor layer. This is because the channel region in which carriers are accumulated corresponds to one to several molecular layers of the organic semiconductor layer at the interface of the gate insulating film, and the other layers hinder smooth carrier injection from the electrode to the channel.
  • the thermal damage applied in the vapor deposition process or the damage caused by the resist, the etching solution, etc. in the photolithography process is organic. Even if the organic semiconductor film is an organic semiconductor single crystal film having a single molecular layer in the thickness direction without being added to the semiconductor film, the organic semiconductor film operates well as an organic semiconductor device without being damaged.
  • the thickness of the single molecule layer of the organic semiconductor single crystal film is preferably 2 to 6 nm, more preferably 2 to 4 nm.
  • the thickness of the single molecule layer of the organic semiconductor single crystal film can be measured by combining single crystal X-ray structure analysis and atomic force microscope observation.
  • the area of the organic semiconductor single crystal film is preferably 2 mm 2 or more, more preferably 10 mm 2 or more, still more preferably 100 mm 2 or more, still more preferably 1000 mm 2 or more, still more preferably 10000 mm 2 or more.
  • the upper limit of the area of the organic semiconductor single crystal film is not particularly limited, and is limited by the size of the manufacturing equipment, and may be , for example, 10 m 2. Conventionally, when the vapor phase growth method is used, only an organic semiconductor single crystal film having an area of about 1 mm 2 at the maximum can be obtained, whereas the organic semiconductor device of the present disclosure has a large area as described above. Can be done.
  • the organic semiconductor single crystal film is composed of a single domain or a multi-domain, preferably a single domain.
  • the domain of the organic semiconductor single crystal film can be measured by single crystal X-ray diffraction.
  • the organic semiconductor single crystal film preferably has a single domain having a continuous area of 0.005 mm 2 or more, more preferably 0.5 mm 2 or more, and further preferably 2.0 mm 2 or more.
  • the organic semiconductor single crystal film is preferably 0.5 cm 2 / V ⁇ s or more, more preferably 3.0 cm 2 / V ⁇ s or more, still more preferably 5.0 cm 2 / V ⁇ s or more, still more preferably 7. .5cm 2 / V ⁇ s or more, even more preferably shows a 10cm 2 / V ⁇ s or more mobility.
  • the mobility of the organic semiconductor single crystal film can be calculated from the measurement result of the organic field effect transistor.
  • the type of organic semiconductor constituting the organic semiconductor film is not particularly limited, but for example, a polycyclic aromatic compound having four or more rings, one or more unsaturated five-membered heterocyclic compounds and a plurality of benzene rings.
  • a polycyclic compound having 4 or more rings can be used.
  • the organic semiconductor constituting the organic semiconductor film is preferably a material having a high self-condensing function, and examples thereof include the p-type organic semiconductor Cn-DNBDT-NW of the following formula (1) showing high mobility. ..
  • n can be 1-14.
  • the self-condensing function means that when a molecule precipitates from a solvent, it spontaneously aggregates and tends to crystallize easily.
  • organic semiconductors constituting the organic semiconductor film are shown in the following equations (2) to (6).
  • R1 and R2 are independently hydrogen atoms or alkyl groups having 4 to 10 carbon atoms. Alkyl groups may contain heteroatoms (typically selected from oxygen and sulfur atoms). R1 and R2 can also be combined to form a ring.
  • R1 and R2 are preferably hydrogen atoms or alkyl groups having 5 to 8 carbon atoms, respectively. More preferably, R1 and R2 are independently hydrogen atoms or hexyl groups, respectively.
  • N represents an integer from 5 to 100.
  • n indicates the average number of thiophene monomer units in the polythiophene semiconductor, that is, the length of the polythiophene chain. From the viewpoint of forming a single crystal film, n is preferably 50 or less.
  • R3, R4, R5 and R6 are independently hydrogen atoms or alkyl groups having 1 to 14 carbon atoms.
  • the alkyl group may contain a hetero atom (typically selected from an oxygen atom and a sulfur atom), and the hydrogen atom in the alkyl group may be substituted with a substituent such as a halogen atom.
  • R4 R5 is preferable
  • R3 R6 is preferable.
  • R4 and R5 are hydrogen atoms and R3 and R6 are independently alkyl groups having 1 to 14 carbon atoms, or R3 and R6 are hydrogen atoms and R4.
  • R5 are independently alkyl groups having 1 to 14 carbon atoms. More preferably, R3 and R6 are hydrogen atoms, and R4 and R5 are independently alkyl groups having 1 to 14 carbon atoms. For reasons of self-aggregating ability, the alkyl group preferably has 4 to 12 carbon atoms, more preferably 6 to 10 carbon atoms.
  • R7, R8, R9 and R10 are independently hydrogen atoms or alkyl groups having 1 to 14 carbon atoms.
  • the alkyl group may contain a hetero atom (typically selected from an oxygen atom and a sulfur atom), and the hydrogen atom in the alkyl group may be substituted with a substituent such as a halogen atom.
  • R7 and R9 are hydrogen atoms and R8 and R10 are independently alkyl groups having 1 to 14 carbon atoms, or R8 and R10 are hydrogen atoms and R7.
  • R9 are independently alkyl groups having 1 to 14 carbon atoms. More preferably, R8 and R10 are hydrogen atoms, and R7 and R9 are independently alkyl groups having 1 to 14 carbon atoms. For reasons of self-aggregating ability, the alkyl group preferably has 6 to 13 carbon atoms, more preferably 8 to 10 carbon atoms.
  • R11, R12, R13 and R14 are independently hydrogen atoms or alkyl groups having 1 to 14 carbon atoms.
  • the alkyl group may contain a hetero atom (typically selected from an oxygen atom and a sulfur atom), and the hydrogen atom in the alkyl group may be substituted with a substituent such as a halogen atom.
  • R11 and R13 are hydrogen atoms and R12 and R14 are independently alkyl groups having 1 to 14 carbon atoms, or R12 and R14 are hydrogen atoms and R11.
  • R13 are independently alkyl groups having 1 to 14 carbon atoms. More preferably, R12 and R14 are hydrogen atoms, and R11 and R13 are independently alkyl groups having 1 to 14 carbon atoms. For reasons of self-aggregating ability, the alkyl group preferably has 5 to 12 carbon atoms, more preferably 8 to 10 carbon atoms.
  • R15, R16, R17 and R18 are independently hydrogen atoms or alkyl groups having 1 to 14 carbon atoms.
  • the alkyl group may contain a hetero atom (typically selected from an oxygen atom and a sulfur atom), and the hydrogen atom in the alkyl group may be substituted with a substituent such as a halogen atom.
  • R15 R17 is preferable
  • R16 R18 is preferable.
  • R16 and R18 are hydrogen atoms and R15 and R17 are independently alkyl groups having 1 to 14 carbon atoms, or R15 and R17 are hydrogen atoms and R16.
  • R18 are independently alkyl groups having 1 to 14 carbon atoms. More preferably, R16 and R18 are hydrogen atoms, and R15 and R17 are independently alkyl groups having 1 to 14 carbon atoms. For reasons of self-aggregating ability, the alkyl group preferably has 5 to 12 carbon atoms, more preferably 8 to 10 carbon atoms.
  • organic semiconductor constituting the organic semiconductor film are shown in the following equations (7) to (15).
  • R linear alkyl, branched alkyl, fluorinated linear / branched alkyl, triisopropylsilylethynyl, phenyl and the like can be used.
  • the organic semiconductor film is a single crystal by observing it with a transmission electron microscope (TEM).
  • TEM transmission electron microscope
  • the organic semiconductor single crystal film can be formed by using a coating method.
  • a coating method conventionally used methods can be used, for example, an edge casting method, a continuous edge casting method, a drop casting method, a spin coating method, a printing method (inkjet method or gravure printing method), a dispenser method, and the like.
  • a spray method, a dip coating method, a die coater method, a roll coater method, a bar coater method, a blade coating method and the like can be used.
  • the continuous edge casting method is preferable because it is possible to obtain an organic semiconductor single crystal film having a thickness controlled to be very thin and it is easy to control the film thickness to about 1 to 3 molecular layers.
  • a carrier injection promoting film is placed between the electrode and the organic semiconductor film.
  • the carrier injection promoting film By arranging the carrier injection promoting film between the electrode and the organic semiconductor film, it is possible to promote the injection of carriers into the organic semiconductor film.
  • the carrier injection promoting film can be arranged in an island shape between the electrode and the organic semiconductor film.
  • the thickness of the carrier injection promoting membrane is preferably 1 to 4 nm, more preferably 2 to 3 nm.
  • a carrier injection promoting layer is formed on the peeling layer, an electrode material is vacuum-deposited on the carrier injection promoting layer, and patterning is performed by photolithography.
  • the protective film formed can be peeled off, and the carrier injection promoting layer, the electrode, and the protective film can be arranged so that the carrier injection promoting layer is in contact with the organic semiconductor film.
  • a conductive ink may be applied on the carrier injection promoting layer, and then electroless plating may be applied to form an electrode.
  • Carrier injection promoting layer is preferably 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane (F 4 -TCNQ).
  • the carrier injection promoting layer can be formed on the release layer by vacuum vapor deposition.
  • the surface of the electrode may be modified with a self-assembled monolayer such as pentafluorobenzenethiol (PFBT) or 4-methylbenzenethiol (MBT).
  • PFBT pentafluorobenzenethiol
  • MKT 4-methylbenzenethiol
  • the peeled electrode film When forming PFBT or MBT on the electrode, the peeled electrode film is immersed in ethanol in which PFBT or MBT is dissolved. Thereby, PFBT or MBT can be formed on the electrode surface.
  • Example 1 Eagle glass (EAGLE XG (registered trademark) of Corning Inc.) was prepared as a substrate and treated with UV ozone (UV / O 3 ) to form hydroxyl groups on the glass surface.
  • UV ozone treatment was carried out by irradiating with UV for 15 minutes using a UV lamp UV253H (wavelengths 184.9 nm and 253.7 nm) manufactured by Filmen Co., Ltd. in an oxygen atmosphere.
  • the glass substrate on which the hydroxyl groups were formed was subjected to SAM treatment, and a self-assembled monolayer of decyltrimethoxysilane (DTS) was formed on the surface of the glass substrate as a release layer.
  • DTS decyltrimethoxysilane
  • a DTS solution and a glass substrate on which hydroxyl groups were formed were placed in a closed container and heated to 120 ° C. to form a saturated vapor atmosphere of DTS molecules, and hydroxyl groups were formed in the saturated vapor atmosphere of DTS molecules.
  • the glass substrate was allowed to stand for 3 hours, then washed with toluene and then with 2-propanol.
  • PMMA polymethyl methacrylate
  • the number of revolutions was increased to 500 rpm in 1 second, held at 500 rpm for 5 seconds, and held at 2000 rpm for 40 seconds.
  • the rotation was stopped and the mixture was dried at 80 ° C. for 30 minutes to remove the solvent to form a protective film of PMMA having a thickness of 75 nm.
  • PVA polyvinyl alcohol
  • FIG. 13 shows an external photograph of the electrode film in which the PMMA protective film is sandwiched between the Au electrode and the PVA handling film.
  • FIG. 14 shows an enlarged micrograph of the Au electrode pattern of FIG.
  • the first to third electrodes from the top of FIG. 14 have a channel width of 500 ⁇ m and a channel length of 10 ⁇ m, 20 ⁇ m, and 40 ⁇ m, respectively.
  • An electrode film containing an Au electrode, a PMMA protective film, and a PVA handling film was placed on a glass plate so that the Au electrode was fixed using a weight. Next, water is dropped on the PVA handling film, and after the handling film is substantially peeled off, the temperature is lowered to 30 ° C., and water is added until the entire electrode film is submerged until the PVA is completely dissolved. The handling film was removed by stirring in water for 3 hours to prepare an Au electrode having a PMMA protective film as shown in FIG.
  • the Au electrode having the PMMA protective film was immersed in acetonitrile at 30 ° C. for 30 minutes to remove the PMMA protective film, and an Au electrode as shown in FIG. 2 was prepared.
  • the channel length / channel width of the electrodes in each of the 64 pairs of Au electrodes obtained were 100 ⁇ m / 500 ⁇ m, 80 ⁇ m / 500 ⁇ m, 60 ⁇ m / 500 ⁇ m, 40 ⁇ m / 500 ⁇ m, 20 ⁇ m / 500 ⁇ m, and 10 ⁇ m / 500 ⁇ m, respectively.
  • the surface roughness Rq was 0.6 nm.
  • the parallelism of the channel length in each set of electrodes (1 element) was 0.1 degree or less.
  • FIG. 31 shows an enlarged photograph of a set of source / drain electrodes surrounded by a broken line in FIG. 30.
  • the channel length / channel width of the electrodes in each of the 50 pairs of Au electrodes obtained was 200 ⁇ m / 1000 ⁇ m, and the surface roughness Rq of the electrodes was 0.6 nm.
  • the parallelism of the channel length in each set of electrodes (1 element) was 0.1 degree or less.
  • Example 3 An electrode film containing an Au electrode, a PMMA protective film, and a PVA handling film was obtained in the same manner as in Example 1.
  • a substrate on which doped-Si, which is a gate electrode having a thickness of 500 ⁇ m, SiO 2 having a thickness of 100 nm, and parylene (diX-SR®) having a thickness of 70 nm was laminated was prepared.
  • the prepared organic semiconductor solution was applied by a continuous edge casting method on a substrate heated to 80 ° C. to form a monolayer organic semiconductor single crystal film.
  • the surface roughness Rq of the organic semiconductor film was 0.2 nm.
  • a laminate of the obtained doped-Si, SiO 2 , parylene (diX-SR (registered trademark)), and an organic semiconductor film is placed on a hot plate, and while heating at 80 ° C., schematically shown in FIG. As shown, the electrode film was placed on the organic semiconductor film so that the electrodes were in contact with the organic semiconductor film.
  • FIG. 18 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region, FIG. 19;
  • FIG. 20 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region, and
  • FIG. 20 shows a graph of the output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • the mobility in the saturated region was 10 cm 2 / V ⁇ s
  • the mobility in the linear region was 10 cm 2 / V ⁇ s, showing a very large mobility.
  • the theoretical value was used for the capacitance of the insulating film in which SiO 2 and Parylene (registered trademark) were laminated.
  • FIG. 21 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region
  • FIG. 22 shows the gate voltage in the linear region.
  • FIG. 23 shows a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • Example 5 An organic semiconductor device was produced in the same manner as in Example 3 except that the release layer was changed to triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane (F-SAM).
  • diX-SR registered trademark
  • FIG. 16 shows a laser confocal microscope photograph of the organic semiconductor (C 9- DNBDT-NW) film observed from the upper surface of the produced organic semiconductor device.
  • a monocrystalline domain thin film with a monomolecular layer was obtained on the entire surface (area: 450 mm 2) surrounded by a broken line.
  • FIG. 17 shows the results of measuring the C 9- DNBDT-NW monolayer film of FIG. 16 with an atomic force microscope (AFM). A thickness of 4 nm corresponding to a single molecular layer of C 9-DNBDT-NW was obtained.
  • AFM atomic force microscope
  • FIG. 24 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region
  • FIG. 25 shows the gate voltage and the drain current in the linear region
  • FIG. 26 shows a graph of transmission characteristics showing the relationship between the above
  • FIG. 26 shows a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • Mobility in the saturated region 15.3cm 2 / V ⁇ s the mobility in the linear region indicates 11.6cm 2 / V ⁇ s, the organic semiconductor film in a single crystal monolayer, very large mobility I was able to make a transistor.
  • Example 7 On the release layer, by vacuum evaporation, to form a carrier injection promoting layer of 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane (F 4 -TCNQ), carrier injection
  • F 4 -TCNQ 2,3,5,6-tetrafluoro-7,7,8,8-tetracyanoquinodimethane
  • An organic semiconductor device was produced in the same manner as in Example 3 except that an Au electrode was formed on the accelerator layer in the same manner as in Example 3.
  • FIG. 27 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region
  • FIG. 28 shows the gate voltage and the drain current in the linear region
  • FIG. 29 shows a graph of transmission characteristics showing the relationship between the above
  • FIG. 29 shows a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • the mobility in the saturated region was 2 cm 2 / V ⁇ s
  • the mobility in the linear region was 5.4 cm 2 / V ⁇ s, and good mobility was obtained.
  • Example 8 The release layer was changed to triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane (F-SAM), and the protective film was changed to a protective film with a glass transition point of 108 ° C. and a CF terminal group of CYTOP (registered trademark).
  • 3 CTX-809SP2 was changed, and parylene (diX-SR (registered trademark)) was changed to ⁇ -PTS among the laminates, and the laminate of doped-Si, SiO 2 , ⁇ -PTS, and an organic semiconductor film was changed.
  • An organic semiconductor device was produced in the same manner as in Example 3 except that the above was obtained.
  • CTX-809SP2 protective film of CYTOP (registered trademark) was formed by the following method.
  • CTX-809SP2 CT-Solv.
  • the surface of CTX-809SP2 was modified with excimer light to form a PVA handling film in the same manner as in Example 1.
  • FIG. 32 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region
  • FIG. 33 shows the gate voltage and the drain current in the linear region
  • FIG. 34 shows a graph of transmission characteristics showing the relationship between the above
  • FIG. 34 shows a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • the mobility in the saturated region was 12 cm 2 / V ⁇ s
  • the mobility in the linear region was 13 cm 2 / V ⁇ s, and good mobility was obtained.
  • Example 9 A total of 112 pairs of Au electrodes with channel length / channel width of 100 ⁇ m / 500 ⁇ m, 80 ⁇ m / 500 ⁇ m, 60 ⁇ m / 500 ⁇ m, 40 ⁇ m / 500 ⁇ m, 20 ⁇ m / 500 ⁇ m, 10 ⁇ m / 500 ⁇ m, and 200 ⁇ m / 500 ⁇ m were formed to form a protective film.
  • the organic semiconductor device was produced in the same manner as in Example 8 except that the glass transition point was changed to CTL-809M having a glass transition point of 108 ° C. and the terminal group of CYTOP® was ⁇ CONH-Si (OR) n. did.
  • the CTL-809M protective film was formed by the following method.
  • the surface of the CTL-809M protective film was modified with excimer light to form a PVA handling film in the same manner as in Example 1.
  • FIG. 35 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region
  • FIG. 36 shows the gate voltage and the drain current in the linear region
  • FIG. 37 shows a graph of transmission characteristics showing the relationship between the above
  • FIG. 37 shows a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage.
  • the mobility in the saturated region was 15 cm 2 / V ⁇ s
  • the mobility in the linear region was 11 cm 2 / V ⁇ s, and good mobility was obtained.
  • Example 10 An organic semiconductor device was produced in the same manner as in Example 3 except that the protective film was changed to polyadamantyl methacrylate (PADMA) having a glass transition point of 200 ° C. or higher.
  • PADMA polyadamantyl methacrylate
  • the protective film of PADMA was formed by the following method. A solution in which 2% by mass of PADMA was dissolved in cyclohexane was spin-coated on a glass substrate on which an Au electrode was formed under the same conditions as in Example 1. The rotation was stopped, and the solvent was removed by drying at 50 ° C. for 30 seconds and then at 80 ° C. for 15 minutes to form a PADMA protective film having a thickness of 200 nm.
  • FIG. 38 shows a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the saturation region
  • FIG. 39 shows the gate voltage and the drain current in the linear region
  • FIG. 40 shows a graph of transmission characteristics showing the relationship between the above
  • FIG. 40 shows a graph of output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage. Mobility in the saturated region 4.7cm 2 / V ⁇ s, the mobility in the linear region indicates 7.0cm 2 / V ⁇ s, excellent mobility was obtained.
  • Example 11 Similar to Example 1, a total of 48 pairs of Au electrodes having channel lengths / channel widths of 100 ⁇ m / 500 ⁇ m, 80 ⁇ m / 500 ⁇ m, 60 ⁇ m / 500 ⁇ m, 40 ⁇ m / 500 ⁇ m, 20 ⁇ m / 500 ⁇ m, and 10 ⁇ m / 500 ⁇ m were formed. Except for this, an organic semiconductor device having a cross-sectional structure schematically shown in FIG. 43 was produced in the same manner as in Example 6.
  • FIG. 44 shows a graph representing the relationship between the channel length L and R total ⁇ W, and a graph showing the relationship between V G -V th and R C ⁇ W in FIG. 45 for each of the V G -V th. From Figure 45, R C ⁇ W was confirmed that the low contact resistance of less 175 ⁇ ⁇ cm is obtained.
  • TLM Transmission Line Method
  • an Eagle glass (EAGLE XG® (registered trademark) from Corning Inc.) substrate is prepared, and as schematically shown in FIG. 46, a liquid-repellent polymer layer 80 is formed on the surface of the substrate 60 with a thickness of 10 nm and a terminal group. Formed a CYTOP® of CTL-809M of -CONH-Si (OR) n.
  • the CTL-809M liquid-repellent polymer layer was formed by the following method.
  • a chrome photomask 82 is arranged on a glass substrate on which a liquid-repellent polymer layer 80 is formed, and vacuum ultraviolet light (VUV) 84 is emitted from the side on which the photomask 82 is arranged. Irradiated.
  • VUV vacuum ultraviolet light
  • FIG. 48 the liquid-repellent polymer layer 80 at the irradiated portion was decomposed, and a hydroxyl group was formed at the portion where the liquid-repellent polymer layer was decomposed.
  • the surface of the glass substrate 60 on which the hydroxyl group was formed was subjected to SAM treatment using the vapor phase method, and triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane (F-).
  • F- triethoxy-1H, 1H, 2H, 2H-heptadecafluorodecylsilane
  • a fluorine-based self-assembled monolayer 86 of SAM) was formed.
  • an F-SAM solution and a glass substrate on which hydroxyl groups are formed are placed in a closed container and heated to 120 ° C. to form a saturated vapor atmosphere of F-SAM molecules.
  • the glass substrate having the hydroxyl groups formed in the saturated vapor atmosphere of the F-SAM molecules was allowed to stand for 3 hours, and then washed with 2-propanol.
  • an Ag ink having a solid content concentration of 30 wt% (L-Ag1T manufactured by ULVAC, Inc.) was diluted 50-fold with octane to prepare an Ag ink containing Ag particles.
  • FIG. 52 shows a photograph of the contact angle of octane with respect to CYTOP® before irradiation with vacuum ultraviolet light.
  • FIG. 53 shows a photograph of CYTOP (registered trademark) after vacuum ultraviolet irradiation and SAM treatment, and an evaluation of the contact angle of octane with respect to F-SAM formed by vacuum ultraviolet light irradiation and SAM treatment.
  • the contact angle is measured by CYTOP (registered trademark) (before vacuum ultraviolet light irradiation), CYTOP (registered trademark) (after vacuum ultraviolet light irradiation and SAM treatment), and vacuum ultraviolet light irradiation formed on a 5 mm square glass substrate. This was performed on F-SAM formed by subjecting it to SAM treatment.
  • CYTOP registered trademark
  • F-SAM had an octane contact angle of 21 °.
  • F-SAM is not formed on CYTOP (registered trademark)
  • F-SAM is selectively formed on the portion irradiated with vacuum ultraviolet light. I understand. It was also confirmed that CYTOP® is relatively liquid-repellent with respect to octane and F-SAM is relatively lipophilic with respect to octane.
  • an Ag ink containing octane as a main solvent whose contact angle has been confirmed as described above is formed on a glass substrate 60 on which a self-assembled monolayer 86 of F-SAM is formed.
  • the coating method was applied to form a coating film composed of Ag particles 88 so that the distances between the straight lines corresponding to the channel lengths were 10 ⁇ m and 20 ⁇ m. No coating film was formed on the liquid-repellent CYTOP®, and the coating film was selectively formed only on the lipophilic F-SAM.
  • FIG. 51 shows an external photograph of the coating film composed of the obtained patterned Ag particles.
  • As the Ag ink containing Ag particles Ag ink having a solid content concentration of 30 wt% (L-Ag1T manufactured by ULVAC, Inc.) was diluted 50-fold with octane.
  • Example 13 A coating film composed of Ag particles was formed in the same manner as in Example 12 except that a coating film composed of Ag particles was formed so that the channel length / channel width was 100 ⁇ m / 1000 ⁇ m.
  • a glass substrate 60 on which a coating film composed of Ag particles 88 is formed is electroless plated using Ag particles 88 as a catalyst, and a source / source provided with patterned Au plating 89.
  • a drain electrode was formed.
  • Precious Fab ACG3000 (Nippon Electroplating Engineers Co., Ltd.) was used as the plating solution for electroless plating.
  • the pH of the plating solution was adjusted to 7.5, the temperature of the solution was maintained at 65 ° C., and the glass substrate coated with the conductive ink was immersed in the plating solution for 150 seconds while stirring the plating solution. Then, it was heated at 150 ° C. for 10 minutes using a hot plate, cooled to room temperature, and then immersed again for 150 seconds to grow Au.
  • FIG. 55 shows an external photograph of the obtained source / drain electrode with Au plating.
  • the surface roughness Rq is measured by forming a protective film and a handling film, attaching a Kapton tape to the handling film, and pulling the Kapton tape to peel it off, as described below. It is the surface roughness of the electrode surface that was in contact with the molecular film.
  • Example 14 A protective film of parylene (diX-SR (registered trademark)) having a thickness of 1 ⁇ m was formed on a glass substrate having an electrode provided with Au plating prepared in Example 13 by a chemical vapor deposition method.
  • diX-SR registered trademark
  • PVA polyvinyl alcohol
  • Capton tape was attached to the handling film, and by pulling the capton tape, the electrode with Au plating, the parylene (registered trademark) protective film, and the electrode film containing the PVA handling film were peeled off.
  • Example 6 Similar to Example 6, a laminate of doped-Si, SiO 2 , ⁇ -PTS, and an organic semiconductor film is prepared, and the electrode film is placed on the organic semiconductor film so that the electrode with Au plating is in contact with the organic semiconductor film. Placed in.
  • Example 15 An electrode film containing an electrode with Au plating, a parylene (registered trademark) protective film, and a PVA handling film was obtained in the same manner as in Example 14.
  • PYS photoelectron Yield Spectroscopy
  • the work function is measured using PYS-202 (Sumitomo Heavy Industries, Ltd.) using the following formula: (In the formula, Y is an optical electron yield, h is Planck's constant, [nu is the frequency of the photon, W F is the work function) was carried out by.
  • FIG. 58 shows the measurement result of the work function in which Y 1/2 is plotted against the photon energy (h ⁇ ).
  • W F of the resulting electrode from the two straight intersection shown in FIG. 58 was 5.2 eV.
  • W F of gold is 5.2eV, silver W F is 4.3eV, HOMO level of C 9 -DNBDT-NW is 5.24eV. Therefore, it can be seen that in the obtained electrode, gold deposited by electroless plating is dominant in the work function, and a high work function advantageous for carrier injection into the organic semiconductor film is obtained.
  • Example 16 4 electrodes with Au plating with channel length / channel width of 40 ⁇ m / 315 ⁇ m, 60 ⁇ m / 315 ⁇ m, 80 ⁇ m / 315 ⁇ m, 100 ⁇ m / 315 ⁇ m, 120 ⁇ m / 315 ⁇ m, 140 ⁇ m / 315 ⁇ m, 160 ⁇ m / 315 ⁇ m, and 180 ⁇ m / 315 ⁇ m, respectively.
  • An electrode film containing an electrode with Au plating, a parylene (registered trademark) protective film, and a PVA handling film was obtained by the same method as in Example 12 except that a total of 32 pairs were formed.
  • Example 6 Similar to Example 6, a laminate of doped-Si, SiO 2 , ⁇ -PTS, and an organic semiconductor film is prepared, and the electrode film is placed on the organic semiconductor film so that the electrode with Au plating is in contact with the organic semiconductor film. Placed in.
  • FIG. 60 shows the relationship between the gate voltage and the drain current in the saturation region.
  • FIG. 61 is a graph of transmission characteristics showing the relationship between the gate voltage and the drain current in the linear region
  • FIG. 62 is a graph of the output characteristics showing the relationship between the drain voltage and the drain current due to the gate voltage. Is shown.
  • the mobility in the saturated region was 12.7 cm 2 / V ⁇ s
  • the mobility in the linear region was 11.8 cm 2 / V ⁇ s, showing a very large mobility.
  • the theoretical value was used for the capacitance of the insulating film in which SiO 2 and ⁇ -PTS were laminated.
  • Example 17 Au plating with channel length / channel width of 40 ⁇ m / 315 ⁇ m, 60 ⁇ m / 315 ⁇ m, 80 ⁇ m / 315 ⁇ m, 100 ⁇ m / 315 ⁇ m, 120 ⁇ m / 315 ⁇ m, 140 ⁇ m / 315 ⁇ m, 160 ⁇ m / 315 ⁇ m, and 180 ⁇ m / 315 ⁇ m prepared in Example 16.
  • the contact resistance of an organic field effect transistor having a bottom gate / top contact structure as schematically shown in FIG. 56 having an electrode provided was evaluated. In FIG. 63, the range in which the contact resistance is evaluated is shown by a broken line.
  • Example 18 A self-assembled monolayer of F-SAM was formed as in Example 12, except that a coating film composed of a plurality of combinations of channel length / channel width Ag particles was formed within a range of 10 cm square. Ag ink containing Ag particles was applied on the glass substrate by a blade coating method to form a coating film composed of patterned Ag particles.
  • FIG. 66 shows an external photograph of a coating film composed of patterned Ag particles formed within a range of 10 cm square. The channel length / channel width of the coating film composed of Ag particles shown in FIG.
  • 66 is 784 sets of 100 ⁇ m / 800 ⁇ m, 10 ⁇ m / 200 ⁇ m, 20 ⁇ m / 200 ⁇ m, 40 ⁇ m / 200 ⁇ m, 60 ⁇ m / 200 ⁇ m, 80 ⁇ m / 200 ⁇ m, 100 ⁇ m /.
  • the parallelism of the channel length of the coating film composed of Ag particles before plating corresponding to each set of electrodes (1 element) was 0.1 degree or less.
  • a thickness of the glass transition point has a tackiness at 10 ⁇ m is prepared polydimethylsiloxane (PDMS) film of -123 ° C., on PDMS membrane, the carrier injection promoting layer Au electrode and F 4 -TCNQ
  • PDMS polydimethylsiloxane
  • Example 6 doped-Si, SiO 2 , ⁇ -PTS, and providing a laminate of an organic semiconductor film, so that the Au electrode is in contact with the organic semiconductor film, the Au electrode, the carrier injection F 4 -TCNQ
  • An organic semiconductor device was produced by arranging the accelerator layer and PDMS on the organic semiconductor film.
  • Table 1 shows the changes over time in the mobility of the organic semiconductor devices produced in Example 6 and Comparative Example 1 in the linear region.
  • the mobility of the transistor of the organic semiconductor device produced in Example 6 did not change substantially even after the lapse of 4 weeks and 8 weeks.
  • Organic semiconductor device 100 Organic semiconductor device 200 Organic semiconductor device 600 Electrode film 10 Electrode 101 Electrode 10 surface 12 Second electrode in Fig. 1 14 Third electrode in Fig. 1 20 Electrode 201 Electrode 20 surface 22 Second in Fig. 1 Electrode 24 3rd electrode in Fig. 1 30 Protective film 40 channels 52 Gate insulating film 52-1 Gate insulating film 52-2 Gate insulating film 54 Gate electrode 56 Base layer 60 Substrate 62 Peeling layer 64 Handling film 66 Organic semiconductor Film 70 Underlayer 72 Underlayer 74 Gate electrode 80 Liquid-repellent polymer layer 82 Photomask or metal mask 84 Ultraviolet light 86 Self-assembled monomolecular film 87 Conductive ink 88 Metal particles 89 Plating

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本開示は、有機半導体が経時変化しにくく、有機半導体デバイスの実用的な集積回路の製造に適用することが可能な微細な電極を提供する。本開示は、有機半導体デバイスのソース／ドレイン用電極であって、１０組以上の電極を含み、前記各組における電極間のチャネル長が２００μｍ以下であり、前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有するソース／ドレイン用電極に関する。

Description

有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法
　本開示は、有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法に関する。
　近年、有機半導体ヘの関心が高まっている。有機半導体の特徴としては、従来のアモルファスシリコンや多結晶シリコンの無機半導体とは異なり、柔軟性に優れていることや、roll to roll プロセスで安価に大面積化が可能であること等が挙げられ、有機半導体はポストシリコン半導体として次世代型の電子デバイスへの応用が検討されている。
　有機電界効果トランジスタ（ＯＦＥＴ）等の積層デバイスでは、有機半導体層上に真空蒸着によりＡｕ等の電極を形成し、フォトリソグラフィによって形成した電極をパターニングすることが行われている。しかしながら、電極を蒸着する際の有機半導体層への熱的なダメージ、またはフォトリソグラフィプロセス時のレジスト、エッチング液等による有機半導体層のダメージにより、デバイス特性が劣化し得ることが知られている。
　有機半導体層にダメージを与えることなく有機半導体層上に電極を形成する手法として、タック性を有するエラストマー上に電極パターンを形成し、電極パターンを形成したエラストマーを有機半導体層上に貼り付けるという手法が知られており、基礎物性評価に用いられている（非特許文献１）。
J. A. Rogers et al., Proc. Natl. Acad. Sci. USA 99, 10252 (2002)
　しかしながら、非特許文献１の手法では、収縮しやすいエラストマー上に微細な電極を形成することが難しく、且つ時間経過とともに比較的短期間で有機半導体が損傷しやすく、実用的な集積回路の製造に応用することは困難であった。時間経過とともに比較的短期間で有機半導体が損傷することの原因は明確ではないが、有機半導体膜の直上に温度等によって伸縮しやすく且つ経時変化しやすいエラストマーが貼り付いていることの影響、またはエラストマーとしてポリジメチルシロキサン（ＰＤＭＳ）に含まれる低分子シロキサンの影響が考えられる。
　（１）有機半導体デバイスのソース／ドレイン用電極であって、
　１０組以上の電極を含み、
　前記各組における電極間のチャネル長が２００μｍ以下であり、
　前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有する、
　ソース／ドレイン用電極。
　（２）前記各組における電極間のチャネル長の平行度が１度以下である、上記（１）に記載のソース／ドレイン用電極。
　（３）１μｍ以下の厚みを有するガラス転移点が８０℃以上の絶縁性ポリマーからなり、静電気力で前記各組における電極の前記面とは反対側の面に貼り付き、且つ前記各組における前記チャネルの少なくとも一部に延在する保護膜をさらに有する、上記（１）または（２）に記載のソース／ドレイン用電極。
　（４）前記電極がめっきを備える、上記（１）～（３）のいずれかに記載のソース／ドレイン用電極。
　（５）ゲート電極、ゲート絶縁膜、有機半導体膜、及び上記（１）～（４）のいずれかに記載のソース／ドレイン用電極を含む有機半導体デバイス。
　（６）前記有機半導体膜の、前記各組における電極と接する面の表面粗さＲｑは２ｎｍ以下である、上記（５）に記載の有機半導体デバイス。
　（７）有機半導体デバイスのソース／ドレイン用電極の製造方法であって、
　表面粗さＲｑが２ｎｍ以下の基板を準備すること、
　前記基板の表面に剥離層を形成すること、
　前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
　前記剥離層及び前記電極の上に、保護膜を形成すること、
　前記保護膜の上に、ハンドリング用膜を形成すること、
　前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、及び
　前記ハンドリング用膜を除去すること、
　を含む、有機半導体デバイスのソース／ドレイン用電極の製造方法。
　（８）前記剥離層を形成することが、
　前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
　前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
　を含む、上記（７）に記載の有機半導体デバイスのソース／ドレイン用電極の製造方法。
　（９）前記剥離層を形成することが、
　前記基板の表面に撥液性高分子層を形成すること、
　前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
　前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
　前記水酸基を形成した箇所にＳＡＭ処理を行うこと
　を含み、
　前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
　前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
　前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
　を含む、
　上記（７）に記載の有機半導体デバイスのソース／ドレイン用電極の製造方法。
　（１０）有機半導体デバイスの製造方法であって、
　表面粗さＲｑが２ｎｍ以下の基板を準備すること、
　前記基板の表面に剥離層を形成すること、
　前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
　前記剥離層及び前記電極の上に、保護膜を形成すること、
　前記保護膜の上に、ハンドリング用膜を形成すること、
　前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、
　前記電極フィルムを、有機半導体膜上に配置すること、及び
　前記ハンドリング用膜を除去すること、
　を含む、有機半導体デバイスの製造方法。
　（１１）前記剥離層を形成することが、
　前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
　前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
　を含む、上記（１０）に記載の有機半導体デバイスの製造方法。
　（１２）前記剥離層を形成することが、
　前記基板の表面に撥液性高分子層を形成すること、
　前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
　前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
　前記水酸基を形成した箇所にＳＡＭ処理を行うこと
　を含み、
　前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
　前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
　前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
　を含む、
　上記（１０）に記載の有機半導体デバイスの製造方法。
　本開示によれば、有機半導体が経時変化しにくく、有機半導体デバイスの実用的な集積回路の製造に適用することが可能な微細な電極を提供することができる。
図１は、本開示のソース／ドレイン用電極を表面からみた顕微鏡写真である。 図２は、本開示のソース／ドレイン用電極の断面模式図である。 図３は、保護膜を備えた本開示のソース／ドレイン用電極の断面模式図である。 図４は、保護膜を備えた本開示のソース／ドレイン用電極の断面模式図である。 図５は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図６は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図７は、剥離層を形成した基板の断面模式図である。 図８は、剥離層上に電極を形成した基板の断面模式図である。 図９は、保護膜を形成した基板、剥離層、及び電極の断面模式図である。 図１０は、ハンドリング用膜を形成した基板、剥離層、電極、及び保護膜の断面模式図である。 図１１は、電極とハンドリング用膜とで保護膜を挟んだ電極フィルムの断面模式図である。 図１２は、有機半導体膜６６上に配置した電極フィルムの断面模式図である。 図１３は、Ａｕ電極と水溶性ポリマーのＰＶＡ膜とで保護膜であるＰＭＭＡ膜を挟んだ電極フィルムの外観写真である。 図１４は、図１３のＡｕ電極パターンを拡大した顕微鏡写真である。 図１５は、得られた有機半導体デバイスの外観写真である。 図１６は、連続エッジキャスト法で製膜したＣ９－ＤＮＢＤＴ－ＮＷの単分子層膜のレーザー共焦点顕微鏡写真である。 図１７は、図１６のＣ９－ＤＮＢＤＴ－ＮＷの単分子層膜を原子間力顕微鏡（ＡＦＭ）で測定した結果である。 図１８は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図１９に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２０に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図２１に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２２に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２３に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図２４に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２５に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２６に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図２７に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２８に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図２９に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図３０は、本開示のソース／ドレイン用電極の一例の上面写真である。 図３１は、図３０の破線で囲んだ１組のソース／ドレイン用電極の拡大写真である。 図３２は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３３は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３４は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図３５は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３６は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３７は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図３８は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図３９は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図４０は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図４１は、電極の表面粗さＲｑが０．６ｎｍのＡＦＭ測定結果の一例である。 図４２は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図４３は、ゲート電極、ゲート絶縁膜、有機半導体膜、及び本開示のソース／ドレイン用電極を含む有機半導体デバイスの断面模式図である。 図４４は、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフである。 図４５は、ＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフである。 図４６は、撥液性高分子層を形成した基板の断面模式図である。 図４７は、撥液性高分子層を形成した基板にフォトマスクまたはメタルマスクを配置した側から真空紫外光を照射する態様を表す断面模式図である。 図４８は、撥液性高分子層を分解した箇所に水酸基を形成した基板の断面模式図である。 図４９は、水酸基を形成した箇所に自己組織化単分子膜を形成した基板の表面の断面模式図である。 図５０は、自己組織化単分子膜を形成した基板上に導電性インクをブレードコート法で塗布してパターニングされた電極を形成する態様を表す断面模式図である。 図５１は、塗布法で形成したパターニングされたＡｇ粒子で構成される塗膜の外観写真である。 図５２は、真空紫外光を照射する前のＣＹＴＯＰ（登録商標）とオクタンの濡れ性を評価した写真である。 図５３は、自己組織化単分子膜を形成した後に、ＣＹＴＯＰ（登録商標）及びＦ－ＳＡＭとオクタンの濡れ性を評価した写真である。 図５４は、パターニングされためっきを備えた電極が形成された基板の断面模式図である。 図５５は、Ａｕめっきを備えたソース／ドレイン用電極の外観写真である。 図５６は、ボトムゲート/トップコンタクト構造の有機電界効果トランジスタの断面模式図である。 図５７は、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムの断面模式図である。 図５８は、フォトンエネルギー（ｈν）に対してＹ１／２をプロットした仕事関数の測定結果である。 図５９は、チャネル長／チャネル幅が１００μｍ／３１５μｍのソースドレイン電極の外観写真である。 図６０は、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図６１は、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフである。 図６２は、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフである。 図６３は、接触抵抗を評価した範囲を破線で示した外観写真である。 図６４は、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフである。 図６５は、ＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフである。 図６６は、塗布法で形成したパターニングされたＡｇ粒子で構成される塗膜の外観写真である。
　本開示は、有機半導体デバイスのソース／ドレイン用電極であって、１０組以上の電極を含み、前記各組における電極間のチャネル長が２００μｍ以下であり、前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有する、電極を対象とする。
　図３０に、本開示のソース／ドレイン用電極の一例であって５０組の電極の上面写真を示す。図３１に、図３０の破線で囲んだ１組のソース／ドレイン用電極の拡大写真を示す。図１に、本開示のソース／ドレイン用電極の一例のうち３組を拡大した顕微鏡写真を示す。図２に、本開示のソース／ドレイン用電極の１組の断面模式図を示す。図２は、図１のＡ－Ａの断面模式図である。
　図３０においては、１．５ｃｍ角に５０組のソース／ドレイン用電極が形成されている。各組の電極のチャネル長は２００μｍであり、各組における電極は、表面粗さＲｑが２ｎｍ以下の面を有し、各組の電極のチャネル幅は１０００μｍである。図４１に、本開示のソース／ドレイン用電極のＡＦＭ測定結果の一例を示す。図４１は、ＰＭＭＡ保護膜及びＰＶＡハンドリング用膜を備えたＡｕ電極の、表面粗さＲｑが０．６ｎｍのＡＦＭ測定結果である。
　本開示のソース／ドレイン用電極は、１０組以上、好ましくは５０組以上、より好ましくは１０００組以上、さらに好ましくは１００００組以上を、さらにより好ましくは５００００組以上のソース／ドレイン用電極を含む。
　図１において、上から１つ目の電極１０、２０は、チャネル長Ｌが１０μｍ、チャネル幅Ｗが５００μｍである。上から２つ目の電極１２、２２は、チャネル長Ｌが２０μｍ、チャネル幅Ｗが５００μｍである。上から３つ目の電極１４、２４は、チャネル長Ｌが４０μｍ、チャネル幅Ｗが５００μｍである。
　本開示のソース／ドレイン用電極の各組における電極間のチャネル長は、２００μｍ以下、好ましくは１００μｍ以下、より好ましくは１０μｍ以下、さらに好ましくは１μｍ以下、さらにより好ましくは０．５μｍ以下である。本願において、チャネル長とは、電極各組（１素子）内のチャネル長である。１０組以上の各電極において、チャネル長は２００μｍ以下であれば、互いに異なってもよい。チャネル長の下限値は特に限定されないが、好ましくは、下記に説明する保護膜の厚みの下限値と同程度の０．０５μｍ程度にしてもよい。本開示のソース／ドレイン用電極のチャネル長は小さいので、本開示のソース／ドレイン用電極を含む有機半導体デバイスは、実用的な高周波数での動作が可能である。実用的な周波数とは、好ましくは１０ｋＨｚ以上、より好ましくは１００ｋＨｚ以上、さらに好ましくは１ＭＨｚ以上、さらにより好ましくは１０ＭＨｚ以上である。チャネル長は、電極各組（１素子）内において、チャネル幅方向に３点測定した値の平均値である。３点の測定位置は、チャネル幅を４等分して、中心点とその両側の２点の位置である。
　チャネル幅は特に限定されず、例えば１００μｍ～１００００μｍであることができる。
　本開示のソース／ドレイン用電極は、表面粗さＲｑが２ｎｍ以下の面を有する。図２において、電極１０の面１０１及び電極２０の面２０１は、２ｎｍ以下の表面粗さＲｑを有する。電極の表面粗さＲｑは、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下である。電極の表面粗さＲｑの下限値は特に限定されないが、例えば０．１ｎｍでもよい。
　本開示のソース／ドレイン用電極は、有機半導体デバイスに用いる際に、表面粗さＲｑが２ｎｍ以下の面が有機半導体膜と接する。
　有機半導体膜の電極と接する面の表面粗さＲｑも小さく、好ましくは２ｎｍ以下である。互いに表面粗さが小さい有機半導体膜と電極とが接するように配置すると、有機半導体膜と電極の間の密着性を向上することができ、且つ有機半導体膜の構造を破壊しない。そのため、本開示のソース／ドレイン用電極を含む有機半導体デバイスは、良好な特性を示すことができる。有機半導体膜の表面粗さＲｑは、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下である。有機半導体膜の表面粗さＲｑの下限値は特に限定されないが、例えば０．１ｎｍでもよい。電極の表面粗さＲｑは、電極各組（１素子）の、剥離層から剥離した後に有機半導体膜と接する面において、原子間力顕微鏡（ＡＦＭ）を用いて３点測定した値の二乗平均平方根粗さであり、平均線から測定曲線までの偏差の二乗を平均した値の平方根の値である。３点の測定位置は、電極の面内を通る最長の線を４等分して、中心点とその両側の２点の位置である。電極の面内を通る最長の線とは、例えば電極が円の場合は直径であり、電極が四角形の場合は対角線である。
　本開示のソース／ドレイン用電極は、各組における電極間のチャネル長の平行度が、好ましくは１度以下、より好ましくは０．５度以下、さらに好ましくは０．１度以下、さらにより好ましくは０．０１度以下である。チャネル長の平行度とは、電極各組（１素子）のチャネル長を形成する対向する電極の辺がなす角度である。電極各組は、チャネル長の平行度に優れているため、本開示のソース／ドレイン用電極を含む有機半導体デバイスは、設計通りの特性を示すことができる。
　対向する電極の辺がなす角度（平行度）の測定方法は、以下のように行う：電極各組（１素子）のチャネル長及びチャネル幅の全体が含まれる範囲で、できるだけ大きな倍率でチャネル長のＳＥＭ観察を行う。ＳＥＭ観察により得られたＳＥＭ画像に基づいて、電極各組（１素子）の対向する電極の辺（２辺）について、チャネル幅方向にチャネル幅を４等分して、チャネル幅の両端部を含む５点の辺の位置の測定を行い、最小二乗法により、測定した５点からの距離の二乗の和が最小になるような直線を特定する。特定した２つの直線のなす角度を測定し、平行度を算出する。
　電極の材料は、有機半導体デバイスに用いられるものであれば特に限定されないが、好ましくはＡｕ、Ａｇ、カーボン、導電性高分子、またはこれらの組み合わせであり、より好ましくはＡｕである。
　電極の厚みは、好ましくは２０～２００ｎｍ、より好ましくは２５～１００ｎｍ、さらに好ましくは３０～５０ｎｍである。
　本開示のソース／ドレイン用電極は、好ましくは、１μｍ以下の厚みを有するガラス転移点が８０℃以上の絶縁性ポリマーからなり、静電気力で電極１０、２０の面１０１、２０１とは反対側の面に貼り付き、且つチャネルの少なくとも一部に延在する保護膜をさらに有する。
　保護膜は、ガラス転移点が８０℃以上の粘着性を有しない絶縁性ポリマーからなるので、有機半導体膜に対して長期的にダメージを与えず、有機半導体が経時変化しにくい。また、厚みを１μｍ以下の薄膜にすることによって、保護膜と電極との間、及び保護膜と有機半導体膜との間に静電気力による接着力を発現することができる。本願において、有機半導体の経時変化は、有機半導体を含む半導体デバイスの移動度の値を、所定の期間、好ましくは４週間以上、より好ましくは８週間以上測定することによって、評価される。
　理論に束縛されるものではないが、上述のように、ガラス転移点が低いタック性を有するエラストマーを用いると時間経過とともに比較的短期間で有機半導体膜が損傷しやすいが、１μｍ以下の厚みを有するガラス転移点が８０℃以上の絶縁性ポリマーは、有機半導体膜と静電気力で接着するために、有機半導体膜の長期的な安定性が高く、有機半導体が経時変化しにくいと考えられる。
　図３に、保護膜３０を備えた本開示のソース／ドレイン用電極１０、２０の断面模式図を示す。保護膜３０の厚みは、好ましくは１μｍ以下、より好ましくは１μｍ未満、さらにより好ましくは０．５μｍ以下の厚みを有する。保護膜の厚みの下限値は、特に限定されないが、絶縁膜を安定して形成する観点から、０．０５μｍである。
　保護膜３０のガラス転移点は、８０℃以上、好ましくは９０℃以上、より好ましくは１００℃以上である。前記範囲のガラス転移点を有する絶縁性ポリマーは、ガラス転移点が室温より十分に高いので、有機半導体膜に接して配置されたときに有機半導体膜を劣化させにくく、有機半導体が経時変化しにくい。
　保護膜３０は、静電気力で電極１０、２０の面１０１、２０１とは反対側の面に貼り付く。図４に示すように、保護膜３０は、電極１０、２０の間の破線で示した領域のチャネル４０の少なくとも一部に延在すればよい。好ましくは、保護膜３０は、図３に示すようにチャネル４０の実質的に全ての領域に延在する。
　保護膜３０は、粘着力を実質的に有さず、実質的に静電気力で電極１０、２０に貼り付く。保護膜３０は、電極形成後の電極のハンドリングを容易にし、後述するハンドリング用膜の除去時においては電極が破壊されることを防止し、本開示の電極を用いた有機半導体デバイスにおいては、有機半導体膜から電極が剥がれることを抑制することができる。
　保護膜３０の材料は、好ましくは、ガラス転移点が約１００℃のポリメタクリル酸メチル（ＰＭＭＡ）、ガラス転移点が約１０８℃のＣＹＴＯＰ（登録商標）等のフッ素系ポリマー、ガラス転移点が約１０９℃のポリパラキシリレン（パリレン（登録商標））、またはガラス転移点が２００℃以上のポリアダマンチルメタクリレート（ＰＡＤＭＡ）である。
　本開示のソース／ドレイン用電極は、好ましくはめっきを備える。ソース／ドレイン用電極がめっきを備えたものであることによって、電極の仕事関数を制御し、電極から有機半導体へのキャリア注入を向上することができる。
　めっきは、好ましくはＡｕめっき、Ａｇめっき、Ｐｔめっき、またはＣｕめっきであり、より好ましくはＡｕめっきである。ソース／ドレイン用電極が前記好ましい金属めっきを備えていることにより、有機半導体へのキャリア注入に有利な高仕事関数の電極を形成することができる。
　仕事関数は、光電子収量分光（Photoelectron Yield Spectroscopy：ＰＹＳ）で、下式：
Figure JPOXMLDOC01-appb-M000001
 　（式中、Ｙは光電子収量、ｈはプランク定数、νは光子の振動数、ＷＦは仕事関数である）により測定される。物質に一定以上のエネルギーを持った光を照射すると、光電効果により電子が物質から放出される。この電子が放出され始めるエネルギーが仕事関数に相当する。ＰＹＳでは照射する光のエネルギーを変えながら放出された電子を計測することによって測定が行われる。検出には、照射した光子数に対する電子の放出数の割合を表す光電子収量（Ｙ）、照射する光のエネルギーをｈν、及び測定する物質の仕事関数をＷＦとすると、
Figure JPOXMLDOC01-appb-M000002
 　という関係が成立する。ｎは材料の種類により決定される値であり、金属の場合はｎ＝２である。Ｙ１／２をｈνに対してプロットし、ＷＦとみられる箇所の前後の領域でそれぞれ直線近似を行う。これにより得られた二直線の交点を求めることでＷＦが得られる。
　図５及び図６に、ゲート電極５４、ゲート絶縁膜５２、有機半導体膜６６、及び本開示のソース／ドレイン用電極１０、２０を含む有機半導体デバイス１００、２００の断面模式図を示す。図５は、トップゲート/トップコンタクト構造の断面模式図であり、図６は、ボトムゲート/トップコンタクト構造の断面模式図である。
　図５及び図６の有機半導体デバイス１００、２００においては、電極１０、２０が、ソース／ドレイン電極として含まれる。
　ゲート電極５４は、従来用いられているゲート電極の材料で構成され得、例えばｄｏｐｅｄ－Ｓｉであることができる。ｄｏｐｅｄ－Ｓｉは、ゲート電極として抵抗値が十分に低く従来用いられているものであることができる。
　ゲート絶縁膜５２も、従来用いられているゲート絶縁膜の材料で構成され得る。
　トップゲート/トップコンタクト構造においては、ゲート絶縁膜５２は、絶縁性ポリマーからなる保護膜３０と一体で構成されてもよい。
　下地層５６も、従来用いられている基板、平滑化層、及び表面修飾を行った層を含む層であることができる。下地層５６は、例えば、ガラス、ガラスの表面をパリレン（登録商標）、トリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）等の膜で被覆したもの、ポリエチレンテレフタラート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のプラスチック基板、ＰＥＴ、ＰＥＮ等のプラスチック基板の表面をパリレン（登録商標）等の膜で被覆したもの、それらの基板上にトランジスタ等のデバイスを作製したもの、またはそれらのデバイス上にパリレン（登録商標）、アルミナ等の層間絶縁膜を堆積させたものが挙げられる。
　保護膜３０を備えた本開示のソース／ドレイン用電極を用意した場合、有機半導体デバイス１００、２００において、保護膜３０をそのまま絶縁性薄膜として用いてもよく、あるいは、保護膜３０を一旦溶解させ、保護膜３０を新たに形成、またはゲート絶縁膜５２と一体の保護膜３０を新たに形成してもよい。
　有機半導体デバイスにおいて、好ましくは、有機半導体膜の電極と接する面の表面粗さＲｑは２ｎｍ以下である。互いに表面粗さが小さい有機半導体膜と電極とが接するように配置すると、有機半導体膜と電極の間の密着性を向上することができ、且つ接触抵抗を低減することができる。有機半導体膜の表面粗さＲｑは、有機半導体膜の表面において、原子間力顕微鏡（ＡＦＭ）を用いて３点測定した値の二乗平均平方根粗さであり、平均線から測定曲線までの偏差の二乗を平均した値の平方根の値である。３点の測定位置は、有機半導体膜の面内を通る最長の線を４等分して、中心点とその両側の２点の位置である。有機半導体膜の面内を通る最長の線とは、例えば有機半導体膜が円の場合は直径であり、有機半導体膜が四角形の場合は対角線である。
　本開示の有機半導体デバイスの接触抵抗ＲＣ・Ｗは、好ましくは２００Ω・ｃｍ以下、より好ましくは１７５Ω・ｃｍ以下、さらに好ましくは１５０Ω・ｃｍ以下、さらにより好ましくは１２５Ω・ｃｍ以下である。ＲＣは接触抵抗、Ｗはチャネル幅である。
　有機半導体デバイスの接触抵抗は、Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ　（ＴＬＭ）法を用いて評価される。ＴＬＭ法は、下式：
Figure JPOXMLDOC01-appb-M000003
 　（式中、Ｒｔｏｔａｌは有機半導体デバイスの抵抗、ＲＣは接触抵抗、Ｌはチャネル長、μｉｎｔは接触抵抗の影響を除いた有機半導体デバイス本来の移動度、Ｗはチャネル幅、Ｃｉは単位面積あたりのキャパシタンス、ＶＧはゲート電圧、Ｖｔｈは閾値電圧である）に基づいて、複数のチャネル長の有機半導体デバイスについて、チャネル長Ｌに対して抵抗Ｒｔｏｔａｌ・Ｗをプロットし、その回帰直線のｙ切片からＲＣ・Ｗを間接的に見積もる方法である。Ｒｔｏｔａｌ・Ｗは、線形領域の伝達特性においてドレイン電圧ＶＤを、ドレイン電流ＩＤ，ｌｉｎで除算することによって得られる。
　本開示のソース／ドレイン用電極を含む有機半導体デバイスは、有機ＥＬ（エレクトロルミネッセンス）素子、有機太陽電池素子、有機光電変換素子、有機トランジスタ素子、有機電界効果トランジスタ（ＯＦＥＴ）素子等であることができる。
　本開示はまた、有機半導体デバイスのソース／ドレイン用電極の製造方法であって、表面粗さＲｑが２ｎｍ以下の基板を準備すること、前記基板の表面に剥離層を形成すること、前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、前記剥離層及び前記電極の上に、保護膜を形成すること、前記保護膜の上に、ハンドリング用膜を形成すること、前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、及び前記ハンドリング用膜を除去すること、を含む、有機半導体デバイスのソース／ドレイン用電極の製造方法を対象とする。
　本開示の方法によれば、１０組以上の電極を含み、前記各組における電極間のチャネル長が２００μｍ以下であり、前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有する、有機半導体デバイスのソース／ドレイン用電極を得ることができる。
　本開示の方法においては、表面粗さＲｑが２ｎｍ以下の基板を準備する。基板の表面粗さＲｑは、好ましくは１ｎｍ以下、より好ましくは０．５ｎｍ以下である。基板の表面粗さＲｑの下限値は特に限定されないが、例えば０．１ｎｍでもよい。本開示の方法によれば、基板の表面粗さＲｑと実質的に同じ表面粗さのソース／ドレイン用電極を得ることができる。基板の表面粗さＲｑは、基板の表面において、原子間力顕微鏡（ＡＦＭ）を用いて３点測定した値の二乗平均平方根粗さであり、平均線から測定曲線までの偏差の二乗を平均した値の平方根の値である。３点の測定位置は、基板の面内を通る最長の線を４等分して、中心点とその両側の２点の位置である。基板の面内を通る最長の線とは、例えば基板が円の場合は直径であり、基板が四角形の場合は対角線である。
　上記表面粗さＲｑを有する基板は、好ましくは、ガラス基板またはシリコン基板であり、例えば、Ｃｏｒｎｉｎｇ社のＥＡＧＬＥ ＸＧ（登録商標）である。上記表面粗さＲｑを有する基板は、ガラス基板やシリコン基板等の基板を研磨することにより準備してもよい。
　本開示の方法においては、準備した基板の表面に剥離層を形成する。
　剥離層を形成する一実施形態は、好ましくは、準備した基板の表面をＵＶオゾン（ＵＶ／Ｏ３）処理して基板の表面に水酸基を形成すること、及び前記水酸基を形成した基板の表面にＳＡＭ（Self Assembled Monolayer）処理を行うことを含む。
　ＵＶオゾン処理を行うことにより、基板の表面の有機物を酸化して除去して、酸化膜の表面に水酸基を作ることができる。ＵＶオゾン処理では、例えば、大気中の酸素（Ｏ２）が約１８５ｎｍの波長の紫外線を吸収してオゾン（Ｏ３）を生成し、生成されたオゾン（Ｏ３）が約２５４ｎｍの波長の紫外線を吸収してＯ２と活性酸素を発生し、活性酸素が基板の表面の有機物を酸化分解して、酸化膜の表面に水酸基を作ることができる。
　水酸基を形成した基板の表面にＳＡＭ処理を行うことにより、基板の表面に剥離層を形成することができる。図７に、ＵＶオゾン処理及びＳＡＭ処理により剥離層６２を形成した基板６０の断面模式図を示す。ＳＡＭ処理は、表面エネルギーを調整するために行う。
　剥離層６２は、後の工程で形成する電極及び保護膜を、基板６０から剥離させるための膜である。剥離層６２は基板６０側に残り、電極及び保護膜を剥離させる。剥離層６２は、好ましくは自己組織化単分子膜である。電極と自己組織化単分子膜との間の密着力は、電極と保護膜との間の密着力よりも弱く、且つ保護膜と自己組織化単分子膜との間の密着力は、保護膜とハンドリンク膜との間の密着力よりも弱い。
　自己組織化単分子膜は、好ましくは、直鎖のアルキル基またはフルオロアルキル基を有し、末端基がアルキル基、フルオロアルキル基、フェニル基、またはフルオロフェニル基である。このような自己組織化単分子膜は、接触角が好ましくは８０度以上、より好ましくは９０度以上、さらに好ましくは９５度以上の疎水性の膜であるので、後の工程で自己組織化単分子膜上に形成する電極及び保護膜を容易に剥離することができる。
　直鎖のアルキル基（ＣＨ）ｎにおいて、ｎは特に限定されないが、好ましくは８～１８である。同様に、直鎖のフルオロアルキル基（ＣＦ）ｎにおいて、ｎは特に限定されないが、好ましくは１～１０である。
　自己組織化単分子膜は、例えば、デシルトリメトキシシラン（ＤＴＳ）、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）、またはトリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）である。ＤＴＳは約１０１度の接触角を有し、Ｆ－ＳＡＭは約１１０度の接触角を有し、β－ＰＴＳは約８０度の接触角を有するので、後の工程で自己組織化単分子膜上に形成する電極及び保護膜を、基板からより容易に剥離しやすくなる。
　ＳＡＭ処理は、気相法または液相法で行うことができる。
　気相法は、水酸基を形成した基板をＳＡＭ分子の飽和蒸気に暴露する方法である。これにより、ＳＡＭ分子と水酸基とが脱水縮合して、基板の表面に自己組織化単分子膜を形成することができる。
　基板をＳＡＭ分子の飽和蒸気に暴露することは、例えば密閉容器中にＳＡＭ溶液と基板とを配置し、加熱によりＳＡＭ分子の飽和蒸気雰囲気を形成し、ＳＡＭ分子の飽和蒸気雰囲気中に基板を静置することで行うことができる。静置時間は、２～５時間程度であることができる。加熱温度は、１２０～１５０℃程度であることができる。
　基板をＳＡＭ分子の飽和蒸気に暴露した後、基板を洗浄する。ＤＴＳの場合、トルエンで洗浄後、２－プロパノールで洗浄する。Ｆ－ＳＡＭの場合：２－プロパノールで洗浄する。β－ＰＴＳの場合、トルエンで洗浄後、２－プロパノールで洗浄する。
　液相法は、表面に水酸基を形成した基板を、ＳＡＭ分子を溶解させた溶液中に浸漬する方法である。これによっても、基板の表面に自己組織化単分子膜を形成することができる。
　本開示の方法においては、基板上に形成した剥離層上に、電極を形成する。図８に、剥離層６２上に電極１０、２０を形成した基板６０の断面模式図を示す。
　電極の形成方法としては特に限定されないが、真空プロセスまたは溶液プロセスを用いて、電極材料の膜または電極を形成することができる。
　例えば、グラビアオフセット印刷、スクリーン印刷、インクジェット印刷等の印刷法を用いて、剥離層上に電極を形成することができる。あるいは、電極材料の膜を、真空蒸着、またはスピンコート、ディップコート、ロールコート、スプレーコート、フローコート、ブレードコート、プッシュコート等により剥離層上に塗工し、形成した電極材料の膜を、フォトリソグラフィを用いてパターニングして、電極を形成することができる。
　電極材料に応じて電極の形成方法を選べばよく、電極材料がＡｕの場合は、真空蒸着し、フォトリソグラフィによってパターニングを行って、電極を形成することが好ましい。
　電極がＡｇの場合は、グラビアオフセット印刷、スクリーン印刷、インクジェット印刷等の印刷法を用いて、剥離層上に電極を形成することが好ましい。
　電極がカーボンの場合は、スプレーコート、ブレードコート等を用いて、剥離層上に電極を形成することが好ましい。
　電極が導電性高分子の場合は、スピンコート、プッシュコート等を用いて、剥離層上に電極を形成することが好ましい。
　剥離層を形成する他の実施形態は、好ましくは、基板の表面に撥液性高分子層を形成すること、撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、基板に対し、フォトマスクまたはメタルマスクを配置した側からＵＶ（紫外光）照射を行い、照射した箇所の撥液性高分子層を分解し、撥液性高分子層を分解した箇所に水酸基を形成すること、水酸基を形成した箇所にＳＡＭ処理を行うことを含む。
　撥液性高分子層を形成すること、撥液性高分子層を分解した箇所に水酸基を形成すること、及び水酸基を形成した箇所にＳＡＭ処理を行うことを含む本実施形態においては、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することは、剥離層上に、金属粒子を含む導電性インクを塗布すること、及び導電性インクを塗布した剥離層が形成された基板に、金属粒子を触媒として無電解めっきを行い、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成することを含む。
　撥液性高分子層を形成すること、撥液性高分子層を分解した箇所に水酸基を形成すること、及び水酸基を形成した箇所にＳＡＭ処理を行うことを含む本実施形態では、撥液性高分子層及びＳＡＭ処理を施した箇所の導電性インクに対する濡れ性の差を利用して、電極のパターニングを行う。
　基板の表面に撥液性高分子層を形成することは、塗布法により行うことができる。塗布法としては、従来用いられている方法を用いることができ、例えば、エッジキャスト法、連続エッジキャスト法、ドロップキャスト法、スピンコーティング法、印刷法（インクジェット法やグラビア印刷法）、ディスペンサー法、及びスプレー法、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、ブレードコーティング法等を用いることができる。
　撥液性高分子層の厚みは、好ましくは１～５０ｎｍ、より好ましくは２～３０ｎｍ、さらに好ましくは３～２０ｎｍ、さらにより好ましくは５～１５ｎｍである。撥液性高分子層が前記好ましい厚みを有することにより、形成する電極の表面粗さを小さくすることができる。
　撥液性高分子層の材料は、好ましくは、ＣＹＴＯＰ（登録商標）、ポリトリフルオロエチレン（ＰＴＦＥ）、パーフルオロアルコキシアルカン（ＰＦＡ）等のフッ素系高分子である。基板の表面に撥液性高分子層を形成する前に、基板の表面にＵＶ処理を行ってもよい。
　撥液性高分子層を形成した基板上に配置するフォトマスクまたはメタルマスクは、ＵＶ光を遮断できるものであれば特に限定されず、例えばクロム製であることができる。
　撥液性高分子層を形成した基板に対し、フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、照射箇所の撥液性高分子層を分解し、撥液性高分子層を分解した箇所に水酸基を形成する。水酸基を形成することにより表面が親水化する。
　ＵＶ照射することにより撥液性高分子層は分解されるが、撥液性高分子層のすべてが分解されずに一部が残存してもよい。水酸基は、撥液性高分子層が分解されて露出した基板上、残存した撥液性高分子層上、または露出した基板上及び残存した撥液性高分子層上の両方に形成され得る。
　ＵＶ光は、好ましくは真空紫外光である。真空紫外光を照射することにより、撥液性高分子層をより効率的に分解して撥液性高分子層を分解した箇所に水酸基を形成することができる。真空紫外光の中心波長は約１０～２００ｎｍである。
　ＵＶ照射により水酸基が生成した箇所にＳＡＭ処理を行う。ＳＡＭ処理は、ＵＶ照射により水酸基を生成させた基板全体に対して行うが、ＵＶ照射箇所のみ選択的に自己組織化単分子膜を形成することができる。
　自己組織化単分子膜は、好ましくは、直鎖のアルキル基またはフルオロアルキル基を有し、末端基がアルキル基、フルオロアルキル基、フェニル基、またはフルオロフェニル基である。このような自己組織化単分子膜は、後の工程で自己組織化単分子膜上に塗布及びめっきにより形成する電極を容易に剥離することができる。
　直鎖のアルキル基（ＣＨ）ｎにおいて、ｎは特に限定されないが、好ましくは８～１８である。同様に、直鎖のフルオロアルキル基（ＣＦ）ｎにおいて、ｎは特に限定されないが、好ましくは１～１０である。
　自己組織化単分子膜は、例えば、デシルトリメトキシシラン（ＤＴＳ）、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）、またはトリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）であり、好ましくはＦ-ＳＡＭである。後の工程で自己組織化単分子膜上に塗布及びめっきにより形成する電極をより容易に剥離しやすくなる。
　剥離層上に金属粒子を含有する導電性インクを塗布する。導電性インクの塗布方法は特に限定されず、例えばブレードコート法等であることができる。ＳＡＭ処理を施した箇所にのみ選択的に導電性インクを塗布することができる。導電性インクの溶媒に対し、ＳＡＭ処理を施した箇所は親液性であり、フォトマスクまたはメタルマスク部分（撥液性高分子層）は撥液性であるため、実質的にＳＡＭ処理を施した箇所にのみ選択的に導電性インクを塗布することができる。この方法によれば、チャネル長の下限値は、好ましくは、チャネル長の平行度を０．１度以下に高精度に形成する観点からは８μｍ程度であり、例えばＬ／Ｓ＝１０μｍ／１０μｍの高精細なパターニングが可能である。
　導電性インクの金属粒子は、好ましくは、Ａｇ、Ａｕ、Ｐｔ、Ｃｕ、Ｐｄ、Ｎｉまたはそれらの組み合わせである。
　導電性インクの溶媒は、撥液性高分子層が相対的に撥液性であり、ＳＡＭ処理を施した箇所が相対的に親液性となる溶媒であればよい。導電性インクの溶媒は、好ましくは、撥液性高分子層との接触角とＳＡＭ処理を施した箇所との接触角との差が好ましくは３°以降、より好ましくは５°以上となる溶媒である。導電性インクの溶媒は、さらに好ましくは、オクタン、トルエン、テトラデカン、酢酸ブチルまたはそれらの組み合わせの有機溶媒である。導電性インクの溶媒中の固形分濃度は、好ましくは０．１～３０ｗｔ％である。
　塗布した導電性インクの金属粒子を触媒として無電解めっきを行い、めっきを備えた電極を形成する。ソース／ドレイン用電極がめっきを用いて形成されることによって、電極の仕事関数を制御し、電極から有機半導体へのキャリア注入を向上することができる。また、塗布した導電性インクの金属粒子を触媒として無電解めっきを行うことによって、島状の金属粒子の間にめっきが形成されて表面粗さＲｑが２ｎｍ以下の面を有するソース／ドレイン用電極が得られる。すなわち、撥液性高分子層を形成すること、撥液性高分子層を分解した箇所に水酸基を形成すること、及び水酸基を形成した箇所にＳＡＭ処理を行うことを含む本実施形態において、ソース／ドレイン用電極は金属粒子及びめっきを含む。めっきは、好ましくはＡｕめっき、Ａｇめっき、Ｐｔめっき、またはＣｕめっきであり、より好ましくはＡｕめっきである。ソース／ドレイン用電極がＡｕめっきを備えることにより、有機半導体へのキャリア注入に有利な高仕事関数の電極を形成することができる。
　無電解めっきは、従来用いられている自己触媒型還元めっきであることができる。めっき液には金属イオンや還元剤の他に、ｐＨの変動を防ぐ緩衝材や金属イオンを安定化させる錯化剤等が含まれている。このめっき液に金属粒子を含む導電性インクを塗布した基板を浸漬させると、金属粒子を触媒とした還元反応によりめっき液中の金属イオンが析出してめっき皮膜を形成することができる。
　本開示の方法においては、上記プロセスで電極を形成することができるので、２００μｍ以下のチャネル長及び２ｎｍ以下の表面粗さＲｑを有する１０組以上の微細な電極を提供することができ、このような電極は、有機半導体デバイスの実用的な集積回路の製造に適用することが可能である。また、上記のように剥離層上に電極を形成した後、後で述べるように、電極を剥離層から剥離して、有機半導体膜上に配置することができるため、有機半導体膜はダメージが小さく経時変化しにくい。本開示の方法においてはまた、上記プロセスで電極を形成することができるので、１０組以上の複数組の各組において、チャネル長の平行度が、好ましくは１度以下の電極を得ることができる。
　本開示の方法においては、剥離層及び電極の上に、保護膜を形成する。図９に、保護膜３０を形成した基板６０、剥離層６２、及び電極１０、２０の断面模式図を示す。
　保護膜３０は、後工程でハンドリング用膜を除去するときに、電極の剥離、損傷等を抑制することができる。保護膜はまた、本開示の方法で作製した電極を用いた有機半導体デバイスにおいて、有機半導体膜から電極が剥がれることを抑制することができる。
　保護膜は、１μｍ以下の厚みを有する絶縁性ポリマーからなり、静電気力で前記電極の前記面とは反対側の面に貼り付いていて、且つ前記チャネルの少なくとも一部に延在する。
　保護膜３０は、有機半導体膜の特性に影響を及ぼさないポリメタクリル酸メチル（ＰＭＭＡ）ＣＹＴＯＰ（登録商標）等のフッ素系ポリマー、ポリパラキシリレン（パリレン（登録商標））、またはポリアダマンチルメタクリレート（ＰＡＤＭＡ）であることができる。
　保護膜３０は、好ましくはスピンコート法または化学気相蒸着法で形成する。
　電極が真空蒸着法で形成される場合、保護膜は、スピンコート法で形成されるＰＭＭＡ、ＣＹＴＯＰ（登録商標）、またはＰＡＤＭＡが好ましい。スピンコート法は、実用上簡便で好ましい。スピンコート法の回転数、時間等の条件は、従来行われている条件であることができ、保護膜の材料に応じて適宜設定すればよい。
　電極が塗布または塗布及びめっきによって形成される場合、保護膜は、ドライプロセスである化学気相蒸着法で製膜可能なポリパラキシリレン（パリレン（登録商標））が好ましい。パリレン（登録商標）の保護膜は、塗布法で形成される電極が溶解することをより防止することができる。化学気相蒸着法は従来の方法で行うことができ、例えば、ダイマーを１７０°Ｃに加熱して気化させ、さらに６９０°Ｃに加熱してダイマーを開裂してモノマーを生成させる。次いで、基板を設置して室温に保持したチャンバー内に生成したモノマーを流入・急冷させて、基板表面でラジカル重合によりポリマー状態にして製膜される。
　本開示の方法においては、形成した保護膜の上に、ハンドリング用膜を形成する。図１０に、ハンドリング用膜６４を形成した基板６０、剥離層６２、電極１０、２０、及び保護膜３０の断面模式図を示す。
　ハンドリング用膜６４は、図１０に示すように電極１０、２０及び保護膜３０を剥離層６２から剥離するための、ハンドリング用として形成する。後工程においてハンドリング用膜６４を除去せずに、電極膜、保護膜、及びハンドリング用膜を有機半導体膜上に配置する場合は、ハンドリング用膜６４は、保護膜を備えた電極膜を有機半導体膜上に配置するためのハンドリング用としても機能し得る。
　ハンドリング用膜６４の厚みは、電極１０、２０及び保護膜３０をハンドリングすることができる厚みであれば限り特に限定されないが、好ましくは１０μｍ以上である。ハンドリング用膜６４の厚みの上限は特に限定されないが、厚みが大きいほどハンドリング用膜の除去に時間がかかるので、１００μｍ以下が好ましい。
　ハンドリング用膜６４は、好ましくは、保護膜３０に応じた材料とする。保護膜３０が非水溶性ポリマーで構成される場合、ハンドリング用膜６４は水溶性ポリマー膜が好ましい。保護膜３０が有機溶剤に溶解しないポリマーで構成される場合、ハンドリング用膜６４は有機溶剤溶解性ポリマー膜が好ましい。ハンドリング用膜６４が、前記好ましいポリマー膜であることにより、溶液プロセスで、保護膜３０は溶解させずにハンドリング用膜６４だけを溶解させることにより、ハンドリング用膜を容易に除去することができる。
　ハンドリング用膜６４が水溶性ポリマー膜である場合、保護膜上に水溶性ポリマーの水溶液を塗布して水溶性ポリマー膜を形成する。水溶性ポリマー膜は、電極１０、２０及び保護膜３０を剥離層６２から剥離した後に、水に溶かして除去され得る。後工程においてハンドリング用膜６４を除去せずに、電極膜、保護膜、及びハンドリング用膜を有機半導体膜上に配置する場合は、水溶性ポリマー膜は、電極及び保護膜を有機半導体膜上に配置した後に、水に溶かして除去され得る。
　水溶性ポリマー膜の水溶性ポリマーは、好ましくは、ポリビニルアルコール（ＰＶＡ）、ポリアクリル酸、デキストラン、またはポリメタクリル酸であり、より好ましくはポリビニルアルコール（ＰＶＡ）である。
　ハンドリング用膜６４が有機溶剤溶解性ポリマー膜である場合、保護膜上に有機溶剤溶解性ポリマーの水溶液を塗布して有機溶剤溶解性ポリマー膜を形成する。有機溶剤溶解性ポリマー膜は、電極１０、２０及び保護膜３０を剥離層６２から剥離した後に、有機溶剤に溶かして除去され得る。後工程においてハンドリング用膜６４を除去せずに、電極膜、保護膜、及びハンドリング用膜を有機半導体膜上に配置する場合は、有機溶剤溶解性ポリマー膜は、電極及び保護膜を有機半導体膜上に配置した後に、有機溶剤に溶かして除去され得る。
　有機溶剤溶解性ポリマー膜の有機溶剤溶解性ポリマーは、好ましくは、ポリメタクリル酸メチル（ＰＭＭＡ）、ポリスチレン（ＰＳ）、ポリアクリロニトリル（ＰＡＮ）、またはポリエチレン（ＰＥ）であり、より好ましくはポリメタクリル酸メチル（ＰＭＭＡ）である。
　保護膜上にハンドリング用膜を形成した後、剥離層と電極及び保護膜との界面を剥離させて、電極、保護膜、及びハンドリング用膜を含む電極フィルムを得る。
　ハンドリング用膜の表面にカプトンテープ等のテープを貼り付けて引っ張ることによって、図１０に示すように、剥離層６２と電極１０、２０及び保護膜３０との界面を剥離させて、電極１０、２０、保護膜３０、及びハンドリング用膜６４を含む電極フィルム６００が得られる。図１１に、電極１０、２０とハンドリング用膜６４とで保護膜３０を挟んだ電極フィルム６００の断面模式図を示す。
　図１３に、Ａｕ電極と水溶性ポリマーのＰＶＡ膜とで保護膜であるＰＭＭＡ膜を挟んだ電極フィルムの外観写真を示す。図１４に、図１３のＡｕ電極パターンを拡大した顕微鏡写真を示す。図１４の上から１つ目～３つ目の電極は、５００μｍのチャネル幅、並びにそれぞれ、１０μｍ、２０μｍ、及び４０μｍのチャネル長を有する。
　電極フィルム６００からハンドリング用膜６４を除去する。ハンドリング用膜６４の除去は、ハンドリング用膜を構成する材料に応じた方法で行うことができる。
　ハンドリング用膜が水溶性ポリマーで構成される場合、電極フィルムに水を適用して、ハンドリング用膜を除去する。
　水を適用してハンドリング用膜を除去する際に、好ましくは、最初はハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきたら、電極フィルムの全体が浸水するまで水を加えて、ハンドリング用膜が溶けて電極フィルムから実質的に全て除去されるまで撹拌する。
　ハンドリング用膜を除去することによって、保護膜が配置された電極を得ることができる。保護膜が非水溶性ポリマーで構成される場合は、アセトニトリル等の有機溶剤により除去してもよい。保護膜が有機溶剤に溶解しないポリマーで構成される場合、フッ素系溶剤等の溶剤により除去してもよい。保護膜を構成するポリマーの種類に応じて溶解させる溶剤を用いればよい。
　本開示はまた、有機半導体デバイスの製造方法であって、表面粗さＲｑが２ｎｍ以下の基板を準備すること、前記基板の表面に剥離層を形成すること、前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、前記剥離層及び前記電極の上に、保護膜を形成すること、前記保護膜の上に、ハンドリング用膜を形成すること、前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、前記電極フィルムを、有機半導体膜上に配置すること、及び前記ハンドリング用膜を除去すること、を含む、有機半導体デバイスの製造方法を対象とする。
　図１２に示すように、上記有機半導体デバイスのソース／ドレイン用電極の製造方法において得られる電極フィルム６００を有機半導体膜６６上に配置する。電極フィルム６００を有機半導体膜６６上に配置する際、保護膜３０と有機半導体膜６６とが密着するように電極フィルムと有機半導体膜とを接触させる。
　図１２は、有機半導体膜６６上に、電極１０、２０、保護膜３０、ハンドリング用膜６４を含む電極フィルム６００を配置した有機半導体デバイス２００の一例の断面模式図である。電極フィルム６００を有機半導体膜６６上に配置した後、ハンドリング用膜６４は除去される。
　有機半導体デバイス２００は、ボトムゲート/トップコンタクト構造の有機電界効果トランジスタである。ゲート電極７４、下地層（ゲート絶縁膜）７０、７２の上に有機半導体膜６６が形成されている。ゲート電極７４は、従来用いられている材料、例えばdoped-Si等であることができる。下地層７０、７２も、従来用いられている材料、例えばＳｉＯ２、パリレン（登録商標）等であることができる。
　電極フィルム６００を有機半導体膜６６上に配置する際、有機半導体膜６６の温度を５０～９０℃、好ましくは６０～８０℃に加熱することが好ましい。加熱は、ホットプレート等を用いて行えばよい。
　前記好ましい温度に有機半導体膜６６を加熱することにより、保護膜３０及びハンドリング用膜６４が柔らかくなり、保護膜３０を、電極１０、２０の表面形状に沿って且つ有機半導体膜６６の表面に張り付くように配置しやすくなり、保護膜３０と有機半導体膜６６との密着性が向上する。有機半導体膜６６を前記好ましい温度に加熱するとき、有機半導体膜６６が配置されている基板ごと加熱することができる。
　好ましくは、室温で電極フィルム６００を有機半導体膜６６上に配置した後に、基板側から有機半導体膜６６を加熱する。電極フィルム６００を有機半導体膜６６上に配置した後に加熱することにより、保護膜３０を、電極１０、２０の表面形状に沿って有機半導体膜６６の表面に張り付くように配置することをより良好に行うことができ、保護膜３０と有機半導体膜６６との密着性をより向上することができる。
　電極フィルムを、有機半導体膜上に配置した後、ハンドリング用膜６４を除去する。ハンドリング用膜６４の除去は、ハンドリング用膜を構成する材料に応じた方法で行うことができる。
　ハンドリング用膜が水溶性ポリマーで構成される場合、好ましくは、基板、有機半導体膜、及び電極フィルムを加熱したまま、有機半導体膜上に配置した電極フィルムに水を適用して、ハンドリング用膜を除去する。
　水を適用してハンドリング用膜を除去する際に、フィルムの温度は２０～４０℃に下げてもよい。電極フィルムへの水の適用は、好ましくは、最初はハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきたら、電極フィルムの全体が浸水するまで水を加えて、ハンドリング用膜が溶けて電極フィルムから実質的に全て除去されるまで撹拌する。
　ハンドリング用膜を除去することによって、有機半導体膜上に電極及び保護膜が配置された有機半導体デバイスを得ることができる。図１５に、得られた有機半導体デバイスの外観写真を示す。図１５に示す有機半導体デバイスにおいては、有機半導体膜上にＡｕ電極とＰＭＭＡの保護膜とが形成されている。
　本開示の方法によれば、有機半導体層にダメージを与えることなく、有機電界効果トランジスタ等の有機半導体デバイスを作製することができる。
　有機半導体膜は、好ましくは有機半導体単結晶膜である。
　有機半導体単結晶膜の平均膜厚は、２～１００ｎｍであり、好ましくは４～２０ｎｍである。有機半導体単結晶膜の平均膜厚が前記範囲にあることにより、良好なデバイス特性を得ることができる。有機半導体単結晶膜の平均膜厚の測定は、触針式表面形状測定器または原子間力顕微鏡を用いて行うことができる。
　有機半導体単結晶膜は厚み方向に、好ましくは１分子層（単分子層）～５０分子層、より好ましくは１分子層～１０分子層、さらに好ましくは１分子層～５分子層、さらにより好ましくは１分子層～３分子層を有する。有機半導体単結晶膜は、１分子層を有することが最も好ましいが、厚み方向に２分子層以上を有してもよい。有機半導体単結晶膜の分子層数は原子間力顕微鏡で測定することができる。
　有機半導体の分子層数が少ないほど有機半導体のバルク領域の抵抗を低減でき、接触抵抗を低くすることができる。接触抵抗は電極／有機半導体界面からチャネル領域への電荷輸送における有機半導体のバルク領域の抵抗と、電極から有機半導体層への電荷注入での抵抗との２種類の抵抗の和である。キャリアが蓄積されるチャネル領域はゲート絶縁膜界面の有機半導体層の１層～数分子層に相当し、それ以外の層は電極からチャネルへのスムーズなキャリア注入を阻害するためである。
　本開示の方法においては、平坦な基板上に形成した電極を有機半導体膜上に配置するため、蒸着プロセスで加わるような熱的ダメージ、またはフォトリソグラフィプロセス時のレジスト、エッチング液等によるダメージが有機半導体膜に加わらず、有機半導体膜が、厚み方向に１分子層の有機半導体単結晶膜であっても、有機半導体膜が損傷することなく有機半導体デバイスとして良好に動作する。
　有機半導体単結晶膜の１分子層の厚みは、好ましくは２～６ｎｍ、より好ましくは２～４ｎｍである。有機半導体単結晶膜の１分子層の厚みは単結晶Ｘ線構造解析と原子間力顕微鏡観察を組み合わせることで測定することができる。
　有機半導体単結晶膜の面積は、好ましくは２ｍｍ2以上、より好ましくは１０ｍｍ2以上、さらに好ましくは１００ｍｍ2以上、さらにより好ましくは１０００ｍｍ2以上、さらにより好ましくは１００００ｍｍ2以上である。有機半導体単結晶膜の面積の上限は、特に限定されず、製造設備の大きさによって制限され、例えば１０ｍ2としてもよい。従来、気相成長法を用いる場合は最大でも１ｍｍ2程度の面積を有する有機半導体単結晶膜しか得られなかったのに対して、本開示の有機半導体デバイスにおける上記のように大きな面積を有することができる。
　有機半導体単結晶膜は、シングルドメインまたはマルチドメインからなり、好ましくはシングルドメインからなる。有機半導体単結晶膜のドメインは、単結晶Ｘ線回折で測定することができる。有機半導体単結晶膜は、好ましくは０．００５ｍｍ２以上、より好ましくは０．５ｍｍ２以上、さらに好ましくは２．０ｍｍ２以上の連続面積のシングルドメインを有する。
　有機半導体単結晶膜は、好ましくは０．５ｃｍ2／Ｖ・ｓ以上、より好ましくは３．０ｃｍ2／Ｖ・ｓ以上、さらに好ましくは５．０ｃｍ2／Ｖ・ｓ以上、さらにより好ましくは７．５ｃｍ2／Ｖ・ｓ以上、さらにより好ましくは１０ｃｍ2／Ｖ・ｓ以上の移動度を示す。有機半導体単結晶膜の移動度は、有機電界効果トランジスタの測定結果から算出することができる。
　有機半導体膜を構成する有機半導体の種類については特に制限は無いが、例えば、４環以上の多環芳香族化合物や、１つまたは複数の不飽和の五員複素環式化合物と複数のベンゼン環とによる４環以上の多環化合物を用いることができる。
　また、有機半導体膜を構成する有機半導体は、自己凝縮機能の高い材料であることが好ましく、例えば、高移動度を示す次式（１）のｐ型有機半導体Ｃｎ-ＤＮＢＤＴ-ＮＷ等が挙げられる。
Figure JPOXMLDOC01-appb-C000004
 　式（１）において、ｎは１～１４であることができる。自己凝縮機能とは、分子が溶媒から析出する際に、自発的に凝集して、結晶化しやすい傾向を意味する。
　有機半導体膜を構成する有機半導体の他の例を、次式（２）～次式（６）に示す。
Figure JPOXMLDOC01-appb-C000005
　式（２）で示されるポリチオフェン半導体において、Ｒ１及びＲ２はそれぞれ独立に水素原子又は炭素数が４～１０のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよい。また、Ｒ１及びＲ２は一緒になって環を形成することもできる。自己凝集能の理由により、好ましくは、Ｒ１及びＲ２はそれぞれ独立に水素原子又は炭素数が５～８のアルキル基である。より好ましくはＲ１及びＲ２はそれぞれ独立に水素原子又はヘキシル基である。
　ｎは５～１００の整数を表す。ｎはポリチオフェン半導体中のチオフェンモノマー単位の平均数、すなわちポリチオフェン鎖の長さを示す。単結晶膜を形成する観点からは、ｎは５０以下であることが好ましい。
Figure JPOXMLDOC01-appb-C000006
　式（３）中、Ｒ３、Ｒ４、Ｒ５及びＲ６はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ４＝Ｒ５であることが好ましく、Ｒ３＝Ｒ６であることが好ましい。溶解性の観点から、好ましくは、Ｒ４及びＲ５が水素原子であり、Ｒ３及びＲ６がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ３及びＲ６が水素原子であり、Ｒ４及びＲ５がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ３及びＲ６が水素原子であり、Ｒ４及びＲ５がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は４～１２であり、より好ましくは６～１０である。
Figure JPOXMLDOC01-appb-C000007
　式（４）中、Ｒ７、Ｒ８、Ｒ９及びＲ１０はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ７＝Ｒ９であることが好ましく、Ｒ８＝Ｒ１０であることが好ましい。溶解性の観点から、好ましくは、Ｒ７及びＲ９が水素原子であり、Ｒ８及びＲ１０がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ８及びＲ１０が水素原子であり、Ｒ７及びＲ９がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ８及びＲ１０が水素原子であり、Ｒ７及びＲ９がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は６～１３であり、より好ましくは８～１０である。
Figure JPOXMLDOC01-appb-C000008
　式（５）中、Ｒ１１、Ｒ１２、Ｒ１３及びＲ１４はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ１１＝Ｒ１３であることが好ましく、Ｒ１２＝Ｒ１４であることが好ましい。溶解性の観点から、好ましくは、Ｒ１１及びＲ１３が水素原子であり、Ｒ１２及びＲ１４がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ１２及びＲ１４が水素原子であり、Ｒ１１及びＲ１３がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ１２及びＲ１４が水素原子であり、Ｒ１１及びＲ１３がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は５～１２であり、より好ましくは８～１０である。
Figure JPOXMLDOC01-appb-C000009
　式（６）中、Ｒ１５、Ｒ１６、Ｒ１７及びＲ１８はそれぞれ独立に、水素原子又は炭素数が１～１４のアルキル基である。アルキル基はヘテロ原子（典型的には酸素原子及び硫黄原子から選択される。）を含んでもよく、アルキル基中の水素原子はハロゲン原子等の置換基で置換されていてもよい。自己凝集能の理由により、Ｒ１５＝Ｒ１７であることが好ましく、Ｒ１６＝Ｒ１８であることが好ましい。溶解性の観点から、好ましくは、Ｒ１６及びＲ１８が水素原子であり、Ｒ１５及びＲ１７がそれぞれ独立に炭素数が１～１４のアルキル基であるか、又は、Ｒ１５及びＲ１７が水素原子であり、Ｒ１６及びＲ１８がそれぞれ独立に炭素数が１～１４のアルキル基である。より好ましくは、Ｒ１６及びＲ１８が水素原子であり、Ｒ１５及びＲ１７がそれぞれ独立に炭素数が１～１４のアルキル基である。自己凝集能の理由により、アルキル基の好ましい炭素数は５～１２であり、より好ましくは８～１０である。
　有機半導体膜を構成する有機半導体のさらに他の例を、次式（７）～次式（１５）に示す。式（７）～式（１５）中、Ｒは、直鎖アルキル、分岐アルキル、フッ素化直鎖・分岐アルキル、トリイソプロピルシリルエチニル、フェニルなどを用いることができる。
Figure JPOXMLDOC01-appb-C000010
Figure JPOXMLDOC01-appb-C000011
Figure JPOXMLDOC01-appb-C000012
Figure JPOXMLDOC01-appb-C000013
Figure JPOXMLDOC01-appb-C000014
Figure JPOXMLDOC01-appb-C000015
Figure JPOXMLDOC01-appb-C000016
Figure JPOXMLDOC01-appb-C000017
Figure JPOXMLDOC01-appb-C000018
　有機半導体膜は、透過型電子顕微鏡（ＴＥＭ）で観察することにより、単結晶であるかどうかを確認することができる。
　有機半導体単結晶膜は、塗布法を用いて形成することができる。塗布法としては、従来用いられている方法を用いることができ、例えば、エッジキャスト法、連続エッジキャスト法、ドロップキャスト法、スピンコーティング法、印刷法（インクジェット法やグラビア印刷法）、ディスペンサー法、スプレー法、ディップコート法、ダイコーター法、ロールコーター法、バーコーター法、ブレードコーティング法等を用いることができる。この中でも、連続エッジキャスト法は、膜厚を非常に薄く制御した厚みの有機半導体単結晶膜を得ることができ、１分子層～３分子層程度に制御することが容易であるため、好ましい。
　好ましくは、電極と有機半導体膜との間に、キャリア注入促進膜を配置する。キャリア注入促進膜を電極と有機半導体膜との間に配置することで、有機半導体膜へのキャリアの注入を促進することができる。
　キャリア注入促進膜は、電極と有機半導体膜との間に、島状に配置され得る。
　キャリア注入促進膜の厚みは、好ましくは１～４ｎｍ、より好ましくは２～３ｎｍである。
　剥離層上にキャリア注入促進層を形成し、キャリア注入促進層の上に電極材料を真空蒸着し、フォトリソグラフィによってパターニングを行う。次いで保護膜を形成したものを剥離し、有機半導体膜にキャリア注入促進層が接するように、キャリア注入促進層、電極、及び保護膜を配置することができる。剥離層上にキャリア注入促進層を形成した後、真空蒸着法に代えて、キャリア注入促進層の上に導電性インクを塗布し、次いで無電解メッキを施して電極を形成してもよい。
　キャリア注入促進層は、好ましくは２，３，５，６－テトラフルオロ－７，７，８，８－テトラシアノキノジメタン（Ｆ４－ＴＣＮＱ）である。
　キャリア注入促進層は、剥離層上に、真空蒸着により形成することができる。
　電極の表面を、ペンタフルオロベンゼンチオール（ＰＦＢＴ）あるいは４-メチルベンゼンチオール（ＭＢＴ）等の自己組織化単分子層で修飾してもよい。これにより、電極の仕事関数を制御し、電極から有機半導体へのキャリア注入を向上することができる。
　電極にＰＦＢＴまたはＭＢＴを形成する場合は、ＰＦＢＴまたはＭＢＴを溶解させたエタノール中に、剥離した電極フィルムを浸漬する。これにより、電極表面にＰＦＢＴまたはＭＢＴを形成することができる。
　（実施例１）
　基板として、イーグルガラス（Ｃｏｒｎｉｎｇ社のＥＡＧＬＥ ＸＧ（登録商標））を用意し、ＵＶオゾン（ＵＶ／Ｏ３）処理を行い、ガラス表面に水酸基を形成した。ＵＶオゾン処理は、酸素雰囲気下で、Ｆｉｌｇｅｎ株式会社製ＵＶランプＵＶ２５３Ｈ（波長１８４．９ｎｍ及び２５３．７ｎｍ）を用いて１５分間、ＵＶ照射することにより行った。
　水酸基を形成したガラス基板にＳＡＭ処理を行い、ガラス基板の表面に、剥離層として、デシルトリメトキシシラン（ＤＴＳ）の自己組織化単分子膜を形成した。ＳＡＭ処理は、密閉容器中にＤＴＳ溶液と水酸基を形成したガラス基板とを配置し、１２０℃に加熱してＤＴＳ分子の飽和蒸気雰囲気を形成し、ＤＴＳ分子の飽和蒸気雰囲気中に水酸基を形成したガラス基板を３時間静置し、次いで、トルエンで洗浄後、２－プロパノールで洗浄することにより行った。
　ＤＴＳの自己組織化単分子膜を形成したガラス基板上に、Ａｕを真空蒸着及びフォトリソグラフィによりパターニングして、厚みが４０ｎｍでチャネル長／チャネル幅＝１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、及び１０μｍ／５００μｍのＡｕ電極をそれぞれ１６組ずつ計９６組形成した。
　Ａｕ電極を形成したガラス基板上に、酢酸ブチル中に３質量％のポリメタクリル酸メチル（ＰＭＭＡ）を溶解した溶液をスピンコートした。スピンコートでは、１秒間で５００ｒｐｍまで回転数を上げ、５００ｒｐｍで５秒保持し、２０００ｒｐｍで４０秒間保持した。回転を止めて、８０℃で３０分間乾燥を行い、溶媒を除去して、厚みが７５ｎｍのＰＭＭＡの保護膜を形成した。
　ＰＭＭＡの保護膜上に、５質量％のポリビニルアルコール（ＰＶＡ）水溶液を塗布して、５０℃で２時間乾燥して、厚みが１０μｍのＰＶＡのハンドリング用膜を形成した。
　ハンドリング用膜にカプトンテープを貼り付け、カプトンテープを引っ張ることによって、Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを剥離した。図１３に、Ａｕ電極とＰＶＡハンドリング用膜とでＰＭＭＡ保護膜を挟んだ電極フィルムの外観写真を示す。図１４に、図１３のＡｕ電極パターンを拡大した顕微鏡写真を示す。図１４の上から１つ目～３つ目の電極は、５００μｍのチャネル幅、並びにそれぞれ、１０μｍ、２０μｍ、及び４０μｍのチャネル長を有する。
　Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを、おもりを用いてＡｕ電極が固定されるようにガラス板上に配置した。次いで、ＰＶＡハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図４に示すようなＰＭＭＡ保護膜を有するＡｕ電極を作製した。
　次いで、ＰＭＭＡ保護膜を有するＡｕ電極を、３０℃のアセトニトリルに３０分浸漬して、ＰＭＭＡ保護膜を除去し、図２に示すようなＡｕ電極を作製した。
　得られたＡｕ電極６４組の各組における電極のチャネル長／チャネル幅は、それぞれ１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、及び１０μｍ／５００μｍであり、電極の表面粗さＲｑは０．６ｎｍであった。電極各組（１素子）におけるチャネル長の平行度は０．１度以下であった。
　（実施例２）
　厚みが４０ｎｍでチャネル長／チャネル幅＝２００μｍ／１０００μｍのＡｕ電極を５０組形成したこと以外は、実施例１と同様に、Ａｕ電極を作製した。図３０に、１．５ｃｍ角に形成した５０組の厚みが４０ｎｍでチャネル長／チャネル幅＝２００μｍ／１０００μｍのＡｕ電極の上面写真を示す。図３１に、図３０の破線で囲んだ１組のソース／ドレイン用電極の拡大写真を示す。
　得られたＡｕ電極５０組の各組における電極のチャネル長／チャネル幅は２００μｍ／１０００μｍであり、電極の表面粗さＲｑは０．６ｎｍであった。電極各組（１素子）におけるチャネル長の平行度は０．１度以下であった。
　（実施例３）
　実施例１と同じ方法で、Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。
　有機半導体として、高移動度を示す下記式（１６）：
Figure JPOXMLDOC01-appb-C000019
 　のｐ型有機半導体Ｃ9-ＤＮＢＤＴ-ＮＷの粉末を用意した。溶剤として３－クロロチオフェンを用い、溶剤中に有機半導体粉末を溶解させ、有機半導体溶液を調製した。
　厚みが５００μｍのゲート電極であるｄｏｐｅｄ－Ｓｉ、厚みが１００ｎｍのＳｉＯ２、及び厚みが７０ｎｍのパリレン（ｄｉＸ－ＳＲ（登録商標））が積層された基板を用意した。
　８０℃に加熱した基板上に、調製した有機半導体溶液を連続エッジキャスト法で塗布し、単分子層の有機半導体単結晶膜を製膜した。有機半導体膜の表面粗さＲｑは０．２ｎｍであった。
　ホットプレート上に、得られたｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、パリレン（ｄｉＸ－ＳＲ（登録商標））、及び有機半導体膜の積層体を配置し、８０℃に加熱しながら、図１２に模式的に示すように、電極が有機半導体膜に接するように、電極フィルムを有機半導体膜上に配置した。
　８０℃に加熱したままＰＶＡのハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図４２に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタを作製した。
　チャネル長／チャネル幅が異なる作製したトランジスタのうち、チャネル長／チャネル幅が１００μｍ／５００μｍのトランジスタについて、図１８に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図１９に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２０に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１０ｃｍ2／Ｖ・ｓ、線形領域における移動度は１０ｃｍ2／Ｖ・ｓを示し、非常に大きな移動度を示した。移動度の計算において、ＳｉＯ２とパリレン（登録商標）とを積層した絶縁膜のキャパシタンスは理論値を用いた。
　（実施例４）
　実施例３で作製したチャネル長／チャネル幅が１０μｍ／５００μｍのトランジスタについて、図２１に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２２に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２３に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は３．６ｃｍ2／Ｖ・ｓ、線形領域における移動度は７．２ｃｍ2／Ｖ・ｓを示し、チャネル長が１０μｍの短チャネルデバイスでも良好な移動度が得られた。
　（実施例５）
　剥離層を、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）に変更したこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
　作製したチャネル長／チャネル幅が１００μｍ／５００μｍのトランジスタの移動度を測定したところ、実施例３と同様の移動度を示した。
　（実施例６）
　実施例２と同様の電極パターンでチャネル長／チャネル幅＝２００μｍ／１０００μｍのＡｕ電極を形成したこと以外は、実施例１と同じ方法で、Ａｕ電極、ＰＭＭＡ保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。さらに、剥離層をＦ－ＳＡＭに変更し、積層体のうちパリレン（ｄｉＸ－ＳＲ（登録商標））をトリメトキシ（２－フェニルエチル）シラン（β－ＰＴＳ）に変更して、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を得たこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
　図１６に、作製した有機半導体デバイスの上面から観察した有機半導体（Ｃ９－ＤＮＢＤＴ－ＮＷ）膜のレーザー共焦点顕微鏡写真を示す。破線で囲んだ全面（面積：４５０ｍｍ2）で単分子層の単結晶性ドメイン薄膜が得られた。
　図１７に、図１６のＣ９－ＤＮＢＤＴ－ＮＷの単分子層膜を原子間力顕微鏡（ＡＦＭ）で測定した結果を示す。Ｃ９－ＤＮＢＤＴ－ＮＷの１分子層に相当する４ｎｍの厚みが得られていた。
　作製したチャネル長／チャネル幅が２００μｍ／１０００μｍのトランジスタについて、図２４に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２５に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２６に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１５．３ｃｍ2／Ｖ・ｓ、線形領域における移動度は１１．６ｃｍ2／Ｖ・ｓを示し、有機半導体膜が単分子層の単結晶でも、非常に大きな移動度のトランジスタを作製することができた。
　（実施例７）
　剥離層上に、真空蒸着により、２，３，５，６－テトラフルオロ－７，７，８，８－テトラシアノキノジメタン（Ｆ４－ＴＣＮＱ）のキャリア注入促進層を形成し、キャリア注入促進層の上にＡｕ電極を実施例３と同様に形成したこと以外は、実施例３と同様に有機半導体デバイスを作製した。
　作製したチャネル長／チャネル幅が１０μｍ／５００μｍのトランジスタについて、図２７に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２８に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図２９に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は２ｃｍ2／Ｖ・ｓ、線形領域における移動度は５．４ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
　（実施例８）
　剥離層を、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）に変更し、保護膜を、ガラス転移点が１０８℃の、ＣＹＴＯＰ（登録商標）の末端基がＣＦ３のＣＴＸ－８０９ＳＰ２に変更し、積層体のうちパリレン（ｄｉＸ－ＳＲ（登録商標））をβ－ＰＴＳに変更して、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を得たこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
　ＣＹＴＯＰ（登録商標）のＣＴＸ－８０９ＳＰ２保護膜は、次の方法で形成した。ＣＴＸ－８０９ＳＰ２：ＣＴ－Ｓｏｌｖ．１８０（希釈用溶媒）＝２：３（質量比）で準備した溶液を、Ａｕ電極を形成したガラス基板上に実施例１と同じ条件でスピンコートした。回転を止めて、５０℃で１分間、次いで８０℃で４０分間乾燥を行って溶媒を除去し、厚みが３００ｎｍの８０９ＳＰ２保護膜を形成した。ＰＶＡを塗布可能にするため、エキシマ光によるＣＴＸ－８０９ＳＰ２の表面改質を行い、実施例１と同じ方法でＰＶＡハンドリング用膜を形成した。
　作製したチャネル長／チャネル幅が１００μｍ／５００μｍのトランジスタについて、図３２に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３３に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３４に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１２ｃｍ2／Ｖ・ｓ、線形領域における移動度は１３ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
　（実施例９）
　チャネル長／チャネル幅が１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、１０μｍ／５００μｍ、及び２００μｍ／５００μｍのＡｕ電極をそれぞれ１６組ずつ計１１２組形成し、保護膜を、ガラス転移点が１０８℃の、ＣＹＴＯＰ（登録商標）の末端基が－ＣＯＮＨ－Ｓｉ（ＯＲ）ｎのＣＴＬ－８０９Ｍに変更したこと以外は、実施例８と同様に、有機半導体デバイスを作製した。
　ＣＴＬ－８０９Ｍ保護膜は、次の方法で形成した。ＣＴＬ－８０９Ｍ：ＣＴ－Ｓｏｌｖ．１８０（希釈用溶媒）＝２：３（質量比）で準備した溶液を、Ａｕ電極を形成したガラス基板上に実施例１と同じ条件でスピンコートした。回転を止めて、５０℃で４０分間乾燥を行って溶媒を除去し、厚みが３００ｎｍのＣＴＬ－８０９Ｍ保護膜を形成した。ＰＶＡを塗布可能にするため、エキシマ光によるＣＴＬ－８０９Ｍ保護膜の表面改質を行い、実施例１と同じ方法でＰＶＡハンドリング用膜を形成した。
　作製したチャネル長／チャネル幅が２００μｍ／５００μｍのトランジスタについて、図３５に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３６に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３７に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１５ｃｍ2／Ｖ・ｓ、線形領域における移動度は１１ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
　（実施例１０）
　保護膜を、ガラス転移点が２００℃以上のポリアダマンチルメタクリレート（ＰＡＤＭＡ）に変更したこと以外は、実施例３と同様に、有機半導体デバイスを作製した。
　ＰＡＤＭＡの保護膜は、次の方法で形成した。シクロヘキサン中に２質量％のＰＡＤＭＡを溶解させた溶液を、Ａｕ電極を形成したガラス基板上に実施例１と同じ条件でスピンコートした。回転を止めて、５０℃で３０秒間乾燥、次いで８０℃で１５分間の乾燥を行って溶媒を除去し、厚みが２００ｎｍのＰＡＤＭＡ保護膜を形成した。
　作製したチャネル長／チャネル幅が８０μｍ／５００μｍのトランジスタについて、図３８に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図３９に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図４０に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は４．７ｃｍ2／Ｖ・ｓ、線形領域における移動度は７．０ｃｍ2／Ｖ・ｓを示し、良好な移動度が得られた。
　（実施例１１）
　実施例１と同様にチャネル長／チャネル幅が、１００μｍ／５００μｍ、８０μｍ／５００μｍ、６０μｍ／５００μｍ、４０μｍ／５００μｍ、２０μｍ／５００μｍ、及び１０μｍ／５００μｍのＡｕ電極をそれぞれ８組ずつ計４８組形成したこと以外は、実施例６と同様に、図４３に模式的に示す断面構造を有する有機半導体デバイスを作製した。
　作製した有機半導体デバイスについて、Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ（ＴＬＭ）法を用いて接触抵抗を評価した。図４４に、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフ、及び図４５にＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフを示す。図４５から、ＲＣ・Ｗが１７５Ω・ｃｍ以下という低接触抵抗が得られていることを確認できた。
　（実施例１２）
　基板として、イーグルガラス（Ｃｏｒｎｉｎｇ社のＥＡＧＬＥ ＸＧ（登録商標））基板を用意し、図４６に模式的に示すように、基板６０の表面に撥液性高分子層８０として厚みが１０ｎｍで末端基が－ＣＯＮＨ－Ｓｉ（ＯＲ）ｎのＣＴＬ－８０９ＭのＣＹＴＯＰ（登録商標）を形成した。
　ＣＴＬ－８０９Ｍ撥液性高分子層は、次の方法で形成した。ＣＴＬ－８０９Ｍ：ＣＴ－Ｓｏｌｖ．１８０（希釈用溶媒）＝１：３０（質量比）で準備した溶液を、ガラス基板上にスピンコートした。スピンコートでは、１秒間で５００ｒｐｍまで回転数を上げ、５００ｒｐｍで１０秒保持し、１０００ｒｐｍで４０秒間保持した。回転を止めて、５０℃で１分間、次いで８０℃で１５分間、さらに１３０℃で４０分間乾燥を行って溶媒を除去し、厚みが１０ｎｍの８０９Ｍ撥液性高分子層を形成した。
　図４７に模式的に示すように、撥液性高分子層８０を形成したガラス基板上にクロム製のフォトマスク８２を配置し、フォトマスク８２を配置した側から真空紫外光（ＶＵＶ）８４を照射した。図４８に模式的に示すように、照射した箇所の撥液性高分子層８０を分解し、撥液性高分子層を分解した箇所に水酸基を形成した。真空紫外光の照射は、Ｎ２フロー雰囲気下で、ＳＵＳ１００１（ウシオ電気株式会社製）を用いて０．０４ｍｍ／秒の速度でエキシマランプ（波長１７２ｎｍ）を移動させながら行った。
　図４９に模式的に示すように、水酸基を形成したガラス基板６０の表面に、気相法を用いてＳＡＭ処理を行い、トリエトキシ－１Ｈ，１Ｈ，２Ｈ，２Ｈ－ヘプタデカフルオロデシルシラン（Ｆ－ＳＡＭ）のフッ素系自己組織化単分子膜８６を形成した。フッ素系自己組織化単分子膜の形成は、密閉容器中にＦ－ＳＡＭ溶液と水酸基を形成したガラス基板とを配置し、１２０℃に加熱してＦ－ＳＡＭ分子の飽和蒸気雰囲気を形成し、Ｆ－ＳＡＭ分子の飽和蒸気雰囲気中に水酸基を形成したガラス基板を３時間静置し、次いで、２－プロパノールで洗浄することにより行った。
　次いで、固形分濃度が３０ｗｔ％のＡｇインク（株式会社アルバック社製、Ｌ-Ａｇ１Ｔ）を、オクタンで固形分濃度を５０倍に希釈してＡｇ粒子を含むＡｇインクを準備した。
　ここで、Ａｇインクの溶媒であるオクタンとＣＹＴＯＰ（登録商標）及びＦ－ＳＡＭとの接触角の評価結果を示す。図５２に、真空紫外光を照射する前のＣＹＴＯＰ（登録商標）に対するオクタンの接触角を評価した写真を示す。図５３に、真空紫外光照射及びＳＡＭ処理を施した後のＣＹＴＯＰ（登録商標）、及び真空紫外光照射及びＳＡＭ処理により形成したＦ－ＳＡＭに対するオクタンの接触角を評価した写真を示す。接触角の測定は、５ｍｍ角のガラス基板上に形成したＣＹＴＯＰ（登録商標）（真空紫外光照射前）、ＣＹＴＯＰ（登録商標）（真空紫外光照射及びＳＡＭ処理後）、及び真空紫外光照射及びＳＡＭ処理を施して形成したＦ－ＳＡＭについて行った。
　真空紫外光照射前及びＳＡＭ処理後のいずれにおいても、ＣＹＴＯＰ（登録商標）はオクタンの接触角が３１°であり、Ｆ－ＳＡＭはオクタンの接触角が２１°であった。このように、ＳＡＭ処理の前後において、ＣＹＴＯＰ（登録商標）上にはＦ－ＳＡＭは形成されておらず、真空紫外光を照射した箇所に対して選択的にＦ－ＳＡＭが形成されていることが分かる。また、ＣＹＴＯＰ（登録商標）はオクタンに対して相対的に撥液性であり、Ｆ－ＳＡＭはオクタンに対して相対的に親液性であることも確認された。
　上記のように接触角を確認したオクタンを主溶媒とするＡｇインクを、図５０に模式的に示すように、Ｆ－ＳＡＭの自己組織化単分子膜８６を形成したガラス基板６０上に、ブレードコート法で塗布して、チャネル長に相当する直線間の距離が１０μｍ及び２０μｍになるようにＡｇ粒子８８で構成される塗膜を形成した。撥液性であるＣＹＴＯＰ（登録商標）上には塗膜は形成されず、親液性であるＦ－ＳＡＭ上にのみ選択的に塗膜が形成された。図５１に、得られたパターニングされたＡｇ粒子で構成される塗膜の外観写真を示す。Ａｇ粒子を含むＡｇインクは、固形分濃度が３０ｗｔ％のＡｇインク（株式会社アルバック社製、Ｌ-Ａｇ１Ｔ）を、オクタンで固形分濃度を５０倍に希釈したものを用いた。
　（実施例１３）
　チャネル長／チャネル幅が１００μｍ／１０００μｍとなるようにＡｇ粒子で構成される塗膜を形成したこと以外は、実施例１２と同じ方法で、Ａｇ粒子で構成される塗膜を形成した。図５４に模式的に示すように、Ａｇ粒子８８で構成される塗膜を形成したガラス基板６０に、Ａｇ粒子８８を触媒として無電解めっきを行い、パターニングされたＡｕめっき８９を備えたソース／ドレイン用電極を形成した。
　無電解めっきのめっき液として、プレシャスファブＡＣＧ３０００（日本エレクトロプレイティング・エンジニヤース株式会社）を用いた。めっき液のｐＨを７．５に調製し液温を６５°Ｃに保持しめっき液を撹拌しながら、導電性インクを塗布したガラス基板を１５０秒間めっき液に浸漬させた。次いで、ホットプレートを用いて１５０°Ｃで１０分間加熱し、室温冷却後に再び１５０秒間浸漬させてＡｕを成長させた。
　図５５に、得られたＡｕめっきを備えたソース／ドレイン用電極の外観写真を示す。Ａｕめっきを備えた２組の電極は、チャネル長／チャネル幅＝１００μｍ／１０００μｍを有し、表面粗さＲｑは０．５ｎｍであった。表面粗さＲｑの測定は、下記に記載するように、保護膜及びハンドリング用膜を形成し、ハンドリング用膜にカプトンテープを貼り付けてカプトンテープを引っ張ることによって剥離した後の、自己組織化単分子膜に接していた電極面の表面粗さである。
　（実施例１４）
　実施例１３で作製したＡｕめっきを備えた電極を形成したガラス基板上に、化学気相蒸着法で、厚みが１μｍのパリレン（ｄｉＸ－ＳＲ（登録商標））の保護膜を形成した。
　パリレン（登録商標）の保護膜上に、５質量％のポリビニルアルコール（ＰＶＡ）水溶液を塗布して、５０℃で２時間乾燥して、厚みが１０μｍのＰＶＡのハンドリング用膜を形成した。
　ハンドリング用膜にカプトンテープを貼り付け、カプトンテープを引っ張ることによって、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを剥離した。
　実施例６と同様に、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を用意し、Ａｕめっきを備えた電極が有機半導体膜に接するように電極フィルムを有機半導体膜上に配置した。
　８０℃に加熱したままＰＶＡのハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図５６に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタを作製した。
　（実施例１５）
　実施例１４と同じ方法で、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。
　図５７に模式的に示すＡｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムの電極の一方について、光電子収量分光（Photoelectron Yield Spectroscopy：ＰＹＳ）で仕事関数を測定した。仕事関数の測定は、ＰＹＳ－２０２（住友重機械工業株式会社）用いて、下式：
Figure JPOXMLDOC01-appb-M000020
 　（式中、Ｙは光電子収量、ｈはプランク定数、νは光子の振動数、ＷＦは仕事関数である）により行った。
　図５８に、フォトンエネルギー（ｈν）に対してＹ１／２をプロットした仕事関数の測定結果を示す。図５８に示す二直線の交点から得られる電極のＷＦは５．２ｅＶであった。金のＷＦは５．２ｅＶであり、銀のＷＦは４．３ｅＶであり、Ｃ９－ＤＮＢＤＴ－ＮＷのＨＯＭＯ準位は５．２４ｅＶである。したがって、得られた電極は、無電解めっきにより堆積させた金が仕事関数において支配的であり、有機半導体膜へのキャリア注入に有利な高仕事関数が得られたことが分かる。
　（実施例１６）
　チャネル長／チャネル幅が、４０μｍ／３１５μｍ、６０μｍ／３１５μｍ、８０μｍ／３１５μｍ、１００μｍ／３１５μｍ、１２０μｍ／３１５μｍ、１４０μｍ／３１５μｍ、１６０μｍ／３１５μｍ、及び１８０μｍ／３１５μｍの、Ａｕめっきを備えた電極をそれぞれ４組ずつ計３２組形成したこと以外は、実施例１２と同じ方法で、Ａｕめっきを備えた電極、パリレン（登録商標）保護膜、及びＰＶＡハンドリング用膜を含む電極フィルムを得た。
　実施例６と同様に、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を用意し、Ａｕめっきを備えた電極が有機半導体膜に接するように電極フィルムを有機半導体膜上に配置した。
　８０℃に加熱したままＰＶＡのハンドリング用膜に水を滴下し、実質的にハンドリング用膜が剥がれてきた後に、３０℃に降温して、電極フィルムの全体が浸水するまで水を加えて、ＰＶＡが完全に溶けるまで３時間水中で撹拌してハンドリング用膜を除去し、図５６に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタを作製した。
　チャネル長／チャネル幅が異なる作製したトランジスタのうち、図５９に示すチャネル長／チャネル幅が１００μｍ／３１５μｍのソースドレイン電極を有するトランジスタについて、図６０に、飽和領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図６１に、線形領域におけるゲート電圧とドレイン電流との関係を表す伝達特性のグラフ、図６２に、ゲート電圧によるドレイン電圧とドレイン電流との関係を表す出力特性のグラフを示す。飽和領域における移動度は１２．７ｃｍ2／Ｖ・ｓ、線形領域における移動度は１１．８ｃｍ2／Ｖ・ｓを示し、非常に大きな移動度を示した。移動度の計算において、ＳｉＯ２とβ－ＰＴＳとを積層した絶縁膜のキャパシタンスは理論値を用いた。
　（実施例１７）
　実施例１６で作製したチャネル長／チャネル幅が、４０μｍ／３１５μｍ、６０μｍ／３１５μｍ、８０μｍ／３１５μｍ、１００μｍ／３１５μｍ、１２０μｍ／３１５μｍ、１４０μｍ／３１５μｍ、１６０μｍ／３１５μｍ、及び１８０μｍ／３１５μｍの、Ａｕめっきを備えた電極を有する図５６に模式的に示すようなボトムゲート/トップコンタクト構造の有機電界効果トランジスタについて、接触抵抗を評価した。図６３に、接触抵抗を評価した範囲を破線で示す。
　接触抵抗は、Ｔｒａｎｓｍｉｓｓｉｏｎ　Ｌｉｎｅ　Ｍｅｔｈｏｄ　（ＴＬＭ）法を用いて評価した。図６４に、ＶＧ－Ｖｔｈのそれぞれについてチャネル長ＬとＲｔｏｔａｌ・Ｗとの関係を表すグラフ、図６５にＶＧ－ＶｔｈとＲＣ・Ｗとの関係を表すグラフを示す。ＲＣ・Ｗが１２０Ω・ｃｍという低接触抵抗を確認できた。
　（実施例１８）
　１０ｃｍ角の範囲内に複数の組み合わせのチャネル長／チャネル幅のＡｇ粒子で構成される塗膜を形成したこと以外は、実施例１２と同様に、Ｆ－ＳＡＭの自己組織化単分子膜を形成したガラス基板上に、Ａｇ粒子を含むＡｇインクをブレードコート法で塗布して、パターニングされたＡｇ粒子で構成される塗膜を形成した。図６６に、１０ｃｍ角の範囲内に形成したパターニングされたＡｇ粒子で構成される塗膜の外観写真を示す。図６６に記載のＡｇ粒子で構成される塗膜のチャネル長／チャネル幅は、１００μｍ／８００μｍを７８４組、１０μｍ／２００μｍ、２０μｍ／２００μｍ、４０μｍ／２００μｍ、６０μｍ／２００μｍ、８０μｍ／２００μｍ、１００μｍ／２００μｍ、１２０μｍ／２００μｍ、１４０μｍ／２００μｍ、１６０μｍ／２００μｍ、１８０μｍ／２００μｍ、及び２００μｍ／２００μｍをそれぞれ１７０組ずつ１８７０組、１０μｍ／３００μｍ、２０μｍ／３００μｍ、４０μｍ／３００μｍ、６０μｍ／３００μｍ、８０μｍ／３００μｍ、１００μｍ／３００μｍ、１２０μｍ／３００μｍ、１４０μｍ／３００μｍ、１６０μｍ／３００μｍ、１８０μｍ／３００μｍ、及び２００μｍ／３００μｍをそれぞれ３４組ずつ３７４組、並びに１００μｍ／６０００μｍ、１７０μｍ／６０００μｍ、及び２００μｍ／６０００μｍをそれぞれ２組ずつ６組含んでいた。
　電極各組（１素子）に相当するめっき前のＡｇ粒子で構成される塗膜のチャネル長の平行度は０．１度以下であった。
　（比較例１）
　エラストマーとして、厚みが１０μｍでタック性を有しガラス転移点が－１２３℃のポリジメチルシロキサン（ＰＤＭＳ）膜を用意し、ＰＤＭＳ膜上に、Ａｕ電極及びＦ４－ＴＣＮＱのキャリア注入促進層をメタルマスク越しで蒸着して、厚みが４０ｎｍでチャネル長／チャネル幅＝４００μｍ／２００μｍのＡｕ電極を１組形成した。
　実施例６と同様に、ｄｏｐｅｄ－Ｓｉ、ＳｉＯ２、β－ＰＴＳ、及び有機半導体膜の積層体を用意し、Ａｕ電極が有機半導体膜に接するように、Ａｕ電極、Ｆ４－ＴＣＮＱのキャリア注入促進層、及びＰＤＭＳを有機半導体膜上に配置して、有機半導体デバイスを作製した。
　実施例６及び比較例１で作製した有機半導体デバイスの、線形領域における移動度の経時変化を表１に示す。実施例６で作製した有機半導体デバイスのトランジスタは、４週間経過後及び８週間経過後でも移動度は実質的に変化しなかった。
Figure JPOXMLDOC01-appb-T000021
　１００　　有機半導体デバイス
　２００　　有機半導体デバイス
　６００　　電極フィルム
　１０　　電極
　１０１　　電極１０の面
　１２　　図１の２つ目の電極
　１４　　図１の３つ目の電極
　２０　　電極
　２０１　　電極２０の面
　２２　　図１の２つ目の電極
　２４　　図１の３つ目の電極
　３０　　保護膜
　４０　　チャネル
　５２　　ゲート絶縁膜
　５２－１　　ゲート絶縁膜
　５２－２　　ゲート絶縁膜
　５４　　ゲート電極
　５６　　下地層
　６０　　基板
　６２　　剥離層
　６４　　ハンドリング用膜
　６６　　有機半導体膜
　７０　　下地層
　７２　　下地層
　７４　　ゲート電極
　８０　　撥液性高分子層
　８２　　フォトマスクまたはメタルマスク
　８４　　紫外光
　８６　　自己組織化単分子膜
　８７　　導電性インク
　８８　　金属粒子
　８９　　めっき

Claims (12)

  1. 　有機半導体デバイスのソース／ドレイン用電極であって、
    　１０組以上の電極を含み、
    　前記各組における電極間のチャネル長が２００μｍ以下であり、
    　前記各組における電極が、表面粗さＲｑが２ｎｍ以下の面を有する、
    　ソース／ドレイン用電極。
  2. 　前記各組における電極間のチャネル長の平行度が１度以下である、請求項１に記載のソース／ドレイン用電極。
  3. 　１μｍ以下の厚みを有するガラス転移点が８０℃以上の絶縁性ポリマーからなり、静電気力で前記各組における電極の前記面とは反対側の面に貼り付き、且つ前記各組における前記チャネルの少なくとも一部に延在する保護膜をさらに有する、請求項１または２に記載のソース／ドレイン用電極。
  4. 　前記電極がめっきを備える、請求項１～３のいずれか一項に記載のソース／ドレイン用電極。
  5. 　ゲート電極、ゲート絶縁膜、有機半導体膜、及び請求項１～４のいずれか一項に記載のソース／ドレイン用電極を含む有機半導体デバイス。
  6. 　前記有機半導体膜の、前記各組における電極と接する面の表面粗さＲｑは２ｎｍ以下である、請求項５に記載の有機半導体デバイス。
  7. 　有機半導体デバイスのソース／ドレイン用電極の製造方法であって、
    　表面粗さＲｑが２ｎｍ以下の基板を準備すること、
    　前記基板の表面に剥離層を形成すること、
    　前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
    　前記剥離層及び前記電極の上に、保護膜を形成すること、
    　前記保護膜の上に、ハンドリング用膜を形成すること、
    　前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、及び
    　前記ハンドリング用膜を除去すること、
    　を含む、有機半導体デバイスのソース／ドレイン用電極の製造方法。
  8. 　前記剥離層を形成することが、
    　前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
    　前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
    　を含む、請求項７に記載の有機半導体デバイスのソース／ドレイン用電極の製造方法。
  9. 　前記剥離層を形成することが、
    　前記基板の表面に撥液性高分子層を形成すること、
    　前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
    　前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
    　前記水酸基を形成した箇所にＳＡＭ処理を行うこと
    　を含み、
    　前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
    　前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
    　前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
    　を含む、
    　請求項７に記載の有機半導体デバイスのソース／ドレイン用電極の製造方法。
  10. 　有機半導体デバイスの製造方法であって、
    　表面粗さＲｑが２ｎｍ以下の基板を準備すること、
    　前記基板の表面に剥離層を形成すること、
    　前記剥離層上に、チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成すること、
    　前記剥離層及び前記電極の上に、保護膜を形成すること、
    　前記保護膜の上に、ハンドリング用膜を形成すること、
    　前記剥離層と前記電極及び前記保護膜との界面を剥離させて、前記電極、前記保護膜、及び前記ハンドリング用膜を含む電極フィルムを得ること、
    　前記電極フィルムを、有機半導体膜上に配置すること、及び
    　前記ハンドリング用膜を除去すること、
    　を含む、有機半導体デバイスの製造方法。
  11. 　前記剥離層を形成することが、
    　前記基板の表面をＵＶオゾン処理して、前記基板の表面に水酸基を形成すること、及び
    　前記水酸基を形成した基板の表面にＳＡＭ処理を行うこと
    　を含む、請求項１０に記載の有機半導体デバイスの製造方法。
  12. 　前記剥離層を形成することが、
    　前記基板の表面に撥液性高分子層を形成すること、
    　前記撥液性高分子層を形成した基板上にフォトマスクまたはメタルマスクを配置すること、
    　前記基板に対し、前記フォトマスクまたはメタルマスクを配置した側からＵＶ照射を行い、前記照射した箇所の前記撥液性高分子層を分解し、前記撥液性高分子層を分解した箇所に水酸基を形成すること、及び
    　前記水酸基を形成した箇所にＳＡＭ処理を行うこと
    　を含み、
    　前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用電極を形成することが、
    　前記剥離層上に、金属粒子を含む導電性インクを塗布すること、及び
    　前記導電性インクを塗布した前記剥離層が形成された前記基板に、前記金属粒子を触媒として無電解めっきを行い、前記チャネル長が２００μｍ以下である１０組以上のソース／ドレイン用のめっきを備えた電極を形成すること
    　を含む、
    　請求項１０に記載の有機半導体デバイスの製造方法。
PCT/JP2020/023900 2019-09-03 2020-06-18 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法 WO2021044705A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2021543965A JPWO2021044705A1 (ja) 2019-09-03 2020-06-18
KR1020227009788A KR20220057551A (ko) 2019-09-03 2020-06-18 유기 반도체 디바이스의 소스/드레인용 전극, 그것을 사용한 유기 반도체 디바이스, 및 그것들의 제조 방법
US17/753,409 US20220293874A1 (en) 2019-09-03 2020-06-18 Electrode for source/drain of organic semiconductor device, organic semiconductor device using same, and method for manufacturing same
EP20861639.1A EP4027373A4 (en) 2019-09-03 2020-06-18 SOURCE DRAIN ELECTRODE FOR ORGANIC SEMICONDUCTOR COMPONENT, ORGANIC SEMICONDUCTOR COMPONENT THEREFROM AND PRODUCTION METHOD FOR SOURCE DRAIN ELECTRODE AND SEMICONDUCTOR COMPONENT
CN202080061994.1A CN114424355A (zh) 2019-09-03 2020-06-18 有机半导体器件的源极/漏极用电极、使用其的有机半导体器件以及它们的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019160732 2019-09-03
JP2019-160732 2019-09-03

Publications (1)

Publication Number Publication Date
WO2021044705A1 true WO2021044705A1 (ja) 2021-03-11

Family

ID=74853168

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/023900 WO2021044705A1 (ja) 2019-09-03 2020-06-18 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法

Country Status (7)

Country Link
US (1) US20220293874A1 (ja)
EP (1) EP4027373A4 (ja)
JP (1) JPWO2021044705A1 (ja)
KR (1) KR20220057551A (ja)
CN (1) CN114424355A (ja)
TW (1) TW202111976A (ja)
WO (1) WO2021044705A1 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073794A (ja) * 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
JP2007115944A (ja) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
US20110117695A1 (en) * 2009-11-18 2011-05-19 Metal Industries Research & Development Centre Fabrication method of organic thin-film transistors
JP2014502047A (ja) * 2010-11-22 2014-01-23 スリーエム イノベイティブ プロパティズ カンパニー 組立品及びそれを含む電子デバイス
JP2014216477A (ja) * 2013-04-25 2014-11-17 株式会社デンソー 有機半導体装置の製造方法
WO2015163207A1 (ja) * 2014-04-21 2015-10-29 住友化学株式会社 膜および該膜を含有する有機半導体素子
WO2016031762A1 (ja) * 2014-08-26 2016-03-03 株式会社ニコン デバイス製造方法および転写基板
JP2016051758A (ja) * 2014-08-29 2016-04-11 国立大学法人 東京大学 電極形成方法
JP2017157752A (ja) * 2016-03-03 2017-09-07 株式会社デンソー 有機トランジスタ
JP2018037486A (ja) * 2016-08-30 2018-03-08 Dic株式会社 薄膜トランジスタの製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4407311B2 (ja) * 2004-02-20 2010-02-03 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP2009130327A (ja) * 2007-11-28 2009-06-11 Seiko Epson Corp 半導体装置の製造方法、電子機器の製造方法、半導体装置および電子機器
KR102144865B1 (ko) * 2015-08-13 2020-08-18 한국전자통신연구원 유기발광소자 및 그 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006073794A (ja) * 2004-09-02 2006-03-16 Victor Co Of Japan Ltd 電界効果トランジスタ及びその製造方法
JP2007115805A (ja) * 2005-10-19 2007-05-10 Sony Corp 半導体装置の製造方法
JP2007115944A (ja) * 2005-10-21 2007-05-10 Victor Co Of Japan Ltd 有機薄膜トランジスタ
US20110117695A1 (en) * 2009-11-18 2011-05-19 Metal Industries Research & Development Centre Fabrication method of organic thin-film transistors
JP2014502047A (ja) * 2010-11-22 2014-01-23 スリーエム イノベイティブ プロパティズ カンパニー 組立品及びそれを含む電子デバイス
JP2014216477A (ja) * 2013-04-25 2014-11-17 株式会社デンソー 有機半導体装置の製造方法
WO2015163207A1 (ja) * 2014-04-21 2015-10-29 住友化学株式会社 膜および該膜を含有する有機半導体素子
WO2016031762A1 (ja) * 2014-08-26 2016-03-03 株式会社ニコン デバイス製造方法および転写基板
JP2016051758A (ja) * 2014-08-29 2016-04-11 国立大学法人 東京大学 電極形成方法
JP2017157752A (ja) * 2016-03-03 2017-09-07 株式会社デンソー 有機トランジスタ
JP2018037486A (ja) * 2016-08-30 2018-03-08 Dic株式会社 薄膜トランジスタの製造方法

Also Published As

Publication number Publication date
TW202111976A (zh) 2021-03-16
EP4027373A1 (en) 2022-07-13
EP4027373A4 (en) 2023-10-04
US20220293874A1 (en) 2022-09-15
JPWO2021044705A1 (ja) 2021-03-11
KR20220057551A (ko) 2022-05-09
CN114424355A (zh) 2022-04-29

Similar Documents

Publication Publication Date Title
JP4920963B2 (ja) 相分離複合膜の調製方法
US20140147602A1 (en) Attachment of Conducting Graphene Electrode Layer to an Organic Polymer
JP2013508989A (ja) 有機デバイスの製造方法
TW201330342A (zh) 有機薄膜電晶體及其製造方法
CN103733319B (zh) 晶体管的制造方法及晶体管
Lee et al. Self-organization characteristics of soluble pentacene on wettability-controlled patterned substrate for organic field-effect transistors
JP2007512680A (ja) 薄膜トランジスタの封止方法
TWI712175B (zh) 薄膜電晶體及其製造方法
TW201439106A (zh) 透明氧化物電極用表面修飾劑、經表面修飾之透明氧化物電極及經表面修飾之透明氧化物電極之製造方法
TW201205913A (en) Organic semiconductor film and method for manufacturing the same, and stamp for contact printing
JP2008198992A (ja) 半導体装置の製造方法
JP2006278534A (ja) 有機トランジスタおよびその製造方法
WO2021044705A1 (ja) 有機半導体デバイスのソース／ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法
JP7399499B2 (ja) 有機半導体デバイス、有機半導体単結晶膜の製造方法、及び有機半導体デバイスの製造方法
JP2010135542A (ja) 有機薄膜トランジスタ
JP2010283240A (ja) 薄膜のパターニング方法、デバイス及びその製造方法
EP2219244B1 (en) Surface modifying agent, laminated structure and transistor including the same, and method of manufacturing the laminated structure
JP2010056484A (ja) 有機トランジスタ及び有機トランジスタの製造方法
JP6578645B2 (ja) 有機半導体層形成用溶液、有機半導体層、および有機薄膜トランジスタ
JP6143698B2 (ja) 配線パターン形成方法、有機トランジスタの製造方法および有機トランジスタ
JP5810650B2 (ja) 有機半導体素子の製造方法および有機半導体素子
WO2006093193A1 (ja) 金属パターン及び有機電子デバイスとその製造方法
WO2022181707A1 (ja) 無機／有機ハイブリッド相補型半導体デバイス及びその製造方法
JP7145243B2 (ja) 有機薄膜トランジスタおよび有機薄膜トランジスタの製造方法
JP5017339B2 (ja) 有機トランジスタの製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20861639

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2021543965

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20227009788

Country of ref document: KR

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 2020861639

Country of ref document: EP

Effective date: 20220404