JP2017157752A - 有機トランジスタ - Google Patents

有機トランジスタ Download PDF

Info

Publication number
JP2017157752A
JP2017157752A JP2016041429A JP2016041429A JP2017157752A JP 2017157752 A JP2017157752 A JP 2017157752A JP 2016041429 A JP2016041429 A JP 2016041429A JP 2016041429 A JP2016041429 A JP 2016041429A JP 2017157752 A JP2017157752 A JP 2017157752A
Authority
JP
Japan
Prior art keywords
organic semiconductor
semiconductor layer
organic
layer
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016041429A
Other languages
English (en)
Inventor
谷口 和也
Kazuya Taniguchi
和也 谷口
広大 武田
Kodai Takeda
広大 武田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2016041429A priority Critical patent/JP2017157752A/ja
Publication of JP2017157752A publication Critical patent/JP2017157752A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)

Abstract

【課題】有機半導体層の1層目と2層目の結晶軸方位を工夫することで、有機半導体層に入るクラックを抑制し、保護膜で用いる溶剤に対して高い耐性を実現する。【解決手段】有機半導体層40は、ゲート絶縁膜30側に位置する第1の有機半導体層41と、第1の有機半導体層41の上に積層されて保護膜70に接触する第2の有機半導体層42とを備える2層構造を有するものであり、第1の有機半導体層41と第2の有機半導体層42とでは、有機半導体における層に平行な結晶軸方位が互いに異なる方向とされている。【選択図】図1

Description

本発明は、有機半導体材料で構成される有機半導体層を有する有機トランジスタに関するもので、有機EL(エレクトロルミネッセンス)などに適用すると好適である。
従来、この種の有機トランジスタとしては、特許文献1に記載のものが提案されている。このものは、基板と、基板の上に形成されたゲート電極と、基板の上においてゲート電極を覆うゲート絶縁膜と、ゲート電極上にゲート絶縁膜を介して、互いに離間して配置されたソース電極およびドレイン電極と、を備える。
そして、有機半導体層は、ゲート絶縁膜の表面上において、少なくともソース電極とドレイン電極との間を繋ぐように形成されている。また、このものでは、樹脂よりなる保護膜が、ソース電極、ドレイン電極および有機半導体層を覆うように設けられている。
さらに、特許文献1のものでは、有機半導体層は、ゲート絶縁膜側に位置する第1の有機半導体層と、第1の有機半導体層の上に積層されて保護膜に接触する第2の有機半導体層とを備える2層構造を有するものとされている。ここでは、第1の有機半導体層が低分子有機半導体材料、第2の有機半導体層が高分子有機半導体材料というように、異なる有機半導体材料よりなる。
特開2015−185789号公報
ところで、有機トランジスタにおいて、保護膜は、外力からの保護、水分に対する保護などの目的で形成されている。ここで、保護膜が樹脂よりなる場合、当該樹脂を溶剤に溶かした溶液を用いた印刷により形成される。しかし、有機半導体層にクラックが入っていると、保護膜を形成する際に溶剤がそこから染み込み、有機半導体層を溶かしてしまうおそれがある。
上記特許文献1のものでは、このような保護膜による問題についての記載は無く、また、有機半導体層を2層構造としているが、有機半導体層の膜厚や結晶軸方位について考慮されていないため、2層目が1層目の欠陥を十分に保障できるとは言えない。さらに1層目と2層目とが異なる材料からなるため、熱膨張係数がそれぞれ異なり、熱プロセスを与えた際に熱応力がかかり、有機半導体層にクラックが入りやすいという懸念がある。
本発明は、上記問題に鑑みてなされたものであり、有機半導体層の1層目と2層目の結晶軸方位を工夫することで、有機半導体層に入るクラックを抑制し、保護膜で用いる溶剤に対して高い耐性を実現することを目的とする。
上記目的を達成するため、請求項1に記載の発明では、基板(10)と、基板の上に形成されたゲート電極(20)と、基板の上においてゲート電極を覆うゲート絶縁膜(30)と、ゲート電極上にゲート絶縁膜を介して、互いに離間して配置されたソース電極(50)およびドレイン電極(60)と、ゲート絶縁膜の表面上において、少なくともソース電極とドレイン電極との間を繋ぐように形成された有機半導体層(40)と、ソース電極、ドレイン電極および有機半導体層を覆う樹脂よりなる保護膜(70)と、を備え、
有機半導体層は、ゲート絶縁膜側に位置する第1の有機半導体層(41)と、第1の有機半導体層の上に積層されて保護膜に接触する第2の有機半導体層(42)とを備える2層構造を有するものであり、第1の有機半導体層と第2の有機半導体層とでは、有機半導体における層に平行な結晶軸方位が互いに異なる方向とされていることを特徴とする。
有機半導体層においてクラックは、層に平行な結晶軸に沿って発生しやすい。ここで、トランジスタの特性上、特に第1の有機半導体層におけるクラックの発生を抑制することが望まれる。
その点、本発明によれば、その上の第2の有機半導体層における層に平行な結晶軸が第1の有機半導体層におけるクラック進展方向とは異なる方向とされているので、第1の有機半導体層にて層に平行な結晶軸に沿ってクラックが発生する応力が加わったとしても、第2の有機半導体層が、第1の有機半導体層におけるクラック発生を抑制する役目を果たす。
このようなことから、本発明によれば、有機半導体層に入るクラックを抑制し、保護膜で用いる溶剤に対して高い耐性を実現することができる。
なお、特許請求の範囲およびこの欄で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
本発明の実施形態にかかる有機トランジスタの断面構成を示す概略断面図である。 図1に示される有機トランジスタにおける第1の有機半導体層と第2の有機半導体層との結晶軸方位の関係を模式的に示す図である。 第1の有機半導体層における膜厚と初期移動度との関係を示すグラフである。 第1の有機半導体層における膜厚に対する加熱後の移動度変化率の関係を示すグラフである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各図相互において、互いに同一もしくは均等である部分には、説明の簡略化を図るべく、図中、同一符号を付してある。
本実施形態にかかる有機トランジスタの構成について、図1、図2を参照して述べる。この有機トランジスタは、たとえばEL素子の駆動回路に備えられるトランジスタなどに適用されるものである。
本実施形態の有機トランジスタは、図1に示される構造によって構成されている。具体的には、無アルカリガラスなどの絶縁性のガラス基板やフレキシブル基板を基材とする基板10の上に、Cr(クロム)などで構成されたゲート電極20が形成されている。そして、このゲート電極20を覆うように酸化シリコンや酸化アルミニウム等の絶縁材料で構成されたゲート絶縁膜30が形成されている。
ゲート絶縁膜30の上には、有機半導体層40が形成されている。有機半導体層40は、例えばチオフェン系有機半導体材料(例えばC8−BTBT)や高分子有機化合物であるDNBDTによって構成されており、チャネル層として機能する。
そして、有機半導体層40の上には、ソース電極50およびドレイン電極60が形成されている。ソース電極50およびドレイン電極60は、ゲート電極20の両端上において、ゲート絶縁膜30および有機半導体層40を介して、互いに離間するように配置されている。
そして、有機半導体層40は、ソース電極50とドレイン電極60との間を繋ぐように形成されている。これらソース電極50およびドレイン電極60は、たとえばAu(金)などによって構成されている。
さらに、保護膜70が、ソース電極50、ドレイン電極60および有機半導体層40を覆うように形成されている。この保護膜70は、樹脂よりなるもので、たとえば、PMMA(ポリメチルメタクリレート)等のポリアクリレート、PVA(ポリビニルアルコール)、PVP(ポリビニルフェノール)やフッ素樹脂等よりなる。このような保護膜は、スピンコート法や凸版印刷法等の印刷により形成されている。このような構造により、本実施形態にかかる有機トランジスタが構成されている。
次に、上記のように構成された有機トランジスタに備えられた有機半導体層40の詳細構造について説明する。
有機半導体層40は、ゲート絶縁膜30側に位置する第1の有機半導体層41と、第1の有機半導体層41の上に積層されて保護膜70に接触する第2の有機半導体層42とを備える2層構造を有する。ここでは、第1の有機半導体層41と第2の有機半導体層42とは、同一の有機半導体材料よりなる。
これら第1の有機半導体層41、第2の有機半導体層42は、後述する直描塗布法やスクリーン印刷等の印刷により形成される。そして、本実施形態では、第1の有機半導体層41と第2の有機半導体層42とでは、当該層を構成する有機半導体における当該層に平行な結晶軸方位が互いに、平行ではなく異なる方向とされている。
具体的には、有機半導体における層に平行な結晶軸は、c軸である。このc軸は、有機半導体層41、42を上記の印刷により形成するときの印刷の方向に沿った軸である。つまり、本実施形態では、図2に示されるように、第1の有機半導体層41におけるc軸41aと第2の有機半導体層42におけるc軸42aとが平行ではなく所定の角度θをもって交差している。ここで、角度θは、30°以上60°以下が望ましい。
次に、本実施形態の有機トランジスタの製造方法について、説明する。まず、無アルカリガラスなどの絶縁性のフレキシブル基板を基材とする基板10を準備し、この基板10の表面にCrなどの電極材料をスパッタ法などによって成膜する。その後、これをフォトリソグラフィ法によるレジスト膜パターンを用いたエッチングにてゲート電極20を形成する。
次に、蒸着やスパッタやALD(Atomic Layer Deposition)法等により、基板10の上においてゲート電極20を覆うゲート絶縁膜30を形成する。次に、上記の直描塗布法やスクリーン印刷等の印刷により、ゲート絶縁膜30上に第1の有機半導体層41、第2の有機半導体層42を順次、形成する。
なお、直描塗布法とは、有機半導体層41、42を構成する有機半導体材料を含む溶液を吐出するノズルを用い、所定方向つまり印刷の方向に沿って、溶液を吐出させながらノズルを移動させることで、溶液をライン状に塗布するものである。そして、この塗布時において、溶液を乾燥させながら溶液の塗布方向に結晶を成長させていくことで有機半導体層41、42を形成するものである。
次に、ゲート電極20と重なりつつ、ゲート絶縁膜30上にて有機半導体層40に接してソース電極50とドレイン電極60とを形成する。具体的には、有機半導体層40の表面に例えばシャドウマスクを用いた真空蒸着法によってAu層を成膜することでソース電極50およびドレイン電極60を形成する。
そして、スピンコート法や凸版印刷法等の印刷により、ソース電極50、ドレイン電極60および有機半導体層40を覆うように、保護膜70を形成する。このようにして、本実施形態にかかる有機トランジスタを製造することができる。
ところで、有機半導体層40は、上記した直描塗布法やスクリーン印刷等の印刷により形成されるが、層に平行な結晶軸方位は、この印刷の方向に沿った方向となる。そして、有機半導体層40においてクラックは、層に平行な結晶軸に沿って発生しやすい。ここで、トランジスタの特性上、2層の有機半導体層41、42のうちゲート絶縁膜30に近い第1の有機半導体層41が主たる電流経路となるため、特に第1の有機半導体層41におけるクラックの発生を抑制することが望まれる。
その点、本実施形態によれば、その上の第2の有機半導体層42における層に平行な結晶軸が第1の有機半導体層41におけるクラック進展方向とは異なる方向とされている。そのため、第1の有機半導体層41にて層に平行な結晶軸に沿ってクラックが発生する応力が加わったとしても、第2の有機半導体層42が第1の有機半導体層41におけるクラック発生を抑制する役目を果たす。
このようなことから、本実施形態によれば、有機半導体層40に入るクラックを抑制し、保護膜70で用いる溶剤に対して高い耐性を実現することができる。そして、このような効果を奏するためには、上述のように、第1の有機半導体層41におけるc軸41aと第2の有機半導体層42におけるc軸42aとのなす角度θが、30°以上60°以下が好ましい。
また、本実施形態では、第1の有機半導体層41と第2の有機半導体層42とが同一の有機半導体材料から成る。同一材料であれば熱膨張係数が同じであるため、熱プロセスにおいて、第1の有機半導体層41と第2の有機半導体層42との間で熱応力差が発生することなく、クラックの抑制の点で好ましい。
また、第1の有機半導体層41と第2の有機半導体層42との互いの膜厚は、たとえば同程度とするが、これに限定するものではなく、多少相違した膜厚であってもよい。また、有機トランジスタをEL素子の駆動回路に適用する場合には、第1の有機半導体層41の膜厚は6nm以上11nm以下であることが望ましい。この根拠について図3、図4を参照して述べる。
図3では、上記図1に示される有機トランジスタの構成において、第2の有機半導体層42を形成せずに、有機半導体層40を第1の有機半導体層41の1層のみとしたサンプルを用い、第1の有機半導体層41の膜厚(単位:nm)と初期移動度(単位:cm/Vs)との関係を調べた。
また、図4では、同サンプルを用い、第1の有機半導体層41の膜厚を変えていき、加熱前後における移動度を調べた。そして、当該膜厚(単位:nm)と加熱後の移動度変化率(単位:%)との関係を調べた。
なお、この変化率が100%のとき、変化なしを意味し、100%に近いほど変化が少なく好ましい。ここで、加熱温度は、有機トランジスタをEL素子の駆動回路に用いる場合に、有機トランジスタ上に形成されるEL素子の製造に要する温度、たとえば200℃前後とした。
上記したEL素子の駆動回路に有機トランジスタを適用する場合、初期移動度は、おおよそ7.5cm/Vs以上、加熱後の移動度変化率は60%以上が望ましい。この点で、図3によれば、第1の有機半導体層41の膜厚を11nm以下とすることでクラックを抑制し、移動度の向上につながることが、実験的にわかった。
また、第1の有機半導体層41の膜厚が11nm以下であっても、図4に示されるように、当該膜厚が6nm以下であると、加熱による移動度の低下の問題がある。これらのことから、第1の有機半導体層41の膜厚は、6nm以上11nm以下とすることが望ましい。
(他の実施形態)
なお、上記実施形態では、ゲート絶縁膜30の上に有機半導体層40を塗布成膜したのち、その上にソース電極50およびドレイン電極60を形成した構造としていた。そのため、ソース電極50およびドレイン電極60は第2の有機半導体層42に接触していた。
しかし、有機トランジスタとしては、ゲート絶縁膜30の上にソース電極50およびドレイン電極60を形成した後、有機半導体層40を塗布成膜した構造することで、ソース電極50およびドレイン電極60は第1の有機半導体層41に接触したものであってもよい。つまり、上記実施形態において、有機半導体層40とソース電極50およびドレイン電極60との上下関係を入れ替えた構造としてもよい。
また、第1の有機半導体層41と第2の有機半導体層42とは、互いに、層に平行な結晶軸方位が異なる方向の配置関係を有するものであればよく、第1の有機半導体層41と第2の有機半導体層42とは、互いに異なる有機半導体材料よりなるものであってもよい。
また、第1の有機半導体層41における層に平行な結晶軸、第2の有機半導体層42における層に平行な結晶軸は、層に平行な結晶軸であれば、上記のc軸に限定するものではない。
また、本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。また、上記各実施形態は、互いに無関係なものではなく、組み合わせが明らかに不可な場合を除き、適宜組み合わせが可能であり、また、上記各実施形態は、上記の図示例に限定されるものではない。また、上記各実施形態において、実施形態を構成する要素は、特に必須であると明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。また、上記各実施形態において、実施形態の構成要素の個数、数値、量、範囲等の数値が言及されている場合、特に必須であると明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではない。また、上記各実施形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に特定の形状、位置関係等に限定される場合等を除き、その形状、位置関係等に限定されるものではない。
10 基板
20 ゲート電極
30 ゲート絶縁膜
40 有機半導体層
41 第1の有機半導体層
42 第2の有機半導体層
50 ソース電極
60 ドレイン電極
70 保護膜

Claims (4)

  1. 基板(10)と、
    前記基板の上に形成されたゲート電極(20)と、
    前記基板の上において前記ゲート電極を覆うゲート絶縁膜(30)と、
    前記ゲート電極上に前記ゲート絶縁膜を介して、互いに離間して配置されたソース電極(50)およびドレイン電極(60)と、
    前記ゲート絶縁膜の表面上において、少なくとも前記ソース電極と前記ドレイン電極との間を繋ぐように形成された有機半導体層(40)と、
    前記ソース電極、前記ドレイン電極および前記有機半導体層を覆う樹脂よりなる保護膜(70)と、を備え、
    前記有機半導体層は、前記ゲート絶縁膜側に位置する第1の有機半導体層(41)と、前記第1の有機半導体層の上に積層されて前記保護膜に接触する第2の有機半導体層(42)とを備える2層構造を有するものであり、
    前記第1の有機半導体層と前記第2の有機半導体層とでは、有機半導体における層に平行な結晶軸方位が互いに異なる方向とされている有機トランジスタ。
  2. 前記有機半導体における層に平行な結晶軸方位はc軸方向であり、
    前記第1の有機半導体層におけるc軸方向と前記第2の有機半導体層におけるc軸方向との成す角度θが、30°以上60°以下である請求項1に記載の有機トランジスタ。
  3. 前記第1の有機半導体層と前記第2の有機半導体層とは、同一の有機半導体材料よりなる請求項1または2に記載の有機トランジスタ。
  4. 前記第1の有機半導体層の膜厚は、6nm以上11nm以下である請求項1ないし3のいずれか1つに記載の有機トランジスタ。
JP2016041429A 2016-03-03 2016-03-03 有機トランジスタ Pending JP2017157752A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016041429A JP2017157752A (ja) 2016-03-03 2016-03-03 有機トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016041429A JP2017157752A (ja) 2016-03-03 2016-03-03 有機トランジスタ

Publications (1)

Publication Number Publication Date
JP2017157752A true JP2017157752A (ja) 2017-09-07

Family

ID=59810148

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016041429A Pending JP2017157752A (ja) 2016-03-03 2016-03-03 有機トランジスタ

Country Status (1)

Country Link
JP (1) JP2017157752A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044705A1 (ja) * 2019-09-03 2021-03-11 国立大学法人東京大学 有機半導体デバイスのソース/ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021044705A1 (ja) * 2019-09-03 2021-03-11 国立大学法人東京大学 有機半導体デバイスのソース/ドレイン用電極、それを用いた有機半導体デバイス、及びそれらの製造方法

Similar Documents

Publication Publication Date Title
KR101623956B1 (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
JP5525380B2 (ja) 酸化物半導体薄膜の製造方法および薄膜トランジスタの製造方法
JP5647860B2 (ja) 薄膜トランジスタおよびその製造方法
EP3006597B1 (en) Organic electroluminescent device
KR20110072270A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
CN107408510B (zh) 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置
JP4391451B2 (ja) 薄膜トランジスタを備えた基板の製造方法、及びそれにより製造された薄膜トランジスタを備えた基板と、平板表示装置の製造方法、及びそれにより製造された平板表示装置
JPWO2016067590A1 (ja) 薄膜トランジスタおよびその製造方法
CN100485907C (zh) 平板显示器及其制备方法
US8723278B2 (en) Sensor element array and method of fabricating the same
JP2017157752A (ja) 有機トランジスタ
WO2017037333A1 (en) A method for forming apparatus comprising two dimensional material
WO2022196684A1 (ja) 薄膜トランジスタ、および、薄膜トランジスタの製造方法
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
JPH03136280A (ja) 薄膜トランジスタマトリクス及びその製造方法
JP2006253682A (ja) 有機薄膜トランジスタ表示パネル及びその製造方法
WO2022009823A1 (ja) 薄膜トランジスタ、薄膜トランジスタアレイおよび薄膜トランジスタの製造方法
TWI628803B (zh) 有機薄膜電晶體元件及其製作方法
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
JP6390498B2 (ja) 有機トランジスタ
US20170155067A1 (en) Method of manufacturing semiconductor device and semiconductor device
WO2019078267A1 (ja) 有機薄膜トランジスタ、その製造方法、アクティブマトリクスアレイおよび画像表示装置
WO2016042924A1 (ja) トランジスタ、および、トランジスタの製造方法
WO2011099382A1 (ja) 薄膜抵抗体装置の製造方法