TWI712175B - 薄膜電晶體及其製造方法 - Google Patents

薄膜電晶體及其製造方法 Download PDF

Info

Publication number
TWI712175B
TWI712175B TW104135339A TW104135339A TWI712175B TW I712175 B TWI712175 B TW I712175B TW 104135339 A TW104135339 A TW 104135339A TW 104135339 A TW104135339 A TW 104135339A TW I712175 B TWI712175 B TW I712175B
Authority
TW
Taiwan
Prior art keywords
drain electrode
electrode
source electrode
thin film
film transistor
Prior art date
Application number
TW104135339A
Other languages
English (en)
Other versions
TW201624730A (zh
Inventor
池田典昭
Original Assignee
日商凸版印刷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商凸版印刷股份有限公司 filed Critical 日商凸版印刷股份有限公司
Publication of TW201624730A publication Critical patent/TW201624730A/zh
Application granted granted Critical
Publication of TWI712175B publication Critical patent/TWI712175B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/82—Electrodes
    • H10K10/84—Ohmic electrodes, e.g. source or drain electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/80—Constructional details
    • H10K10/88—Passivation; Containers; Encapsulations

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

在利用印刷法等的濕式成膜法形成半導體層的有機半導體薄膜電晶體方面，提供顯示良好的特性的薄膜電晶體及其製造方法。
一種薄膜電晶體，其係在第1基板上至少具有閘極電極、閘極絕緣層、源極電極、汲極電極、連接於源極電極及汲極電極的半導體層、與保護層，源極電極及汲極電極表面具有凹凸結構。

Description

薄膜電晶體及其製造方法
本發明涉及薄膜電晶體和其製造方法。
薄膜電晶體被廣泛用於液晶顯示裝置(LCD)、有機電致發光(EL)顯示裝置、電子紙顯示裝置等的顯示裝置或各種感測器等。
作為薄膜電晶體的半導體材料，使用非晶矽或多晶矽或者氧化物半導體等者成為主流。一般而言，使用這些半導體材料的薄膜電晶體係藉由在使用真空成膜法進行成膜後利用光微影法等進行圖案化來製作。
近年來，使用有機材料作為半導體層的有機薄膜電晶體受到矚目。目前，與矽系材料或氧化物系材料相比，有機半導體材料係遷移率小，難以製作高性能的薄膜電晶體。然而，有機材料係材料分子的設計自由度高，因近年來技術進步，提出了許多具有超過非晶矽這樣的遷移率的有機薄膜電晶體的報告。
在有機薄膜電晶體方面，考慮在有在低溫下朝塑膠基板上形成裝置及用低成本製造裝置的可能性的方面上，印刷法係同時進行成膜和圖案化的步驟的理由，與目前的使用光微影製程的真空成膜製程相比，使用 半導體材料、導電性材料及絕緣性材料等的溶液、塗布‧印刷技術等的濕式成膜法係材料利用效率較高，不需要光阻圖案形成步驟、蝕刻步驟、剝離步驟，因此在環境負擔少這種方面上受到期待。
作為利用印刷法所形成的有機薄膜電晶體的元件結構，大多採用在源極電極及汲極電極上形成有機半導體層的底部接觸結構。此外，為了使半導體材料與源極電極及汲極電極的接觸電阻減低以得到性能更高的有機薄膜電晶體，也有使用在源極電極及汲極電極上實施利用自我組織化膜等的表面處理等的方法的情形(專利文獻1)。
尤其在使用p型的有機半導體材料的情況下，進行利用如氟化合物的具有電子吸引性的材料的表面處理。
作為有機半導體材料，大多使用縮合多環系的芳香族化合物或π電子系的高分子材料，但顯示電晶體特性高(載子遷移率高)的特性的有機半導體材料，一般而言對溶劑的溶解度低，在用噴墨印刷或凸版印刷法等各種印刷法或光微影法形成有機半導體印墨的情況下，有機半導體印墨大多是作成低濃度且低黏度的印墨使用。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2012-234923號公報
由此，在具有如上所述的底部接觸結構的有機薄膜電晶體方面，在閘極絕緣層形成有半導體層的通道區域的閘極絕緣層表面、和源極電極及汲極電極上表面的表面性(表面能量)不同。因此，產生了閘極絕緣層表面和源極電極及汲極電極表面對有機半導體印墨的潤濕性的差異，當塗布低黏度(0.5Cp~100cP)的半導體印墨時，產生了印墨的排斥，而有不能良好地形成半導體層的圖案之問題。
尤其在進行利用氟系化合物的源極電極及汲極電極的表面處理的情況下，源極電極及汲極電極表面因氟系化合物而成為撥液性非常高的狀態，因此源極電極及汲極電極表面對溶劑的潤濕性明顯降低，在實施過表面處理的源極電極及汲極電極上，用利用印刷法等塗布半導體印墨的方式的濕式成膜法形成半導體層變得非常困難。
本發明有鑑於以上情事，在利用印刷法等的濕式成膜法形成半導體層的有機半導體薄膜電晶體方面，提供顯示良好的特性(載子遷移率高)的薄膜電晶體及其製造方法。
用於解決上述課題的本發明的一局面，係一種薄膜電晶體，其係在基板上至少具有閘極電極、閘極絕緣層、源極電極、汲極電極、連接於源極電極及汲極電極的半導體層、與保護層之薄膜電晶體，其中源極電 極及汲極電極表面具有凹凸結構。
此外，半導體層可以使用使半導體材料或半導體材料的前驅物溶解的溶液，利用噴墨法、凸版印刷法、平版印刷法、凹版印刷法中任一方法形成。
此外，源極電極及汲極電極表面的至少與半導體層接觸的部位的表面粗糙度Ra可為3nm以上50nm以下。
此外，源極電極及汲極電極可以利用噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法中任一方法形成。
此外，源極電極及汲極電極的至少與半導體層接觸的部位可以包含金屬材料。
此外，可對源極電極及汲極電極表面的至少與半導體層接觸的部位實施表面處理。
此外，保護層可以使用使保護層材料或其前驅物溶解或分散的溶液，利用噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法中任一方法形成。
此外，本發明的另一局面，係一種薄膜電晶體的製造方法，其具有：在基板上依序形成閘極電極、閘極絕緣層、源極電極及汲極電極的步驟；在源極電極和汲極電極表面形成凹凸的步驟；在源極電極、汲極電極及其之間塗布半導體材料，形成連接於源極電極及汲極電極的半導體層的步驟；和形成保護層的步驟。
此外，本發明的另一局面，係一種薄膜電晶體的製造方法，其具有：在基板上形成源極電極及汲極 電極的步驟；在源極電極及汲極電極形成凹凸的步驟；在源極電極、汲極電極及其之間塗布半導體材料，形成連接於源極電極及汲極電極的半導體層的步驟；和依序形成閘極絕緣層、與閘極電極的步驟。
根據本發明，即使是在源極電極及汲極電極表面實施利用撥液性高的材料的表面處理的狀態下，也可以不產生排斥地塗布半導體印墨，而在利用印刷法等的濕式成膜法形成半導體層的有機半導體薄膜電晶體方面，能提供顯示良好的特性的薄膜電晶體。
1‧‧‧基板
2‧‧‧閘極電極
3‧‧‧閘極絕緣層
4‧‧‧源極電極
5‧‧‧汲極電極
6‧‧‧半導體層
7‧‧‧保護層
第1圖係本發明的第1實施形態的薄膜電晶體的示意剖面圖。
第2圖係本發明的第2實施形態的薄膜電晶體的示意剖面圖。
[實施發明之形態]
以下，一邊參照圖式一邊說明本發明的實施形態。又，在各實施形態中，就相應的構成要素賦予同一符號，省略各實施形態間的重複說明。
第1圖係顯示本發明的第1實施形態的薄膜電晶體(底閘型)的示意剖面圖。
本實施形態的薄膜電晶體至少具備：在基板1上所形成的閘極電極2、在閘極電極上所形成的閘極絕緣 層3、在閘極絕緣層3上所分離地形成的源極電極4及汲極電極5、連接於源極電極4及汲極電極5的半導體層6、和供保護半導體層6用的保護層7。
以下，就本實施形態的各構成要素，按照薄膜電晶體的製造步驟加以說明。
首先，在基板1上形成閘極電極2。作為基板1的材料，能使用聚碳酸酯、聚環硫乙烷(polyethylene sulfide)、聚醚碸、聚對苯二甲酸乙二酯、聚對萘二甲酸乙二酯、環烯烴聚合物、三乙醯纖維素、聚氟乙烯薄膜、乙烯-四氟乙烯共聚合樹脂、耐候性聚對苯二甲酸乙二酯、耐候性聚丙烯、玻璃纖維強化丙烯酸樹脂薄膜、玻璃纖維強化聚碳酸酯、聚醯亞胺、氟系樹脂、環狀聚烯烴系樹脂、玻璃、石英玻璃等，但不限於此。它們可以單獨使用，但也能積層2種以上作為基板1使用。
在基板1為有機物薄膜的情況下，為了使薄膜電晶體的耐久性提升，也能使用透明的阻氣層(未圖示)。作為阻氣層，可舉出：氧化鋁(Al2O3)、氧化矽(SiO)、氮化矽(SiN)、氮氧化矽(SiON)、碳化矽(SiC)及類鑽石碳(DLC)等，但不限於此。此外，這些阻氣層也能積層2層以上使用。阻氣層可以僅形成在使用有機物薄膜的基板1的單面，也可以形成在兩面。阻氣層能使用真空蒸鍍法、離子佈植法、濺鍍法、雷射燒灼法、電漿CVD(Chemical Vapor Deposition)法、熱線CVD法及溶膠-凝膠法等形成，但不限於此。
此外，為了使在基板1上所形成的閘極電極2 的與基板1的緊貼性提升，也能設置緊貼層。
閘極電極2、源極電極4及汲極電極5係電極部分和配線部分不需要明確地劃分，本說明書中特地以各薄膜電晶體的構成要素而稱呼為電極。此外，在不需要區別電極和配線的情況下，統一記載為閘極、源極、汲極等。
閘極電極2的材料，能使用鋁(Al)、銅(Cu)、鉬(Mo)、銀(Ag)、鉻(Cr)、鈦(Ti)、金(Au)、鉑(Pt)、鎢(W)、錳(Mn)等的金屬材料或氧化銦(InO)、氧化錫(SnO)、氧化鋅(ZnO)、氧化銦錫(ITO)、氧化銦鋅(IZO)等的導電性金屬氧化物材料、聚(伸乙二氧基噻吩)/聚苯乙烯磺酸酯(PEDOT/PSS)或聚苯胺等的導電性高分子，但不限於此。這些材料能以單層使用，也可以作為積層及合金使用。
閘極電極2能利用真空蒸鍍法、濺鍍法等的真空成膜法、或使用導電性材料的前驅物或奈米粒子等的濕式成膜法，例如，噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法等的方法來形成，但不限於此。圖案化例如能使用光微影法利用光阻等保護圖案形成部分，利用蝕刻除去不要的部分來進行，也能使用印刷法等直接進行圖案化，但對此亦不限於這些方法，能使用公知一般的圖案化方法。
接著，在基板1及閘極電極2上形成閘極絕緣層3。閘極絕緣層3係以除了閘極電極2的與其它電極的連接部及與外部的連接部以外，至少被覆薄膜電晶體部分 的閘極電極2的方式形成。
本實施形態的閘極絕緣層3能使用氧化矽(SiOx)、氧化鋁(AlOx)、氧化鉭(TaOx)、氧化釔(YOx)、氧化鋯(ZrOx)、氧化鉿(HfOx)等的氧化物系絕緣材料或氮化矽(SiNx)、氮氧化矽(SiON)、或聚甲基丙烯酸甲酯(PMMA)等的聚丙烯酸酯、聚乙烯醇(PVA)、聚乙烯酚(PVP)等的樹脂材料、如聚矽倍半氧烷(PSQ)的有機/無機混合樹脂，但不限於此。它們可以是單層或者積層2層以上，也可以是朝成長方向漸次改變組成者。
閘極絕緣層3，理想的是為了抑制薄膜電晶體的閘極漏電流，其電阻率為1011Ωcm以上，更佳為1014Ωcm以上。
關於閘極絕緣層3的形成方法，能根據材料而適宜使用真空蒸鍍法、離子佈植法、濺鍍法、雷射燒灼法、電漿CVD法、光CVD法、熱線CVD法等的真空成膜法，或旋轉塗布法、模塗布法、網版印刷法等的濕式成膜法。
接著，在閘極絕緣層3上形成源極電極4及汲極電極5。源極電極4及汲極電極5的材料能使用鋁(Al)、銅(Cu)、銀(Ag)、金(Au)、鉑(Pt)等的金屬材料，或氧化銦(InO)、氧化錫(SnO)、氧化鋅(ZnO)、氧化銦錫(ITO)、氧化銦鋅(IZO)等的導電性金屬氧化物材料。這些材料能以單層使用，也可以作為積層及合金使用。
源極電極4及汲極電極5的形成係適合使用使用導電性材料的前驅物或奈米粒子等的濕式成膜法。例 如，能使用噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法等的方法。圖案化，例如，能使用光微影法利用光阻等保護圖案形成部分，利用蝕刻除去不要的部分來進行，也能利用印刷法直接進行圖案化，但不限於此。
於在源極電極4及汲極電極5上形成半導體層6的情況下，能使用使用使半導體材料溶解及分散的溶液及糊膏等的濕式成膜法。在使用濕式成膜法的情況下，源極電極4及汲極電極5的表面具有微細的表面凹凸，從而可以抑制在源極電極4及汲極電極5上的半導體材料的排斥。表面凹凸的尺寸、形狀等，若為可得到能抑制使用的半導體材料的排斥的程度的潤濕性，便沒有任何限定，根據半導體材料的黏度等而適宜設定表面粗糙度等即可，以下顯示其一例作為基準。
源極電極4及汲極電極5，藉由將至少與半導體層6接觸的部位的表面的算術平均粗糙度Ra(以下稱為表面粗糙度)較佳地設為3nm以上50nm以下，更佳地設為12nm以上40nm以下，最佳地設為15nm以上30nm，半導體層6能得到與源極電極4及汲極電極5良好的緊貼性。在超過50nm的情況下，有因膜厚不均的影響而配線電阻降低的可能性，在比3nm小的情況下，有半導體材料變得不能在源極電極4及汲極電極5的表面形成均質的半導體層6的可能性。
此外，在源極電極4及汲極電極5的表面形成的微細的表面凹凸係表面凹凸的凸部和凹部的周期(節 距)的平均周期在20nm以上500nm以下的範圍內，表面凹凸的高度(凸部的高度和凹部的深度)的平均在20nm以上200nm以下的範圍內以不定期的周期製作表面凹凸的形狀，從而能得到良好的皮膜和緊貼性。另外，對保護層7來說，也同樣地藉由源極電極4及汲極電極5具有表面凹凸，而變得可以提高緊貼性。
又，表面凹凸的平均周期，係在任意的測定區域中，測定50點以上的任意的相鄰的凸部彼此或凹部彼此的間隔，將其平均設為表面凹凸的平均周期(節距)。此外，表面凹凸的平均高度，係在任意的測定區域中，測定50點以上的任意的凸部高度最高的測定點和與該凸部相鄰的凹部的最低的測定點的距離，將其平均設為表面凹凸的平均高度。
關於表面粗糙度的控制方法，可以將平滑地形成的膜，在形成後用濕式蝕刻等的方法加以蝕刻，以成為所要的表面粗糙度的方式進行控制，也可以使用電漿蝕刻或濺鍍蝕刻等的乾式蝕刻法等，也可以使用電暈處理或大氣壓電漿處理等的方法。此外，能以在形成源極電極4及汲極電極5之際形成期望的表面粗糙度的電極的方式，控制電極材料的印刷版的表面形狀或電極圖案，在源極電極4及汲極電極5使用導電性材料的前驅物或奈米粒子等的情況下，也有以能利用源極電極4及汲極電極5形成時的熱處理等來控制表面粗糙度的方式，調整源極電極4及汲極電極5的前驅物或奈米粒子的尺寸的方法，但不限於此。關於表面粗糙度的測定方法，能使用原 子間力顯微鏡(AFM：Atomic Force Microscope)等的測定機進行測定。
此外，於在源極電極4及汲極電極5上形成半導體層的情況下，源極電極4及汲極電極5的表面的表面積率較佳為1.05以上1.3以下。又，表面積率SRatio係指實際測定的表面積S相對於當假設測定面為理想平坦時的面積S0的比率(S/S0)。若源極電極4及汲極電極5的表面的表面積率為1.05以上1.3以下，則能在使用半導體材料形成半導體層6之際，抑制在源極電極4及汲極電極5上的半導體材料的排斥或潤溼擴散。關於表面積率的測定方法，能使用原子間力顯微鏡等的測定機進行測定。
對於源極電極4及汲極電極5，為了降低與半導體層6的半導體材料的接觸電阻，能進行電極表面的表面處理。表面處理較佳為在電極表面的至少與半導體層接觸的部位進行。作為表面處理方法，適合使用藉由表面處理材料與源極電極4及汲極電極5起化學反應而進行表面處理的自我積體化膜(SAM)等的方法。
接著，以連接於閘極絕緣層3、源極電極4及汲極電極5上的方式形成半導體層6。作為半導體層6的材料，能使用如稠五苯、稠四苯、酞青素、苝、噻吩、苯并二噻吩、蒽二噻吩、及它們的衍生物的低分子系有機半導體材料、及如富勒烯、奈米碳管的碳化合物、如聚噻吩、聚烯丙基胺、茀聯噻吩共聚物、及它們的衍生物的高分子系有機半導體材料，但不限於此。
半導體層6能適合使用使用使半導體材料或 半導體材料的前驅物溶解及分散的溶液或糊膏等的濕式成膜法。例如，能使用噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法等的方法，但不限於此，能使用公知一般的方法。
接著，在半導體層6上形成保護層7。保護層7係為了保護半導體層6而形成。保護層7必須是以至少覆蓋與半導體層6的通道部分重疊的區域的方式形成。
作為保護層7的材料，可舉出：氧化矽、氧化鋁、氧化鉭、氧化釔、氧化鉿、鋁酸鉿、氧化鋯、氧化鈦等的無機材料、或PMMA(聚甲基丙烯酸甲酯)等的聚丙烯酸酯、PVA(聚乙烯醇)、PVP(聚乙烯酚)、氟系樹脂等的絕緣材料，但不限於此。
關於保護層7的材料，為了壓低薄膜電晶體的漏電流，理想的是其電阻率為1011Ωcm以上，更佳為1014Ωcm以上。
保護層7係使用使保護層材料或其前驅物溶解或分散的溶液，利用噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法中任一方法形成。這些保護層7能以單層使用，也能積層2層以上使用。此外，也可以是朝成長方向漸次改變組成者。
如以上說明，第1實施形態的薄膜電晶體的製造方法具有：在基板上依序形成閘極電極、閘極絕緣層、源極電極及汲極電極的步驟；在源極電極和汲極電極表面形成凹凸的步驟；及依序形成半導體層、和保護層的步驟。
第2圖中，顯示本發明的第2實施形態的薄膜電晶體(頂閘型)的示意剖面圖。對於與第1實施形態的薄膜電晶體對應的構成要素，賦予同一元件符號，適宜省略說明。
本實施形態的薄膜電晶體的製造方法具有：在基板上形成源極電極及汲極電極的步驟；在源極電極及汲極電極形成凹凸的步驟；和依序形成半導體層、閘極絕緣層、和閘極電極的步驟。
[實施例]
製作第1圖所示的薄膜電晶體作為本發明的實施例。
使用厚度0.7mm的無鹼玻璃作為基板1。在玻璃基板上，使用DC磁控濺鍍法以200nm的膜厚形成Mo合金的膜，利用光微影法進行圖案化為期望的形狀。具體而言，塗布感光性正型光阻後，進行遮罩曝光、利用鹼性顯影液的顯影，而形成期望形狀的光阻圖案。進一步地利用蝕刻液進行蝕刻，使不要的Mo合金溶解。之後，利用光阻剝離液除去光阻，形成期望形狀的Mo合金的電極，形成閘極電極2。
接著，在閘極電極2上使用模塗布法塗布丙烯酸樹脂，在230℃下進行燒成以形成膜厚1μm的閘極絕緣層3。
之後，使用噴墨法，以成為源極電極4及汲極電極5的圖案形狀的方式塗布使銀奈米粒子分散的印墨，在200℃下進行燒成1小時。源極電極4及汲極電極5的 膜厚設為100nm。之後，使用AFM測定源極電極4及汲極電極5的表面粗糙度，結果，其表面粗糙度係Ra為4.5nm。使用的銀奈米粒子係使用以源極電極4及汲極電極5的表面粗糙度滿足期望值的方式調整奈米粒子的尺寸及濃度者。
作為源極電極4及汲極電極5的表面處理，係將基板浸漬於以10mM的濃度使五氟硫酚溶解的異丙醇30分鐘。為了移除多餘的五氟硫酚而用異丙醇洗淨後加以乾燥。
然後，利用撓性印刷法塗布以2wt%的濃度將6,13-雙(三異丙基矽烷基乙炔基)稠五苯溶解於四氫萘的半導體印墨。半導體印墨能不被源極電極4及汲極電極5排斥地進行塗布。之後，在100℃下乾燥以形成半導體層6。
利用撓性印刷法將氟樹脂塗布於半導體層6上，在100℃下乾燥以作成保護層7。
(比較例)
作成以下說明的薄膜電晶體作為比較例。
使用厚度0.7mm的無鹼玻璃作為基板1。在玻璃基板上，使用DC磁控濺鍍法以200nm的膜厚形成Mo合金的膜，利用光微影法進行圖案化為期望的形狀。具體而言，塗布感光性正型光阻後，進行遮罩曝光、利用鹼性顯影液的顯影，形成期望形狀的光阻圖案。進一步地利用蝕刻液進行蝕刻，使不要的Mo合金溶解。之後，利用光阻剝離液除去光阻，形成期望形狀的Mo合金的電極 ，形成閘極電極2。
接著，在閘極電極2上使用模塗布法塗布丙烯酸樹脂，在230℃下進行燒成以形成膜厚1μm的閘極絕緣層3。
之後，使用金屬遮罩藉由使用電子束的真空蒸鍍法形成銀的膜，形成源極電極4及汲極電極5。源極電極4及汲極電極5的膜厚係與實施例同樣地設為100nm。本比較例中的源極電極4及汲極電極5的表面粗糙度為可說是近乎平滑程度的1.5nm。
作為源極電極4及汲極電極5的表面處理，係將基板浸漬於以10mM的濃度使五氟硫酚溶解的異丙醇30分鐘。為了移除多餘的五氟硫酚而用異丙醇洗淨後加以乾燥。
然後，利用噴墨法塗布以2wt%的濃度將6,13-雙(三異丙基矽烷基乙炔基)稠五苯溶解於四氫萘的溶液，在100℃下乾燥以形成半導體層6。
利用噴墨法將氟樹脂塗布於半導體層6上，在100℃下乾燥以作成保護層7。
在比較例記載的薄膜電晶體方面，由於當印刷半導體層6時對源極電極4及汲極電極5實施撥液性高的表面處理，因此在源極電極4及汲極電極5上的半導體印墨的潤濕性差，因而產生了半導體印墨的排斥，不能均勻地塗布，半導體層6不能與源極電極4及汲極電極5連接或者不能形成充分的連接，無法得到作為薄膜電晶體的功能。此外，測定在基板上將比較例記載的薄膜電 晶體形成100個元件的樣本的各個電晶體特性，結果有半導體層6與源極電極4及汲極電極5的連接不充分的元件存在，因此各個元件的電晶體特性出現偏差。
在本發明的實施例方面，能確認：藉由源極電極4及汲極電極5表面具有微細的凹凸，即使是在對源極電極4及汲極電極5表面實施利用撥液性高的材料的表面處理的狀態下，也可以半導體印墨不被排斥地進行塗布，半導體層6能與源極電極4及汲極電極5良好地連接，形成顯示良好的特性的薄膜電晶體。此外，測定在基板上將實施例記載的薄膜電晶體形成100個元件的樣本的各個電晶體特性，結果在全部的元件中，半導體層6與源極電極4及汲極電極5的連接充分地形成，因此各個元件的電晶體特性並未出現偏差。
[產業上之可利用性]
本發明可用於薄膜電晶體，可用於液晶顯示裝置(LCD)、有機電致發光(EL)顯示裝置、電子紙顯示裝置等的顯示裝置或各種感測器等。

Claims (10)

  1. 一種薄膜電晶體，其係在基板上至少具有閘極電極、閘極絕緣層、源極電極、汲極電極、連接於該源極電極及該汲極電極的半導體層、與保護層之薄膜電晶體，其中該源極電極及該汲極電極表面具有凹凸結構；其中在該凹凸結構中，相鄰的凸部彼此或相鄰的凹部彼此的周期的平均之平均周期為20nm以上500nm以下，且凸部高度最高的測定點和與該凸部相鄰的凹部的最低的測定點的距離的平均之平均高度為20nm以上200nm以下。
  2. 如請求項1的薄膜電晶體，其中該半導體層係使用使半導體材料或半導體材料的前驅物溶解的溶液，利用噴墨法、凸版印刷法、平版印刷法、凹版印刷法中任一方法形成。
  3. 如請求項1或2的薄膜電晶體，其中該源極電極及該汲極電極表面的至少與該半導體層接觸的部位的表面粗糙度Ra為3nm以上50nm以下。
  4. 如請求項1或2的薄膜電晶體，其中該源極電極及該汲極電極係利用噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法中任一方法形成。
  5. 如請求項1或2的薄膜電晶體，其中該源極電極及該汲極電極的至少與半導體層接觸的部位包含金屬材料。
  6. 如請求項1或2的薄膜電晶體，其中對該源極電極及該汲極電極表面的至少與半導體層接觸的部位實施表面處理。
  7. 如請求項1或2的薄膜電晶體，其中該保護層係使用使 保護層材料或其前驅物溶解或分散的溶液，利用噴墨法、凸版印刷法、平版印刷法、凹版印刷法、網版印刷法中任一方法形成。
  8. 一種薄膜電晶體的製造方法，其具有：在基板上依序形成閘極電極、閘極絕緣層、源極電極及汲極電極的步驟；在該源極電極和該汲極電極表面形成凹凸結構的步驟；在該源極電極、該汲極電極及其之間塗布半導體材料，形成連接於該源極電極及該汲極電極的半導體層的步驟；和形成保護層的步驟；其中在該凹凸結構中，相鄰的凸部彼此或相鄰的凹部彼此的周期的平均之平均周期為20nm以上500nm以下，且凸部高度最高的測定點和與該凸部相鄰的凹部的最低的測定點的距離的平均之平均高度為20nm以上200nm以下。
  9. 一種薄膜電晶體的製造方法，其具有：在基板上形成源極電極及汲極電極的步驟；在該源極電極及該汲極電極形成凹凸結構的步驟；在該源極電極、該汲極電極及其之間塗布半導體材料，形成連接於該源極電極及該汲極電極的半導體層的步驟；和依序形成閘極絕緣層、與閘極電極的步驟。
  10. 如請求項9之薄膜電晶體的製造方法，其中在該凹凸結構中，相鄰的凸部彼此或相鄰的凹部彼此的周期的平均之平均周期為20nm以上500nm以下，且凸部高度最高的測定點和與該凸部相鄰的凹部的最低的測定點的距離的平均之平均高度為20nm以上200nm以下。
TW104135339A 2014-10-29 2015-10-28 薄膜電晶體及其製造方法 TWI712175B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014-220597 2014-10-29
JP2014220597 2014-10-29

Publications (2)

Publication Number Publication Date
TW201624730A TW201624730A (zh) 2016-07-01
TWI712175B true TWI712175B (zh) 2020-12-01

Family

ID=55856956

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104135339A TWI712175B (zh) 2014-10-29 2015-10-28 薄膜電晶體及其製造方法

Country Status (6)

Country Link
US (1) US20170222168A1 (zh)
EP (1) EP3214655A4 (zh)
JP (1) JP6887806B2 (zh)
CN (1) CN107078164A (zh)
TW (1) TWI712175B (zh)
WO (1) WO2016067590A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108886055B (zh) * 2016-03-30 2021-06-04 三菱电机株式会社 半导体装置及其制造方法、电力变换装置
EP3506337A4 (en) 2016-08-23 2019-08-28 Toppan Printing Co., Ltd. ORGANIC THIN FILM TRANSISTOR, METHOD FOR MANUFACTURING THEREOF, AND IMAGE DISPLAY DEVICE
CN107611025A (zh) * 2017-08-30 2018-01-19 华南理工大学 一种堆栈式薄膜晶体管电极的喷墨打印制备方法
CN107579006B (zh) * 2017-09-13 2019-08-06 京东方科技集团股份有限公司 一种薄膜晶体管、阵列基板及其制备方法
KR20220072107A (ko) * 2020-11-24 2022-06-02 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN113991019B (zh) * 2021-12-27 2022-03-11 天津大学 一种增强有机半导体薄膜形貌稳定性的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259737A (ja) * 2004-03-09 2005-09-22 Canon Inc 有機半導体デバイス及びその製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2419704A1 (en) * 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
US8053171B2 (en) * 2004-01-16 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Substrate having film pattern and manufacturing method of the same, manufacturing method of semiconductor device, liquid crystal television, and EL television
JP2005216705A (ja) * 2004-01-30 2005-08-11 Toppan Printing Co Ltd 有機ｅｌ表示素子およびその製造方法
KR100669802B1 (ko) * 2004-12-04 2007-01-16 삼성에스디아이 주식회사 박막 트랜지스터, 이의 제조 방법 및 상기 박막트랜지스터를 구비한 평판 표시 장치
KR101102152B1 (ko) * 2005-06-28 2012-01-02 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터
JP2007142023A (ja) * 2005-11-16 2007-06-07 Seiko Epson Corp デバイスとその製造方法、配線形成方法及び電気光学装置並びに電子機器
JP2007158116A (ja) * 2005-12-06 2007-06-21 Canon Inc 線状構造体の配向制御方法、電気素子及び電界効果型トランジスタ
JP2008311402A (ja) * 2007-06-14 2008-12-25 Konica Minolta Holdings Inc 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2009111000A (ja) * 2007-10-26 2009-05-21 Konica Minolta Holdings Inc 有機半導体素子の製造方法、及び有機半導体素子
JP2010028105A (ja) * 2008-06-20 2010-02-04 Semiconductor Energy Lab Co Ltd 記憶素子及び記憶素子の作製方法
JP5370636B2 (ja) * 2008-08-05 2013-12-18 株式会社リコー トランジスタアクティブ基板およびその製造方法並びに電気泳動ディスプレイ
JP2010199130A (ja) * 2009-02-23 2010-09-09 Konica Minolta Holdings Inc 薄膜トランジスタの製造方法
WO2011052721A1 (ja) * 2009-10-29 2011-05-05 大日精化工業株式会社 有機半導体材料、有機半導体薄膜および有機薄膜トランジスタ
TW201119110A (en) * 2009-11-18 2011-06-01 Metal Ind Res & Dev Ct Fabrication method of organic thin-film transistors
WO2011099525A1 (ja) * 2010-02-12 2011-08-18 国立大学法人京都工芸繊維大学 発光トランジスタ
US8691621B1 (en) * 2010-12-14 2014-04-08 Sharp Laboratories Of America, Inc. Thiol bond formation concurrent with silver nanoparticle ink thermal treatment
JP6229658B2 (ja) * 2012-09-21 2017-11-15 凸版印刷株式会社 薄膜トランジスタ及びその製造方法、画像表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005259737A (ja) * 2004-03-09 2005-09-22 Canon Inc 有機半導体デバイス及びその製造方法

Also Published As

Publication number Publication date
EP3214655A4 (en) 2018-07-11
US20170222168A1 (en) 2017-08-03
CN107078164A (zh) 2017-08-18
TW201624730A (zh) 2016-07-01
EP3214655A1 (en) 2017-09-06
WO2016067590A1 (ja) 2016-05-06
JP6887806B2 (ja) 2021-06-16
JPWO2016067590A1 (ja) 2017-08-10

Similar Documents

Publication Publication Date Title
TWI712175B (zh) 薄膜電晶體及其製造方法
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR100951946B1 (ko) 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법
KR20100106404A (ko) 유기 박막 트랜지스터와 이의 제조 방법 및 액티브 매트릭스 유기 광학 디바이스와 이의 제조 방법
JP2007512680A (ja) 薄膜トランジスタの封止方法
JP2008258608A (ja) 両極性トランジスタ設計
JP6393936B2 (ja) 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
WO2015134083A1 (en) Vtfts including offset electrodes
WO2015134092A1 (en) Vtft including overlapping electrodes
JP2021027270A (ja) センサ装置およびセンサ装置の製造方法
JP7206887B2 (ja) 有機薄膜トランジスタおよび電子装置
JP7163772B2 (ja) 有機薄膜トランジスタとその製造方法および画像表示装置
WO2017208923A1 (ja) 有機薄膜トランジスタおよび画像表示装置
JP2015185789A (ja) 薄膜トランジスタおよびその製造方法
TWI628803B (zh) 有機薄膜電晶體元件及其製作方法
JP2018186131A (ja) 電極パターン、電極パターンの形成方法、薄膜トランジスタ、薄膜トランジスタの製造方法、及び画像表示装置
JP2019096727A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2020031100A (ja) 有機薄膜トランジスタとその製造方法および電子装置
KR102071051B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
JP2020161523A (ja) 有機半導体薄膜トランジスタ素子
JP5737849B2 (ja) 有機半導体膜の製造方法及び有機トランジスタ
JP2011258777A (ja) 半導体素子の製造方法
JP2020027897A (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法および画像表示装置
JP2017103409A (ja) 有機トランジスタおよびその製造方法
JP2015185585A (ja) 薄膜トランジスタ及びその製造方法