KR100951946B1 - 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법 - Google Patents

투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법 Download PDF

Info

Publication number
KR100951946B1
KR100951946B1 KR1020070123120A KR20070123120A KR100951946B1 KR 100951946 B1 KR100951946 B1 KR 100951946B1 KR 1020070123120 A KR1020070123120 A KR 1020070123120A KR 20070123120 A KR20070123120 A KR 20070123120A KR 100951946 B1 KR100951946 B1 KR 100951946B1
Authority
KR
South Korea
Prior art keywords
thin film
carbon nanotube
film transistor
insulating layer
source
Prior art date
Application number
KR1020070123120A
Other languages
English (en)
Other versions
KR20090056117A (ko
Inventor
민동훈
최원일
이승백
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020070123120A priority Critical patent/KR100951946B1/ko
Publication of KR20090056117A publication Critical patent/KR20090056117A/ko
Application granted granted Critical
Publication of KR100951946B1 publication Critical patent/KR100951946B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82BNANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 플라스틱 기판; 상기 플라스틱 기판 상부에 형성되며 탄소나노튜브 네트워크 박막으로 이루어진 채널층; 상기 채널층 상부에 형성된 소오스/드레인 전극; 상기 소오스/드레인 전극 상부에 형성되는 절연층; 및 상기 절연층 상부에 형성된 게이트 전극을 포함하는 탄소나노튜브 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
상기 탄소나노튜브 네트워크 박막은 스탬퍼를 이용한 임플란트 공정을 수행하여 기판 상에 형성됨에 따라, 고순도를 가지고, 높은 광투과도 및 막 균일도를 가져 각종 반도체 장치, 일예로 전자종이(e-paper), 각종 액정표시장치(LCD)나 유기전계발광장치(OLED) 등 플렉서블 디스플레이에 바람직하게 사용 가능하다.
탄소나노튜브, 광투과도, 플렉서블 기판

Description

투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및 이의 제조방법{TRANSPARENT AND FLEXIBLE THIN FILM TRANSISTOR HAVING CARBON NANO TUBE, AND METHOD OF FABRICATING THEREOF}
본 발명은 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및 이의 제조방법에 관한 것으로, 더욱 상세하게는 탄소나노튜브 네트워크 박막은 스탬퍼를 이용한 임플란트 공정을 수행하여 기판 상에 형성됨에 따라, 고순도를 가지고, 높은 광투과도 및 막 균일도를 가져 전자종이(e-paper), 각종 액정표시장치(LCD)나 유기전계발광장치(OLED) 등 플렉서블 디스플레이에 바람직하게 사용 가능한 탄소나노튜브 박막 트랜지스터 및 이의 제조방법에 관한 것이다.
플렉서블 디스플레이는 기존의 유리 기반형 디스플레이에 비해서 박형 (thinner) 및 경량(lighter)으로 충격에 강하며 휴대가 간편하다는 장점 이외에 공간상, 형태상의 제약에서 상대적으로 자유로워 다양한 응용성을 확보할 수 있다.
플렉서블 디스플레이를 구현하기 위해서는 플렉서블 기판(박형 유리, 메탈호일, 플라스틱), 플렉서블 기판 중에서는 플라스틱 기판이 가공의 용이성, 저중량(유리의 1/2), 연속 공정의 적합성 등으로 인해서 광범위하게 적용이 검토되고 있 다.
상기 플라스틱 기판으로는 폴리카보네이트, 폴리에틸렌테레프탈레이트, 폴리이미드, 폴리노르보르넨 등이 사용되고 있다. 그러나 플라스틱 기판은 유리 기판의 기판과 그 물성이 달라 디스플레이에 적용하기 위해선 새로운 공정 확립이 요구된다.
한편 최근 탄소나노튜브(Carbon nano tube)를 박막 트랜지스터에 응용하는 탄소나노튜브 기반 박막 트랜지스터가 제안되고 있다. 이러한 박막 트랜지스터는 탄소나노튜브 박막을 기판 상에 직접 형성하거나, 이미 형성된 탄소나노튜브 박막을 기판 상으로 이전하는 공정을 수행하고 있다.
기판 상에 탄소나노튜브 박막을 형성하기 위한 방법으로, 잉크젯 프린팅(Ink-jet Printing), 스크린 프린팅(Screen Printing), 스핀 코팅(Spin Coating), 스프레이(Spray), 진공 열증착(Thermal Evaporation), 화학적 방법에 의한 자기조립방법(Self Assembly Monolayer Treatment), 스탬핑법(Stamping), 랭뮤어-블로제트(Langmuir-Blodgett) 방법 등이 있다.
상기 방법 중, 탄소나노튜브를 분산용액 형태로 제조하여 직접 도포하는 방법인 잉크젯 프린팅, 스핀 코팅, 스크린 프린팅, 스프레이, 진공 열증착 방법 등은 대량으로 넓은 면적에 대량으로 증착이 가능한 장점이 있다.
그러나 이러한 방법들은 전도성을 나타내기 위해 요구되는 최소한의 탄소나노튜브 박막의 밀도의 제어가 곤란하다. 밀도가 너무 낮은 경우 탄소나노튜브 막의 네트워크가 형성되지 않아 채널로서 역할을 하지 못하고, 필름의 밀도를 너무 높일 경우에는 채널로 사용하는 탄소나노튜브 막의 메탈릭(Metallic)특성이 높아져 박막 트랜지스터 소자로 사용하기가 어렵다.
뿐만 아니라 분산액을 기판 상에 도포하는 경우 그 크기를 조절하기 힘들어 작은 크기의 소자패턴을 제작하기 어렵고 원하는 위치에 탄소나노튜브들을 정렬하기 어려운 단점이 있다. 더욱이 코팅 후 기판 상에 형성된 박막에서 면적당 탄소나노튜브가 균일하게 증착되지 못하는 문제가 있다.
이에 탄소나노튜브 분산액 내 접착성 유기물을 첨가하여 기판과 탄소나노튜브 박막 간의 접착성을 높이고자 하는 시도가 있었다. 그러나 이러한 시도는 탄소나노튜브 막의 순도를 저하시키고, 전도성뿐만 아니라 광투과도 또한 저하되고, 분산액 내 접착성 유기물의 낮은 분산성으로 인해 막의 균일도가 크게 낮아지는 또 다른 문제가 발생하였다.
탄소나노튜브 박막을 형성하기 위한 방법 중 하나인 스탬핑법은 이미 형성된 탄소나노튜브 박막을 기판으로 스탬퍼(Stamper)를 이용하여 이전하는 방법이다. 기존의 스탬핑 방법은 PET 필름에 접착성 유기물을 필름에 증착하여 탄소나노튜브를 증착하였다(Adv. Mater. 18, 304(2006)). 그러나 이때 사용되는 접착성 유기물의 사용에 의해 전체 소자의 광투과도가 80%를 넘지 못하였고, 전술한 바의 문제가 발생하였다.
한편 자기조립에 의해 탄소나노튜브 박막을 형성하는 방법인 랭뮤어-블로제트 방법이 제안되었다. 상기 랭뮤어-블로제트 방법은 탄소나노튜브들을 휘발성 유기용매에 분산하여 일정한 표면압력 하에 물의 표면 위에서 일정한 방향으로 정렬 된 탄소나노튜브들을 패턴이 되어있는 기판에 이전하는 방법이다. 이때 탄소나노튜브의 표면에 기능기를 이용하여 기판에 고착성을 높인다.
이러한 방법은 탄소나노튜브 분산액의 밀도 조절이 초기 투여되는 탄소나노튜브의 양으로만 조절이 가능하여 밀도의 조절이 어렵고, 분산이 완전히 이루어 지지 않아 탄소나노튜브 번들의 크기가 점차적으로 증가한다. 뿐만 아니라 탄소나노튜브의 표면에 결합한 유기분자에 의하여 전도 특성의 변화가 생길 수 있고, 탄소나노튜브의 정렬이 동일한 면적에 균일하게 배열하기가 쉽지 않다.
전술한 바의 공정들은 기판으로 유리 기판을 사용하는 경우와 플라스틱 기판을 사용하는 경우 기판의 특성에 따라 각각의 공정 조건이 확립되어야 한다.
특히 탄소나노튜브를 분산용액으로 제조 후 직접 PET 필름에 코팅하여 박막으로 제조하는 경우, 그 형성과정에서 막 균일도가 크게 저하된다. 뿐만 아니라 스탬핑법을 이용한 경우에도 박막의 이전(Transfer)시 기판과 박막 간의 접촉 면적별로 접착성이 다른 문제로 인해 제작된 탄소나노튜브 박막의 균일도가 달라지고, 이러한 균일도의 차이는 각 셀의 전기적 특성이 각각 다르게 되는 문제점을 야기한다.
한편, 박막 트랜지스터 소자를 만드는 과정 중에 게이트 전극과 채널 사이에 절연물질을 증착하는 단계에서 기존 반도체 소자에서 사용되던 절연물질로는 SiO2, SiN, Al2O3 등의 물질과 유기물 절연체로 SU-8TM, PMMA와 같은 포토레지스트 종류, PDMS, 파릴렌, 폴리비닐펜올 등의 물질이 있다.
기존의 반도체 공정을 이용해 트랜지스터를 제작하는 경우, 위에서 언급된 절연 물질은 화학기상증착(CVD), 스퍼터링 등의 방법을 사용하여 공정시간이 길고 복잡하며, 구부러지는 정도가 크지 않아 잘 깨지며, 전류 누설의 원인이 된다.
따라서 구부러짐과 광투과도가 좋은 유기물을 선정하여 증착하게 되는데, 파릴렌의 경우 화학적 기상 증착법으로 증착을 할 수 있으나, 공정상 절차를 간편하게 하고 시간을 줄이기 위해 포토레지스트 종류나 PDMS, 폴리비닐펜올 등의 절연체를 스핀코팅 방법으로 증착한다. 포토레지스트 종류와 PDMS는 용매에 의한 두께 조절에 한계가 많아 절연층이 두꺼워져 트랜지스터로 제작할 경우 게이트 작동전압이 높아지는 단점이 있다.
이에 본 발명자들은 상기한 문제를 해소하고자 다각적으로 연구를 수행한 결과, 기판으로 유연성 있는 플라스틱 기판을 사용하는 경우 임플란트 공정을 응용하여 네트워크 구조의 탄소나노튜브 박막으로 채널층을 형성하고, 폴리비닐펜올을 이용하여 스핀 코팅에 의해 절연층을 형성하여, 우수한 전기적 특성을 가지며 높은 광투과도를 가지는 탄소나노튜브를 기반으로 하는 박막 트랜지스터를 제조하였다.
본 발명의 목적은 접착성 유기 화합물을 탄소나노튜브와의 혼합없이 박막의 순도를 높이고 번들이 적은 고품질의 박막 네트워크를 형성하며, 기판과 탄소나노튜브 박막 사이의 화학적 표면처리 없이 높은 고착성을 유지하고, 최소 밀도의 최적화된 전기적 특성을 갖는 광투과도가 높은 균일한 박막 형성을 가능하게 하여 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및 이의 제조방법을 제공하는 것이다.
본 발명은
플라스틱 기판;
상기 플라스틱 기판 상부에 형성되며 탄소나노튜브 네트워크 박막으로 이루어진 채널층;
상기 채널층 상부에 형성된 소오스/드레인 전극;
상기 소오스/드레인 전극 상부에 형성되는 절연층; 및
상기 절연층 상부에 형성된 게이트 전극;
을 포함하는 탄소나노튜브 박막 트랜지스터를 제공한다.
또한 본 발명은
플라스틱 기판 상에 임플란트 공정을 통해 탄소나노튜브 네트워크 박막으로 채널층을 형성하고,
상기 채널층 상부에 소오스/드레인 전극을 형성하고,
상기 소오스/드레인 전극 상부에 절연층을 형성하고,
상기 절연층 상부에 게이트 전극을 형성하는 단계
를 포함하는 탄소나노튜브 박막 트랜지스터의 제조방법을 제공한다.
본 발명에 따른 탄소나노튜브 박막 트랜지스터는 기판으로 투명하고 유연한 플라스틱 재질을 사용하여 전자 종이나 각종 플렉서블 디스플레이에 바람직하게 적용될 수 있다.
이하, 본 발명을 구체적인 실시예를 도면을 통해 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 또한 각 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것으로 이해되는 것이 바람직하다. 이때 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 기판의 "상"에 있 다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.
도 1은 본 발명의 일 실시예에 따른 탄소나노튜브(이하 'CNT'라 한다) 박막 트랜지스터를 보여주는 단면도이다.
도 1을 참조하면, 상기 박막 트랜지스터는 기판(1), 채널층(3), 소오스/드레인 전극(5,7), 절연층(9) 및 게이트 전극(11)이 순차적으로 적층된 구조를 갖는다.
상기 기판(1)은 플렉서블(flexible)한 기판이 사용될 수 있으며, 투명도가 우수한 것을 사용하며, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자, 및 이들의 공중합체로 이루어진 군에서 선택된 1종의 재질을 포함한다. 바람직하기로는 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(polymethylmetacrylate), 폴리에틸아크릴레이트(polyethylacrylate), 폴리에틸메타크릴레이트 (polyethylmetacrylate), 사이클릭 올레핀 코폴리머(COC), 사이클릭 올레핀 폴리머(COP), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비닐클로라이드(PVC), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA) 및 이들의 조합으로 이루어진 군에서 선택 된 1종이 가능하며, 바람직하기로는 필름 상태의 폴리에틸렌 테레프탈레이트를 사용한다.
특히, 본 발명에 따른 박막 트랜지스터는 채널층(3)이 CNT 네트워크 박막으로 이루어진다.
상기 CNT 네트워크 박막은 최소화된 번들과 저밀도로 네트워크 형태를 형성하여 광투과가 85% 이상이고, 채널층으로서의 역할을 수행할 수 있는 최소의 밀도를 갖는다. 바람직하기로, 상기 방법에 의해 제조된 CNT 네트워크 박막은 500 nm2당 각각 20 nm 이하의 지름과 500 nm 길이를 갖는 CNT 번들이 평균 60개(단위 면적당 ±10개)가 증착되어 면적당 균일하게 존재한다. 기존 방법으로 제조된 박막보다 각 면적당 CNT 네트워크의 밀도가 균일하여 면적마다 균일한 광적 투과도를 갖게 되어 평균 90%(단위 면적당 ±5%)의 투과도를 갖게 된다.
상기 CNT 네트워크 박막은 싱글-월(single-wall), 더블-월(double-wall) 또는 멀티-월(multi-wall) 구조를 가지고 있으며, 개개의 CNT가 서로 네트워크를 형성한 형태를 가진다. 상기 싱글-월 구조의 CNT 네트워크 박막은 원통형의 벽이 하나로 이루어진 긴 CNT 가닥을 의미하며, 더블-월 구조의 CNT 네트워크 박막은 동심원처럼 벽이 두 개로 이루어진 CNT 가닥을 의미한다. 또한 멀티-월 구조의 CNT 네트워크 박막은 두 개 이상의 벽이 동심원처럼 이루어진 구조의 CNT 가닥을 의미한다. 이들은 각각 전기적인 특성이 다르나, 적용하는 용도에 따라 적절히 선택될 수 있다. 예를 들면, 더블이나 멀티월은 도체의 성질이 강하고, 싱글은 반도체의 성질이 강해 사용하는 용도가 다르나, 모두 플렉서블 디스플레이 분야에 적용가능하다.
상기 소오스/드레인 전극(5,7)은 일예로 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종 또는 투명 전극이 가능하며, 바람직하기로 투명 전극으로 이루어진다. 이러한 투명 전극 재질로는 공지된 바의 ITO(Indium tin oxide), AZO(Al-doped ZnO), IZO(Indium zinc oxide), FTO(F-doped SnO2), GZO(Ga-doped ZnO), ZTO(zinc tin oxide), GIO(gallium indium oxide), ZnO, 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하다.
상기 절연층(9)은 공지된 바의 절연 물질이 가능하며, 바람직하기로는 유기 절연 물질이 사용된다. 상기 유기 절연 물질로는 폴리비닐펜올(polyvinylphenol), SU-8TM, 폴리메틸메타크릴레이트(PMMA), 폴리디메틸실록산(PDMS), 파릴렌(Parylene) 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하고, 바람직하기로 폴리비닐펜올을 사용하다.
상기 게이트 전극(11)은 전도성이 있는 재질을 포함한다. 이러한 재질로는 공지된 바의 전극 물질인 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종 또는 상기 채널층(3)의 재질과 동일한 CNT 네트워크 박막을 사용한다. 이때 상기 CNT 네트워크 박막의 구체적인 내용은 채널층(3)에서 언급한 바를 따른다.
도 1의 구조를 가지는 CNT 박막 트랜지스터는
플라스틱 기판 상에 임플란트 공정을 통해 CNT 네트워크 박막으로 채널층을 형성하고,
상기 채널층 상부에 소오스/드레인 전극을 형성하고,
상기 소오스/드레인 전극 상부에 절연층을 형성하고,
상기 절연층 상부에 게이트 전극을 형성하는 단계를 거쳐 제조된다.
먼저, 플라스틱 기판 상에 CNT 네트워크 박막을 임플란트 공정을 통해 채널층을 형성한다.
상기 임플란트 공정은 CNT 네트워크 박막이 형성된 스탬퍼와 플라스틱 기판을 대면시킨 후 일정 시간 동안 열과 압력을 가하고, 상기 CNT 네트워크 박막을 플라스틱 기판 상에 전이하는 공정을 거쳐 형성한다. 이때 CNT 네트워크 박막은 스탬퍼 상에 패터닝된 형태로 형성시키거나 스탬퍼 상에 코팅후 별도의 패터닝 공정을 거쳐, 채널층으로서의 다양한 패턴을 갖는다.
채널층 형성을 위한 임플란트 공정시 플라스틱 기판의 녹는점과 열에 의한 스트레스에 의한 물질 고유의 특성을 고려하여, 플라스틱 기판에 가해지는 온도, 스탬퍼에 가해지는 압력, 플라스틱 기판의 열과 압력이 가해지는 시간 등의 공정조건을 우선적으로 확립한다.
일예로, 상기 플라스틱 기판으로 PET 필름을 사용하는 경우, 같은 열에서도 시간에 따른 형태의 변화가 있고, 스탬퍼와의 접촉으로 인하여 열에 의한 스트레스로 형태에 변화가 생길 수 있으며, 동일한 압력에서 형태의 변화가 없어야 한다.
이러한 경우 PET의 녹는점 (230℃) 및 가용온도 (-60℃∼150℃) 등을 고려하여 볼때 동일한 압력에서 형태의 변화가 없도록, PET 필름에 임플란트되어 이전될 수 있도록 60∼80℃에서 5∼60분 동안 10kPa 이하의 압력을 인가하여 수행한다. 이때 그 이상의 온도에서는 PET 필름의 형태가 온도에 의한 스트레스로 인하여 형태가 변한다.
이때 동일 압력에서 온도에 따라서 각각 스탬퍼의 접촉시간이 달라지는데, 온도가 80℃에서는 형태가 변하지 않으며 임플란트가 가능한 시간은 최고 10분 이하이며, 그 이상의 시간이 인가되면 형태가 변하는 문제가 발생한다. 또한 70℃에서는 5∼20분 정도이며, 60℃에서는 20분 이상 접촉을 한다.
게다가 동일 온도에서 압력의 변화는 다른 변수에 큰 영향을 미치지 않지만, CNT 네트워크 박막과 PET 필름 사이의 고착성에 영향을 준다. 일예로 70℃에서 5분간 임플란트된 CNT 네트워크 박막에 접착성 필름으로 실험할 경우 10kPa 이하의 필름은 고착성이 적어 쉽게 떨어져 나간다.
도 2는 CNT 네트워크 박막이 임플란트된 PET 필름을 보여주는 사진으로, (a)는 60℃에서 30분간, (b)는 80℃에서 10분간, (c)는 80℃에서 30분간 임플란트를 수행한 경우를 보여준다.
도 2를 참조하면, 온도가 증가할수록 PET 필름에 인가되는 스트레스로 인해 CNT 네트워크 박막이 일부 박리됨을 알 수 있다(흰색 영역). 이러한 결과를 통해 임플란트 공정시 온도, 시간 및 압력의 우선적인 제어를 통해 CNT 네트워크 박막이 PET 필름 상에 최적으로 임플란트 될 수 있다.
이때 스탬퍼는 열과 압력에 의해 CNT 네트워크 박막을 플라스틱 기판에 쉽게 전이(transfer)할 수 있는 점착성 있는 고분자를 사용하며, 일예로 실리콘계 고분자, 아크릴계 고분자 및 이들의 혼합물로 이루어진 군에서 선택된 1종이 가능하다. 상기 실리콘계 고분자는 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리카르보실란(polycarbosilane) 및 이들의 조합으로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로는 점착 성형이 용이한 폴리디메틸실록산 (poly(dimethylsiloxane), PDMS)가 가능하다. 상기 아크릴계 고분자는 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(polymethylmetacrylate), 폴리에틸아크릴레이트(polyethylacrylate), 폴리에틸메타크릴레이트 (polyethylmetacrylate) 및 이들의 공중합체로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로는 폴리메틸메타크릴레이트가 가능하다.
본 발명에 따른 CNT 네트워크 박막이 형성된 스탬퍼의 제조는 스탬퍼 상에 CNT 분산액을 도포하는 스핀코팅, 솔루션 캐스팅(Solution Casting), 랭뮤어-블로제트 방법, 진공을 이용한 여과방법(Vacuum filtration)과 초음파를 이용하는 여과 방법(Ultra-sound assisted filtration : UAF)이 있으며, 바람직하기로 상기 CNT 네트워크 박막이 저밀도이고 균일도가 높게 형성하기 위하여 초음파를 이용하는 여과 방법을 사용한다.
구체적으로, CNT 네트워크 박막이 형성된 스탬퍼는
CNT 분말을 포함하는 용액에 초음파를 인가하여 분산용액을 제조하는 단계;
AAO(Anodic Aluminium Oxide) 멤브레인 필터를 고정시킨 홀더를 상기 분산용액 내 침지 후 초음파를 인가후 여과하여, 상기 AAO 멤브레인 필터 상에 CNT 네트워크 박막을 형성하는 단계; 및
상기 형성된 CNT 네트워크 박막을 건조한 후 스탬퍼의 일면과 대면시켜 스탬핑하여 스탬퍼 상에 CNT 네트워크 박막을 형성한다.
상기 CNT 분산용액은 CNT 분말, 계면활성제 및 용매를 포함한다.
이때 CNT는 구조적으로는 단일벽(Single Walled) CNT 또는 다중벽(Multi Walled) CNT 중 단일벽 CNT를 사용하고, 전기적으로는 반도체성(Semiconducting) CNT 또는 금속성(metallic) CNT 중 반도체성 CNT를 사용한다.
상기 계면활성제는 나트륨 도데실 설페이트(SDS), 나트륨 옥틸벤젠 술포네이트(NaOBS), 나트륨 도데실 벤젠 설페이트(SDBS), 나트륨 도데실 설포네이트(SDSA), 소듐 도데실 벤젠 술포네이트(NaDDBS) 중 소듐 도데실 벤젠 술포네이트를 사용한다. 이때 선택된 계면활성제는 CNT 분말 1mg에 대해 9.5∼10.5mg으로 사용한다.
상기 용매는 알코올, 물, 유기용매 등을 사용한다. 이중 2차 증류된 탈이온수(Deionized Water)를 사용하며, CNT 분말 1mg에 대해 100ml로 사용한다.
이들 조성을 포함하는 분산용액은 번들을 분리하기 위하여 팁 초음파 장치를 사용하여 20∼60 W, 진동수 10∼30 kHz인 초음파를 5∼7시간 동안 인가한 후, 배스 초음파 장치를 사용하여 출력 10∼50 W, 진동수 40∼60 kHz인 초음파를 6∼7시간 동안 인가하여 CNT 번들을 줄인다.
상기 분산용액을 AAO 멤브레인 필터를 고정시킨 홀더가 구비된 장치에 주입 한 후, 그 내부에 배스 초음파 장비에 위치시킨다. 이어 배스 초음파 장치에 10∼50 W, 진동수 40∼60 kHz인 초음파를 30분∼1시간 동안 인가한다.
다음으로, CNT가 여과된 AAO 멤브레인 필터를 60∼100 ℃에서 완전 건조하게 되면 필터 상에 CNT 네트워크 박막이 형성된다. 이때 스탬핑을 위한 스탬퍼인 PDMS는 소수성이므로 CNT 네트워크 박막에 수분이 있으면 박막의 이전이 원활치 않으므로, 충분히 건조한다.
이러한 CNT 네트워크 박막을 스탬퍼의 일면과 대면시켜 필터 상에 형성된 박막을 스탬퍼 상으로 전이(transfer)하여 스탬퍼 상에 CNT 네트워크 박막을 형성한다.
이러한 단계를 거쳐 제조된 CNT 네트워크 박막은 전술한 바의 임플란트 공정을 통해 플라스틱 기판 상에 채널층을 형성한다.
다음으로, 상기 채널층 상부에 소오스/드레인 전극을 형성한다.
상기 소오스/드레인 전극의 형성은 공지된 방법을 통해 수행하고, 일예로 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종 또는 투명 전극의 재질을 증착시킨 후, 식각 공정을 거쳐 패터닝한다.
상기 증착은 통상적으로 사용되는 스퍼터링, 이온빔 증착법, 화학적 증착법, 및 플라즈마 증착법으로 이루어진 군에서 선택된 1종의 방법으로 수행한다.
또한 상기 패턴 형성은 쉐도우 마스크를 사용하여 직접 전극 물질을 증착하거나 광노광(Lithography) 방법을 사용한다.
이때 광노광 방법에 의한 패턴을 형성할 경우 lift-off 과정에서 아세톤(Aceton)이 PET 필름의 표면과 반응하여 표면을 거칠게 하여 광투과도를 떨어뜨린다. 그러므로 이런 경우 전극 증착을 한 후 반대편에 노광(Exposure)을 한 번 더 실시 한 후 현상액에 담근 후 bath sonicator에 의한 lift-off를 실시한다.
다음으로, 상기 소오스/드레인 전극 상부에 절연층을 형성한다.
상기 절연층은 공지된 바의 유기 절연 물질을 이용하여 습식 또는 건식 코팅 방법을 이용하여 형성하며, 바람직하기로 습식 코팅 방법이 사용된다.
바람직하기로, 유기 절연 물질 중 하나인 폴리비닐펜올(polyvinylphenol)을, 용매로 알코올을 사용하여 용매 10 ml 당 폴리비닐펜올 0.02∼0.1g을 첨가하여 점도를 조절하고 70∼120 W의 초음파를 인가하여 교반하여 균일한 조성물을 제조한다. 이어, 얻어진 조성물을 소오스/드레인 전극 상부에 2000∼6000 rpm으로 회전속도로 스핀 코팅한다.
상기 알코올로는 메탄올, 에탄올, 이소프로판올, 부탄올 및 이들의 혼합 용매로 이루어진 군에서 선택된 1종이 가능하며, 바람직하기로 이소프로판올을 사용한다. 이때 폴리비닐펜올을 포함하는 조성물의 도포 횟수, 성분비와 스핀 코팅의 회전속도에 따라 두께의 조절이 가능하다.
도포횟수 1회 2회 3회 4회
두께 15nm 20nm 50nm 80nm
상기 표 1을 보면, 도포 횟수가 증가할수록 절연층의 두께가 선형적으로 증가함을 알 수 있으며, 이러한 경향을 이용하여 절연층의 두께를 용이하게 제어할 수 있다.
다음으로, 상기 절연층 상부에 게이트 전극을 형성하여 박막 트랜지스터 박막을 제조한다.
상기 게이트 전극 형성은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 1종의 전극 물질을 절연층 상부에 코팅한 후, 패터닝하여 제조하거나, CNT 네트워크 박막으로 형성한 경우 상기 채널층에서 언급한 방법인 스탬핑법으로 형성하거나, CNT 분산용액을 스프레이 코팅하여 형성한다.
이러한 단계를 거쳐 제조된 CNT 박막 트랜지스터는 기판이 유연성 있는 플라스틱 기판이고, 그 상부에 형성된 채널층과 게이트 전극이 CNT 네트워크 박막으로 이루어지고, 소오스/드레인 전극이 투명 전극으로 형성되어 400∼700 nm에서의 광투과도가 85% 이상의 수치를 갖는다.
특히 상기 채널층과 게이트 전극을 이루는 CNT 네트워크 박막이 임플란트 공정으로 제조되어 별도의 접착성 유기 화합물을 사용하지 않고 표면처리를 수행하지 않고도 막 순도가 매우 높아 우수한 전기화학적 특성을 나타내고, 투명도 및 막의 균일도가 우수하여 전도 특성이 막 전체에 걸쳐 균일한 특성을 가진다. 이러한 특성은 임플란트 공정시 온도, 압력 및 시간 등을 충분히 제어하여 그 적용 분야에 따라 적절한 특성을 갖도록 조절이 가능하다.
또한 절연층으로 폴리비닐페놀을 스프레이 코팅에 의해 형성하고, 이때 코팅을 위한 조성물의 점도, 도포 횟수, 조성비, 회전 속도 및 초음파 사용 여부 등의 여러 가지 변수를 조절하여 절연층으로서 적절한 두께를 갖도록 제어가 가능하다.
본 발명의 바람직한 구현예에 따르면, CNT 박막 트랜지스터는 기판이 PET 필름으로 이루어지고, 채널층과 게이트 전극이 CNT 네트워크 박막으로 이루어지고, 소오스/드레인 전극이 ITO 투명 전극으로 이루어지며, 절연층이 폴리비닐페놀로 형성된다.
도 3은 CNT 네트워크 박막이 형성된 PET 필름 기판 표면을 보여주는 SEM 사진이다. 도 3을 참조하면, PET 기판 표면에 임플란트되어 형성된 CNT 네트워크 박막이 네트워크 구조를 가짐을 알 수 있다.
도 4는 CNT 네트워크 박막이 형성된 PET 필름 기판의 광투과도를 보여주는 스펙트라이며, 이에 나타낸 바와 같이 상기 기판은 400∼700 nm 파장 범위에서 광투과도가 85% 이상을 나타내 투명한 플렉서블 기판으로 적용 가능함을 알 수 있다.
도 5는 CNT 네트워크 박막이 형성된 트랜지스터의 I-V 그래프이다.
도 5를 보면, CNT 네트워크 박막에 유기물에 의한 혼합이 이루어지면 소오스/드레인 간의 전류곡선이 비선형적인 곡선이 나타나지만 임플란트 방법에 의해 증착된 CNT 네트워크 박막은 선형적인 전류곡선을 얻을 수 있다. 알려진 바와 같이, 전류곡선이 비선형으로 나타나는 경우는 CNT 네트워크들 사이에 다른 절연 물질에 의하여 전류가 흐르는 경로에 장애가 생긴다는 의미이므로, 도 5와 같은 선형적으로 보이는 I-V 커브 특성은 직접적으로 CNT 네트워크 박막의 순도가 높음을 의미한다.
본 발명에 의한 CNT 박막 트랜지스터는 각종 반도체 장치, 일예로 전자종이(e-paper), 각종 액정표시장치(LCD)나 유기전계발광장치(OLED) 등 플렉서블 디스플레이에 바람직하게 사용 가능하다.
도 1은 본 발명의 일 실시예에 따른 탄소나노튜브 박막 트랜지스터를 보여주는 단면도.
도 2는 탄소나노튜브 네트워크 박막이 임플란트된 PET 필름을 보여주는 사진으로, (a)는 60℃에서 30분간, (b)는 80℃에서 10분간, (c)는 80℃에서 30분간 임플란트를 수행한 경우를 보여주는 사진.
도 3은 탄소나노튜브 네트워크 박막이 형성된 PET 필름 기판 표면을 보여주는 SEM 사진.
도 4는 탄소나노튜브 네트워크 박막이 형성된 PET 필름 기판의 광투과도를 보여주는 스펙트라.
도 5는 탄소나노튜브 네트워크 박막이 형성된 트랜지스터의 I-V 그래프.

Claims (18)

  1. 투명하고 플렉서블한 디스플레이에 적용하는 박막 트랜지스터에 있어서,
    플라스틱 기판;
    상기 플라스틱 기판 상부에 형성되며, 탄소나노튜브 네트워크 박막으로 이루어진 채널층;
    상기 채널층 상부에 형성되는 소오스/드레인 전극;
    상기 소오스/드레인 전극 상부에 형성되는 절연층; 및
    상기 절연층 상부에 형성되는 게이트 전극을 포함하고,
    상기 탄소나노튜브 네트워크 박막은 밀도가 500 nm2당 60개(단위 면적당 ± 10개)이고, 순도가 99% 이상이며, 400∼700 nm 파장 범위에서 광투과도가 85% 이상인 것인 탄소나노튜브 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 플라스틱 기판은 폴리에틸렌 테레프탈레이트(PET), 폴리부틸렌테레프탈레이트(PBT), 폴리실란(polysilane), 폴리실록산(polysiloxane), 폴리실라잔(polysilazane), 폴리카르보실란(polycarbosilane), 폴리아크릴레이트(polyacrylate), 폴리메타크릴레이트(polymethacrylate), 폴리메틸아크릴레이트(polymethylacrylate), 폴리메틸메타크릴레이트(PMMA), 폴리에틸아크릴레이트(polyethylacrylate), 폴리에틸메타크릴레이트 (polyethylmetacrylate), 사이클릭 올레핀 코폴리머(COC), 사이클릭 올레핀 폴리머(COP), 폴리에틸렌(PE), 폴리프로필렌(PP), 폴리이미드(PI), 폴리스타이렌(PS), 폴리아세탈(POM), 폴리에테르에테르케톤(PEEK), 폴리에스테르설폰(PES), 폴리테트라플루오로에틸렌(PTFE), 폴리비 닐클로라이드(PVC), 폴리비닐리덴플로라이드(PVDF), 퍼플루오로알킬 고분자(PFA) 및 이들의 조합으로 이루어진 군에서 선택된 1종인 것인 탄소나노튜브 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 플라스틱 기판은 폴리에틸렌 테레프탈레이트(PET) 필름인 것인 탄소나노튜브 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 탄소나노튜브 네트워크 박막은 싱글-월(single-wall), 더블-월(double-wall) 또는 멀티-월(multi-wall) 구조를 갖는 것인 탄소나노튜브 박막 트랜지스터.
  5. 삭제
  6. 제1항에 있어서,
    상기 소오스/드레인 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종 또는 ITO(Indium tin oxide), AZO(Al-doped ZnO), IZO(Indium zinc oxide), FTO(F-doped SnO2), GZO(Ga-doped ZnO), ZTO(zinc tin oxide), GIO(gallium indium oxide), ZnO, 및 이들의 조합으로 이루어진 군에서 선택된 1종의 투명 전극인 것인 탄소나노튜브 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 절연층은 폴리비닐펜올(polyvinylphenol), SU-8TM, 폴리메틸메타크릴레이트(PMMA), 폴리디메틸실록산(PDMS), 파릴렌(Parylene), 및 이들의 조합으로 이루어진 군에서 선택된 1종을 포함하는 것인 탄소나노튜브 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 게이트 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종 또는 탄소나노튜브 네트워크 박막을 포함하는 것인 탄소나노튜브 박막 트랜지스터.
  9. 삭제
  10. 투명하고 플렉서블한 디스플레이에 적용하는 박막 트랜지스터를 제조하기 위해,
    플라스틱 기판 상에 임플란트 공정을 통해 탄소나노튜브 네트워크 박막으로 채널층을 형성하고,
    상기 채널층 상부에 소오스/드레인 전극을 형성하고,
    상기 소오스/드레인 전극 상부에 절연층을 형성하고,
    상기 절연층 상부에 게이트 전극을 형성하는 단계를 포함하고,
    상기 임플란트 공정을 통한 탄소나노튜브 네트워크 박막은
    탄소나노튜브 분말을 포함하는 용액에 초음파를 인가하여 분산용액을 제조하는 단계;
    AAO(Anodic Aluminium Oxide) 멤브레인 필터를 고정시킨 홀더를 상기 분산용액 내 침지 후 초음파를 인가후 여과하여, 상기 AAO 멤브레인 필터 상에 탄소나노튜브 네트워크 박막을 형성하는 단계; 및
    상기 형성된 탄소나노튜브 네트워크 박막을 건조한 후 스탬퍼의 일면과 대면시켜 스탬핑하여 스탬퍼 상에 탄소나노튜브 네트워크 박막을 형성하는 단계를 거쳐 제조하는 것인 제1항의 탄소나노튜브 박막 트랜지스터의 제조방법.
  11. 삭제
  12. 삭제
  13. 제10항에 있어서,
    상기 임플란트 공정은 60∼80 ℃의 온도에서 수행하는 것인 탄소나노튜브 박막 트랜지스터의 제조방법.
  14. 제10항에 있어서,
    상기 임플란트 공정은 5∼60분 동안 수행하는 것인 탄소나노튜브 박막 트랜지스터의 제조방법.
  15. 제10항에 있어서,
    상기 임플란트 공정은 10kPa 이하의 압력 범위에서 수행하는 것인 탄소나노튜브 박막 트랜지스터의 제조방법.
  16. 제10항에 있어서,
    상기 소오스/드레인 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 군에서 선택된 1종, 또는 ITO(Indium tin oxide), AZO(Al-doped ZnO), IZO(Indium zinc oxide), FTO(F-doped SnO2), GZO(Ga-doped ZnO), ZTO(zinc tin oxide), GIO(gallium indium oxide), ZnO, 및 이들의 조합으로 이루어진 군에서 선택된 1종의 투명 전극 재질을 증착 후 패터닝하여 형성하는 것인 탄소나노튜브 박막 트랜지스터의 제조방법.
  17. 제10항에 있어서,
    상기 절연층은 알코올 용매 10 ml 당 유기 절연 물질 0.02∼0.1g을 첨가한 후, 70∼120 W의 초음파를 인가하여 교반하여 균일한 조성물을 제조하고,
    상기 조성물을 소오스/드레인 전극 상부에 2000∼6000 rpm으로 회전속도로 스핀 코팅하여 형성하는 것인 탄소나노튜브 박막 트랜지스터의 제조방법.
  18. 제10항에 있어서,
    상기 게이트 전극은 Pt, Al, Au, Cu, Cr, Ni, Ru, Mo, V, Zr, Ti, W, 및 이들의 합금으로 이루어진 1종의 전극 물질을 절연층 상부에 코팅한 후 패터닝하거나
    임플란트 공정을 통해 탄소나노튜브 네트워크 박막으로 형성하거나, 또는
    탄소나노튜브 분산용액을 스프레이 코팅하여 형성하는 것인 탄소나노튜브 박막 트랜지스터의 제조방법.
KR1020070123120A 2007-11-30 2007-11-30 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법 KR100951946B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070123120A KR100951946B1 (ko) 2007-11-30 2007-11-30 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070123120A KR100951946B1 (ko) 2007-11-30 2007-11-30 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법

Publications (2)

Publication Number Publication Date
KR20090056117A KR20090056117A (ko) 2009-06-03
KR100951946B1 true KR100951946B1 (ko) 2010-04-09

Family

ID=40987554

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070123120A KR100951946B1 (ko) 2007-11-30 2007-11-30 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법

Country Status (1)

Country Link
KR (1) KR100951946B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012044068A2 (en) * 2010-09-30 2012-04-05 Kolon Industries, Inc. Manufacturing method of electrode substrate
KR101204056B1 (ko) * 2010-07-05 2012-11-22 고려대학교 산학협력단 탄소나노튜브를 이용한 식용 유지의 상태 검출 장치

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011010880A2 (ko) * 2009-07-22 2011-01-27 성균관대학교 산학협력단 세포 거동의 실시간 광학적 관찰이 가능한 투명성 세포 기반 센서, 이의 제조방법 및 이를 이용한 다중검출 센서칩
CN102656016B (zh) * 2009-10-16 2015-12-16 石墨烯广场株式会社 石墨烯卷对卷转印方法、由该方法制成的石墨烯卷及石墨烯卷对卷转印装置
KR101234180B1 (ko) 2009-12-30 2013-02-18 그래핀스퀘어 주식회사 그래핀 필름의 롤투롤 도핑 방법 및 도핑된 그래핀 필름
KR101405463B1 (ko) 2010-01-15 2014-06-27 그래핀스퀘어 주식회사 기체 및 수분 차단용 그래핀 보호막, 이의 형성 방법 및 그의 용도
KR101150834B1 (ko) * 2010-03-15 2012-06-13 한국생산기술연구원 전자종이 디스플레이 장치의 격벽 및 절연층 조성물 및 그로부터 제조된 전자종이 디스플레이 장치의 절연층
CN101882621A (zh) * 2010-05-27 2010-11-10 复旦大学 一种碳纳米管网络结构存储器及其制备方法
KR101598492B1 (ko) * 2014-04-03 2016-02-29 한국화학연구원 탄소나노튜브-그래핀 하이브리드 박막, 이의 제조방법, 및 이를 포함하는 투명전극 및 전계효과트랜지스터

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060025533A (ko) * 2003-07-25 2006-03-21 후지제롯쿠스 가부시끼가이샤 전자 소자, 집적 회로 및 그 제조 방법
KR20060080238A (ko) * 2003-10-30 2006-07-07 마츠시타 덴끼 산교 가부시키가이샤 도전성 박막 및 박막 트랜지스터
KR20060111203A (ko) * 2005-04-22 2006-10-26 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조 방법
KR20070097999A (ko) * 2006-03-30 2007-10-05 고려대학교 산학협력단 나노 입자를 이용한 전면 게이트 박막 트랜지스터 및 그제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060025533A (ko) * 2003-07-25 2006-03-21 후지제롯쿠스 가부시끼가이샤 전자 소자, 집적 회로 및 그 제조 방법
KR20060080238A (ko) * 2003-10-30 2006-07-07 마츠시타 덴끼 산교 가부시키가이샤 도전성 박막 및 박막 트랜지스터
KR20060111203A (ko) * 2005-04-22 2006-10-26 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조 방법
KR20070097999A (ko) * 2006-03-30 2007-10-05 고려대학교 산학협력단 나노 입자를 이용한 전면 게이트 박막 트랜지스터 및 그제조 방법

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101204056B1 (ko) * 2010-07-05 2012-11-22 고려대학교 산학협력단 탄소나노튜브를 이용한 식용 유지의 상태 검출 장치
WO2012044068A2 (en) * 2010-09-30 2012-04-05 Kolon Industries, Inc. Manufacturing method of electrode substrate
WO2012044068A3 (en) * 2010-09-30 2012-05-31 Kolon Industries, Inc. Manufacturing method of electrode substrate

Also Published As

Publication number Publication date
KR20090056117A (ko) 2009-06-03

Similar Documents

Publication Publication Date Title
KR100951946B1 (ko) 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법
KR100770258B1 (ko) 유기 박막트랜지스터 및 그의 제조 방법
US8309954B2 (en) Insulating thin film, formation solution for insulating thin film, field-effect transistor, method for manufacturing the same and image display unit
US20090297868A1 (en) Method for Forming Self-Assembled Monolayer Film, and Structural Body and Field-Effect Transistor Having Same
US20100127242A1 (en) Transparent electronics based on transfer printed carbon nanotubes on rigid and flexible substrates
KR101174670B1 (ko) 그래핀 기반 소자에 응용 할 수 있는 패턴된 그래핀의 제조방법
GB2446930A (en) Nonvolatile memory electronic device
US10177199B2 (en) Method for making three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
TWI712175B (zh) 薄膜電晶體及其製造方法
JP2005089738A (ja) カーボンナノチューブ分散溶液およびカーボンナノチューブ分散体
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
US20140141600A1 (en) Methods of preparing graphene and device including graphene
JP2009246342A (ja) 電界効果型トランジスタ及びその製造方法並びに画像表示装置
US20160072086A1 (en) Thin film transistor, transistor array, method of manufacturing thin film transistor, and method of manufacturing transistor array
JP2007027525A (ja) 半導体装置の製造方法、および半導体装置、ならびに絶縁膜の形成方法
KR101431595B1 (ko) 금속 산화물/질화물/황화물 박막의 전사 방법 및 이에 사용되는 전사용 시트
KR101299597B1 (ko) 유기 전계효과 트랜지스터 및 그의 제조 방법
Wang et al. Molecular and atomic layer deposition of hybrid polyimide–Al2O3 gate dielectrics for flexible electronic devices
KR20160130017A (ko) 투명전극의 제조방법 및 이로부터 제조된 투명전극
US9966416B2 (en) Three dimensional complementary metal oxide semiconductor carbon nanotube thin film transistor circuit
JP2010056484A (ja) 有機トランジスタ及び有機トランジスタの製造方法
JPWO2007026608A1 (ja) 有機薄膜トランジスタおよび有機薄膜トランジスタにおけるゲート絶縁層の表面改質方法
JP6958603B2 (ja) 薄膜トランジスタ
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140312

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee