KR102071051B1 - 산화물 반도체 박막 트랜지스터 및 그 제조방법 - Google Patents

산화물 반도체 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR102071051B1
KR102071051B1 KR1020180000806A KR20180000806A KR102071051B1 KR 102071051 B1 KR102071051 B1 KR 102071051B1 KR 1020180000806 A KR1020180000806 A KR 1020180000806A KR 20180000806 A KR20180000806 A KR 20180000806A KR 102071051 B1 KR102071051 B1 KR 102071051B1
Authority
KR
South Korea
Prior art keywords
oxide semiconductor
thin film
semiconductor thin
nanostructure
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020180000806A
Other languages
English (en)
Other versions
KR20190083190A (ko
Inventor
김현재
김영규
탁영준
박성표
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180000806A priority Critical patent/KR102071051B1/ko
Publication of KR20190083190A publication Critical patent/KR20190083190A/ko
Application granted granted Critical
Publication of KR102071051B1 publication Critical patent/KR102071051B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H01L29/7869—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L29/0665—
    • H01L29/78618—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117—Shapes of semiconductor bodies
    • H10D62/118—Nanostructure semiconductor bodies

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 반도체 박막 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성되고, 서로 이격되는 소스/드레인 전극; 및 상기 소스/드레인 전극 상에 형성되는 그물 구조의 산화물 반도체 박막을 포함하고, 상기 그물 구조의 산화물 반도체 박막은 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 나노구조체가 분산된 용액을 도포한 후 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 반도체 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되며, 상기 그물 구조의 산화물 반도체 박막은 열처리(annealing)를 통하여 활성화되는 것을 특징으로 한다.

Description

산화물 반도체 박막 트랜지스터 및 그 제조방법{OXIDE SEMICONDUCTOR THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 산화물 반도체 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 나노구조체가 분산된 용액을 자연 건조시켜 형성된 나노구조체 기반 템플릿을 이용하여 그물 구조의 산화물 반도체 박막을 형성함으로써, 전기적 특성을 향상시킨 산화물 반도체 박막 트랜지스터 및 그 제조방법에 관한 것이다.
최근 디스플레이가 초고해상도 및 대면적을 갖도록 제조됨에 따라 백플레인 에 적용될 트랜지스터에 대한 연구가 계속되고 있으며, 트랜지스터의 반도체로 산화물 반도체를 이용하는 기술이 개발되었다.
박막 트랜지스터에서 IGZO(Indium Gallium Zinc Oxide)을 주성분으로 하는 산화물 반도체 박막은 비정질 형태이면서 안정적인 재료로서 평가되고 있으며, 산화물 반도체 박막을 이용할 경우 별도의 장비를 추가적으로 구입하지 않고도 기존의 장비를 이용할 수 있어 차세대 트랜지스터로 주목받고 있다.
비정질 상태에서도 우수한 전기적 특성을 보여 넓은 면적에 균일한 막질의 형성이 가능하고, 가시광 영역에서의 높은 투과율, 용액공정을 비롯한 다양한 공정의 활용 가능성 등으로 인해 기존의 a-Si 기반 반도체를 대체할 수 있는 물질로 각광받고 있다.
이를 활용하여 제작된 산화물 박막 트랜지스터는 디스플레이의 백플레인 소자로 활용되고 있으며, 태양전지, 센서 등 다양한 분야로의 응용이 진행되고 있다.
본 발명의 실시예들은 나노구조체가 분산된 용액을 자연 건조시켜 형성된 나노구조체 기반 템플릿을 활용함으로써 복잡한 공정이 필요 없는 그물 구조의 산화물 반도체 박막을 포함하는 산화물 반도체 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예들은 나노 구조체 기반 템플릿의 형성, 산화물 반도체 물질의 증착 및 나노구조체 기반 템플릿의 제거 공정의 횟수를 제어하여 전기적 특성이 향상된 산화물 반도체 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예들은 그물 구조를 갖는 산화물 반도체 박막의 나노구조체의 폭 또는 밀도와 같은 물리적 특성을 제어하여 전기적이 향상된 산화물 반도체 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.
본 발명의 실시예들은 산화물 반도체 박막 트랜지스터를 센서로 활용하여, 센싱 민감도가 향상된 산화물 반도체 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성되고, 서로 이격되는 소스/드레인 전극; 및 상기 소스/드레인 전극 상에 형성되는 그물 구조의 산화물 반도체 박막을 포함하고, 상기 그물 구조의 산화물 반도체 박막은 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 나노구조체가 분산된 용액을 도포한 후 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 반도체 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되며, 상기 그물 구조의 산화물 반도체 박막은 열처리(annealing)를 통하여 활성화되는 것을 특징으로 한다.
상기 그물 구조의 산화물 반도체 박막은 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 상기 나노구조체가 분산된 용액을 도포한 후 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 반도체 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하는 공정이 적어도 1회 이상 반복되어 형성될 수 있다.
상기 나노구조체가 분산된 용액의 나노구조체 및 용매의 질량비는 0.1% 내지 80%일 수 있다.
상기 나노구조체 기반 템플릿은 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조시켜 형성되며, 상기 자연 건조는 0℃ 내지 500℃의 범위에서 수행될 수 있다.
상기 나노구조체가 분산된 용액의 자연 건조는 1분 내지 60분 동안 수행될 수 있다.
상기 열처리는 50℃ 내지 500℃의 범위의 온도에서 수행될 수 있다.
상기 열처리는 1분 내지 6시간 동안 수행될 수 있다.
상기 그물 구조의 산화물 반도체 물질은 InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계; 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 나노구조체가 분산된 용액을 도포 및 건조시켜 나노구조체 기반 템플릿을 형성하는 단계; 상기 형성된 나노구조체 기반 템플릿 상에 산화물 반도체 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 그물 구조의 산화물 반도체 박막을 형성하는 단계; 및 열처리를 통하여 상기 그물 구조의 산화물 반도체 박막을 활성화하는 단계를 포함 한다.
본 발명의 실시예들은 나노구조체가 분산된 용액을 자연 건조시켜 형성된 나노구조체 기반 템플릿을 활용함으로써 복잡한 공정이 필요 없는 그물 구조의 산화물 반도체 박막을 포함하는 산화물 반도체 박막 트랜지스터 및 이의 제조방법을 제공할 수 있다.
본 발명의 실시예들은 나노 구조체 기반 템플릿의 형성, 산화물 반도체 물질의 증착 및 나노구조체 기반 템플릿의 제거 공정의 횟수를 제어하여 전기적 특성이 향상된 산화물 반도체 박막 트랜지스터 및 이의 제조방법을 제공할 수 있다.
본 발명의 실시예들은 그물 구조를 갖는 산화물 반도체 박막의 나노선의 폭 또는 밀도 등을 조절함으로써 장치의 전기적 특성이 향상된 산화물 반도체 박막 트랜지스터 및 그 제조방법을 제공할 수 있다.
본 발명의 실시예들은 산화물 반도체 박막 트랜지스터를 센서로 활용하여, 센싱 민감도가 향상된 산화물 반도체 박막 트랜지스터 및 이의 제조방법을 제공할 수 있다.
도 1a 내지 도 1i는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서 나노구조체 용액을 도포한 후 건조시킨 나노구조체 기반 템플릿과 나노구조체 기반 템플릿을 제거한 후 형성된 그물 구조의 산화물 반도체 박막을 도시한 주사전자현미경 이미지이다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서 나노구조체 용액을 상이한 회전 속도로 도포하였을 때 형성된 그물 구조의 산화물 반도체 박막 트랜지스터의 광학현미경 이미지(Optical Microscope) 및 전기적(전압-전류) 특성을 도시한 그래프이다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서 나노구조체 기반 템플릿의 형성, 산화물 반도체 물질의 증착 및 나노구조체 기반 템플릿의 제거 공정의 반복 횟수에 따른 그물 구조의 산화물 반도체 박막 트랜지스터의 광학현미경 이미지(Optical Microscope) 및 전기적(전압-전류) 특성을 도시한 그래프이다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서, 필름 형태의 IGZO 박막 트랜지스터 및 그물 구조의 IGZO 박막 트랜지스터를 포도당 센서에 응용한 경우의 포도당 농도별 전기적 특성을 도시한 그래프이다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터를 플렉서블 기판상에 형성하여 벤딩 테스트(Bending test)를 진행하는 모습 및 벤딩 테스트시 벤딩 반경(Bending radius)을 각각 10R, 20R 및 30R로 조건을 달리하여 측정한 산화물 반도체 박막 트랜지스터의 드레인 전류-게이트 전압 특성을 나타낸 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
도 1a 내지 도 1i는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)는 기판(110), 게이트 전극(111), 게이트 절연층(112), 소스/드레인 전극(113,114) 및 그물 구조의 산화물 반도체 박막(119)을 포함한다.
도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)의 제조 방법은 기판(110)을 준비하고, 준비된 기판(110) 상에 게이트 전극(111)을 형성한다.
도 1a 에 도시된 바와 같이 기판(110)은 산화물 반도체 박막 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다.
예를 들어, 기판(110)은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 기판(110)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.
도 1b 에 도시된 바와 같이 게이트 전극(111)은 기판(110) 상에 형성될 수 있다.
예를 들어, 게이트 전극(111)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 전극(111)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 게이트 전극(111)은 p+-Si 물질을 게이트 전극(111)으로 이용할 수도 있다.
도 1c를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)의 제조 방법은 게이트 전극(111) 상에 게이트 절연층(Gate Insulator)(112)을 형성한다.
게이트 절연층(112)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 절연층(112)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있다.
그러나, 게이트 절연층(112)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
도 1d를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)의 제조 방법은 게이트 절연층(112) 상에 소스 전극(113) 및 드레인 전극(114)이 서로 이격되어 형성된다.
소스 전극(113) 및 드레인 전극(114)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 소스 전극(113) 및 드레인 전극(114)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.
실시예에 따라서는 소스 전극(113) 및 드레인 전극(114)은 상기 도전 물질이 두 가지 이상 적층된 다층 구조로 형성될 수도 있다.
도 1e 및 도 1f를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)의 제조 방법은 게이트 전극(111), 게이트 절연층(112), 소스 전극(113) 및 드레인 전극(114)이 형성된 기판(110) 상에 나노구조체가 분산된 용액(115)을 도포한 후 건조시켜 나노구조체 기반 템플릿(116)을 형성한다.
나노구조체가 분산된 용액(115)의 나노구조체 및 용매의 질량비는 0.1% 내지 80%일 수 있다.
상기 나노구조체는 입자 크기가 1nm 내지 1000nm일 수 있으며, SiO2, TiO2, ZrO2, Al2O3, SnO2, Sb2O5, Nb2O3, Y2O3, ZnO, Ag 및 Ni 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
상기 나노구조체가 분산된 용액(115)을 게이트 전극(111), 게이트 절연층(112), 소스 전극(113) 및 드레인 전극(114)이 형성된 기판(110) 상에 도포하는 방법은 당 분야에서 사용하는 방법으로서 그 방법을 특별하게 한정하는 것은 아니나, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating), 롤-투-롤(Roll-to-Roll) 및 스크린 프린팅(Screen Printing) 등의 방법을 사용할 수 있고, 바람직하게는 스핀코팅(spin coating) 방법을 사용할 수 있다.
스핀코팅(spin coating) 방법을 사용하여 나노구조체가 분산된 용액(115)을 게이트 전극(111), 게이트 절연층(112), 소스 전극(113) 및 드레인 전극(114)이 형성된 기판(110) 상에 도포할 경우, 100rpm 내지 20,000rpm의 속도로 수행될 수 있다.
도 1f 에 도시된 바와 같이 나노구조체 기반 템플릿(116)은 게이트 전극(111), 게이트 절연층(112), 소스 전극(113) 및 드레인 전극(114)이 형성된 기판(110) 상에 나노구조체가 분산된 용액(115)을 도포한 후 자연 건조시켜 섬(island) 형태로 랜덤(Random)하게 형성될 수 있다.
상기 나노구조체가 분산된 용액의 자연 건조는 0℃ 내지 500℃의 범위에서 1분 내지 60분 동안 수행될 수 있다.
도 1g를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)의 제조 방법은 나노구조체 기반 템플릿(116)상에 섀도우 마스크(118)를 이용하여 산화물 반도체 물질(117)을 증착한다.
산화물 반도체 물질(117)은 그물 구조의 산화물 반도체 박막(119)의 형성을 위한 것으로서, InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
산화물 반도체 물질(117)은 나노구조체 기반 템플릿(116) 상에 섀도우 마스크(118)를 이용하여 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 증착될 수 있다.
도 1h를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)의 제조 방법은 나노구조체 기반 템플릿(116)을 제거한다.
도 1h에 도시된 바와 같이, 산화물 반도체 박막(117)이 증착된 나노구조체 기반 템플릿(116)은 게이트 전극(111), 게이트 절연층(112), 소스 전극(113) 및 드레인 전극(114)이 형성된 기판(110)으로부터 제거될 수 있다.
상기 나노구조체 기반 템플릿을 제거하는 방법으로는 리프트 오프(lift off), 초음파 처리(ultrasonication), 습식 식각(wet etch) 및 건식 식각(dry etch) 중 적어도 하나의 방법을 이용하여 제거될 수 있으나, 이에 제한되지 않고 다양한 방법을 이용하여 제거될 수 있다.
도 1e 내지 도 1f에 도시된, 게이트 전극(111), 게이트 절연층(112), 소스 전극(113) 및 드레인 전극(114)이 형성된 기판(110) 상에 나노구조체가 분산된 용액(115)을 도포한 후 건조 시켜 형성된 나노구조체 기반 템플릿(116) 상에 산화물 반도체 물질(117)을 증착한 후 상기 나노구조체 기반 템플릿을 제거하는 공정은 적어도 1회 이상 반복할 수 있다.
도 1i를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 트랜지스터(100)의 제조 방법에서 그물 구조의 산화물 반도체 박막(119)은 열처리를 통하여 활성화 한다.
구체적으로, 도 1i에 도시된 바와 같이 나노구조체 기반 템플릿(116)이 제거된 산화물 반도체 박막(119)은 그물 구조로 형성되고, 열처리를 통하여 활성화된다.
상기 열처리는 50℃ 내지 500℃의 범위의 온도에서 1분 내지 6시간 동안 수행될 수 있다.
이하에서는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 특성을 설명하기로 한다.
(실시예)
(기판 및 게이트 전극의 준비)
P-type 실리콘(heavily boron doped Si) 기판 상에 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝 하여 게이트 전극을 형성하였다.
(게이트 절연층 및 소스/드레인 전극의 준비)
게이트 전극이 형성된 기판 상에 열산화(thermal oxidation) 방법을 이용하여 게이트 절연층으로서 SiO2을 형성하여 SiO2/p+-Si 기판을 준비하였다.
이후, SiO2/p+-Si 기판의 표면에 형성되어 있을 수 있는 유기물 또는 불순물을 제거하기 위하여 아세톤, 메탄올, 초순수(DI water)의 순서로 초음파 세척기를 이용하여 각각 10분 동안 세척을 실시한 후 N2 기체를 이용하여 남아있는 액체를 제거하였다.
전술한 바와 같이 게이트 전극 및 게이트 절연층이 형성된 기판 상에 섀도우 마스크(shadow mask) 및 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 소스/드레인 전극으로 이용할 ITO(Indium Tin Oxide)를 200nm의 두께로 증착하였다.
이후, 표면에 다량의 OH-기들을 발생시켜 친수성의 표면을 형성하여 용액의 젖힘성 증가를 위해 Deep UV 램프 (파장 185nm, 254nm)를 이용하여 15분간 표면처리를 실시하였다.
(나노구조체 기반 템플릿의 형성)
게이트 전극, 게이트 절연층 및 소스/드레인 전극이 형성된 기판 상에 스핀코팅(Spin coating)을 이용하여 나노구조체 용액을 도포하였다. 나노구조체 용액은 12nm 크기의 SiO2 나노파티클이 30%의 함량으로 분산된 형태인 콜로이달 실리카(LUDOX社의 HS-30)를 이용하였다.
스핀코팅은 1000rpm부터 2000rpm 간격으로 7000rpm까지 총 4개의 스플릿으로 진행하였으며, 코팅 시간은 30초로 동일하게 유지하였다.
이후, 상온에서 약 10분간 건조시켜, 섬(island) 형태의 나노구조체 기반 템플릿을 형성하였다.
(나노구조체 기반 템플릿의 제거)
나노구조체 기반 템플릿이 형성된 기판상에 섀도우 마스크(Shadow mask) 및 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 IGZO(Indium-Gallium-Zinc-Oxide)를 40nm의 두께로 증착한 후, DI water 상에서 초음파 처리(ultrasonication)를 통하여 나노구조체 기반 템플릿을 제거하였다.
나노구조체 기반 템플릿의 제거 후 300℃의 온도하에 1시간동안의 열처리를 통하여 그물 구조의 산화물 반도체 박막을 활성화시켜 산화물 반도체 박막 트랜지스터를 완성하였다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서 나노구조체 용액을 도포한 후 건조시킨 나노구조체 기반 템플릿과, 나노구조체 기반 템플릿을 제거한 후 형성된 그물 구조의 산화물 반도체 박막을 도시한 주사전자현미경 이미지이다.
도 2a를 참조하면, 게이트 전극, 게이트 절연층 및 소스/드레인 전극이 형성된 기판 상에 스핀코팅 방법을 이용하여 7000rpm의 속도로 나노구조체 용액을 도포한 후 건조시켜 형성된 나노구조체 기반 템플릿을 나타낸 것이다.
별도의 건조 공정을 거치지 않고 상온에서 10분동안 자연 건조 시킨 경우 섬(island) 형태의 나노구조체 기반 템플릿이 형성되는 것을 확인할 수 있다.
도 2b를 참조하면, 형성된 나노구조체 기반 템플릿을 초순수(DI water) 상에서 초음파 처리를 통해 제거하는 리프트 오프(lift off) 공정을 진행하여 형성된 그물 구조의 산화물 반도체 박막(IGZO)를 도시한 것으로, 포토리소그래피 혹은 레이저 프린팅과 같은 복잡한 공정 없이 간단한 공정을 통하여 나노구조체 기반 템플릿이 제거된 그물 구조의 산화물 반도체 박막이 형성되는 것을 확인할 수 있다.
도 3a 내지 도 3e는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서 나노구조체 용액을 상이한 회전 속도로 도포하였을 때 형성된 그물 구조의 산화물 반도체 박막 트랜지스터의 광학현미경 이미지(Optical Microscope) 및 전기적(전압-전류) 특성을 도시한 그래프이다.
도 3a 내지 도 3d의 광학현미경 이미지는 회전속도가 각각 1000rpm, 3000rpm, 5000rpm 및 7000rpm 일 경우의 이미지로서, 나노구조체 용액의 도포시 회전 속도가 빠를 수록 산화물 반도체 박막의 그물 구조 간의 간격이 좁아지고, 그물 구조의 선폭도 좁아지는 것을 확인할 수 있다.
도 3e를 참조하면, 산화물 반도체 박막 트랜지스터의 게이트 전극 전압에 따른 S/D 전류량의 전기적 특성을 비교하여 나타내는 그래프로서, 가로축은 게이트 전압(VG)을 나타내고, 세로축은 드레인 전류(ID)를 나타낸다.
도 3e에 도시된 바와 같이 회전 속도가 빨라질수록 산화물 반도체 박막 트랜지스터의 문턱 전압이 낮아져 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전기적 특성이 개선되는 것을 알 수 있다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서 나노구조체 기반 템플릿의 형성, 산화물 반도체 물질의 증착 및 나노구조체 기반 템플릿의 제거 공정의 반복 횟수에 따른 그물 구조의 산화물 반도체 박막 트랜지스터의 광학현미경 이미지(Optical Microscope) 및 전기적(전압-전류) 특성을 도시한 그래프이다.
도 4a 내지 도 4c를 참조하면, 각각 1회, 2회 및 3회 반복한 경우의 광학 이미지로서, 나노 구조체 기반 템플릿의 형성, 산화물 반도체 물질의 증착 및 나노구조체 기반 템플릿의 제거 공정을 1회 이상 반복하였을 경우, 그물 구조가 다층으로 형성되어, 그물 구조 간의 간격이 좁아지고, 그물 구조의 밀도가 높아짐을 확인할 수 있다.
도 4d를 참조하면, 나노구조체 기반 템플릿의 형성, 산화물 반도체 물질의 증착 및 나노구조체 기반 템플릿의 제거 공정을 1회 이상 반복하였을 때의 전기적 특성을 살펴보면, 공정의 반복 횟수가 많아질수록 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터의 전기적 특성이 개선된다.
또한, 특히 상기 공정을 3회 반복하였을 경우에 게이트 전압이 증가됨에 따라 소스-드레인의 전류값이 커짐을 알 수 있다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터에서, 필름 형태의 IGZO 박막 트랜지스터 및 그물 구조의 IGZO 박막 트랜지스터를 포도당 센서에 응용한 경우의 포도당 농도별 전기적 특성을 도시한 그래프이다.
도 5a 및 도 5b를 참조하면, 종래의 필름 형태의 IGZO 박막 트랜지스터는 100㎛의 농도를 가진 포도당 용액의 검출이 불가능하였으나, 실시예에 따른 그물 구조의 IGZO 박막 트랜지스터는 100㎛ 보다 낮은 농도인 100nm의 농도를 가진 포도당 용액의 검출도 가능함을 알 수 있다.
따라서, 그물 구조의 IGZO 박막 트랜지스터는 종래의 필름 형태의 IGZO 박막 트랜지스터 보다 민감도 특성이 향상되었음을 알 수 있다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 산화물 반도체 박막 트랜지스터를 플렉서블 기판상에 형성하여 벤딩 테스트(Bending test)를 진행하는 모습 및 벤딩 테스트시 벤딩 반경(Bending radius)을 각각 10R, 20R 및 30R로 조건을 달리하여 측정한 산화물 반도체 박막 트랜지스터의 드레인 전류-게이트 전압 특성을 나타낸 그래프이다.
도 6a를 참조하면, 플렉서블 기판상에 형성된 산화물 반도체 박막 트랜지스터를 벤딩 반경을 달리하여 스트레스를 가했을 때의 모습을 나타낸 것이다.
도 6b를 참조하면, 벤딩 반경을 30R로 하여 스트레스를 가했을 때, 그렇지 않은 경우(Pristine)와 대비하여 장치의 전기적 특성이 거의 변하지 않음을 알 수 있다. 따라서, 그물 구조의 산화물 반도체 박막 트랜지스터의 신뢰성이 향상되었음을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 산화물 반도체 박막 트랜지스터
110 : 기판
111 : 게이트 전극
112 : 게이트 절연층
113 : 소스 전극
114 : 드레인 전극

Claims (9)

  1. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 형성되고, 서로 이격되는 소스/드레인 전극; 및
    상기 소스/드레인 전극 상에 형성되는 그물 구조의 산화물 반도체 박막
    을 포함하고,
    상기 그물 구조의 산화물 반도체 박막은 스핀코팅(spin coating) 방법을 사용하여 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 나노구조체가 분산된 용액을 도포한 후 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 반도체 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되며,
    상기 그물 구조의 산화물 반도체 박막은 열처리(annealing)를 통하여 활성화되고,
    상기 나노구조체가 분산된 용액이 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 스핀코팅되는 회전속도가 증가할수록 상기 산화물 반도체 박막의 그물 구조 간격 및 그물 구조 선폭이 좁아지는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 그물 구조의 산화물 반도체 박막은
    스핀코팅(spin coating) 방법을 사용하여 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 상기 나노구조체가 분산된 용액을 도포한 후 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 반도체 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하는 공정이 적어도 1회 이상 반복되어 형성되는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 나노구조체가 분산된 용액의 나노구조체 및 용매의 질량비는 0.1% 내지 80%인 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 나노구조체 기반 템플릿은
    스핀코팅(spin coating) 방법을 사용하여 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조시켜 형성되며, 상기 자연 건조는 0℃ 내지 500℃의 범위에서 수행되는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  5. 제4항에 있어서,
    상기 나노구조체가 분산된 용액의 자연 건조는 1분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 열처리는 50℃ 내지 500℃의 범위에서 수행되는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 열처리는 1분 내지 6시간 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 산화물 반도체 물질은 InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터.
  9. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계;
    스핀코팅(spin coating) 방법을 사용하여 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 나노구조체가 분산된 용액을 도포 및 건조시켜 나노구조체 기반 템플릿을 형성하는 단계;
    상기 형성된 나노구조체 기반 템플릿 상에 산화물 반도체 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 그물 구조의 산화물 반도체 박막을 형성하는 단계; 및
    열처리(annealing)를 통하여 상기 그물 구조의 산화물 반도체 박막을 활성화하는 단계
    를 포함하며,
    상기 나노구조체가 분산된 용액이 상기 게이트 전극, 상기 게이트 절연층 및 상기 소스/드레인 전극이 형성된 상기 기판 상에 스핀코팅되는 회전속도가 증가할수록 상기 산화물 반도체 박막의 그물 구조 간격 및 그물 구조 선폭이 좁아지는 것을 특징으로 하는 산화물 반도체 박막 트랜지스터의 제조 방법.


KR1020180000806A 2018-01-03 2018-01-03 산화물 반도체 박막 트랜지스터 및 그 제조방법 Active KR102071051B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180000806A KR102071051B1 (ko) 2018-01-03 2018-01-03 산화물 반도체 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180000806A KR102071051B1 (ko) 2018-01-03 2018-01-03 산화물 반도체 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20190083190A KR20190083190A (ko) 2019-07-11
KR102071051B1 true KR102071051B1 (ko) 2020-01-30

Family

ID=67254624

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180000806A Active KR102071051B1 (ko) 2018-01-03 2018-01-03 산화물 반도체 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102071051B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102780630B1 (ko) * 2023-06-28 2025-03-12 고려대학교 산학협력단 다층 채널 구조를 갖는 금속 산화물 박막 트랜지스터 및 그 제조 방법
KR102750377B1 (ko) * 2023-09-22 2025-01-09 경북대학교 산학협력단 메쉬 구조에 기반하는 박막태양전지용 전극 및 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977189B1 (ko) * 2008-03-14 2010-08-23 한국과학기술연구원 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법
KR101328427B1 (ko) * 2012-05-24 2013-11-14 전자부품연구원 금속나노와이어 또는 탄소나노튜브를 이용한 복합 도전성 박막 및 그의 제조 방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101407209B1 (ko) * 2010-10-07 2014-06-16 포항공과대학교 산학협력단 미세 패턴 형성 방법 및 이를 이용한 미세 채널 트랜지스터 및 미세 채널 발광트랜지스터의 형성방법
KR101766828B1 (ko) 2015-04-28 2017-08-09 고려대학교 산학협력단 메탈 메쉬 형성 방법 및 메탈 메쉬를 구비하는 반도체 소자

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100977189B1 (ko) * 2008-03-14 2010-08-23 한국과학기술연구원 다결정 금속산화물 반도체층을 이용한 전계효과트랜지스터와 그 제조방법
KR101328427B1 (ko) * 2012-05-24 2013-11-14 전자부품연구원 금속나노와이어 또는 탄소나노튜브를 이용한 복합 도전성 박막 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20190083190A (ko) 2019-07-11

Similar Documents

Publication Publication Date Title
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
CN103140920B (zh) 薄膜晶体管、其制造方法以及装备有该薄膜晶体管的图像显示装置
Xiao et al. Room-temperature-processed flexible amorphous InGaZnO thin film transistor
CN104934481B (zh) 一种薄膜晶体管及其制备方法
CN102104072B (zh) 晶体管、制造晶体管的方法和包括晶体管的电子装置
TWI712175B (zh) 薄膜電晶體及其製造方法
KR101682501B1 (ko) 은 나노와이어 패턴층 및 그래핀층을 포함하는 투명전극 및 그 제조방법
CN107146773B (zh) Tft基板的制作方法
JP2010123913A (ja) 薄膜トランジスタ及びその製造方法
Li et al. Precise Patterning of Large‐Scale TFT Arrays Based on Solution‐Processed Oxide Semiconductors: A Comparative Study of Additive and Subtractive Approaches
KR102071051B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
CN108183165B (zh) 有机晶体管、阵列基板、显示装置及相关制备方法
KR101884561B1 (ko) 질소 도핑된 금속 산화물 반도체층을 구비하는 금속 산화물 박막 트랜지스터 및 이의 제조방법
CN104409635B (zh) 一种有机薄膜晶体管及其制作方法、阵列基板、显示装置
CN112447831B (zh) 提升铁电晶体管性能的器件结构及制备方法
CN105304651A (zh) 阵列基板、显示器及阵列基板的制备方法
JP2011187509A (ja) 電子素子基板及びその製造方法
KR102036971B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
JP2008071898A (ja) カーボンナノチューブ電界効果トランジスタ及びその製造方法
KR101900045B1 (ko) 고유전율 유전체를 이용한 전이금속 칼코게나이드 채널을 포함하는 트랜지스의 제조방법 및 그 제조방법에 따라 제조된 트랜지스터
KR102038552B1 (ko) 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법
CN107833927A (zh) 一种氧化物薄膜晶体管及其制备方法
CN102723437A (zh) 光存储单元、光存储器及其制备方法
CN106992116B (zh) 制造半导体器件的方法、阵列基板和显示装置
US20140197405A1 (en) Rfid tags based on self-assembly nanoparticles

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20180103

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20190712

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20200116

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20200121

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20200122

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
PR1001 Payment of annual fee

Payment date: 20230125

Start annual number: 4

End annual number: 4

PR1001 Payment of annual fee

Payment date: 20231106

Start annual number: 5

End annual number: 5