KR102038552B1 - 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법 - Google Patents

전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR102038552B1
KR102038552B1 KR1020170152941A KR20170152941A KR102038552B1 KR 102038552 B1 KR102038552 B1 KR 102038552B1 KR 1020170152941 A KR1020170152941 A KR 1020170152941A KR 20170152941 A KR20170152941 A KR 20170152941A KR 102038552 B1 KR102038552 B1 KR 102038552B1
Authority
KR
South Korea
Prior art keywords
substrate
channel portion
forming
transition metal
shadow mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
KR1020170152941A
Other languages
English (en)
Other versions
KR20190055992A (ko
Inventor
윤영준
김봉호
구현호
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020170152941A priority Critical patent/KR102038552B1/ko
Publication of KR20190055992A publication Critical patent/KR20190055992A/ko
Application granted granted Critical
Publication of KR102038552B1 publication Critical patent/KR102038552B1/ko
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/015—Manufacture or treatment of FETs having heterojunction interface channels or heterojunction gate electrodes, e.g. HEMT
    • H01L29/66431—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0331—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers for lift-off processes
    • H01L29/778—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
    • H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having 2D charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법에 대하여 개시한다.
본 발명에 따른 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법은 (a) 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계; (b) 상기 절연막이 형성된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크(shadow mask)를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계; (c) 상기 섀도 마스크를 제거하고, 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계; 및 (d) 상기 결정화된 채널부의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.

Description

전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법{METHOD OF MAMUFACTURING FIELD-EFFECT TRANSISTOR USING TRANSITION METAL DICHALCOGENIDE}
본 발명은 전계 효과형 트랜지스터의 제조 방법에 관한 것으로, 보다 상세하게는 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법에 관한 것이다.
2차원 물질은 얇고 잘 휘면서 단단한 특성을 가지고 있으며, 기계적, 열적, 전기적, 광학적 특성이 기존의 3차원 물질에 비해 매우 우수하여, 태양전지, 디스플레이, 광 검출기 등에 적용하기 위한 연구가 이어지고 있다.
대표적인 2차원 물질로는 그래핀이 있다.
특히, 전계 효과 트랜지스터에서 채널부의 물질은 박막 트랜지스터의 특성을 결정하는 중요한 요소로, 최근 실리콘 채널 대신 그래핀과 같은 2차원 물질로 제조한 반도체 채널을 사용하고 있다.
그러나, 그래핀은 높은 전자 이동도를 가져 전자 소자의 응용성이 높음에도 불구하고, 기본적으로 에너지 밴드갭이 0이라는 특성 때문에, 온오프 비율(on-off ratio)이 낮은 문제점이 대두되면서 전자, 광전자 소자에 응용이 제한된다는 근본적인 한계가 있다.
이러한 문제점을 해결하고자 그래핀을 대체할 수 있는 2차원 물질로 전이금속 칼코겐화합물(transition metal dichalcogenide, TMD)이 연구되고 있다. TMD는 두께에 따라 밴드갭이 변화하는 특성이 있으며, 일반적으로 1.5~2.5eV의 밴드갭을 가진다. TMD는 통상적인 3차원 물질과는 다르게 탄도 수송 양상을 보이며, 이로부터 고이동도, 고속, 저전력 특성의 구현이 가능하다.
따라서, 전이금속 칼코겐화합물을 적용한 전계 효과형 트랜지스터의 연구가 필요한 실정이다.
본 발명에 관련된 배경기술로는 대한민국 등록특허공보 제10-1275282호(2013.06.10. 등록)가 있으며, 상기 문헌에는 N-도핑된 그래핀을 이용한 전계효과 트랜지스터 및 그의 제조 방법이 기재되어 있다.
본 발명의 목적은 전자 이동도 및 점멸비가 우수한 전계 효과형 트랜지스터의 제조 방법을 제공하는 것이다.
상기 하나의 목적을 달성하기 위한 본 발명의 제1실시예에 따른 전계 효과형 트랜지스터의 제조 방법은 (a) 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계; (b) 상기 절연막이 형성된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크(shadow mask)를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계; (c) 상기 섀도 마스크를 제거하고, 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계; 및 (d) 상기 결정화된 채널부의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 (d) 단계는 상기 채널부가 형성된 기판 상에 섀도 마스크(shadow mask)를 이격되도록 배치하고, 증발법(evaporation)으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다.
상기 (d) 단계는 (d1) 상기 채널부가 형성된 기판 상에 포토 레지스트를 도포하여 코팅하는 단계; (d2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계; (d3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및 (d4) 리프트 오프법(lift-off process)을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함할 수 있다.
상기 하나의 목적을 달성하기 위한 본 발명의 제2실시예에 따른 전계 효과형 트랜지스터의 제조 방법은 (a) 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계; (b) 상기 절연막이 형성된 기판 상에 소스 전극 및 드레인 전극이 서로 이격되도록 형성하는 단계; (c) 상기 소스 전극 및 드레인 전극이 서로 이격된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계; 및 (d) 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계;를 포함하는 것을 특징으로 한다.
상기 (b) 단계는 상기 기판 상에 채널부와 동일한 형상의 섀도 마스크를 배치하고, 증발법으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다.
상기 (b) 단계는 (b1) 상기 기판 상에 포토 레지스트를 도포하여 코팅하는 단계; (b2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계; (b3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및 (b4) 리프트 오프법을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함할 수 있다.
상기 하나의 목적을 달성하기 위한 본 발명의 제3실시예에 따른 전계 효과형 트랜지스터의 제조 방법은 (a) 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계; (b) 상기 섀도 마스크를 제거하고, 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계; 및 (c) 상기 결정화된 채널부의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 및 (d) 상기 소스 전극 및 드레인 전극이 형성된 기판 상에 절연막을 형성하고, 상기 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 (c) 단계는 상기 채널부가 형성된 기판 상에 섀도 마스크를 이격되도록 배치하고, 증발법으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다.
상기 (c) 단계는 (c1) 상기 채널부가 형성된 기판 상에 포토 레지스트를 도포하여 코팅하는 단계; (c2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계; (c3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및 (c4) 리프트 오프법을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함할 수 있다.
상기 하나의 목적을 달성하기 위한 본 발명의 제4실시예에 따른 전계 효과형 트랜지스터의 제조 방법은 (a) 기판 상에 소스 전극 및 드레인 전극이 서로 이격되도록 형성하는 단계; (b) 상기 소스 전극 및 드레인 전극이 서로 이격된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계; (c) 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계; 및 (d) 상기 채널부가 형성된 기판 상에 절연막을 형성하고, 상기 절연막 상에 게이트 전극을 형성하는 단계;를 포함하는 것을 특징으로 한다.
상기 (a) 단계는 상기 기판 상에 채널부와 동일한 형상의 섀도 마스크를 배치하고, 증발법으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다.
상기 (a) 단계는 (a1) 상기 기판 상에 포토 레지스트를 도포하여 코팅하는 단계; (a2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계; (a3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및 (a4) 리프트 오프법을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함할 수 있다.
상기 채널부의 길이가 0.01~1000㎛이고, 너비가 0.01~10000㎛이 되도록 형성할 수 있다.
상기 게이트 전극은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 1종 이상을 포함하고, 상기 절연막은 SiO2, SiON, Al2O3, Y2O3, Ta2O5 및 HfO2 중 1종 이상을 포함할 수 있다.
상기 소스 전극 및 드레인 전극은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 1종 이상의 금속, 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중 1종 이상의 금속 산화물을 포함할 수 있다.
상기 전이금속 칼코겐화합물에 포함되는 전이금속은 Mo, W, Sn, Zr, Ni, Ga, In, Bi, Hf, Re, Ta 및 Ti 중에서 선택되고, 상기 전이금속 칼코겐화합물에 포함되는 칼코겐 원소는 S, Se 및 Te 중에서 선택될 수 있다.
상기 스퍼터링 공정 및 전자빔 조사는 600℃ 이하의 온도에서 수행될 수 있다.
상기 스퍼터링 공정은 RF 파워 5~20W, 공정 압력 5~20mTorr, 증착 시간 1~20분에서 수행되고, 상기 전자빔 조사는 RF 파워 50~300W, DC 파워 50~3000V, 조사 시간 0.5~20분으로 수행될 수 있다.
본 발명에 따른 전계 효과형 트랜지스터의 제조 방법은 섀도 마스크를 이용하여 전이금속 칼코겐화합물로부터 채널부를 형성하고, 섀도 마스크 또는 포토리소그래피를 이용하여 전극부를 형성함으로써, 밴드갭이 1.5~2.5eV로 가시광 내지 근적외선 영역에 대응 가능하며, 고이동도, 고속, 저전력이 가능한 효과가 있다.
도 1은 본 발명의 제1실시예에 따른 전계 효과형 트랜지스터의 제조 방법 중 섀도 마스크를 이용하여, 채널부와 소스 전극, 드레인 전극을 제조하는 과정을 나타낸 개략도이다.
도 2는 본 발명의 제1실시예, 제3실시예에 따른 전계 효과형 트랜지스터의 제조 방법 중 섀도 마스크를 이용하여 채널부를 제조하고, 포토 리소그래피를 이용하여 소스 전극, 드레인 전극을 제조하는 과정을 나타낸 개략도이다.
도 3은 본 발명의 제1실시예에 따라 제조된 전계 효과형 트랜지스터의 광학 사진이다.
도 4는 본 발명의 제1실시예에 따라 제조된 전계 효과형 트랜지스터의 SEM 이미지이다.
도 5는 본 발명의 채널부의 길이 변화에 따른 공핍 영역을 보여주는 예이다.
도 6은 제1실시예(a), 제2실시예(b), 제3실시예(c), 제4실시예(d)에 따라 제조된 전계 효과형 트랜지스터의 단면도를 나타낸 것이다.
도 7 및 도 8은 본 발명의 제1실시예에 따라 제조된 전계 효과형 트랜지스터의 VG-ID 측정 결과이다.
본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.
이하 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법에 관하여 상세히 설명하면 다음과 같다.
본 발명의 전계 효과형 트랜지스터(field effect transistor, FET)는 채널부, 상기 채널부의 온/오프를 담당하는 게이트 전극, 직접적으로 전류를 흐르게 하는 소스 전극과 드레인 전극, 및 상기 게이트 전극과 채널 사이에 절연을 위한 게이트 절연막으로 구성된다.
이처럼, 전계 효과형 트랜지스터는 게이트 전극, 게이트 절연막, 채널부, 소스 전극 및 드레인 전극을 가지고, 게이트 전극에 전압을 인가하여, 채널부에 흐르는 전류를 제어하고, 소스 전극과 드레인 전극간의 전류를 스위칭하는 기능을 갖는 액티브 소자이다. 전계 효과형 트랜지스터는 게이트 전극의 위치에 기초하여 역스태거 구조(바텀 게이트형) 및 스태거 구조(톱 게이트형)로 구분되며, 게이트 전극과 채널부의 배치에 따라 1) 바텀 게이트-탑 콘택트(bottom gate-top contact), 2) 바텀 게이트-바텀 콘택트(bottom gate-bottom contact), 3) 톱 게이트-탑 콘택트(top gate-top contact) 4) 톱 게이트-바텀 콘택트(top gate-bottom contact) 의 4가지 방식으로 분류될 수 있다.
톱 게이트 구조란, 게이트 절연막의 상측에 게이트 전극이 배치되고, 게이트 절연막의 하측에 채널부가 형성된 형태이고, 바텀 게이트 구조란, 게이트 절연막의 하측에 게이트 전극이 배치되고, 게이트 절연막의 상측에 채널부가 형성된 형태이다.
또한, 바텀 콘택트형이란, 소스·드레인 전극이 채널부보다 먼저 형성되어 채널부의 하면이 소스·드레인 전극에 접촉하는 형태이다. 탑 콘택트형이란, 채널부가 소스·드레인 전극보다 먼저 형성되어 채널부의 상면이 소스·드레인 전극에 접촉하는 형태이다.
본 발명의 트랜지스터의 제조 방법은 4가지 방식에 모두 적용될 수 있으며, 본 명세서에서는 제1실시예 내지 제4실시예에 따른 전계 효과형 트랜지스터의 제조 방법에 대하여 설명하기로 한다.
제1실시예
먼저, 세척된 기판(10) 상에 게이트 전극(20)을 형성하고, 상기 게이트 전극(20) 상에 절연막(30)을 형성한다.
상기 기판의 형상, 구조, 크기 등에 대해서는 특별한 제한이 없으며, 목적에 따라 적절히 선택할 수 있다. 상기 기판의 구조는 단층 구조여도 되고, 적층 구조여도 된다. 상기 기판은 예를 들어, Si 등의 무기 재료 등으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
상기 게이트 전극은 채널부의 전기적 특성을 제어하기 위한 것으로, 도전성을 가지는 물질을 포함할 수 있고, 예를 들어, 실리콘(Si)이나 금속을 포함할 수 있다. 상기 금속은 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 1종 이상을 포함할 수 있다.
상기 절연막은 전이금속 칼코겐화합물(TMD)이 수 원자층 정도의 초박막으로 사용되는 것을 고려하여, 고유전 물질을 사용하는 것이 고성능 구현에 유리하다. 상기 절연막은 높은 절연성을 갖는 것으로, SiO2, SiON, Al2O3, Y2O3, Ta2O5 및 HfO2 중 1종 이상을 포함할 수 있다.
상기 게이트 전극과 절연막은 예를 들어, 코팅 방식, 진공 증착법, 스퍼터링법 등의 방식으로 형성될 수 있으며, 바람직하게는 섀도우 마스크(shadow mask)를 이용하여 형성될 수 있다. 섀도 마스크는 증착용 재료들이 선택적으로 증착할 수 있게 설계된 마스크이다. 섀도 마스크를 이용하여 수십 나노미터 정도의 폭으로 채널부를 형성하거나, 정밀한 형상의 전극부를 제조할 수 있다. 상기 섀도 마스크는 메탈 섀도 마스크, PDMS(Polydimethylsiloxane) 또는 PMMA(Polymethyl methacrylate)와 같은 고분자 섀도 마스크 등을 사용할 수 있다.
이어서, 도 1에 도시한 바와 같이, 상기 절연막(30)이 형성된 기판(10) 상에 채널부(40)와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치한다. 섀도 마스크가 배치된 기판 상에 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성한다.
MoS2, WS2와 같은 전이금속 칼코겐화합물은 그래핀을 대체할 수 있는 이차원 물질로 주목받고 있으며, 일반적으로 MX2의 화학식으로 표현된다. 이때, M은 Mo, W, Sn, Zr, Ni, Ga, In, Bi, Hf, Re, Ta 및 Ti 중에서 선택되는 전이금속 원소이고, X는 S, Se, Te와 같은 칼코겐 원소이다. 이러한 전이금속 칼코겐화합물들은 원리적으로 구성 원자들과 이차원적인 상호작용만 한다. 따라서, 전이금속 칼코겐화합물들에서 캐리어들의 수송은 통상적인 박막이나 벌크와는 전혀 다르게, 탄도 수송 양상을 나타내며, 이로부터 고이동도, 고속, 저전력 특성 구현이 가능하다. 특히, 몰리브데늄디설파이드(MoS2)는 1.2~1.8eV의 밴드갭을 가져 가시광선 파장대에서 좋은 광반응성을 가지고 있어 가장 바람직하다.
이차원 구조의 칼코겐 화합물의 특성상 수 nm 정도의 얇고 균일한　박막으로 채널부를 형성하는 것이 필요하다. 전이금속 칼코겐화합물 박막을 10층 이하로 형성함으로써, 2차원 반도체적인 특성이 발휘되는 것이 바람직하다.
한편, 스퍼터링 공정에서 결정질의 채널부를 직접 형성할 수도 있으나, 이 경우 박막의 균일도가 문제시되는 바, 본 발명에서는 균일도 측면에서 유리한 비정질 박막을 스퍼터링 공정으로 우선 증착한다.
스퍼터링 공정에 있어서, 기공이나 결함이 최소화된 비정질의 박막을 얻기 위해서 RF 파워를 최소화하고, 스퍼터 건과 기판 사이의 거리를 일정거리 이상으로 유지하여　증착율을 최소로 유지함으로써, 비정질이지만　균일한 원자배열을 최대한 도모할 수 있다.
또한, 상기 스퍼터링 공정은 RF 파워 5~20W, 공정 압력 20mTorr 이하에서 수행될 수 있다. 이때, 전이금속 칼코겐화합물은 600℃ 이하의 온도에서 증착 가능한 스퍼터링 공정이 수행되는 것이 바람직하며, 이 경우, 전자빔 처리 역시 600℃ 이하에서 수행될 수 있어, 전이금속 칼코겐화합물 박막 형성이 전체적으로 600℃ 이하의 온도에서 수행될 수 있다. 바람직하게는 스퍼터링 공정과 전자빔 조사는 25±5℃에서 수행될 수 있으며, 100~600℃에서 채널부를 형성하는 것이 더 높은 결정성을 형성하기에 유리하다. 상온에서 1분 동안 전자빔 조사 후에는 590℃까지 도달할 수 있다. 스퍼터링에 의한 전이금속 칼코겐화합물 박막을 증착할 경우, 증착된 전이금속 칼코겐화합물의 원자 재배열을 통한 결정화가 요구되는데 결정화는 주로 700℃ 이상의 고온 열처리 방법이 이용된다. 그러나, 고온 열처리 방법의 경우 긴 공정 시간 및 고온에 따른 제조 비용이 상승하는 바, 본 발명에서는 저온에서 수행 가능하고 공정 시간이 짧은 전자빔 처리를 이용하여 전이금속 칼코겐화합물의 결정화를 수행하였다.
도 3 내지 도 5를 참조하면, 상기 채널부는 길이(d1)가 0.01~1000㎛이고, 너비(d2)가 0.01~10000㎛이 되도록 형성되는 것이 바람직하다.
전계효과 트랜지스터에 있어서, 채널부의 길이와 너비가 작아지게 되면 생기는 문제들을 총칭하여 단채널 효과(short channel effect)와 협채널 효과(narrow channel effect)라 한다. 이러한 문제들은 채널부의 크기가 작아짐에 따라 드레인 전극과 소스 전극이 가까워져서 서로 영향을 주기 때문에 발생한다. 또한, 채널부의 크기가 작아서, 드레인 전극과 소스 전극에 의한 필드(field)가 채널부 전체 크기에 대해 상대적으로 커지게 됨으로써 발생하는 문제들이다.
도 5에 도시한 바와 같이, 채널부의 길이가 충분히 길 때는 드레인 전극과 소스 전극에 의해 형성되는 공핍 영역(depletion region)이 상대적으로 작지만, 채널부의 길이가 짧아지면 드레인 전극과 소스 전극에 의해 형성되는 공핍 영역(depletion region)이 채널부 전체 크기에 대해 무시할 수 없는 수준으로 영향을 미치게 된다. 주로 임계 전압(threshold voltage)이 변하거나 포화 상태(saturation)가 제대로 일어나지 않거나 핫 캐리어 이펙트(hot carrier effect)가 발생하는 문제를 일으키게 된다. 상기 핫 캐리어는 더 이상 열적인 평형상태를 유지하지 못하는 캐리어를 가리킨다.
이어서, 상기 섀도 마스크를 제거하고, 상기 채널부(40)가 형성된 기판(10) 상에 전자빔을 조사하여 결정화한다.
기판 상에 전이금속 칼코겐화합물을 스퍼터링으로 증착한 후 전자빔으로 후처리함으로써, 증착된 전이금속 칼코겐화합물의 결정성이 증가하게 된다.
전자빔 조사는 원자 재배열을 일으켜 MoS2, WS2 등의 이차원 구조를 형성시킨다. 전자빔 조사의 공정 온도는 100~600℃일 수 있으며, 상기 전자빔 조사의 공정 온도에 따라 가열되는 기판의 온도 역시 100~600℃일 수 있고, 공정 시간은 1분 혹은 그 이하일 수 있다.
상기 전자빔 조사는 RF 파워 50~300W, DC 파워 50~3000V, 조사 시간 0.5~20분으로 수행될 수 있다.
이어서, 상기 결정화된 채널부(40)의 양단과 접촉하는 소스 전극(50) 및 드레인 전극(60)을 형성한다.
구체적으로는, 섀도 마스크 공정 또는 포토리소그래피 공정으로 소스 전극 및 드레인 전극을 패터닝하여 형성할 수 있다.
섀도 마스크 공정을 이용하는 경우, 도 1에 도시한 바와 같이, 상기 채널부가 형성된 기판 상에 섀도 마스크(shadow mask)를 이격되도록 배치하고, 증발법(evaporation)으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다. 상기 증발법은 증착시키고자 하는 재료를 진공 속에서 기화시켜 기판 상에 증착시키는 것으로, 증발 시, 섀도 마스크를 이용하여 소스 전극 및 드레인 전극을 선택적으로 증착시킴으로써, 전극부를 형성할 수 있다.
상기 소스 전극 및 드레인 전극은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 1종 이상의 금속, 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중 1종 이상의 금속 산화물을 포함할 수 있다.
포토리소그래피 공정을 이용한 경우, 도 2에 도시한 바와 같이, 먼저, 상기 채널부가 형성된 기판 상에 감광물질인 포토 레지스트를 도포하여 코팅한다. 포토리소그래피는 빛을 이용하여 웨이퍼의 표면에 패턴을 형성하는 것이다. 포토 레지스트(PR)는 네거티브와 파지티브로 구분된다. 네거티브 PR은 빛이 쪼일 때, 빛을 받지 않은 부분이 제거되는 것이고, 파지티브 PR은 빛이 쪼일 때, 빛을 받은 부분만 제거되는 것이다. 상기 코팅은 스핀 코팅 등을 이용할 수 있으며, 이에 제한되는 것은 아니다. 이어서, 포토 레지스트가 코팅된 기판 상에 마스크를 배치하고, UV를 조사(UV exposure)하면, 코팅된 감광물질이 반응하게 된다. 도 2에서는 네거티브 PR을 이용하였기 때문에, 빛을 받지 않은 부분이 제거되어 패턴이 남게 된다(develop).
이어서, 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 패터닝하여 형성한다. 증발법과 소스 전극 및 드레인 전극에 대한 사항은 전술한 바와 같다. 도 2를 참조하면, 패턴이 형성된 영역과 패턴이 형성되지 않은 영역 상에 소스 전극과 드레인 전극의 재료가 모두 증착된 것을 확인할 수 있다. 이 상태에서 리프트 오프법(lift-off process)을 이용하여, 패턴이 형성된 영역을 모두 제거하면, 소스 전극 및 드레인 전극을 형성할 수 있다.
따라서, 제1실시예에 따른 제조 방법에 의해 도 6의 (a)에 도시한 바와 같이, 바텀 게이트-탑 콘택트 구조의 트랜지스터를 제조할 수 있다.
제2실시예
먼저, 기판(10) 상에 게이트 전극(20)을 형성하고, 상기 게이트 전극(20) 상에 절연막(30)을 형성한다.
이어서, 상기 절연막(30)이 형성된 기판(10) 상에 소스 전극(50) 및 드레인 전극(60)이 서로 이격되도록 형성한다. 구체적으로는, 섀도 마스크 또는 포토리소그래피를 이용하여 소스 전극 및 드레인 전극을 형성할 수 있다. 섀도 마스크를 이용하는 경우, 상기 기판 상에 채널부와 동일한 형상의 섀도 마스크(shadow mask)를 배치하고, 증발법(evaporation)으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다. 포토리소그래피를 이용하는 경우, 상기 기판 상에 포토 레지스트를 도포하여 코팅한다. 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사한다. 이어서, 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성한다. 이어서, 리프트 오프법(lift-off process)을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거한다.
이어서, 상기 소스 전극(50) 및 드레인 전극(60)이 서로 이격된 기판(10) 상에 상기 채널부(40)와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치한다. 섀도 마스크가 배치된 기판 상에 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성한다.
이어서, 상기 채널부(40)가 형성된 기판(10) 상에 전자빔을 조사하여 결정화한다.
제2실시예에서는 상기 채널부의 길이가 0.01~1000㎛이고, 너비가 0.01~10000㎛이 되도록 형성할 수 있다. 스퍼터링, 전자빔 조사 등에 대한 사항은 전술한 바와 같다.
따라서, 제2실시예에 따른 제조 방법에 의해 도 6의 (b)에 도시한 바와 같이, 바텀 게이트-바텀 콘택트 구조의 트랜지스터를 제조할 수 있다.
제3실시예
먼저, 기판(10) 상에 채널부(40)와 동일한 형상의 개구부를 포함하는 섀도 마스크(shadow mask)를 배치한다. 이어서, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부(40)를 형성한다.
이어서, 상기 섀도 마스크를 제거하고, 상기 채널부(40)가 형성된 기판(10) 상에 전자빔을 조사하여 결정화한다.
이어서, 상기 결정화된 채널부(40)의 양단과 접촉하는 소스 전극(50) 및 드레인 전극(60)을 형성한다. 구체적으로는, 섀도 마스크 또는 포토리소그래피를 이용하여 소스 전극 및 드레인 전극을 형성할 수 있다. 섀도 마스크를 이용하는 경우, 상기 채널부가 형성된 기판 상에 섀도 마스크를 이격되도록 배치하고, 증발법(evaporation)으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다. 포토리스그래피를 이용하는 경우, 상기 채널부가 형성된 기판 상에 포토 레지스트를 도포하여 코팅한다. 이어서, 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사한다. 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성한다. 리프트 오프법(lift-off process)을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거한다.
이어서, 상기 소스 전극(50) 및 드레인 전극(60)이 형성된 기판(10) 상에 절연막(30)을 형성하고, 상기 절연막(30) 상에 게이트 전극(20)을 형성한다.
제3실시예에서는 상기 채널부의 길이가 0.01~1000㎛이고, 너비가 0.01~10000㎛이 되도록 형성할 수 있다. 스퍼터링, 전자빔 조사 등에 대한 사항은 전술한 바와 같다.
따라서, 제3실시예에 따른 제조 방법에 의해 도 6의 (c)에 도시한 바와 같이, 탑 게이트-탑 콘택트 구조의 트랜지스터를 제조할 수 있다.
제4실시예
먼저, 기판(10) 상에 소스 전극(50) 및 드레인 전극(60)이 서로 이격되도록 형성한다. 구체적으로는, 섀도 마스크 또는 포토리소그래피를 이용하여 소스 전극 및 드레인 전극을 형성할 수 있다. 섀도 마스크를 이용하는 경우, 상기 기판 상에 채널부와 동일한 형상의 섀도 마스크를 배치하고, 증발법(evaporation)으로 소스 전극 및 드레인 전극을 형성한 후 상기 섀도 마스크를 제거하여 수행될 수 있다. 포토 리소그래피를 이용하는 경우, 상기 기판 상에 포토 레지스트를 도포하여 코팅한다. 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사한다. 이어서, 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성한다. 리프트 오프법(lift-off process)을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거한다.
이어서, 상기 소스 전극(50) 및 드레인 전극(60)이 서로 이격된 기판(10) 상에 상기 채널부(40)와 동일한 형상의 개구부를 포함하는 섀도 마스크(shadow mask)를 배치한다. 이후, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부(40)를 형성한다.
이어서, 상기 채널부(40)가 형성된 기판(10) 상에 전자빔을 조사하여 결정화한다.
이어서, 상기 채널부(40)가 형성된 기판(10) 상에 절연막(30)을 형성하고, 상기 절연막(30) 상에 게이트 전극(20)을 형성한다.
제4실시예에서는 상기 채널부의 길이가 0.01~1000㎛이고, 너비가 0.01~10000㎛이 되도록 형성할 수 있다. 스퍼터링, 전자빔 조사 등에 대한 사항은 전술한 바와 같다.
따라서, 제4실시예에 따른 제조 방법에 의해 도 6의 (d)에 도시한 바와 같이, 탑 게이트-바텀 콘택트 구조의 트랜지스터를 제조할 수 있다.
이처럼, 본 발명은 섀도 마스크, 포토리소그래피, 스퍼터링 및 전자빔 조사를 이용하여, 4가지 구조의 전계 효과형 트랜지스터를 제조할 수 있다. 특히, 전이금속 칼코겐화합물을 이용하여 적정 크기의 채널부를 형성함으로써, 전자의 이동도 및 점멸비가 우수한 효과가 있다.
1. 트랜지스터의 제조
먼저, 섀도우 마스크를 이용하여, Si 기판 상에 Cr/Au 게이트 전극을 형성하고, 상기 게이트 전극 상에 HfO2 절연막을 형성하였다. 이어서, 절연막이 형성된 Si 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하였다. 이어서, 스퍼터링 공정으로 10층의 MoS2을 증착하여, MoS2로 형성된 채널부를 형성하였다. MoS2로 형성된 채널부의 길이는 5㎛이고, 두께가 5㎛이다. 증착 조건은 25℃, 증착 파워 20W, 증착 압력 5mTorr, 증착 시간 5분이다.
이어서, 상기 섀도 마스크를 제거하고, 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하였다. 전자빔 조건은 25℃, RF 파워 300W, 조사 시간 1분, DC 파워는 3kV이다. 상온에서 1분 동안 전자빔 조사 후 기판의 온도가 590℃에 도달했다.
이어서, 기판 상에 섀도 마스크를 이격되도록 배치하고, 증발법을 이용하여, 상기 결정화된 채널부의 양단과 접촉하는 Ti 소스 전극 및 Au 드레인 전극을 형성하여, 바텀 게이트-탑 콘택트(bootom gate- top contact) 구조의 트랜지스터를 제조하였다.
2. 트랜지스터의 평가 및 결과
제조한 트랜지스터에 대하여, VG-ID 특성 및 이동도μ의 측정을 실시하였다.
본 발명의 전계 효과형 트랜지스터의 중요한 특성으로는 이동도(mobility), on/off 유동 비율 등이 있다.
[계산식 1]
Figure 112017113937725-pat00001
계산식 1에서 μliner은 캐리어 이동도, 즉, 전자의 이동도를 나타낸다. Cox는 게이트 절연막의 커패시턴스이고, VD는 드레인 전압이다.
[계산식 2]
ON/OFF ratio = Ion/Ioff
계산식 2에서 on/off 유동 비율은 트랜지스터가 on-state일 때의 전류를 off-state일 때의 전류로 나눠준 값이다.
VG-ID 특성의 측정은, 드레인 전압(VD)을 0.2V, 0.5V에 각각 고정시키고, 게이트 전압(VG)을 -25~25V의 범위 내에서 소인하여, 각 게이트 전압에 있어서의 드레인 전류를 측정하였다. 이 조건에서 얻은 선형 영역에서의 VG-ID 특성으로부터 선형 이동도를 산출하여 이동도를 계산하였다.
도 7 및 도 8을 참조하면, 드레인 전압이 0에 가까워질수록 드레인 전류 값이 낮아지는 경향을 보이며, 0V를 제외한 -25~25V의 범위 내에서는 드레인 전류 값이 최대 10-5A 까지 증가하는 경향을 나타내었다.
[표 1]
Figure 112017113937725-pat00002
표 1을 참조하면, 이동도는 드레인 전압(VD)을 0.2V일 때, 11.47cm2V-1S-1을 나타내어, 0.5V 일 때 4.52 cm2V-1S-1보다 월등히 높은 결과값을 나타내었다.
ON/OFF 유동 비율은 105 이상의 높은 유동 비율을 나타내었다.
따라서, 본 발명의 도 7, 도 8 및 표 1의 결과로부터 본 발명에 따른 전계 효과형 트랜지스터는 전이금속 칼코겐화합물을 이용하여 채널부를 형성함에 따라, 우수한 전기적 특성과 높은 이동도를 나타냄을 확인할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
10 : 기판
20 : 게이트 전극
30 : 절연막
40 : 채널부
50 : 소스 전극
60 : 드레인 전극

Claims (18)

  1. (a) 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계;
    (b) 상기 절연막이 형성된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크(shadow mask)를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계;
    (c) 상기 섀도 마스크를 제거하고, 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계; 및
    (d) 상기 결정화된 채널부의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하고,
    상기 (d) 단계는
    (d1) 상기 채널부가 형성된 기판 상에 포토 레지스트를 도포하여 코팅하는 단계;
    (d2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계;
    (d3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및
    (d4) 리프트 오프법(lift-off process)을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  2. 삭제
  3. 삭제
  4. (a) 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계;
    (b) 상기 절연막이 형성된 기판 상에 소스 전극 및 드레인 전극이 서로 이격되도록 형성하는 단계;
    (c) 상기 소스 전극 및 드레인 전극이 서로 이격된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계; 및
    (d) 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계;를 포함하고,
    상기 (b) 단계는
    (b1) 상기 기판 상에 포토 레지스트를 도포하여 코팅하는 단계;
    (b2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계;
    (b3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및
    (b4) 리프트 오프법을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  5. 삭제
  6. 삭제
  7. (a) 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계;
    (b) 상기 섀도 마스크를 제거하고, 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계; 및
    (c) 상기 결정화된 채널부의 양단과 접촉하는 소스 전극 및 드레인 전극을 형성하는 단계; 및
    (d) 상기 소스 전극 및 드레인 전극이 형성된 기판 상에 절연막을 형성하고, 상기 절연막 상에 게이트 전극을 형성하는 단계;를 포함하고,
    상기 (c) 단계는
    (c1) 상기 채널부가 형성된 기판 상에 포토 레지스트를 도포하여 코팅하는 단계;
    (c2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계;
    (c3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및
    (c4) 리프트 오프법을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  8. 삭제
  9. 삭제
  10. (a) 기판 상에 소스 전극 및 드레인 전극이 서로 이격되도록 형성하는 단계;
    (b) 상기 소스 전극 및 드레인 전극이 서로 이격된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하고, 스퍼터링 공정으로 10층 이하의 전이금속 칼코겐화합물을 증착하여, 전이금속 칼코겐화합물로 형성된 채널부를 형성하는 단계;
    (c) 상기 채널부가 형성된 기판 상에 전자빔을 조사하여 결정화하는 단계; 및
    (d) 상기 채널부가 형성된 기판 상에 절연막을 형성하고, 상기 절연막 상에 게이트 전극을 형성하는 단계;를 포함하고,
    상기 (a) 단계는
    (a1) 상기 기판 상에 포토 레지스트를 도포하여 코팅하는 단계;
    (a2) 상기 포토 레지스트가 코팅된 기판 상에 섀도 마스크를 배치하고, UV를 조사하는 단계;
    (a3) 상기 UV를 조사받은 기판 상에 증발법으로 소스 전극 및 드레인 전극을 형성하는 단계; 및
    (a4) 리프트 오프법을 이용하여, 상기 포토 레지스트가 형성된 영역을 제거하는 단계;를 포함하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  11. 삭제
  12. 삭제
  13. 제1항, 제4항, 제7항, 제10항 중 어느 한 항에 있어서,
    상기 채널부의 길이가 0.01~1000㎛이고, 너비가 0.01~10000㎛이 되도록 형성하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  14. 제1항, 제4항, 제7항, 제10항 중 어느 한 항에 있어서,
    상기 게이트 전극은 알루미늄(Al), 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 1종 이상을 포함하고,
    상기 절연막은 SiO2, SiON, Al2O3, Y2O3, Ta2O5 및 HfO2 중 1종 이상을 포함하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  15. 제1항, 제4항, 제7항, 제10항 중 어느 한 항에 있어서,
    상기 소스 전극 및 드레인 전극은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 1종 이상의 금속, 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중 1종 이상의 금속 산화물을 포함하는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  16. 제1항, 제4항, 제7항, 제10항 중 어느 한 항에 있어서,
    상기 전이금속 칼코겐화합물에 포함되는 전이금속은 Mo, W, Sn, Zr, Ni, Ga, In, Bi, Hf, Re, Ta 및 Ti 중에서 선택되고,
    상기 전이금속 칼코겐화합물에 포함되는 칼코겐 원소는 S, Se 및 Te 중에서 선택되는 것을 특징으로 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  17. 제1항, 제4항, 제7항, 제10항 중 어느 한 항에 있어서,
    상기 스퍼터링 공정 및 전자빔 조사는 600℃ 이하의 온도에서 수행되는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
  18. 제1항, 제4항, 제7항, 제10항 중 어느 한 항에 있어서,
    상기 스퍼터링 공정은 RF 파워 5~20W, 공정 압력 5~20mTorr, 증착 시간 1~20분에서 수행되고,
    상기 전자빔 조사는 RF 파워 50~300W, DC 파워 50~3000V, 조사 시간 0.5~20분으로 수행되는 것을 특징으로 하는 전계 효과형 트랜지스터의 제조 방법.
KR1020170152941A 2017-11-16 2017-11-16 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법 Active KR102038552B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170152941A KR102038552B1 (ko) 2017-11-16 2017-11-16 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170152941A KR102038552B1 (ko) 2017-11-16 2017-11-16 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법

Publications (2)

Publication Number Publication Date
KR20190055992A KR20190055992A (ko) 2019-05-24
KR102038552B1 true KR102038552B1 (ko) 2019-10-30

Family

ID=66680191

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170152941A Active KR102038552B1 (ko) 2017-11-16 2017-11-16 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR102038552B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102735403B1 (ko) * 2023-01-31 2024-11-28 성균관대학교산학협력단 저온 용액 공정을 이용한 높은 홀 이동도를 갖는 p형 트랜지스터 제작 방법 및 그에 의해 제작된 p형 트랜지스터
US20240355738A1 (en) * 2023-04-21 2024-10-24 Wolfspeed, Inc. Power Semiconductor Devices Including Beryllium Metallization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348059B1 (ko) * 2012-07-06 2014-01-03 성균관대학교산학협력단 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
KR101548681B1 (ko) * 2014-06-17 2015-09-01 성균관대학교산학협력단 광 검출 소자 및 제조 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101175189B1 (ko) * 2007-12-06 2012-08-20 한국전자통신연구원 Ｎ형 및 ｐ형 칼코제나이드 소재 제조 방법, 칼코제나이드 박막형 트랜지스터 및 그의 제작 방법
WO2011066205A1 (en) * 2009-11-25 2011-06-03 E. I. Du Pont De Nemours And Company Aqueous process for producing crystalline copper chalcogenide nanoparticles, the nanoparticles so-produced, and inks and coated substrates incorporating the nanoparticles
KR20160004433A (ko) * 2014-07-02 2016-01-13 경희대학교 산학협력단 광반응성 증폭 포토 디바이스 및 그 제조방법
KR20170015645A (ko) * 2015-07-29 2017-02-09 한국기계연구원 트랜지스터 및 트랜지스터 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101348059B1 (ko) * 2012-07-06 2014-01-03 성균관대학교산학협력단 산소 플라즈마 처리된 채널층을 포함한 박막 트랜지스터 및 이의 제조 방법
KR101548681B1 (ko) * 2014-06-17 2015-09-01 성균관대학교산학협력단 광 검출 소자 및 제조 방법

Also Published As

Publication number Publication date
KR20190055992A (ko) 2019-05-24

Similar Documents

Publication Publication Date Title
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
KR100973124B1 (ko) 인듐과 아연을 포함하는 산화물 반도체 재료를 구비하는채널을 갖는 전계 효과 트랜지스터
JP6589552B2 (ja) 電子デバイス及び電子デバイスの製造方法
CN104299915B (zh) 金属氧化物薄膜晶体管制备方法
CN108630750B (zh) 具有二维侧边异质结构的半导体装置及其制造方法
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
CN104282576B (zh) 一种金属氧化物薄膜晶体管制作方法
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
CN110178221B (zh) 一种基于二维材料的晶体管及其制备方法和晶体管阵列器件
CN115210850B (zh) 碲氧化物和包括作为沟道层的碲氧化物的薄膜晶体管
CN110892532A (zh) 单极性n型或p型碳纳米管晶体管及其制造方法
KR102038552B1 (ko) 전이금속 칼코겐화합물을 이용한 전계 효과형 트랜지스터의 제조 방법
JP5501604B2 (ja) 有機薄膜トランジスタ
KR101957730B1 (ko) 전이금속 칼코겐화합물을 이용한 포토디텍터의 제조 방법
CN108376711B (zh) 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
KR102301846B1 (ko) 전이금속 칼코겐화합물 박막의 제조 방법 및 이를 이용한 전자소자의 제조 방법
KR102820132B1 (ko) 유기 반도체 디바이스의 소스/드레인용 전극, 그것을 사용한 유기 반도체 디바이스, 및 그것들의 제조 방법
KR102071051B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
KR20200076008A (ko) 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법
CN109801921A (zh) 一种双栅非易失电荷陷阱存储器及其制备方法
CN106252394B (zh) 氧化物薄膜的场效应晶体管器件及其制备方法
KR102879472B1 (ko) 반도체 소자 및 그의 제조방법
KR102888829B1 (ko) 접촉 저항이 감소된 트랜지스터 및 그 제조 방법
CN121126844A (zh) 一种二维器件的c型接触结构及其制备方法和应用
TW202544897A (zh) 半導體裝置的製法及其製品

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

St.27 status event code: A-0-1-A10-A12-nap-PA0109

PA0201 Request for examination

St.27 status event code: A-1-2-D10-D11-exm-PA0201

D13-X000 Search requested

St.27 status event code: A-1-2-D10-D13-srh-X000

D14-X000 Search report completed

St.27 status event code: A-1-2-D10-D14-srh-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

T11-X000 Administrative time limit extension requested

St.27 status event code: U-3-3-T10-T11-oth-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

St.27 status event code: A-1-2-D10-D21-exm-PE0902

PG1501 Laying open of application

St.27 status event code: A-1-1-Q10-Q12-nap-PG1501

E13-X000 Pre-grant limitation requested

St.27 status event code: A-2-3-E10-E13-lim-X000

P11-X000 Amendment of application requested

St.27 status event code: A-2-2-P10-P11-nap-X000

P13-X000 Application amended

St.27 status event code: A-2-2-P10-P13-nap-X000

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

St.27 status event code: A-1-2-D10-D22-exm-PE0701

GRNT Written decision to grant
PR0701 Registration of establishment

St.27 status event code: A-2-4-F10-F11-exm-PR0701

PR1002 Payment of registration fee

St.27 status event code: A-2-2-U10-U11-oth-PR1002

Fee payment year number: 1

PG1601 Publication of registration

St.27 status event code: A-4-4-Q10-Q13-nap-PG1601

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 4

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 5

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 6

P22-X000 Classification modified

St.27 status event code: A-4-4-P10-P22-nap-X000

PR1001 Payment of annual fee

St.27 status event code: A-4-4-U10-U11-oth-PR1001

Fee payment year number: 7