KR20200076008A - 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법 - Google Patents

투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법 Download PDF

Info

Publication number
KR20200076008A
KR20200076008A KR1020180164520A KR20180164520A KR20200076008A KR 20200076008 A KR20200076008 A KR 20200076008A KR 1020180164520 A KR1020180164520 A KR 1020180164520A KR 20180164520 A KR20180164520 A KR 20180164520A KR 20200076008 A KR20200076008 A KR 20200076008A
Authority
KR
South Korea
Prior art keywords
oxide
substrate
transparent oxide
manufacturing
electron beam
Prior art date
Application number
KR1020180164520A
Other languages
English (en)
Inventor
윤영준
김봉호
권순형
Original Assignee
한국세라믹기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국세라믹기술원 filed Critical 한국세라믹기술원
Priority to KR1020180164520A priority Critical patent/KR20200076008A/ko
Publication of KR20200076008A publication Critical patent/KR20200076008A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 기판 상에서 스퍼터링 공정과 전자빔 조사를 번갈아 진행함으로써, 박막의 활성화도를 증가시키는 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법에 대하여 개시한다.
본 발명에 따른 투명 산화물 박막의 제조 방법은 (a) 스퍼터링 공정을 이용하여, 기판 상에 제1투명 산화물을 증착하는 단계; 및 (b) 상기 제1투명 산화물이 증착된 기판에 전자빔을 조사하여 활성화된 제2투명 산화물을 형성하는 단계;를 포함하고, 상기 (a) 단계 내지 (b) 단계는 2회 이상 순차적으로 반복하여 수행되는 것을 특징으로 한다.

Description

투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법{METHOD FOR MANUFACTURING TRANSPARENT OXIDE THIN FILM AND METHOD FOR MANUFACTURING TRANSISTOR USING THE SAME}
본 발명은 스퍼터링 공정과 전자빔 조사를 순차적으로 반복하여 투명 산화물 박막을 제조하고, 이를 이용하여 트랜지스터를 제조하는 기술에 관한 것이다.
최근, 규소 기반 반도체 소자를 대신할 산화물 반도체에 대한 연구가 진행되고 있다. 예를 들어, 산화물 반도체로는 인듐 산화물 (In2O3), 아연 산화물 (ZnO), 갈륨 산화물 (Ga2O3), 주석 산화물(Sn2O3) 기반의 단일, 이성분계, 삼성분계 화합물 등이 있다.
산화물 반도체는 에너지 밴드 갭(band gap)이 넓고 광 투과도가 우수하여 박막 트랜지스터에서 활성 영역의 채널층으로 이용된다. 산화물 반도체는 수소화된 비정질 규소에 비하여 똑같이 비정질상을 보이지만, 우수한 이동도(mobility)를 보이기 때문에 고화질 액정표시장치(LCD)와 능동유기발광다이오드(AMOLED)에 적합하다. 또한, 액상기반 공정을 이용한 산화물 반도체 제조 기술은 고비용의 진공 증착 방법에 비해서 저비용이라는 이점이 있다.
산화물 반도체의 경우, 고온에서 장시간 열처리를 통해 금속과 산소와의 강한 결합을 유도하고 결함을 제어했다. 하지만 결함의 제어가 용이하지 않고 600℃ 이상의 높은 공정 온도로 인한 비용과 다양한 소자에 응용하기 어려운 문제점들이 있다.
대한민국 등록특허공보 제10-1373195호(2014.03.14.공고)
본 발명의 목적은 투명 산화물 박막을 활성화시키기 위해, 스퍼터링 공정과 전자빔 조사를 순차적으로 반복 수행하는 투명 산화물 박막의 제조 방법을 제공하는 것이다.
또한 본 발명의 목적은 우수한 소자 성능을 갖는 트랜지스터의 제조 방법을 제공하는 것이다.
본 발명의 목적들은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 본 발명의 다른 목적 및 장점들은 하기의 설명에 의해서 이해될 수 있고, 본 발명의 실시예에 의해 보다 분명하게 이해될 것이다. 또한, 본 발명의 목적 및 장점들은 특허 청구 범위에 나타낸 수단 및 그 조합에 의해 실현될 수 있음을 쉽게 알 수 있을 것이다.
본 발명은 (a) 스퍼터링 공정을 이용하여, 기판 상에 제1투명 산화물을 증착하는 단계; 및 (b) 상기 제1투명 산화물이 증착된 기판에 전자빔을 조사하여 활성화된 제2투명 산화물을 형성하는 단계;를 포함하고, 상기 (a) 단계 내지 (b) 단계는 2회 이상 순차적으로 반복하여 수행되는 투명 산화물 박막의 제조 방법을 제공한다.
본 발명은 (a) 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계; (b) 상기 절연막이 형성된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하는 단계; (c) 상기 섀도 마스크가 배치된 기판 상에 투명 산화물을 포함하는 채널부를 형성하는 단계; 및 (d) 상기 섀도 마스크를 제거하고, 채널부 상에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하고, 상기 (c) 단계는 (c1) 스퍼터링 공정을 이용하여, 기판 상에 제1투명 산화물을 증착하는 단계; (c2) 상기 제1투명 산화물이 증착된 기판에 전자빔을 조사하여 활성화된 제2투명 산화물을 형성하는 단계;를 포함하고, 상기 (c1) 단계 내지 (c2) 단계는 2회 이상 순차적으로 반복하여 수행되는 트랜지스터의 제조 방법을 제공한다.
본 발명에 따른 투명 산화물 박막의 제조 방법은 기판 상에서 스퍼터링 공정과 전자빔 조사를 번갈아 진행하기 때문에 박막의 활성화도를 증가시키는 효과가 있다. 특히, 스퍼터링 공정으로 증착층을 형성하는 단계와 전자빔 후처리하는 단계를 반복 수행하는 방법은 증착층을 한 번에 형성한 후, 전자빔 후처리하는 방법보다 박막의 활성화도를 높이고, 이를 이용한 트랜지스터의 소자 성능도 향상시킬 수 있다.
상술한 효과와 더불어 본 발명의 구체적인 효과는 이하 발명을 실시하기 위한 구체적인 사항을 설명하면서 함께 기술한다.
도 1은 본 발명에 따른 투명 산화물 박막의 제조 방법을 나타낸 순서도이다.
도 2는 본 발명에 따른 투명 산화물 박막의 제조 과정을 나타낸 공정도이다.
도 3은 본 발명에 따른 투명 산화물 박막의 합성 과정을 나타낸 개략도이다.
도 4는 전자의 IGZO 침투 깊이에 대한 몬테 카를로(monte carlo) 시뮬레이션 결과이다.
도 5는 본 발명에 따른 트랜지스터의 제조 방법을 나타낸 순서도이다.
도 6은 본 발명에 따른 트랜지스터의 사시도이다.
도 7은 도 6의 단면도이다.
도 8은 스퍼터링 공정으로 증착된 IGZO 의 금속 특성을 나타낸 비교예이다.
도 9는 스퍼터링 증착과 전자빔 조사로 형성된 IGZO의 반도체 특성을 나타낸 비교예이다.
도 10은 전자빔 조사 조건에 따른 기판의 온도를 나타낸 그래프이다.
도 11은 스퍼터링 증착과 대기 분위기에서 열처리된 IGZO의 반도체 특성을 나타낸 비교예이다.
전술한 목적, 특징 및 장점은 첨부된 도면을 참조하여 상세하게 후술되며, 이에 따라 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 것이다. 본 발명을 설명함에 있어서 본 발명과 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 상세한 설명을 생략한다. 이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다. 도면에서 동일한 참조부호는 동일 또는 유사한 구성요소를 가리키는 것으로 사용된다.
이하에서 구성요소의 "상부 (또는 하부)" 또는 구성요소의 "상 (또는 하)"에 임의의 구성이 배치된다는 것은, 임의의 구성이 상기 구성요소의 상면 (또는 하면)에 접하여 배치되는 것뿐만 아니라, 상기 구성요소와 상기 구성요소 상에 (또는 하에) 배치된 임의의 구성 사이에 다른 구성이 개재될 수 있음을 의미할 수 있다.
또한 어떤 구성요소가 다른 구성요소에 "연결", "결합" 또는 "접속"된다고 기재된 경우, 상기 구성요소들은 서로 직접적으로 연결되거나 또는 접속될 수 있지만, 각 구성요소 사이에 다른 구성요소가 "개재"되거나, 각 구성요소가 다른 구성요소를 통해 "연결", "결합" 또는 "접속"될 수도 있는 것으로 이해되어야 할 것이다.
이하에서는, 본 발명의 몇몇 실시예에 따른 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법을 설명하도록 한다.
투명 산화물 박막의 제조
도 1은 본 발명에 따른 투명 산화물 박막의 제조 방법을 나타낸 순서도이다. 도 2는 본 발명에 따른 투명 산화물 박막의 제조 과정을 나타낸 공정도이다.
도 1 및 도 2를 참조하면, 본 발명의 투명 산화물 박막의 제조 방법은 스퍼터링 공정으로 제1투명 산화물을 증착하는 단계(S110) 및 전자빔을 조사하여 활성화된 제2투명 산화물을 형성하는 단계(S120)를 포함하고, (S110) 단계 내지 (S120) 단계를 2회 이상 순차적으로 반복하는 단계(S130)를 포함한다.
본 발명에서는 도 2에 도시한 바와 같이, 스퍼터링 공정을 이용하여, 기판 상에 제1투명 산화물을 증착한다. 이어서, 상기 제1투명 산화물이 증착된 기판에 전자빔을 조사하여 활성화된 제2투명 산화물을 형성한다. 그리고 이 단계들을 2회 이상 순차적으로 반복하여 수행되는 것이 바람직하다. 이렇게 증착과 전자빔 조사를 반복하여 제조되는 투명 산화물 박막은 증착층을 한 번에 형성한 후, 전자빔 후처리하는 방법보다 활성화도가 증가하게 될 뿐만 아니라, 박막의 표면 조도가 증가하게 되고, 박막의 저항률이 감소하게 된다.
기판은 형상, 구조, 크기 등에 대해서는 특별한 제한이 없으며, 목적에 따라 적절히 선택할 수 있다. 상기 기판의 구조는 단층 구조여도 되고, 적층 구조여도 된다. 상기 기판은 예를 들어, Si 등의 무기 재료 등으로 형성될 수 있으나, 이에 제한되는 것은 아니다.
상기 기판 상에는 절연막이 형성된다. 상기 절연막은 SiO2, SiON, Al2O3, Y2O3, Ta2O5 및 HfO2 중 1종 이상을 포함할 수 있다.
상기 절연막은 코팅 방식, 진공 증착법, 스퍼터링법 등의 방식으로 형성될 수 있으며, 바람직하게는 섀도우 마스크(shadow mask)를 이용하여 형성될 수 있다. 상기 섀도 마스크는 메탈 섀도 마스크, PDMS(Polydimethylsiloxane) 또는 PMMA(Polymethyl methacrylate)와 같은 고분자 섀도 마스크 등을 사용할 수 있다.
상기 절연막이 형성된 기판 상에 제1투명 산화물을 증착하기 위해서는 스퍼터링 공정을 수행하는 것이 바람직하다. 박막 형성 시, 섀도 마스크를 이용할 수 있으나, 이에 제한되는 것은 아니다.
스퍼터링 공정에 있어서, 기공이나 결함이 최소화된 박막을 얻기 위해서 RF 파워를 최소화하고, 스퍼터 건과 기판 사이의 거리를 일정거리 이상으로 유지하여　증착율을 최소로 유지함으로써, 균일한 원자배열을 최대한 도모할 수 있다.
상기 스퍼터링 공정은 RF 파워 10~1,000W, 공정 압력 1~10mTorr 및 산화 가스 분위기에서 수행된다. 상기 산화 가스 분위기는 H2O, O2, 공기, CO, CO2 등의 산화 가스와 He, Ne, Ar, Kr 및 Xe 가스 중 1종 이상을 포함하는 비활성 가스의 혼합된 상태를 가리킨다. 예를 들어, 비활성 가스 및 산화 가스 총 100부피%에 대하여, 산화 가스 0.05~30부피%로 혼합된 분위기에서 스퍼터링 공정이 수행된다.
상기 투명 산화물은 300℃ 이하의 온도에서 증착된다. 이 경우, 전자빔 처리 역시 300℃ 이하에서 수행될 수 있다. 따라서 투명 산화물 박막 형성이 전체적으로 300℃ 이하의 온도에서 수행될 수 있다.
특히, 본 발명에서는 전자빔 조사에 의한 활성화 효율을 높이기 위해, 6nm 이하의 두께를 갖는 증착층을 형성하는 것이 바람직하다. 만약, 6nm 이상의 두께를 갖는 증착층을 한 번에 형성하고 전자빔 조사로 후처리하게 되면, 투명 산화물 박막의 활성화를 유도하기에 충분하지 못하다.
상기 투명 산화물은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGZTO (Indium Gallium Zinc Tin Oxide), IZTO(Indium-zinc-tin-oxide), ZnO(Zinc Oxide), ZTO(Zinc Tin Oxide), GZO(Gallium Zinc Oxide), IZTO(Indium-Zinc-Tin-Oxide), FTO(Fluorine-doped tin oxide　(SnO2:F)), 및 AZO(Aluminum-doped zinc-oxide) 중 1종 이상을 포함한다.
증착된 투명 산화물은 전자빔 조사에 의해 활성화될 수 있다. 본 발명에서는 스퍼터퍼링에 의한 증착과 전자빔 조사에 의한 활성화를 번갈아 진행하면서 투명 산화물 박막을 합성한다. 본 발명에 따라 박막 합성 시, 증착층을 한 번에 형성한 후, 전자빔 후처리하는 방법보다 활성화도가 증가하게 되고, 박막의 저항률이 감소하게 된다.
도 3은 본 발명에 따른 투명 산화물 박막의 합성 과정을 나타낸 개략도이다. 도 3에 도시한 바와 같이, 스퍼터링과 전자빔 조사를 진행하는 동안 기판을 회전시켜 스퍼터링과 전자빔 조사를 반복 수행할 수 있다.
도 3을 참조하면, 3번 위치에 IGZO 타겟이 장착되고, 7번 위치에 전자빔 소스가 장착되어 있고, 기판이 회전하고 있다. 산화 가스 분위기에서 기판이 2번에서 4번으로 한 번 지나갈 때, IGZO 가 증착된다. 증착되는 두께는 스퍼터링 공정 조건에 따라 조절이 가능하며, 대략 0.1~6nm의 두께로 증착될 수 있다.
그리고 기판이 6번에서 8번으로 한 번 지나갈 때, 전자빔 조사에 의해 증착된 IGZO가 활성화된다. 이처럼, 상기 증착을 위한 타겟은 임의의 위치에 장착될 수 있고, 증착 이후에 전자빔 조사가 이루어지도록 전자빔 소스는 임의의 위치에 장착될 수 있다.
도 4는 전자의 IGZO 침투 깊이에 대한 몬테 카를로(monte carlo) 시뮬레이션 결과이다. 도 4를 참조하면, IGZO 증착층 표면으로부터 6.0nm 까지 전자빔이 침투한 것을 확인할 수 있다.
전자빔 침투 깊이(x)에 대한 공식(potts range)은 다음과 같다.
x = 0.1(E1.5)/p, (x = ㎛, E = kV, p = g/cm3)
E = 0.5kV, p = 6.1g/cm3 이면,
x = 0.1(E1.5)/p,
x = 0.005796㎛ = 5.796nm
따라서, 상기 전자빔 조사의 침투 깊이는 대략 6nm 이하임을 보여준다.
상기 전자빔 조사는 RF 파워 50~1,000W, DC 파워 50~5,000V 및 산화 가스 분위기에서 수행되는 것이 바람직하다.
상기 RF 파워는 동일한 값의 RF 파워를 인가하더라도 전자빔 소스 혹은 스퍼터 타겟의 면적에 따라 다른 값의 파워 밀도를 보인다.
예를 들어, RF 파워 300W는 전자빔 소스의 직경 60mm에서 하기 계산식을 통해, 10.6W/cm2의 파워 밀도를 보인다.
계산식 : (RF 파워/(인가면적)= 파워 밀도(W/cm2), 인가면적: πr2, r : 전자빔 소스의 반지름
같은 방식으로 100W는 3.5W/cm2, 500W는 17.7W/cm2, 1000W는 35.4W/cm2 이다. 800*128mm2의 linear 형태 소스에서는 0.3W/cm2의 낮은 파워 밀도를 보인다. 800*128mm2의 linear 형태 소스에서 10.6W/cm2의 파워 밀도를 보이려면 약 10900W의 RF 파워가 인가 되어야 한다.
상기 산화 가스 분위기는 H2O, O2, 공기, CO, CO2 등의 산화 가스와 He, Ne, Ar, Kr 및 Xe 가스 중 1종 이상을 포함하는 비활성 가스의 혼합된 상태를 가리킨다. 예를 들어, 비활성 가스 및 산화 가스 총 100부피%에 대하여, 산화 가스 0.05~30부피%로 혼합된 분위기에서 전자빔 공정이 수행된다.
상기 전자빔 조사 역시 300℃ 이하의 온도에서 수행되며, 투명 산화물 박막은 전체적으로 300℃ 이하의 온도에서 수행된다.
트랜지스터의 제조
본 발명에서는 상기 투명 산화물 박막의 제조 방법을 이용하여 트랜지스터를 제조할 수 있다.
도 5를 참조하면, 본 발명에 따른 트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계(S210), 절연막이 형성된 기판 상에 섀도 마스크를 배치하는 단계(S220), 투명 산화물을 포함하는 채널부를 형성하는 단계(S230), 및 섀도 마스크를 제거하고, 소스 전극과 드레인 전극을 형성하는 단계(S240)를 포함한다.
먼저, 기판(10) 상에 게이트 전극(20)을 형성하고, 상기 게이트 전극(20) 상에 절연막(30)을 형성한다. 상기 기판(10)과 절연막(30)에 대한 사항은 박막의 제조 방법에서 전술한 바와 같다.
상기 게이트 전극(20)은 채널부의 전기적 특성을 제어하기 위한 것으로, 도전성을 가지는 물질을 포함한다. 예를 들어, 상기 게이트 전극은 실리콘(Si)이나 금속을 포함할 수 있다. 상기 금속은 금(Au), 베릴륨(Be), 비스무트(Bi), 코발트(Co), 구리(Cu), 하프늄(Hf), 인듐(In), 망간(Mn), 몰리브덴(Mo), 니켈(Ni), 납(Pb), 팔라듐(Pd), 백금(Pt), 로듐(Rh), 레늄(Re), 루테늄(Ru), 탄탈륨(Ta), 텔륨(Te), 티타늄(Ti), 텅스텐(W), 아연(Zn) 및 지르코늄(Zr) 중 1종 이상을 포함할 수 있다.
이어서, 절연막(30)이 형성된 기판(10) 상에 섀도 마스크를 배치한다.
상기 섀도 마스크의 형상에 따라, 수십 나노미터 정도의 폭으로 채널부(40)를 형성할 수 있고, 정밀한 형상의 전극을 형성할 수 있다. 상기 섀도 마스크는 채널부와 동일한 형상의 개구부를 포함한다.
이어서, 스퍼터링 공정으로 투명 산화물을 증착하고, 전자빔을 조사하여 상기 투명 산화물을 활성화한다.
구체적으로, 스퍼터링 공정으로 기판 상에 제1투명 산화물을 증착한다. 이어서, 상기 제1투명 산화물이 증착된 기판에 전자빔을 조사하여 활성화된 제2투명 산화물을 형성한다. 그리고 이 단계들을 2회 이상 순차적으로 반복하여 수행되는 것이 바람직하다.
여기서, 투명 산화물을 6nm 이하의 두께로 증착하고 전자빔을 조사하는 단계를 반복하여 수행함에 따라, 전체 두께가 10~500nm 인 채널부(40)를 형성할 수 있다. 특히, 증착층이 형성될 때마다 전자빔을 조사하기 때문에 상대적으로 두꺼운 채널부를 형성하여도 활성화도가 우수한 효과가 있다. 또한 증착층을 한 번에 형성한 후, 전자빔 후처리하는 방법보다 활성화도가 증가하게 되고, 채널부의 저항률이 감소하게 된다.
상기 채널부(40)는 길이(d1)가 0.01~1000㎛이고, 너비(d2)가 0.01~10000㎛이 되도록 형성될 수 있다.
채널부의 길이와 너비가 작아지게 되면 생기는 문제들을 총칭하여 단채널 효과(short channel effect)와 협채널 효과(narrow channel effect)라 한다. 이러한 문제들은 채널부의 크기가 작아짐에 따라 드레인 전극과 소스 전극이 가까워져서 서로 영향을 주기 때문에 발생한다. 또한, 채널부의 크기가 작아서, 드레인 전극과 소스 전극에 의한 필드(field)가 채널부 전체 크기에 대해 상대적으로 커지게 됨으로써 발생하는 문제들이다.
채널부의 길이가 충분히 길 때는 드레인 전극과 소스 전극에 의해 형성되는 공핍 영역(depletion region)이 상대적으로 작다. 하지만 채널부의 길이가 상대적으로 짧아지면 드레인 전극과 소스 전극에 의해 형성되는 공핍 영역(depletion region)이 채널부 전체 크기에 대해 무시할 수 없는 수준으로 영향을 미치게 된다. 주로 임계 전압(threshold voltage)이 변하거나 포화 상태(saturation)가 제대로 일어나지 않거나 핫 캐리어 이펙트(hot carrier effect)가 발생하는 문제를 일으키게 된다. 상기 핫 캐리어는 더 이상 열적인 평형상태를 유지하지 못하는 캐리어를 가리킨다.
이어서, 상기 섀도 마스크를 제거하고, 활성화된 채널부(40)와 접촉하는 전극(50)을 형성한다. 상기 전극(50)은 소스 전극과 드레인 전극을 포함하며, 섀도 마스크 또는 포토리소그래피 공정을 이용하여 선택적으로 증착시킬 수 있다.
도 6 및 도 7에 도시한 바와 같이, 패턴화된 전극(50)은 채널부(40) 상에 형성되며, 패턴화된 전극 사이에는 이격 공간을 갖는다. 상기 이격 공간의 길이(d3)는 대략 0.1~500㎛일 수 있다.
상기 소스 전극 및 드레인 전극은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중 1종 이상의 금속, 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중 1종 이상의 금속 산화물을 포함할 수 있다.
이처럼, 본 발명은 스퍼터링 공정으로 6nm 이하의 투명 산화물을 증착시키고, 전자빔을 조사하여 활성화하는 과정을 순차적으로 반복 수행함으로써, 활성화도가 우수한 박막을 제조할 수 있다. 이러한 투명 산화물을 기반으로 하는 박막은 소스 전극과 드레인 전극 사이에 위치하여 채널부로 적용될 수 있다. 상기 투명 산화물 기반의 채널부를 갖는 트랜지스터는 활성화도가 우수하며, 높은 전자 이동도와 우수한 소자 성능을 나타낼 수 있다.
이와 같이 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법에 대하여 그 구체적인 실시예를 살펴보면 다음과 같다.
1. 트랜지스터의 제조
비교예
Si 기판 상에 게이트 전극을 형성하고, 그 위에 SiO2 절연막을 형성하였다. 상기 SiO2 절연막 상에 채널부와 동일한 형상의 개구부를 가지는 섀도 마스크를 배치하고, 스퍼터링 공정으로 IGZO을 10분 동안 우선 증착하였다(As-deposited IGZO). 증착 조건은 25℃, 증착 파워 20W, 증착 압력 5mTorr, 증착 시간 10분이다.
이어서, 전자빔 조사 공정을 RF 파워 300W, DC 파워 500V, 산소/아르곤 분위기 비율 3%, 조사 시간 5분으로 진행하였다.
이어서, 상기 섀도 마스크를 제거하고, 상기 채널부에 소스 전극과 드레인 전극을 형성하였다.
실시예
Si 기판 상에 게이트 전극을 형성하고, 그 위에 SiO2 절연막을 형성하였다. 상기 SiO2 절연막 상에 채널부와 동일한 형상의 개구부를 가지는 섀도 마스크를 배치하고, 스퍼터링 공정으로 IGZO을 1분 동안 우선 증착하였다(As-deposited IGZO). 증착 조건은 25℃, 증착 파워 20W, 증착 압력 5mTorr, 증착 시간 1분이다.
이어서, 전자빔 조사 공정을 RF 파워 300W, DC 파워 500V, 산소/아르곤 분위기 비율 3%, 조사 시간 5분으로 진행하였다.
이어서, 앞선 스퍼터링과 전자빔 조사 공정을 번갈아 10회 진행하여 스퍼터링 공정을 총 10분 진행하였다.
이어서, 상기 섀도 마스크를 제거하고, 상기 채널부에 소스 전극과 드레인 전극을 형성하였다.
2) 물성 결과
도 8은 스퍼터링 공정으로 증착된 IGZO (As-deposited IGZO)의 금속 특성을 나타낸 비교예이다.
도 8(a)에서는 게이트 전압(VGS)을 0V~15V로 조절하고, 드레인 전압(VDS) 0V~15V 범위에서 드레인 전류를 측정하였다. 도 8(b)에서는 드레인 전압(VDS)을 2V~10V 로 조절하고, 게이트 전압(VGS) -5V~25V 범위에서 드레인 전류를 측정하였다.
도 8을 참조하면, as-deposited IGZO 은 반도체 특성을 보이지 않고 금속 특성을 보인다. 게이트 전압에 상관없이 항상 전류가 흐르는 것을 알 수 있다.
도 9는 스퍼터링 증착과 전자빔 조사로 형성된 IGZO의 반도체 특성을 나타낸 비교예이다. as-deposited IGZO 채널부에 전자빔을 조사하여 활성화하였다. 전자빔 조건은 Ar 10sccm, O2 0.3sccm 분위기, 25℃, RF 파워 300W, 조사 시간 5분, DC 파워는 500V이다. 전자빔 조사 후 기판의 온도가 260℃에 도달했다. 기판의 온도는 도 10에서 확인할 수 있다.
도 9의 조건에서 얻은 결과로부터 전자 이동도를 계산하였다. 그 결과, IGZO 채널부는 반도체 특성을 보이며, on/off 비율이 7.3×108을 보이고, 전자 이동도는 10.1cm2/Vs를 보였다.
도 11은 스퍼터링 증착과 대기 분위기에서 열처리된 IGZO의 반도체 특성을 나타낸 비교예이다.
as-deposited IGZO 채널부를 400℃에서 1시간 동안 열처리하였다. 그 결과, IGZO 채널부는 반도체 특성을 보이며, on/off 비율이 2.1×109을 보이고, 전자 이동도는 9.35cm2/Vs를 보였다.
특히, 도 10과 도 11을 비교해보면, 전자빔 조사 공정의 온도 260℃ 가 열처리 공정의 온도 400℃ 보다 낮음에도 불구하고, 전자빔 조건으로 제조된 소자의 특성과 열처리 조건으로 제조된 소자의 특성이 유사한 것을 확인할 수 있다.
실시예는 스퍼터링과 전자빔 조사 공정을 번갈아 10회 진행함에 따라, 증착층이 형성될 때마다 전자빔을 조사하기 때문에, 비교예에 비해 활성화도가 증가하고, 채널부의 저항이 감소하게 될 것으로 예상된다.
이상과 같이 본 발명에 대해서 예시한 도면을 참조로 하여 설명하였으나, 본 명세서에 개시된 실시 예와 도면에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시 예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.
10 : 기판
20 : 게이트 전극
30 : 절연막
40 : 채널부
50 : 전극

Claims (6)

  1. (a) 스퍼터링 공정을 이용하여, 기판 상에 제1투명 산화물을 증착하는 단계; 및
    (b) 상기 제1투명 산화물이 증착된 기판에 전자빔을 조사하여 활성화된 제2투명 산화물을 형성하는 단계;를 포함하고,
    상기 (a) 단계 내지 (b) 단계는 2회 이상 순차적으로 반복하여 수행되는 투명 산화물 박막의 제조 방법.
  2. 제1항에 있어서,
    상기 투명 산화물은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IGZO(Indium Gallium Zinc Oxide), IGZTO (Indium Gallium Zinc Tin Oxide), IZTO(Indium-zinc-tin-oxide), ZnO(Zinc Oxide), ZTO(Zinc Tin Oxide), GZO(Gallium Zinc Oxide), IZTO(Indium-Zinc-Tin-Oxide), FTO(Fluorine-doped tin oxide　(SnO2:F)), 및 AZO(Aluminum-doped zinc-oxide) 중 1종 이상을 포함하는 투명 산화물 박막의 제조 방법.
  3. (a) 기판 상에 게이트 전극을 형성하고, 상기 게이트 전극 상에 절연막을 형성하는 단계;
    (b) 상기 절연막이 형성된 기판 상에 채널부와 동일한 형상의 개구부를 포함하는 섀도 마스크를 배치하는 단계;
    (c) 상기 섀도 마스크가 배치된 기판 상에 투명 산화물을 포함하는 채널부를 형성하는 단계; 및
    (d) 상기 섀도 마스크를 제거하고, 채널부 상에 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하고,
    상기 (c) 단계는
    (c1) 스퍼터링 공정을 이용하여, 기판 상에 제1투명 산화물을 증착하는 단계; 및
    (c2) 상기 제1투명 산화물이 증착된 기판에 전자빔을 조사하여 활성화된 제2투명 산화물을 형성하는 단계;를 포함하고,
    상기 (c1) 단계 내지 (c2) 단계는 2회 이상 순차적으로 반복하여 수행되는 트랜지스터의 제조 방법.
  4. 제3항에 있어서,
    상기 스퍼터링 공정은 RF 파워 10~1,000W, 공정 압력 1~10mTorr 및 비활성 가스 및 산화 가스 총 100부피%에 대하여, 산화 가스 30부피% 이하에서 수행되는 트랜지스터의 제조 방법.
  5. 제3항에 있어서,
    상기 전자빔 조사는 RF 파워 50~1,000W, DC 파워 50~5,000V 및 비활성 가스 및 산화 가스 총 100부피%에 대하여, 산화 가스 30부피% 이하에서 수행되는 트랜지스터의 제조 방법.
  6. 제3항에 있어서,
    상기 스퍼터링 공정 및 전자빔 조사는 300℃ 이하의 온도에서 수행되는 트랜지스터의 제조 방법.

KR1020180164520A 2018-12-18 2018-12-18 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법 KR20200076008A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180164520A KR20200076008A (ko) 2018-12-18 2018-12-18 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180164520A KR20200076008A (ko) 2018-12-18 2018-12-18 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200076008A true KR20200076008A (ko) 2020-06-29

Family

ID=71400965

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180164520A KR20200076008A (ko) 2018-12-18 2018-12-18 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법

Country Status (1)

Country Link
KR (1) KR20200076008A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220160762A (ko) * 2021-05-28 2022-12-06 한국세라믹기술원 리소그래피 마스크용 반사층의 제조 방법
WO2023091330A1 (en) * 2021-11-22 2023-05-25 Corning Incorporated Amorphous transparent conductive oxide films and methods of fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373195B1 (ko) 2012-07-06 2014-03-14 연세대학교 산학협력단 산화물반도체 조성물 및 그 제조방법, 산화물반도체 박막 형성 방법, 전자소자 제조 방법 및 그에 따라 제조된 전자 부품

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101373195B1 (ko) 2012-07-06 2014-03-14 연세대학교 산학협력단 산화물반도체 조성물 및 그 제조방법, 산화물반도체 박막 형성 방법, 전자소자 제조 방법 및 그에 따라 제조된 전자 부품

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220160762A (ko) * 2021-05-28 2022-12-06 한국세라믹기술원 리소그래피 마스크용 반사층의 제조 방법
WO2023091330A1 (en) * 2021-11-22 2023-05-25 Corning Incorporated Amorphous transparent conductive oxide films and methods of fabricating the same

Similar Documents

Publication Publication Date Title
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
JP5698431B2 (ja) 薄膜トランジスタ及びその製造方法
JP5116290B2 (ja) 薄膜トランジスタの製造方法
JP5118812B2 (ja) 電界効果型トランジスタ
JP4981282B2 (ja) 薄膜トランジスタの製造方法
WO2012091126A1 (ja) 薄膜トランジスタの半導体層用酸化物およびスパッタリングターゲット、並びに薄膜トランジスタ
JP5499529B2 (ja) 薄膜トランジスタ搭載基板、その製造方法及び画像表示装置
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
TW200950120A (en) Method of treating semiconductor element
JP6505804B2 (ja) 薄膜トランジスタ
KR20140033348A (ko) 박막 트랜지스터의 반도체층용 산화물, 상기 산화물을 구비한 박막 트랜지스터의 반도체층 및 박막 트랜지스터
WO2016061714A1 (zh) 一种金属氧化物薄膜晶体管制作方法
KR100999501B1 (ko) 금속이 도핑된 투명 전도성 산화물 박막의 제조방법 및 이를 적용한 박막 트랜지스터
KR20200076008A (ko) 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법
KR102036971B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR100996644B1 (ko) ＺｎＯ ＴＦＴ의 제조방법
KR102149352B1 (ko) 선택적 전자빔 처리를 이용한 박막 트랜지스터의 제조 방법
KR101346612B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR20150128322A (ko) 박막 트랜지스터 제조 방법
KR101570443B1 (ko) 산화물 반도체 박막의 결정화 방법
KR102217043B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
KR102432688B1 (ko) 다중층 선택 소자 및 그 제조 방법
KR102214812B1 (ko) 비정질 박막 트랜지스터 및 이의 제조 방법
KR102071051B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
KR20080091899A (ko) 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법

Legal Events

Date Code Title Description
E601 Decision to refuse application