KR102082697B1 - 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법 - Google Patents

산화물 반도체 박막 포토 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR102082697B1
KR102082697B1 KR1020180053530A KR20180053530A KR102082697B1 KR 102082697 B1 KR102082697 B1 KR 102082697B1 KR 1020180053530 A KR1020180053530 A KR 1020180053530A KR 20180053530 A KR20180053530 A KR 20180053530A KR 102082697 B1 KR102082697 B1 KR 102082697B1
Authority
KR
South Korea
Prior art keywords
thin film
oxide
oxide semiconductor
semiconductor layer
nanostructure
Prior art date
Application number
KR1020180053530A
Other languages
English (en)
Other versions
KR20190129223A (ko
Inventor
김현재
김동우
김영규
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020180053530A priority Critical patent/KR102082697B1/ko
Publication of KR20190129223A publication Critical patent/KR20190129223A/ko
Application granted granted Critical
Publication of KR102082697B1 publication Critical patent/KR102082697B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0328—Inorganic materials including, apart from doping materials or other impurities, semiconductor materials provided for in two or more of groups H01L31/0272 - H01L31/032
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Nanotechnology (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 반도체 박막 포토 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성되는 제1 나노 와이어 구조를 포함하는 제1 산화물 박막; 상기 제1 산화물 박막 상에 형성되는 제1 산화물 반도체층; 상기 제1 산화물 반도체층 상에 형성되는 제2 나노 와이어 구조를 포함하는 제2 산화물 박막; 상기 제2 산화물 박막 상에 형성되는 제2 산화물 반도체층; 및 상기 제2 산화물 반도체층 상에 형성되는 소스/드레인 전극을 포함하고, 상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하는 것을 특징으로 한다.

Description

산화물 반도체 박막 포토 트랜지스터 및 그 제조방법{OXIDE SEMICONDUCTOR THIN FILM PHOTO TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 게이트 절연층 및 제1 산화물 반도체층 사이에 형성된 제1 나노 와이어 구조를 갖는 제1 산화물 박막 및 제1 산화물 반도체층 및 제2 산화물 반도체층 사이에 형성된 제2 나노 와이어 구조를 갖는 제2 산화물 박막을 형성함으로써, 가시광 흡수율 및 전기적 특성을 향상시킨 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법에 관한 것이다.
최근 디스플레이가 초고해상도 및 대면적을 갖도록 제조됨에 따라 백플레인 에 적용될 트랜지스터에 대한 연구가 계속되고 있으며, 트랜지스터의 반도체로 산화물 반도체를 이용하는 기술이 개발되었다.
산화물 박막 트랜지스터는 기존 비정질 실리콘(a-Si) 박막트랜지스터에 비해 높은 이동도와 낮은 누설전류(off-current)를 가지고 있고 우수한 균일도를 가지고 있어 차세대 디스플레이 구동소자의 가능성 측면에서 많은 각광을 받고 있다.
또한, 산화물 박막 트랜지스터의 채널층 영역으로 사용되는 산화물 반도체는 넓은 밴드갭 에너지(> 3eV)로 인해 420nm 이하의 UV 영역의 빛을 가했을 때 그 빛을 흡수하여 광전류를 생성해내는 특성을 이용하여 광전자소자에 관한 연구가 많이 진행되고 있으며 특히 플라스틱 기판 등의 유연하고 투명한 소자의 제작이 가능하다.
그러나, 투명한 소재는 가시광을 감지하는 소자에 적용할 수 없는 한계를 가지고 있어 가시광 흡수가 가능한 추가적인 물질의 증착이 필수적으로 요구되는 실정이다.
대한민국 등록특허공보 제10-1441808호(2014.09.11) "금속 나노와이어가 복합된 유연성 아연산화물 투명전극 및 이를 이용한 박막태양전지"
본 발명의 실시예들은 나노 와이어 구조를 포함하는 산화물 박막을 절연층 및 산화물 반도체층 사이에 샌드위치 시킴으로써 임의적인 결함을 유도하여 가시광 흡수율이 향상된 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예들은 투명한 RGB 이미지 센서로 적용할 수 있는 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 산화물 반도체 박막 포토트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 형성되는 제1 나노 와이어 구조를 포함하는 제1 산화물 박막; 상기 제1 산화물 박막 상에 형성되는 제1 산화물 반도체층; 상기 제1 산화물 반도체층 상에 형성되는 제2 나노 와이어 구조를 포함하는 제2 산화물 박막; 상기 제2 산화물 박막 상에 형성되는 제2 산화물 반도체층; 및 상기 제2 산화물 반도체층 상에 형성되는 소스/드레인 전극을 포함하고, 상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하는 것을 특징으로 한다.
상기 제1 산화물 박막 및 제2 산화물 박막은 동일한 산화물 물질일 수 있다.
상기 제1 산화물 박막은 상기 절연층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성될 수 있다.
상기 제2 산화물 박막은 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성될 수 있다.
상기 자연 건조는 0℃ 내지 500℃ 에서 1분 내지 60분 동안 수행될 수 있다.
상기 나노구조체가 분산된 용액의 나노구조체 및 용매의 질량비는 0.1% 내지 80% 일 수 있다.
상기 열처리는 50℃ 내지 1000℃의 범위에서 수행될 수 있다.
상기 열처리는 1분 내지 10시간 동안 수행될 수 있다.
상기 제1 산화물 박막 또는 상기 제2 산화물 박막은 1 nm 내지 30 nm 의 두께를 가질 수 있다.
상기 제1 산화물 반도체층 또는 상기 제2 산화물 반도체층은 50℃ 내지 1000℃의 열처리를 통하여 활성화될 수 있다.
상기 제1 산화물 반도체층 또는 제 2 산화물 반도체층은 10 nm 내지 100 nm의 두께를 가질 수 있다.
상기 제1 산화물 반도체층 또는 제2 산화물 반도체층은 InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 적어도 어느 하나를 포함할 수 있다.
상기 산화물 물질은 MgO, CaO, SrO, BaO, Y2O3, La2O3, CeO2, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, Cr2O3, MoO3, WO3, Mn2O3, Fe2O3, Co3O4, Rh2O3, NiO, PdO, PtO, CuO, Ag2O, Au2O3, ZnO, Al2O3, Ga2O3, In2O3, SiO2, SnO2 또는 Bi2O3 중 적어도 어느 하나를 포함할 수 있다.
본 발명의 다른 실시예에 따른 산화물 반도체 박막 포토트랜지스터의 제조 방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계; 상기 제1 산화물 박막 상에 제1 산화물 반도체층을 형성하는 단계; 상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계; 상기 제2 산화물 박막 상에 제2 산화물 반도체층을 형성하는 단계; 및 상기 제2 산화물 반도체층 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계를 포함하고, 상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하는 것을 특징으로 한다.
상기 게이트 절연층 상에 제1 산화물 박막을 형성하는 단계는 상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계; 상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계; 및 상기 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 열처리 하는 단계를 포함할 수 있다.
상기 제1 산화물 반도체층 상에 제2 산화물 박막을 형성하는 단계는 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계; 상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계; 상기 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 열처리 하는 단계를 포함할 수 있다.
본 발명의 실시예들은 나노 와이어 구조를 포함하는 산화물 박막을 절연층 및 산화물 반도체층 사이에 샌드위치 시킴으로써 임의적인 결함을 유도하여 가시광 흡수율이 향상된 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공할 수 있다.
본 발명의 실시예들은 투명한 RGB 이미지 센서로 적용할 수 있는 산화물 반도체 박막 포토 트랜지스터 및 이의 제조방법을 제공할 수 있다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조 방법 중 나노 와이어 구조를 포함하는 산화물 박막의 제조방법을 도시한 것이다.
도 3a는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터 및 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 전류-전압 특성(transfer curve)을 도시한 그래프이고, 도 3b는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 출력 특성(output curve)을 도시한 그래프이다.
도 4a 내지 도 4c는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이고, 도 4d 및 도 4e는 본 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
도 1a 내지 도 1h는 본 발명의 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조방법을 도시한 것이다.
본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)는 기판(110), 게이트 전극(111), 게이트 절연층(112), 제1 산화물 박막(113), 제1 산화물 반도체층(114), 제2 산화물 박막(115), 제2 산화물 반도체층(116) 및 소스/드레인 전극(117,118)을 포함한다.
도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 기판(110)을 준비하고, 준비된 기판(110) 상에 게이트 전극(111)을 형성한다.
도 1a 에 도시된 바와 같이 기판(110)은 산화물 반도체 박막 포토 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다.
예를 들어, 기판(110)은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 기판(110)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.
도 1b 에 도시된 바와 같이 게이트 전극(111)은 기판(110) 상에 형성될 수 있다.
예를 들어, 게이트 전극(111)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 전극(111)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 게이트 전극(111)은 p+-Si 물질을 게이트 전극(111)으로 이용할 수도 있다.
도 1c를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 게이트 전극(120) 상에 게이트 절연층(Gate Insulator)(112)을 형성한다.
게이트 절연층(112)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 절연층(112)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있다.
그러나, 게이트 절연층(112)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
도 1d를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 게이트 절연층(112) 상에 제1 산화물 박막(113)이 형성된다.
구체적으로, 제1 산화물 박막(113)은 게이트 절연층(112) 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 나노구조체 기반 템플릿을 형성한다. 이후, 상기 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제1 나노 와이어 구조를 포함하는 제1 산화물 박막(113)을 형성할 수 있다.
제1 산화물 박막(113)은 1 nm 내지 30 nm 의 두께로 형성될 수 있고, 바람직하게는 제1 산화물 반도체층 또는 제2 산화물 반도체층보다 얇게 형성될 수 있으며, 1 nm 이하의 두께로 형성될 경우, 결함이 잘 형성되지 않는 문제점이 존재한다.
제1 산화물 박막(113)을 제조하는 방법은 후술할 도 1f의 제2 나노와이어 구조를 포함하는 제2 산화물 박막(115)을 제조하는 방법과 동일할 수 있고, 제1 산화물 박막(113)은 제2 산화물 박막(115)과 동일한 산화물 물질을 증착하여 형성될 수 있다. 제1 나노 와이어 구조를 포함하는 제1 산화물 박막(113)을 제조하는 방법은 후술하는 도 2a 내지 도 2e에서 상세하게 설명하기로 한다.
도 1e를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제1 산화물 박막(113) 상에 제1 산화물 반도체층(114)이 형성된다.
구체적으로, 제1 산화물 반도체층(114)은 제1 산화물 박막(113) 상에 산화물 반도체를 증착시킨 후 열처리를 통하여 활성화되고, 10 nm 내지 100 nm의 두께로 형성될 수 있으며, 바람직하게는 제1 산화물 박막 또는 제2 산화물 박막보다 두껍게 형성될 수 있다.
상기 산화물 반도체는 스퍼터링 공정, CVD(Chemical Vapor Deposition) 공정, ALD(Atomic Layer Deposition) 공정 및 용액 공정 중 어느 하나의 공정에 의해 증착될 수 있다.
또한, 상기 산화물 반도체는 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 어느 하나의 방법을 사용하여 제1 산화물 박막(113) 상에 코팅될 수 있으나 그 방법은 이에 한정되지 않으며, 공지된 다른 방법들이 이용될 수도 있다.
상기 산화물 반도체는 인듐 갈륨 징크 옥사이드(IGZO; InGaZnO)와 같은 다중성분계물질, 인듐 징크 옥사이드(IZO; InZnO)와 같은 이중성분계 물질 또는 징크 옥사이드(ZnO)와 같은 단일성분계 산화물 반도체를 사용할 수 있다.
구체적으로, 상기 산화물 반도체는 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
제1 산화물 반도체층(114)을 활성화하기 위한 열처리는 50℃ 내지 1000℃의 범위의 온도에서 1분 내지 10시간 동안 수행될 수 있다.
제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)은 동일 또는 상이한 물질로 이루어질 수 있으며, 바람직하게는 상이한 물질로 이루어질 수 있다.
제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)이 서로 상이한 물질로 이루어질 경우, 제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116) 사이에 샌드위치된 제2 산화물 박막(115)에 더 많은 결함을 형성할 수 있어, 동일한 물질로 이루어진 경우보다 산화물 반도체 박막 포토 트랜지스터의 가시광의 흡수율이 향상될 수 있다.
도 1f를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제1 산화물 반도체층(114) 상에 제2 산화물 박막(115)이 형성된다.
구체적으로, 제2 산화물 박막(115)은 제1 산화물 반도체층(114) 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 나노구조체 기반 템플릿을 형성한다. 이후, 상기 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제2 나노 와이어 구조를 포함하는 제2 산화물 박막(115)을 형성할 수 있다.
제2 산화물 박막(115)은 1 nm 내지 30 nm 의 두께로 형성될 수 있고, 바람직하게는 제1 산화물 반도체층 또는 제2 산화물 반도체층보다 얇게 형성될 수 있으며, 1 nm 이하의 두께로 형성될 경우, 결함이 잘 형성되지 않는 문제점이 존재한다.
제2 산화물 박막(115)을 제조하는 방법은 상기 도 1d의 제1 나노 와이어 구조를 포함하는 제1 산화물 박막(113)을 제조하는 방법과 동일할 수 있고, 제2 산화물 박막(115)은 제1 산화물 박막(113)과 동일한 산화물 물질을 증착하여 형성될 수 있다.
제2 나노 와이어 구조를 포함하는 제2 산화물 박막(115)을 제조하는 방법은 후술하는 도 2a 내지 도 2e에서 상세하게 설명하기로 한다.
도 1g를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제2 산화물 박막(115) 상에 제2 산화물 반도체층(116)이 형성된다.
제2 산화물 반도체층(116)을 형성하는 방법은 제1 산화물 반도체층(114)을 형성하는 방법과 동일할 수 있다.
구체적으로, 제2 산화물 반도체층(116)은 제2 산화물 박막(115) 상에 산화물 반도체를 증착시킨 후 50℃ 내지 1000℃의 범위의 온도에서 1분 내지 10시간 동안 열처리하여 활성화 될 수 있다.
제2 산화물 반도체층(116)은 10 nm 내지 100 nm의 두께로 형성될 수 있고, 바람직하게는 제1 산화물 박막 또는 제2 산화물 박막의 두께보다 두껍게 형성될 수 있다.
제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)은 동일 또는 상이한 물질로 이루어질 수 있으며, 바람직하게는 상이한 물질로 이루어질 수 있다.
제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116)이 서로 상이한 물질로 이루어질 경우, 제1 산화물 반도체층(114) 및 제2 산화물 반도체층(116) 사이에 샌드위치된 제2 산화물 박막(115)에 더 많은 결함을 형성할 수 있어, 동일한 물질로 이루어진 경우보다 산화물 반도체 박막 포토 트랜지스터의 가시광의 흡수율이 향상될 수 있다.
도 1h를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터(100)의 제조 방법은 제2 산화물 반도체층(116) 상에 소스 전극(117) 및 드레인 전극(118)이 서로 이격되어 형성된다.
소스 전극(117) 및 드레인 전극(118)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 소스 전극(117) 및 드레인 전극(118)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다. 실시예에 따라서는 소스 전극(117) 및 드레인 전극(118)은 상기 도전 물질이 두 가지 이상 적층된 다층 구조로 형성될 수도 있다.
상기에서 살펴본 바와 같이, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터는 절연층 및 제1 산화물 반도체층 사이에 제1 산화물 박막이 샌드위치 되어있고, 제1 산화물 반도체층과 제2 산화물 반도체층 사이에 제2 산화물 박막이 샌드위치 되어 있으며, 제1 산화물 박막 및 제2 산화물 박막은 나노 와이어 구조를 포함하고 있어, 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하게 된다.
따라서, 본 발명의 실시예에 따른 산화물 반도체 박막 포토 트랜지스터는 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수할 수 있다.
또한, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제1 산화물 박막 또는 제2 산화물 박막의 두께는 제1 산화물 반도체층 또는 제2 산화물 반도체층 보다 얇게 형성될 수 있으며, 산화물 반도체 박막 포토 트랜지스터는 1㎛ 이하의 두께로 형성될 수 있다.
이하에서는 도 2a 내지 도 2e를 참조하여 나노 와이어 구조를 포함하는 산화물 박막을 형성하는 방법에 대하여 상세하게 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조 방법 중 나노 와이어 구조를 포함하는 산화물 박막의 제조방법을 도시한 것이다.
도 2a 및 도 2b를 참조하면, 나노 와이어 구조를 포함하는 산화물 박막의 제조방법은 기판(210) 상에 나노구조체가 분산된 용액(220)을 도포한 후 자연 건조를 시킨다.
나노구조체가 분산된 용액(220)의 나노구조체 및 용매의 질량비는 0.1% 내지 80%일 수 있다.
상기 나노구조체는 입자 크기가 1nm 내지 1000nm일 수 있으며, SiO2, TiO2, ZrO2, Al2O3, SnO2, Sb2O5, Nb2O3, Y2O3, ZnO, Ag 및 Ni 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
나노구조체가 분산된 용액(220)을 기판(210) 상에 도포하는 방법은 당 분야에서 사용하는 방법으로서 그 방법을 특별하게 한정하는 것은 아니나, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating), 롤-투-롤(Roll-to-Roll) 및 스크린 프린팅(Screen Printing) 등의 방법을 사용할 수 있고, 바람직하게는 스핀코팅(spin coating) 방법을 사용할 수 있다.
스핀코팅(spin coating) 방법을 사용할 경우, 100rpm 내지 20,000rpm의 속도로 나노구조체가 분산된 용액(220)을 기판(210) 상에 도포할 수 있다.
도 2b에 도시된 바와 같이 나노구조체 기반 템플릿(230)은 기판(210) 상에 나노구조체가 분산된 용액(210)을 도포한 후 자연 건조시켜 섬(island) 형태로 랜덤(Random)하게 형성될 수 있다.
나노구조체가 분산된 용액(210)의 자연 건조는 0℃ 내지 500℃의 범위에서 1분 내지 60분 동안 수행될 수 있다.
도 2c를 참조하면, 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 제조 방법 중 제1 나노와이어 구조의 제조방법은 나노구조체 기반 템플릿(230) 상에 산화물 물질(240)을 증착한다.
산화물 물질(240)은 MgO, CaO, SrO, BaO, Y2O3, La2O3, CeO2, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, Cr2O3, MoO3, WO3, Mn2O3, Fe2O3, Co3O4, Rh2O3, NiO, PdO, PtO, CuO, Ag2O, Au2O3, ZnO, Al2O3, Ga2O3, In2O3, SiO2, SnO2 또는 Bi2O3 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
산화물 물질(240)은 나노구조체 기반 템플릿(230) 상에 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 증착될 수 있다.
도 2d 및 도 2e를 참조하면, 산화물 물질(240)이 증착된 나노구조체 기반 템플릿(230)이 기판(210)으로부터 제거된 후 기판 상에 나노 와이어 구조를 포함하는 산화물 박막(260)이 형성되며, 이후 열처리(미도시)를 진행한다.
상기 나노구조체 기반 템플릿을 제거하는 방법으로는 리프트 오프(lift off), 초음파 처리(ultrasonication), 습식 식각(wet etch) 및 건식 식각(dry etch) 중 적어도 하나의 방법을 이용하여 제거될 수 있으나, 이에 제한되지 않고 다양한 방법을 이용하여 제거될 수 있다.
도 2a 내지 도 2e에 도시된, 기판(210) 상에 나노구조체가 분산된 용액(220)을 도포한 후 자연 건조시켜 형성된 나노구조체 기반 템플릿(230) 상에 산화물 물질(240)을 증착한 후 상기 나노구조체 기반 템플릿을 제거하는 공정은 적어도 1회 이상 반복할 수 있으며, 바람직하게는 3회 내지 4회 반복할 수 있다.
도 2a 내지 도 2e에 도시된 나노 와이어 구조를 포함하는 산화물 박막을 형성하는 공정을 반복하여 수행할 경우, 나노 와이어의 밀도가 높아지게 되고 이에 따라 결함의 수가 증가하여 가시광의 흡수가 향상되는 효과를 가질 수 있다.
그러나, 4회 이상 반복하였을 경우에는 나노 와이어의 형태가 나타나지 않게 되고 이에 따라 결함이 형성되지 않아 산화물 반도체 박막 포토 트랜지스터의 전기적 특성이 저하되는 문제점이 존재하게 된다.
나노 와이어 구조를 포함하는 산화물 박막(260)은 1 nm 내지 30nm 의 두께를 가질 수 있고, 바람직하게는 산화물 반도체층 보다 얇게 형성될 수 있으며, 1 nm 이하의 두께로 형성될 경우, 결함이 잘 형성되지 않는 문제점이 존재한다.
상기 열처리는 50℃ 내지 1000℃의 범위의 온도에서 1분 내지 10시간 동안 수행될 수 있다.
이하에서는 본 발명의 일 실시예에 따른 산화물 반도체 박막 포토 트랜지스터의 특성을 설명하기로 한다.
( 실시예 )
(기판 및 게이트 절연층의 준비)
P-type 실리콘(heavily boron doped Si) 기판 상에 알루미늄(Al) 등과 같은 금속 물질을 증착 및 패터닝 하여 게이트 전극을 형성하였다.
게이트 전극이 형성된 기판 상에 열산화(thermal oxidation) 방법을 이용하여 게이트 절연층으로서 SiO2을 형성하여 SiO2/p+-Si 기판을 준비하였다.
이후, SiO2/p+-Si 기판의 표면에 형성되어 있을 수 있는 유기물 또는 불순물을 제거하기 위하여 아세톤, 메탄올, 초순수(DI water)의 순서로 초음파 세척기를 이용하여 각각 10분동안 세척을 실시한 후 N2 기체를 이용하여 남아있는 액체를 제거하였다.
전술한 바와 같이 게이트 전극 및 게이트 절연층이 형성된 기판 상에 Deep UV 램프 (파장 185nm, 254nm)를 이용하여 15분간 표면처리를 통하여 다량의 OH-기들을 발생시켜 용액의 젖힘성 증가를 위한 친수성 표면을 형성하였다.
(제1 산화물 박막의 형성)
게이트 전극, 게이트 절연층이 형성된 기판 상에 스핀코팅(Spin coating)을 이용하여 나노구조체 용액을 도포하였다. 나노구조체 용액은 12nm 크기의 SiO2 나노파티클이 30%의 함량으로 분산된 형태인 콜로이달 실리카(LUDOX社의 HS-30)를 이용하였다.
이후, 상온에서 약 5분간 건조시켜, 섬(island) 형태의 나노구조체 기반 템플릿을 형성하였다.
나노구조체 기반 템플릿이 형성된 기판상에 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 산화물 물질을 증착한 후, DI water 상에서 초음파 처리(ultrasonication)를 통하여 나노구조체 기반 템플릿을 제거한 후 300℃의 온도하에 1시간동안 열처리를 하였다.
(제1 산화물 반도체층의 형성)
상기 형성된 제1 산화물 박막 상에 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 IGZO(Indium-Gallium-Zinc-Oxide)를 증착 한 후 300℃의 온도하에 1시간동안의 열처리를 통하여 제1 산화물 반도체층을 활성화시켰다.
(제2 산화물 박막의 형성)
제2 산화물 박막은 제1 산화물 반도체층 상에 제1 산화물 박막과 동일한 방법으로 형성된다.
(제2 산화물 반도체층의 형성)
제2 산화물 반도체층은 제2 산화물 박막 상에 제1 산화물 반도체층과 동일한 방법으로 형성된다.
(소스/ 드레인 전극의 형성)
제2 산화물 반도체층 상에 섀도우 마스크(shadow mask) 및 RF 마그네트론 스퍼터링(RF Magnetron Sputtering)을 이용하여 채널의 폭 및 길이가 각각 1000㎛ 및 150㎛인 소스/드레인 전극을 증착하여 산화물 박막 포토 트랜지스터를 완성하였다.
도 3a는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터 및 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 전류-전압 특성(transfer curve)을 도시한 그래프이고, 도 3b는 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 출력 특성(output curve)을 도시한 그래프이다.
도 3a을 참조하면, 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터(빨간색 그래프)는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터(검정색 그래프)와 비교하여, off 전류가 높고, on 전류가 낮음을 알 수 있다.
이는 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터는 제1 산화물 박막 및 제2 산화물 박막 내에 결함 인터페이스(highly defective interface, HDI)를 포함함으로써 산화물 반도체 박막 포토 트랜지스터의 전기적 특성이 향상됨을 알 수 있다.
도 3b를 참조하면, 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터는 전압 변화에 따른 전류의 증감이 확실함을 알 수 있으며, 이로부터 산화물 반도체 박막 포토 트랜지스터로서 전기적 특성이 향상됨을 확인할 수 있다.
도 4a 내지 도 4c는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이고, 도 4d 및 도 4e는 본 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 도시한 그래프이다.
도 4a 내지 도 4c를 참조하면, 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 측정하기 위하여 Red(635nm), Green(532nm), Blue(405nm)의 3가지 파장대의 레이저를 사용하였다.
드레인 전압은 각각 Red는 1.95 eV, Green은 2.33 eV 및 Blue는 3.06eV로 고정하였고, 레이저의 조사 강도는 레이저별로 1 mW, 3 mW, 5 mW, 및 10 mW 로 변화를 주어 조사하였다.
나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터는 Red 레이저 및 Green 레이저를 조사하였을 경우에는 조사 강도의 변화에도 불구하고 산화물 반도체 박막 포토 트랜지스터의 전달 특성이 거의 나타나지 않음을 알 수 있다.
반면에, Blue 레이저를 조사하였을 경우에는 높은 에너지로 인하여 빛을 흡수하여 Off 전류가 크게 변하는 것을 알 수 있다.
따라서, 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터는 IGZO의 3eV 이상의 넓은 밴드갭으로 인하여 에너지가 낮은 가시광 영역의 빛은 흡수하지 못함을 알 수 있다.
도 4d 및 도 4e를 참조하면, 본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터의 광반응성을 측정하기 위하여 Red(635nm), Green(532nm) 의 2가지 파장대의 레이저를 사용하였다.
드레인 전압은 각각 Red는 1.95 eV 및 Green은 2.33 eV 로 고정하였고, 레이저의 조사 강도는 레이저별로 1 mW, 3 mW, 5 mW, 및 10 mW 로 변화를 주어 조사하였다.
다만, Blue 레이저의 경우는 나노 와이어 구조를 포함하지 않는 산화물 반도체 박막 포토 트랜지스터에서도 전류의 변화를 나타내어 Blue 레이저는 조사하지 않았다.
본 발명의 일 실시예에 따른 나노 와이어 구조를 포함하는 산화물 반도체 박막 포토 트랜지스터는 Red 레이저 및 Green 레이저의 조사 강도가 높아질수록 문턱 전압이 음의 방향으로 이동하고, Off전류가 증가하는 것을 알 수 있다.
이로부터 에너지가 낮은 가시광 영역에서도 나노 와이어 구조를 포함하는 산화물 박막으로 인하여 박막 내 결함에서 광을 흡수하여 산화물 반도체 박막 포토 트랜지스터의 전기적 특성이 향상됨을 알 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100 : 산화물 반도체 박막 포토 트랜지스터
110 : 기판
111 : 게이트 전극
112 : 게이트 절연층
113 : 제1 산화물 박막
114 : 제1 산화물 반도체층
115 : 제2 산화물 박막
116 : 제2 산화물 반도체층
117 : 소스 전극
118 : 드레인 전극

Claims (18)

  1. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 형성되는 제1 나노 와이어 구조를 포함하는 제1 산화물 박막;
    상기 제1 산화물 박막 상에 형성되는 제1 산화물 반도체층;
    상기 제1 산화물 반도체층 상에 형성되는 제2 나노 와이어 구조를 포함하는 제2 산화물 박막;
    상기 제2 산화물 박막 상에 형성되는 제2 산화물 반도체층; 및
    상기 제2 산화물 반도체층 상에 형성되는 소스/드레인 전극
    을 포함하고,
    상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하되,
    상기 제1 및 제2 나노 와이어 구조를 포함하는 상기 제1 및 제2 산화물 박막을 형성하는 공정이 반복됨에 따라 나노와이어의 밀도가 증가되며, 상기 밀도가 증가된 나노와이어를 통해 가시광 영역에서 상기 제1 및 제2 산화물 박막의 흡수율이 변화되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  2. 제1항에 있어서,
    상기 제1 산화물 박막 및 제2 산화물 박막은 동일한 산화물 물질인 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  3. 제1항에 있어서,
    상기 제1 산화물 박막은 상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  4. 제1항에 있어서,
    상기 제2 산화물 박막은 상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포한 후 자연 건조 시켜 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 형성되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  5. 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 자연 건조는 0℃ 내지 500℃ 에서 1분 내지 60분 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  6. 제3항 또는 제4항 중 어느 한 항에 있어서,
    상기 나노구조체가 분산된 용액의 나노구조체 및 용매의 질량비는 0.1% 내지 80%인 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  7. 삭제
  8. 삭제
  9. 제1항에 있어서,
    상기 제1 산화물 박막 또는 상기 제2 산화물 박막은 1 nm 내지 30nm 의 두께를 갖는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  10. 제1항에 있어서,
    상기 제1 산화물 반도체층 또는 상기 제2 산화물 반도체층은 50℃ 내지 1000℃의 열처리를 통하여 활성화 되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  11. 제1항에 있어서,
    상기 제1 산화물 반도체층 또는 제 2 산화물 반도체층은 10 nm 내지 100 nm의 두께를 갖는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  12. 제1항에 있어서,
    상기 제1 산화물 반도체층 또는 제2 산화물 반도체층은 InGaZnO, ZnO, ZrInZnO, InZnO, AlInZnO, ZnO, InGaZnO4, ZnInO, ZnSnO, In2O3, Ga2O3, HfInZnO, GaInZnO, HfO2, SnO2, WO3, TiO2, Ta2O5, In2O3SnO2, MgZnO, ZnSnO3, ZnSnO4, CdZnO, CuAlO2, CuGaO2, Nb2O5 또는 TiSrO3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  13. 제2항에 있어서,
    상기 산화물 물질은 MgO, CaO, SrO, BaO, Y2O3, La2O3, CeO2, TiO2, ZrO2, HfO2, V2O5, Nb2O5, Ta2O5, Cr2O3, MoO3, WO3, Mn2O3, Fe2O3, Co3O4, Rh2O3, NiO, PdO, PtO, CuO, Ag2O, Au2O3, ZnO, Al2O3, Ga2O3, In2O3, SiO2, SnO2 또는 Bi2O3 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  14. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계;
    상기 제1 산화물 박막 상에 제1 산화물 반도체층을 형성하는 단계;
    상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계;
    상기 제2 산화물 박막 상에 제2 산화물 반도체층을 형성하는 단계; 및
    상기 제2 산화물 반도체층 상에 서로 이격되는 소스/드레인 전극을 형성하는 단계
    를 포함하고,
    상기 제1 산화물 박막 및 제2 산화물 박막은 각각 박막 내 결함 인터페이스(highly defective interface, HDI)를 포함하며 상기 결함 인터페이스를 통하여 가시광 영역의 광을 흡수하고,
    상기 제1 및 제2 나노 와이어 구조를 포함하는 상기 제1 및 제2 산화물 박막을 형성하는 공정이 반복됨에 따라 나노와이어의 밀도가 증가되며, 상기 밀도가 증가된 나노와이어를 통해 가시광 영역에서 상기 제1 및 제2 산화물 박막의 흡수율이 변화되는 것을 특징으로 하는 것을 산화물 반도체 박막 포토 트랜지스터의 제조 방법.
  15. 제14항에 있어서,
    상기 게이트 절연층 상에 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계는
    상기 게이트 절연층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계;
    상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 형성하는 단계; 및
    상기 제1 나노 와이어 구조를 포함하는 제1 산화물 박막을 열처리하는 단계
    를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터의 제조 방법.
  16. 제14항에 있어서,
    상기 제1 산화물 반도체층 상에 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계는
    상기 제1 산화물 반도체층 상에 나노구조체가 분산된 용액을 도포 및 자연 건조시켜 나노 구조체 기반 템플릿을 형성하는 단계;
    상기 형성된 나노구조체 기반 템플릿 상에 산화물 물질을 증착한 후 상기 나노구조체 기반 템플릿을 제거하여 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 형성하는 단계; 및
    상기 제2 나노 와이어 구조를 포함하는 제2 산화물 박막을 열처리하는 단계
    를 포함하는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터의 제조 방법.
  17. 제10항에 있어서,
    상기 열처리는 50℃ 내지 1000℃의 범위에서 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.
  18. 제 10항에 있어서,
    상기 열처리는 1분 내지 10시간 동안 수행되는 것을 특징으로 하는 산화물 반도체 박막 포토 트랜지스터.

KR1020180053530A 2018-05-10 2018-05-10 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법 KR102082697B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180053530A KR102082697B1 (ko) 2018-05-10 2018-05-10 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180053530A KR102082697B1 (ko) 2018-05-10 2018-05-10 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20190129223A KR20190129223A (ko) 2019-11-20
KR102082697B1 true KR102082697B1 (ko) 2020-05-22

Family

ID=68729284

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180053530A KR102082697B1 (ko) 2018-05-10 2018-05-10 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102082697B1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102418176B1 (ko) * 2020-02-28 2022-07-06 성균관대학교산학협력단 광 뉴로모픽 소자, 이의 제조 방법 및 이를 포함하는 인공신경망
KR102198721B1 (ko) * 2020-06-19 2021-01-05 인천대학교 산학협력단 투명 인공 광 시냅스 및 그 제조방법
KR102198720B1 (ko) * 2020-06-19 2021-01-05 인천대학교 산학협력단 뉴로모픽 광 검출기 및 그 제조방법
KR102471908B1 (ko) * 2020-07-17 2022-11-28 성균관대학교산학협력단 2 차원 절연체를 포함하는 광센서
CN113314642B (zh) * 2021-05-28 2022-06-21 吉林建筑大学 一种双绝缘层日盲紫外光敏薄膜晶体管的制备方法
KR102420429B1 (ko) * 2021-06-10 2022-07-13 한양대학교 산학협력단 양자점이 내장된 산화물 반도체 기반의 광 검출기
KR102618344B1 (ko) * 2021-12-30 2023-12-28 숭실대학교산학협력단 광검출 효율이 향상된 이중 이종 접합 구조를 가지는 광전자 소자 및 그 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140263945A1 (en) * 2013-03-14 2014-09-18 Nutech Ventures Floating-gate transistor photodetector

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5916761B2 (ja) * 2011-01-28 2016-05-11 ノースウェスタン ユニバーシティ 金属酸化物薄膜およびナノ材料から誘導される金属複合薄膜の低温製造
KR101441808B1 (ko) 2013-05-21 2014-09-18 연세대학교 산학협력단 금속 나노와이어가 복합된 유연성 아연산화물 투명전극 및 이를 이용한 박막태양전지
KR102446410B1 (ko) * 2015-09-17 2022-09-22 삼성전자주식회사 광전소자 및 이를 포함하는 전자장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140263945A1 (en) * 2013-03-14 2014-09-18 Nutech Ventures Floating-gate transistor photodetector

Also Published As

Publication number Publication date
KR20190129223A (ko) 2019-11-20

Similar Documents

Publication Publication Date Title
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
US10192992B2 (en) Display device
US20230215954A1 (en) Thin film transistor, thin film transistor array panel including the same, and method of manufacturing the same
US9053937B2 (en) Semiconductor device and method of manufacturing the same
KR101056678B1 (ko) 인버터 제작 방법 및 인버터
JP2011071476A (ja) 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR100857455B1 (ko) 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
US20120085998A1 (en) Transistors and electronic devices including the same
JP2009010348A (ja) チャンネル層とその形成方法、及び該チャンネル層を含む薄膜トランジスタとその製造方法
KR102108121B1 (ko) 박막 트랜지스터 기판
US10396187B2 (en) Semiconductor device
KR20170119294A (ko) 완전 자기-정렬된 듀얼-게이트 박막 트랜지스터를 제조하기 위한 방법
JP6260326B2 (ja) 薄膜トランジスタ装置及びその製造方法
CN109037076A (zh) 金属氧化物薄膜晶体管制备的方法
CN108376711B (zh) 制备具有顶栅结构和聚合物电解质介质层的二维半导体晶体管的方法
US20220052172A1 (en) Vertical thin film transistor with perforated or comb-gate electrode configuration and fabrication methods for same
KR102071051B1 (ko) 산화물 반도체 박막 트랜지스터 및 그 제조방법
KR102217043B1 (ko) 산화물 박막 트랜지스터 및 그 제조 방법
KR20150128322A (ko) 박막 트랜지스터 제조 방법
KR101420289B1 (ko) 반도체 소자 및 그 제조 방법
KR102036972B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102660923B1 (ko) 도핑된 주석 산화물 박막 트랜지스터 및 그 제조 방법
KR20110024697A (ko) 박막 트랜지스터의 제조방법
JP6286988B2 (ja) 薄膜トランジスタの製造方法
CN116565005A (zh) 一种晶体管及其和沟道层制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant