KR102036972B1 - 산화물 박막 트랜지스터 및 그 제조방법 - Google Patents

산화물 박막 트랜지스터 및 그 제조방법 Download PDF

Info

Publication number
KR102036972B1
KR102036972B1 KR1020170157443A KR20170157443A KR102036972B1 KR 102036972 B1 KR102036972 B1 KR 102036972B1 KR 1020170157443 A KR1020170157443 A KR 1020170157443A KR 20170157443 A KR20170157443 A KR 20170157443A KR 102036972 B1 KR102036972 B1 KR 102036972B1
Authority
KR
South Korea
Prior art keywords
oxide
thin film
solution
semiconductor thin
film transistor
Prior art date
Application number
KR1020170157443A
Other languages
English (en)
Other versions
KR20190059636A (ko
Inventor
김현재
강준기
나재원
박성표
박정우
이진혁
Original Assignee
연세대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 연세대학교 산학협력단 filed Critical 연세대학교 산학협력단
Priority to KR1020170157443A priority Critical patent/KR102036972B1/ko
Publication of KR20190059636A publication Critical patent/KR20190059636A/ko
Application granted granted Critical
Publication of KR102036972B1 publication Critical patent/KR102036972B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 산화물 박막 트랜지스터 및 그 제조방법을 개시한다. 본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층 상에 산화물 반도체 박막; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 산화물 반도체 박막은 산화물 용액 및 광촉매 반응 물질이 혼합된 용액에 자외선을 조사한 후 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 상기 형성된 게이트 절연층 상에 코팅하여 형성되며, 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.

Description

산화물 박막 트랜지스터 및 그 제조방법{OXIDE THIN FILM TRANSISTOR AND METHOD OF MANUFACTURING THE SAME}
본 발명은 산화물 박막 트랜지스터 및 그 제조방법에 관한 것으로, 보다 상세하게는 자외선에 의해 활성화되는 광촉매 반응 물질을 이용하여 전기적 특성 및 신뢰성을 향상시킨 플렉서블 디스플레이 장치용 산화물 박막 트랜지스터 및 그 제조방법에 관한 것이다.
디스플레이의 백플레인으로 사용되는 스위칭 소자나 구동 소자로 비정질 실리콘(a-Si)이나 폴리 실리콘(poly-Si)을 사용하는 실리콘(Si) 기반 박막 트랜지스터(TFT: Thin Film Transistor)와 산화물 박막 트랜지스터가 있다.
실리콘(Si) 기반 박막 트랜지스터의 비정질 실리콘(a-Si) 박막 트랜지스터는 제조가 용이하지만 낮은 전자 이동도를 갖고 있다. 한편, 폴리 실리콘(poly-Si) 박막 트랜지스터는 비정질 실리콘(a-Si) 박막트랜지스터에 비해 전자 이동도가 높아 대면적의 고화질 디스플레이에 적용가능하며 안정성도 높지만, 제조공정이 복잡하고 제조원가가 높으며, 패널 내 소자 특성의 불균일로 인해 보상회로를 필요로 하는 문제점이 있다.
이러한 실리콘(Si) 기반 박막 트랜지스터의 단점을 해결하고자 산화물 박막 트랜지스터가 개발되고 있다. 산화물 박막 트랜지스터는 기존 비정질 실리콘(a-Si) 박막 트랜지스터에 비해 높은 이동도와 낮은 누설전류(off-current)를 가지고 있어, 차세대 디스플레이 구동소자의 가능성 측면에서 많은 각광을 받고 있다.
산화물 박막 트랜지스터의 채널층 영역으로 사용되는 산화물 반도체 박막을 만들기 위한 여러 가지 방법 중 하나로, 진공장비를 사용해 산화물 반도체를 기판에 물리적 혹은 화학적으로 증착하는 방법이 있다. 하지만 이 방법은 높은 생산비용이 필요하다는 단점이 있다.
이러한 단점을 극복하기 위한 방법으로, 용액공정을 사용하여 산화물 반도체 박막을 형성하는 방법이 있다. 하지만 생산비용을 낮출 수 있다는 장점에도 불구하고, 용액공정으로 제작된 산화물 박막 트랜지스터의 소자를 활성화 시키기 위해서는 300℃이상의 고온 열처리가 필요하며, 이러한 특성은 고온에서 변성, 변색 등의 특성 저하를 수반하는 플렉서블 디스플레이의 기판에 적용하는데 어려움이 존재한다.
따라서, 기존 300℃ 대비 낮은 온도에서 산화물 박막 트랜지스터의 활성화가 가능하면서도, 신뢰성을 향상시킬 수 있는 용액공정 기반의 산화물 반도체 박막의 제조 방법에 대한 연구 개발이 필요하다.
한국등록특허 제10-1759495호, "산화물 트랜지스터 및 그 제조 방법" 한국등록특허 제10-1728846호, "광촉매를 이용한 폐수 처리 장치" 한국등록특허 제10-1456237호, "저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자"
본 발명의 실시예들은 광촉매 반응 물질을 이용하여 산화물 반도체 박막을 제조함으로써 용액 기반의 저온 공정이 가능한 산화물 박막 트랜지스터 및 이의 제조방법을 제공하고자 한다.
본 발명의 실시예들은 광촉매 반응 물질을 이용하여 산화물 반도체 박막을 제조함으로써 장치의 전기적 특성 및 신뢰성이 향상된 산화물 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.
본 발명의 실시예들은 광촉매 반응 물질을 재활용함으로써 친환경적인 산화물 박막 트랜지스터 및 그 제조방법을 제공하고자 한다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 형성된 게이트 전극; 상기 게이트 전극 상에 형성된 게이트 절연층; 상기 게이트 절연층막 상에 산화물 반도체 박막; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극을 포함하고, 상기 산화물 반도체 박막은 산화물 용액 및 광촉매 반응 물질이 혼합된 용액에 자외선을 조사한 후 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 상기 형성된 게이트 상에 코팅하여 형성되며, 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.
상기 자외선은 100nm 내지 400nm 범위의 파장일 수 있다.
상기 자외선은 5분 내지 60분 동안 조사될 수 있다.
상기 열처리는 230℃ 내지 280℃ 범위의 온도에서 수행될 수 있다.
상기 열처리는 30분 내지 3시간 동안 수행될 수 있다.
상기 산화물 용액은 아연 전구체, 갈륨 전구체, 인듐 전구체 또는 주석 전구체 및 이들의 혼합물 중 어느 하나를 포함할 수 있다.
상기 산화물 용액은 인듐 용액과 아연 용액을 5:1의 비율로 혼합하여 형성된 IZO 용액일 수 있다.
상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함할 수 있다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 기판 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극 상부에 형성된 산화물 반도체 박막; 상기 산화물 반도체 박막 상에 형성된 게이트 절연층; 및 상기 게이트 절연층 상에 형성된 게이트 전극을 포함하고, 상기 산화물 반도체 박막은 산화물 용액 및 광촉매 반응 물질이 혼합된 용액에 자외선을 조사한 후 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 상기 형성된 게이트 절연층 상에 코팅하여 형성되며, 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것을 특징으로 한다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조방법은 기판 상에 게이트 전극을 형성하는 단계; 상기 게이트 전극 상에 형성된 게이트 절연층을 형성하는 단계; 상기 게이트 절연층 상에 산화물 반도체 박막을 형성하는 단계; 열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 단계; 및 상기 산화물 반도체 박막의 상부에 서로 이격되어 소스 전극 및 드레인 전극을 형성하는 단계; 를 포함하고, 상기 산화물 반도체 박막을 형성하는 단계는, 산화물 용액 및 광촉매 반응 물질이 혼합된 용액을 준비하고, 상기 혼합된 용액에 자외선을 조사하는 단계; 및 상기 자외선이 조사된 혼합된 용액에서 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 상기 형성된 게이트 절연층 상에 코팅하여 상기 산화물 반도체 박막을 형성하는 단계를 포함한다.
본 발명의 실시예에 따르면, 광촉매 반응 물질을 이용하여 산화물 반도체 박막을 제조함으로써 용액 공정 기반의 저온 공정이 가능한 산화물 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면, 광촉매 반응 물질을 이용하여 산화물 반도체 박막을 제조함으로써 문턱전압 등의 소자의 전기적 특성 및 신뢰성이 개선된 산화물 박막 트랜지스터를 제공할 수 있다.
또한, 본 발명의 실시예에 따르면, 광촉매 반응 물질을 재활용함으로써 친환경적인 산화물 박막 트랜지스터를 제조할 수 있다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
도 2는 본 발명의 다른 실시예에 따른 산화물 박막 트랜지스터의 단면을 도시한 것이다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터를 제조하는 과정을 도시한 것이다.
도 4a 및 도 4b는 도 3의 산화물 박막 트랜지스터의 열처리 온도별 전기적(전압-전류) 특성을 도시한 그래프이다.
도 5a는 본 발명의 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 광촉매 반응 물질을 이용하지 않고 제조된 산화물 박막을 포함하는 산화물 박막 트랜지스터에 대해 20V의 게이트 바이어스 스트레스 테스트를 0초(s), 10초, 100초, 1000초의 시간 조건 별로 진행한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
도 5b는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 광촉매 반응 물질을 이용하여 제조된 산화물 박막을 포함하는 산화물 박막 트랜지스터에 대해 20V의 게이트 바이어스 스트레스 테스트를 0초(s), 10초, 100초, 1000초의 시간 조건 별로 진행한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
도 6은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조시 사용된 광촉매 반응 물질을 재활용하여 제조된 산화물 박막을 포함하는 산화물 박막 트랜지스터에 대한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
이하 첨부 도면들 및 첨부 도면들에 기재된 내용들을 참조하여 본 발명의 실시예를 상세하게 설명하지만, 본 발명이 실시예에 의해 제한되거나 한정되는 것은 아니다.
본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다.
본 명세서에서 사용되는 "실시예", "예", "측면", "예시" 등은 기술된 임의의 양상(aspect) 또는 설계가 다른 양상 또는 설계들보다 양호하다거나, 이점이 있는 것으로 해석되어야 하는 것은 아니다.
또한, '또는' 이라는 용어는 배타적 논리합 'exclusive or'이기보다는 포함적인 논리합 'inclusive or'를 의미한다. 즉, 달리 언급되지 않는 한 또는 문맥으로부터 명확하지 않는 한, 'x가 a 또는 b를 이용한다'라는 표현은 포함적인 자연 순열들(natural inclusive permutations) 중 어느 하나를 의미한다.
또한, 본 명세서 및 청구항들에서 사용되는 단수 표현("a" 또는 "an")은, 달리 언급하지 않는 한 또는 단수 형태에 관한 것이라고 문맥으로부터 명확하지 않는 한, 일반적으로 "하나 이상"을 의미하는 것으로 해석되어야 한다.
또한, 막, 층, 영역, 구성 요청 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 층, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 또한, 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터의 제조방법을 설명하기 위하여 도시한 것이다.
본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)는 기판(110), 게이트 전극(120), 게이트 절연층(130), 산화물 반도체 박막(140) 및 소스/드레인 전극(150,160)을 포함한다.
도 1a 및 1b를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 기판(110)을 준비하고, 준비된 기판(110) 상에 게이트 전극(120)을 형성한다.
도 1a 에 도시된 바와 같이 기판(110)은 산화물 박막 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다.
예를 들어, 기판(110)은 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 기판(110)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.
도 1b 에 도시된 바와 같이 게이트 전극(120)은 기판(110) 상에 형성될 수 있다.
예를 들어, 게이트 전극(120)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 전극(120)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 게이트 전극(120)은 p+-Si 물질을 게이트 전극(120)으로 이용할 수도 있다.
도 1c를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 게이트 전극(120) 상에 게이트 절연층(Gate Insulator)(130)을 형성한다.
게이트 절연층(130)은 게이트 전극(120) 상에 형성되어, 게이트 전극(120)과 산화물 반도체 박막(140)을 절연시킨다.
게이트 절연층(130)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 절연층(130)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있다.
그러나, 게이트 절연층(130)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
도 1d를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 게이트 절연층(130) 상에 산화물 반도체 박막(140)을 형성한다.
산화물 반도체 박막(140)은 산화물 용액 및 광촉매 반응 물질이 혼합된 용액에 자외선을 조사한 후, 상기 광촉매 반응 물질이 혼합된 용액에서 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 게이트 절연층(130) 상에 코팅하여 형성된다.
상기 광촉매 반응 물질에 자외선을 조사하게 되면 광촉매 반응 물질의 표면에 전자 및 정공이 생기게 되는데, 전자는 광촉매 반응 물질의 표면에 존재하는 산소와 반응하여 O2 - 이온이 형성되고, 정공은 공기 중에 존재하는 수분과 반응하여 OH 라디칼이 형성된다.
이 때, 생성된 이온 및 라디칼은 적정 온도에서 용액을 구성하는 용매 및 금속 전구체를 작은 분자 단위로 분해하여 기존 대비 저온에서 산화물의 활성화가 가능하게 해주는 가속 인자 역할을 수행한다. 또한 유기물 분해가 가속화 되어 기존 대비 동일 시간 열처리시 금속과 산화물의 결합이 더 안정적으로 이루어지게 되어 소자의 신뢰성 특성이 향상될 수 있다.
산화물 용액은 아연 전구체, 갈륨 전구체, 인듐 전구체 또는 주석 전구체 및 이들의 혼합물 중 어느 하나를 포함할 수 있다. 예를 들어, 비정질 인듐 갈륨 징크 옥사이드(amorphous indiumgallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO)로 이루어진 그룹으로부터 선택되는 어느 하나를 포함하여 형성될 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다.
일례로, 상기 산화물 용액은 인듐 용액 및 아연 용액을 5:1의 비율로 혼합하여 형성된 인듐 징크 옥사이드(IZO) 용액일 수 있다.
광촉매 반응 물질은 TiO2, ZnO, SnO2, ZrO2, WO3 CdS, V2O3과 같은 금속 산화물 및 SrTiO3와 같은 페로브스카이트형 복합 금속산화물로부터 선택되는 어느 하나를 포함하여 형성될 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다.
상기 산화물 용액 및 상기 광촉매 반응 물질이 혼합된 용액에 파장 범위가 100nm 내지 400nm 범위인 자외선이 5분 내지 60분 동안 조사될 수 있다.
자외선이 조사된 상기 산화물 용액 및 상기 광촉매 반응 물질이 혼합된 용액에서 분리된 상기 산화물 용액을 게이트 절연층(130)상에 코팅하는 방법은 당 분야에서 사용하는 코팅 방법으로서 그 방법을 특별하게 한정하는 것은 아니나, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있고, 바람직하게는 스핀코팅 방법을 사용할 수 있다.
도 1d 에 도시된 스핀코팅 방법은 기판 상에 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 상기 용액에 가해지는 원심력으로 기판을 코팅하는 방법이다.
도 1e를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 산화물 용액의 코팅에 의해 게이트 절연층(130)상에 형성된 산화물 반도체 박막(140)은 열처리를 통하여 활성화 한다.
상기 열처리는 230℃ 내지 280℃ 범위의 온도로 30분 내지 3시간 동안 수행될 수 있으며, 바람직하게는 30분 내지 1시간 동안 수행될 수 있다.
산화물 반도체 박막(140)이 열처리될 경우, 산화물 반도체 박막 내 산소공공(Oxygen vacancy)의 농도가 높아지고 이에 따른 전자농도가 증가하여 산화물 반도체 박막의 전기적 특성이 향상될 수 있다.
도 1f를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(100)의 제조 방법은 산화물 반도체 박막(140) 상에 소스 전극(150) 및 드레인 전극(160)이 서로 이격되어 형성된다.
소스 전극(150) 및 드레인 전극(160)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 소스 전극(150) 및 드레인 전극(160)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.
실시예에 따라서는 소스 전극(150) 및 드레인 전극(160)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.
도 2는 본 발명의 다른 실시예에 따른 산화물 박막 트랜지스터의 단면을 도시한 것이다.
도 2를 참조하면, 본 발명의 일 실시예에 따른 산화물 박막 트랜지스터(200)는 기판(210), 기판(210) 상에 형성된 소스 전극(220) 및 드레인 전극(230), 소스 전극(220) 및 드레인 전극(230) 상에 형성된 산화물 반도체 박막(240), 산화물 반도체 박막(240) 상에 형성된 게이트 절연층(250), 게이트 절연층(250) 상에 형성된 게이트 전극(260)을 포함한다.
기판(210)은 산화물 박막 트랜지스터의 여러 구성 요소들을 지지하기 위한 기판으로서, 그 재질을 특별하게 한정하는 것은 아니다.
예를 들어, 유리, 폴리이미드계 고분자, 폴리에스터계 고분자, 실리콘계 고분자, 아크릴계 고분자, 폴리올레핀계 고분자 또는 이들의 공중합체로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 기판(210)은 폴리에스테르(Polyester), 폴리비닐(Polyvinyl), 폴리카보네이트(Polycarbonate), 폴리에틸렌(Polyethylene), 폴리아세테이트(Polyacetate), 폴리이미드(Polyimide), 폴리에테르술폰(Polyethersulphone; PES), 폴리아크릴레이트(Polyacrylate; PAR), 폴리에틸렌나프탈레이트(Polyethylenenaphthelate; PEN) 및 폴리에틸렌에테르프탈레이트(Polyethyleneterephehalate; PET)으로 이루어진 그룹으로부터 선택되는 어느 하나의 물질로 구성된 투명한 플렉서블의 물질로 이루어질 수 있다.
소스 전극(220) 및 드레인 전극(230)은 기판(210) 상에 형성된다.
예를 들어, 소스 전극(220) 및 드레인 전극(230)은 알루미늄(Al), 알루미늄 합금(Al alloy), 텅스텐(W), 구리(Cu), 니켈(Ni), 크롬(Cr), 몰리브덴(Mo), 티타늄(Ti), 백금(Pt) 또는 탄탈(Ta)과 같은 저저항의 도전 물질을 사용할 수 있다.
또한, 소스 전극(220) 및 드레인 전극(230)은 인듐 틴 옥사이드(ITO), 인듐 징크옥사이드(IZO) 또는 인듐 틴 징크 옥사이드(ITZO)와 같은 투명한 도전 물질을 사용할 수 있다.
실시예에 따라서는 소스 전극(220) 및 드레인 전극(230)은 상기 도전 물질이 두 가지 이상 적층된 다층구조로 형성될 수도 있다.
산화물 반도체 박막(240)은 소스 전극(220) 및 드레인 전극(230) 상에 형성된다.
산화물 반도체 박막(240)은 산화물 용액 및 광촉매 반응 물질이 혼합된 용액에 자외선을 조사한 후, 상기 광촉매 반응 물질이 혼합된 용액에서 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 소스 전극(220) 및 드레인 전극(230) 상에 코팅하여 형성된다.
상기 광촉매 반응 물질에 자외선을 조사하게 되면 광촉매 반응 물질의 표면에 전자 및 정공이 생기게 되는데, 전자는 광촉매 반응 물질의 표면에 존재하는 산소와 반응하여 O2 - 이온이 형성되고, 정공은 공기 중에 존재하는 수분과 반응하여 OH 라디칼이 형성된다.
이 때, 생성된 이온 및 라디칼은 적정 온도에서 용액을 구성하는 용매 및 금속 전구체를 작은 분자 단위로 분해하여 기존 대비 저온에서 산화물의 활성화가 가능하게 해주는 가속 인자 역할을 수행한다. 또한 유기물 분해가 가속화 되어 기존 대비 동일 시간 열처리시 금속과 산화물의 결합이 더 안정적으로 이루어 지게 되어 소자의 신뢰성 특성이 향상될 수 있다.
산화물 용액은 아연 전구체, 갈륨 전구체, 인듐 전구체 또는 주석 전구체 및 이들의 혼합물 중 어느 하나를 포함할 수 있다. 예를 들어, 비정질 인듐 갈륨 징크 옥사이드(amorphous indiumgallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO)로 이루어진 그룹으로부터 선택되는 어느 하나를 포함하여 형성될 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다.
일례로, 상기 산화물 용액은 인듐 용액 및 아연 용액을 5:1의 비율로 혼합하여 형성된 인듐 징크 옥사이드(IZO) 용액일 수 있다.
광촉매 반응 물질은 TiO2, ZnO, SnO2, ZrO2, WO3 CdS, V2O3과 같은 금속 산화물 및 SrTiO3와 같은 페로브스카이트형 복합 금속산화물로부터 선택되는 어느 하나를 포함하여 형성될 수 있으나, 이에 제한되지 않고, 다양한 물질로 형성될 수 있다.
상기 산화물 용액 및 상기 광촉매 반응 물질이 혼합된 용액에 파장 범위가 100nm 내지 400nm 범위인 자외선이 5분 내지 60분 동안 조사될 수 있다.
자외선이 조사된 상기 산화물 용액 및 상기 광촉매 반응 물질이 혼합된 용액에서 분리된 상기 산화물 용액을 소스 전극(220) 및 드레인 전극(230) 상에 코팅하는 방법은 당 분야에서 사용하는 코팅 방법으로서 그 방법을 특별하게 한정하는 것은 아니나, 스핀코팅(spin coating), 스프레이코팅(spray coating), 잉크젯코팅(inkjet coating), 슬릿코팅(slit coating) 또는 딥코팅(deep coating) 등의 방법을 사용할 수 있고, 바람직하게는 스핀코팅 방법을 사용할 수 있다.
스핀코팅 방법은 기판 상에 용액을 일정량 떨어뜨리고 기판을 고속으로 회전시켜서 상기 용액에 가해지는 원심력으로 기판을 코팅하는 방법이다.
게이트 절연층(250)은 산화물 반도체 박막(240) 상에 형성된다.
게이트 절연층(250)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 절연층(250)은 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 티타늄옥사이드(TiOx), 하프늄옥사이드(HfOx)와 같은 무기물 또는 폴리비닐알코올(PVA), 폴리비닐피롤리돈(PVP), 폴리메틸메타크릴레이트(PMMA)와 같은 유기물일 수 있다.
그러나, 게이트 절연층(250)을 구성하는 물질 및 공정 방법은 이에 한정되지 않으며, 공지된 다른 물질 및 다른 방법들이 이용될 수도 있다.
게이트 전극(260)은 게이트 절연층(250) 상에 형성된다.
예를 들어, 게이트 전극(260)은 진공 증착법 (vacuum deposition), 화학 기상 증착법(chemical vapor deposition), 물리 기상 증착법(physical vapor deposition), 원자층 증착법(atomic layer deposition), 유기금속 화학 증착법(Metal Organic Chemical Vapor Deposition), 플라즈마 화학 증착법(Plasma-Enhanced Chemical Vapor Deposition), 분자선 성장법(Molecular Beam Epitaxy), 수소화물 기상 성장법(Hydride Vapor Phase Epitaxy), 스퍼터링(Sputtering), 스핀 코팅(spin coating), 딥 코팅(dip coating) 및 존 캐스팅(zone casting) 중 적어도 하나의 방법을 이용하여 형성될 수 있다.
게이트 전극(260)은 몰리브덴(Mo), 알루미늄(Al), 크롬(Cr), 금(Au), 티타늄(Ti), 니켈(Ni), 네오디뮴(Nd) 및 구리(Cu) 중 어느 하나 또는 이들의 조합으로 이루어질 수 있으나, 이에 제한되지 않고, 다양한 물질로 이루어질 수 있다.
또한, 실시예에 따라서는 게이트 전극(260)은 p+-Si 물질을 게이트 전극(260)으로 이용할 수도 있다.
도 3은 본 발명의 실시예에 따른 산화물 박막 트랜지스터를 제조하는 과정을 도시한 것이다.
도 3에 도시된 바와 같이 산화물 용액을 이용한 용액 공정으로 인듐 징크 옥사이드(IZO) 박막을 갖는 산화물 박막 트랜지스터를 제조하였다.
(기판의 준비)
붕소가 과도핑된 p+-Si 기판 상에 열산화(thermal oxidation) 방법을 이용하여 게이트 절연층으로서 SiO2을 형성하여 SiO2/p+-Si 기판을 준비하였다.
(용액의 준비)
인듐 용액 및 아연 용액이 5:1의 비율로 혼합하여 형성된 인듐 징크 옥사이드(IZO) 산화물 용액 2.5g에 광촉매 반응 물질인 TiO2 0.2g을 용해시킨 후 365nm의 파장을 갖는 자외선을 30분간 조사하였다.
이후, 0.2㎛의 필터를 통해 산화물 용액 및 상기 광촉매 반응 물질이 혼합된 용액에서 광촉매 반응 물질을 걸러내었다.
전술한 바와 같이 게이트 전극 및 게이트 절연층이 형성된 기판 상에 광촉매 반응 물질이 걸러진 산화물 용액을 주사기를 이용하여 도포하였다. 기판 상에 도포된 산화물 용액을 원하는 두께로 균일하게 분산시키기 위하여 3000rpm으로 30초 동안 스핀 코팅을 실시하였다.
스핀 코팅을 실시한 후 인듐 징크 옥사이드(IZO) 박막의 활성화를 위해 230℃ 및 280℃에서 1시간 동안 열처리를 진행하였다.
인듐 징크 옥사이드(IZO) 박막의 활성화 후 섀도우 마스크(shadow mask) 및 스퍼터(sputter)를 이용하여 채널의 폭 및 길이가 각각 1000㎛ 및 150㎛인 소스 전극 및 드레인 전극을 증착시켜 산화물 박막 트랜지스터를 완성하였다.
도 3에서는 도 1의 하부 게이트 전극이 배치된 산화물 박막 트랜지스터를 설명하였으나, 이에 한정되지 않고, 도 2의 상부 게이트 전극이 배치된 산화물 박막 트랜지스터에 대해서도 동일하게 전술한 과정의 적용이 가능하다.
이하에서는 도 4a 내지 도 5b를 참조하여, 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 특성을 설명하기로 한다.
도 4a 및 도 4b는 도 3의 산화물 박막 트랜지스터의 산화물 박막 트랜지스터의 열처리 온도별 전기적(전압-전류) 특성을 도시한 그래프이다.
도 4a 및 도 4b를 참조하면, 산화물 박막 트랜지스터의 게이트 전극 전압에 따른 S/D 전류량의 전기적 특성을 비교하여 나타내는 그래프로, 가로축은 게이트 전압(VG)을 나타내고, 세로축은 드레인 전류(ID)를 나타낸다.
구체적으로 도 4a는 산화물 박막 트랜지스터의 산화물 반도체 박막을 280℃의 온도로 열처리시 전기적 특성을 도시한 그래프이고, 도 4b는 230℃의 온도로 열처리시 전기적 특성을 도시한 그래프이다.
본 발명의 실시예에 따른 산화물 박막 트랜지스터는 각각의 온도에서 광촉매 반응 물질을 이용하여 산화물 반도체 박막을 제조한 경우는 그렇지 않은 경우(Pristine)와 대비하여 전류값이 증가된 특성을 보임을 확인할 수 있다.
특히, 열처리 온도가 230℃의 저온에서도 광촉매 반응 물질을 이용하여 산화물 반도체 박막을 제조한 경우에 게이트 전압이 증가됨에 따라 소스-드레인의 전류값이 높음을 알 수 있다.
도 5a는 본 발명의 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 광촉매 반응 물질을 이용하지 않고 제조된 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터에 대해 20V의 게이트 바이어스 스트레스 테스트를 0초(s), 10초, 100초, 1000초의 시간 조건 별로 진행한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
또한, 도 5b는 본 발명의 실시예에 따른 산화물 박막 트랜지스터에서 광촉매 반응 물질을 이용하여 제조된 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터에 대해 20V의 게이트 바이어스 스트레스 테스트를 0초(s), 10초, 100초, 1000초의 시간 조건 별로 진행한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
게이트 바이어스 스트레스 테스트는 문턱 전압의 이동 정도를 평가하는 것으로서, 정바이어스 스트레스 인가 시 백 채널(활성층의 상부) 쪽으로 대전된 산소 원자들이 흡착하고, 이때 백 채널 쪽의 산소 결함(oxygen vacancy)의 감소를 통해 캐리어의 수가 감소하여 문턱 전압이 정방향으로의 이동하게 된다.
스트레스 인가 시간 증가에 따른 전기적(전압-전류) 특성 곡선의 양의 방향에 대한 이동 정도는 활성층 내의 결함 사이트(defect site)로 작용하는 산소 결함(oxygen vacancy)의 증가를 의미하는데, 이를 통해 산화물 반도체 박막의 신뢰성 향성 정도를 확인할 수 있다.
보다 구체적으로는 도 5a 및 도 5b에 도시된 바와 같이, 광촉매 반응 물질을 이용하여 제조된 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터(도 5b)가, 그렇지 않은 경우(도 5a)보다 문턱 전압의 이동 정도가 적음을 알 수 있으며, 이를 통하여 광촉매 반응 물질을 이용하여 제조된 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터가 게이트 바이어스 스트레스 테스트시 우수한 신뢰성을 가지고 있음을 확인할 수 있다.
도 6은 본 발명의 실시예에 따른 산화물 박막 트랜지스터의 제조시 사용된 광촉매 반응 물질을 재활용하여 제조된 산화물 박막을 포함하는 산화물 박막 트랜지스터에 대한 전기적(전압-전류) 특성 곡선을 나타낸 것이다.
광촉매 반응 물질을 1회 내지 4회 재활용하여 제조된 산화물 박막을 포함하는 산화물 박막 트랜지스터는 광촉매 반응 물질을 이용하지 않고 제조된 산화물 반도체 박막을 포함하는 산화물 박막 트랜지스터(검정색 그래프)와 대비하여 문턱 전압의 이동 정도가 적음을 알 수 있으며, 게이트 전압이 증가됨에 따라 소스-드레인의 전류값이 높음을 알 수 있다.
또한, 광촉매 반응 물질의 재활용 횟수와 무관하게, 산화물 박막 트랜지스터의 개선된 전기적 특성이 나타남을 알 수 있다. 따라서 산화물 박막 트랜지스터의 활성화를 위해 사용된 광촉매 반응 물질을 재활용함으로써, 친환경적인 산화물 박막 트랜지스터를 제조할 수 있다.
이상과 같이 본 발명은 비록 한정된 실시예와 도면에 의해 설명되었으나, 본 발명은 상기의 실시예에 한정되는 것은 아니며, 본 발명이 속하는 분야에서 통상의 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형이 가능하다.
그러므로, 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
100, 200 : 산화물 박막 트랜지스터
110, 210 : 기판
120, 260 : 게이트 전극
130, 250 : 게이트 절연층
140, 240 : 산화물 반도체 박막
150, 220 : 소스 전극
160, 230 : 드레인 전극

Claims (10)

  1. 기판 상에 형성된 게이트 전극;
    상기 게이트 전극 상에 형성된 게이트 절연층;
    상기 게이트 절연층 상에 산화물 반도체 박막; 및
    상기 산화물 반도체 박막의 상부에 서로 이격되어 형성된 소스 전극 및 드레인 전극
    을 포함하고,
    상기 산화물 반도체 박막은 산화물 용액 및 광촉매 반응 물질이 혼합된 용액에 자외선을 조사한 후 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 상기 형성된 게이트 절연층 상에 코팅하여 형성되며,
    열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것이며,
    상기 산화물 용액은 금속전구체를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  2. 제1항에 있어서,
    상기 자외선은 100nm 내지 400nm 범위의 파장인 것을 특징으로 하는 산화물 박막 트랜지스터.
  3. 제1항에 있어서,
    상기 자외선은 5분 내지 60분 동안 조사되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  4. 제1항에 있어서,
    상기 열처리는 230℃ 내지 280℃ 범위의 온도에서 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  5. 제1항에 있어서,
    상기 열처리는 30분 내지 3시간 동안 수행되는 것을 특징으로 하는 산화물 박막 트랜지스터.
  6. 제1항에 있어서,
    상기 산화물 용액은 아연 전구체, 갈륨 전구체, 인듐 전구체 또는 주석 전구체 및 이들의 혼합물 중 어느 하나를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  7. 제1항에 있어서,
    상기 산화물 용액은 인듐 용액과 아연 용액을 5:1의 비율로 혼합하여 형성된 인듐 징크 옥사이드(IZO) 용액인 것을 특징으로 하는 산화물 박막 트랜지스터.
  8. 제1항에 있어서,
    상기 산화물 반도체 박막은 비정질 인듐 갈륨 징크 옥사이드(amorphous indium-gallium-zinc oxide, a-IGZO), 징크 옥사이드(ZnO), 인듐 징크 옥사이드(IZO), 인듐 틴 옥사이드(ITO), 징크 틴 옥사이드(ZTO), 실리콘 인듐 징크 옥사이드(SIZO), 갈륨 징크 옥사이드(GZO), 하프늄 인듐 징크 옥사이드(HIZO), 징크 인듐 틴 옥사이드(ZITO) 및 알루미늄 징크 틴 옥사이드(AZTO) 중 어느 하나의 산화물을 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  9. 기판 상에 서로 이격되어 형성된 소스 전극 및 드레인 전극;
    상기 소스 전극 및 드레인 전극 상부에 형성된 산화물 반도체 박막;
    상기 산화물 반도체 박막 상에 형성된 게이트 절연층; 및
    상기 게이트 절연층 상에 형성된 게이트 전극
    을 포함하고,
    상기 산화물 반도체 박막은 산화물 용액 및 광촉매 반응 물질이 혼합된 용액에 자외선을 조사한 후 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 상기 형성된 게이트 절연층 상에 코팅하여 형성되며,
    열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 것이며,
    상기 산화물 용액은 금속전구체를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터.
  10. 기판 상에 게이트 전극을 형성하는 단계;
    상기 게이트 전극 상에 형성된 게이트 절연층을 형성하는 단계;
    상기 게이트 절연층 상에 산화물 반도체 박막을 형성하는 단계;
    열처리를 통하여 상기 형성된 산화물 반도체 박막을 활성화하는 단계;
    및
    상기 산화물 반도체 박막의 상부에 서로 이격되어 소스 전극 및 드레인 전극을 형성하는 단계;
    를 포함하고,
    상기 산화물 반도체 박막을 형성하는 단계는,
    산화물 용액 및 광촉매 반응 물질이 혼합된 용액을 준비하고, 상기 혼합된 용액에 자외선을 조사하는 단계; 및
    상기 자외선이 조사된 혼합된 용액에서 상기 산화물 용액을 분리하여, 상기 분리된 산화물 용액을 상기 형성된 게이트 절연층 상에 코팅하여 상기 산화물 반도체 박막을 형성하는 단계를 포함하며,
    상기 산화물 용액은 금속전구체를 포함하는 것을 특징으로 하는 산화물 박막 트랜지스터의 제조방법.
KR1020170157443A 2017-11-23 2017-11-23 산화물 박막 트랜지스터 및 그 제조방법 KR102036972B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020170157443A KR102036972B1 (ko) 2017-11-23 2017-11-23 산화물 박막 트랜지스터 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170157443A KR102036972B1 (ko) 2017-11-23 2017-11-23 산화물 박막 트랜지스터 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20190059636A KR20190059636A (ko) 2019-05-31
KR102036972B1 true KR102036972B1 (ko) 2019-10-25

Family

ID=66656962

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170157443A KR102036972B1 (ko) 2017-11-23 2017-11-23 산화물 박막 트랜지스터 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR102036972B1 (ko)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8937013B2 (en) * 2006-10-17 2015-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor
CN103828018B (zh) * 2011-01-28 2017-04-12 西北大学 金属氧化物薄膜的低温制造技术及衍生自纳米材料的金属复合物薄膜
KR101361054B1 (ko) * 2011-09-02 2014-02-12 연세대학교 산학협력단 산화물 박막 형성을 위한 조성물, 산화물 박막 제조방법 및 박막 트랜지스터 제조방법
WO2013157715A1 (ko) 2012-04-16 2013-10-24 전자부품연구원 저온 공정을 이용한 산화물 박막 제조방법, 산화물 박막 및 그 전자소자
KR20150080961A (ko) * 2013-12-31 2015-07-13 삼성정밀화학 주식회사 금속산화물 박막 패턴 형성용 용액형 조성물 및 이를 이용하여 제조한 금속산화물 박막 패턴
KR101759495B1 (ko) 2015-08-21 2017-07-19 충북대학교 산학협력단 산화물 트랜지스터 및 그 제조 방법
KR101728846B1 (ko) 2016-04-08 2017-04-20 김응우 광촉매를 이용한 폐수 처리장치

Also Published As

Publication number Publication date
KR20190059636A (ko) 2019-05-31

Similar Documents

Publication Publication Date Title
Carlos et al. Boosting electrical performance of high-κ nanomultilayer dielectrics and electronic devices by combining solution combustion synthesis and UV irradiation
TWI343075B (en) Semiconductor device
Carlos et al. UV-mediated photochemical treatment for low-temperature oxide-based thin-film transistors
Heo et al. Water-mediated photochemical treatments for low-temperature passivation of metal-oxide thin-film transistors
Sheng et al. A Study on the Electrical Properties of Atomic Layer Deposition Grown InO x on Flexible Substrates with Respect to N2O Plasma Treatment and the Associated Thin-Film Transistor Behavior under Repetitive Mechanical Stress
JP5331382B2 (ja) 半導体素子の製造方法
US20150236169A1 (en) Semiconductor device and method of manufacturing the same
EP1976019B1 (en) Thin film transistor including titanium oxides as active layer and method of manufacturing the same
KR100857455B1 (ko) 산화물 반도체막상에 보호막을 형성하여 패터닝하는 박막트랜지스터의 제조방법
KR102082697B1 (ko) 산화물 반도체 박막 포토 트랜지스터 및 그 제조방법
TW200535948A (en) Semiconductor device
Park et al. Significant performance improvement of solution-processed metal oxide transistors by ligand dissociation through coupled temperature–time treatment of aqueous precursors
KR100991559B1 (ko) 박막트랜지스터 제조방법 및 이에 의해 제조된박막트랜지스터
Li et al. Precise Patterning of Large‐Scale TFT Arrays Based on Solution‐Processed Oxide Semiconductors: A Comparative Study of Additive and Subtractive Approaches
CN105981148B (zh) 半导体器件及其制造方法
JP2016527719A (ja) 金属酸化物半導体層の電気伝導性を改善する方法
Na et al. Silicon cations intermixed indium zinc oxide interface for high-performance thin-film transistors using a solution process
Heo et al. Suppression of interfacial disorders in solution-processed metal oxide thin-film transistors by Mg doping
KR102036971B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR102036972B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
CN102646719A (zh) 氧化物薄膜、薄膜晶体管及其制备方法
KR101992480B1 (ko) 저온 용액공정을 이용한 산화물 반도체의 제조방법 및 산화물 반도체
KR101876011B1 (ko) 산화물 박막 트랜지스터 및 그 제조방법
KR20120138012A (ko) 산화물 박막 제조방법, 박막 트랜지스터 제조방법 및 박막 트랜지스터
CN108417620B (zh) 一种氧化物绝缘体薄膜及薄膜晶体管

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant