KR20080091899A - 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법 - Google Patents

엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법 Download PDF

Info

Publication number
KR20080091899A
KR20080091899A KR1020070034921A KR20070034921A KR20080091899A KR 20080091899 A KR20080091899 A KR 20080091899A KR 1020070034921 A KR1020070034921 A KR 1020070034921A KR 20070034921 A KR20070034921 A KR 20070034921A KR 20080091899 A KR20080091899 A KR 20080091899A
Authority
KR
South Korea
Prior art keywords
nanowire
field effect
effect transistor
substrate
semiconductor
Prior art date
Application number
KR1020070034921A
Other languages
English (en)
Inventor
홍웅기
황대규
박성주
이탁희
Original Assignee
광주과학기술원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 광주과학기술원 filed Critical 광주과학기술원
Priority to KR1020070034921A priority Critical patent/KR20080091899A/ko
Publication of KR20080091899A publication Critical patent/KR20080091899A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669Nanowires or nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02587Structure
    • H01L21/0259Microstructure
    • H01L21/02603Nanowires

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)

Abstract

알루미나 기판에 금촉매를 코팅한 나노선 성장 기판을 이용하거나, 알루미나 기판에 투명 전도성 산화물 박막층을 증착한 나노선 성장 기판을 이용하여 반도체 나노선을 성장시키고, 두 다른 기판에서 성장된 나노선을 이용하여 N채널 공핍형 나노선 전계효과 트랜지스터 또는 N채널 증식형 나노선 전계효과 트랜지스터를 제조하는 방법을 구성한다. 따라서, 높은 재현성을 가지고 N채널 증식형 나노선 전계효과 트랜지스터 또는 N채널 공핍형 나노선 전계효과 트랜지스터를 선택적으로 제조할 수 있으며, 특히, 제조된 N채널 증식형 나노선 전계효과 트랜지스터는 논리회로에 있어서의 다양한 응용이 가능하다.

Description

엔-채널 공핍형과 증식형의 반도체 나노선 전계효과 트랜지스터의 제조방법{METHOD OF FABRICATING N-CHANNEL DEPLETION MODE AND ENHANCEMENT MODE SEMICONDUCTOR NANOWIRE FIELD EFFECT TRANSISTOR}
도 1은 본 발명에 따른 N채널 공핍형 또는 증식형 반도체 나노선 전계효과 트랜지스터의 제조 방법을 설명하기 위한 공정 순서도이다.
도 2a는 본 발명에 따른 N채널 공핍형 나노선 전계효과 트랜지스터의 제조 방법에 이용되는 금촉매가 코팅된 알루미나 기판의 단면도이다.
도 2b는 본 발명에 따른 N채널 공핍형 나노선 전계효과 트랜지스터의 제조 방법에서 금촉매가 코팅된 알루미나 기판을 이용하여 성장된 나노선의 주사전자현미경 사진이다.
도 3a는 본 발명에 따른 N채널 증식형 나노선 전계효과 트랜지스터의 제조 방법에 이용되는 투명 전도성 산화물 박막층이 증착된 알루미나 기판의 단면도이다.
도 3b는 본 발명에 따른 N채널 증식형 나노선 전계효과 트랜지스터의 제조 방법에서 투명 전도성 산화물 박막층이 증착된 알루미나 기판을 이용하여 성장된 나노선의 주사전자현미경 사진이다.
도 4a와 도 4b는 본 발명에 따른 반도체 나노선 전계효과 트랜지스터의 제조 방법에 의해 제조되는 나노선 전계효과 트랜지스터의 공정을 설명하기 위한 구조도들이다.
도 5는 본 발명에 따른 반도체 나노선 전계효과 트랜지스터의 주사전자현미경 사진이다.
도 6a 및 도 6b는 본 발명에 따른 반도체 나노선 전계효과 트랜지스터의 전기적 특성을 보여주는 그래프이다.
도 7은 본 발명에 따른 나노선 전계효과 트랜지스터의 제조방법에 의한 작동모드 결정의 재현성을 보여주는 그래프이다.
* 도면의 주요부분에 대한 부호의 설명 *
210: 기판 220: 산화막
230: 소스전극 235: 드레인전극
240: 반도체 나노선 250: 게이트 절연막
260: 게이트 전극
본 발명은 반도체 나노선 전계효과 트랜지스터에 관한 것으로, 더욱 상세하 게는 고재현성의 N채널 공핍형 및 증식형 반도체 나노선 전계효과 트랜지스터의 제조 방법에 관한 것이다.
현재의 반도체 제조기술은 고집적화를 통한 대량생산 및 생산비용 절감을 기본으로 하고 있으나, 이와 같은 고집적화 기술은 명백한 한계를 가지고 있으며, 이러한 한계는 관련 주요 과학기술분야에 차세대 반도체소자기술의 개발이라는 중대한 사명을 안겨주고 있다.
반도체 소자의 크기 감소와 집적도의 증가는 나노소재와 나노소자에 대한 관심과 연구에 대한 동기가 되었다. 나노소재와 나노소자기술은 다양한 분야에서 광범위하게 적용되고 그 분야의 기술을 획기적으로 발전시키고 있다. 한편, 나노화된 전자소자의 패터닝 방법은 크게 전통적인 탑-다운 방식(top-down)과 바텀-업(bottom-up) 방식으로 대별된다.
전통적인 탑-다운 방식은 포토마스크를 이용하여 기판위에 패턴을 새기는 포토리소그래피 방법이 대표적이나, 이런 방법으로 제작되는 선의 폭은 점점 감소되어 가공가능한 선의 폭이 한계에 이르고 있는 상황이다. 왜냐하면, 탑-다운 방식의 경우에는 제조 가능한 가장 작은 형태의 크기 한계가 사용되는 도구의 정밀도에 직접적으로 좌우되게 되기 때문이다. 탑-다운 방식 내에서 개발되는 차세대 공정 기술로는 극자외선(EUV; Extreme Ultra-Violet) 리소그래피와 전자빔(Electron Beam) 리소그래피 기술 등이 각광을 받고 있기는 하나 두 기술 모두 비용과 시간의 관점에서 효율적이지 못하다.
반면에, 바텀-업 방식의 경우는 개별 원자 혹은 분자들을 그들이 있어야 할 곳에 정확히 위치시키거나 자기조립(self-assembly)되도록 하는 기술을 의미한다. 자기조립 기술은 분자들의 자기조립 성질을 이용한 패터닝 기술이며 분자가 자기조립할 때 여러 조건을 조절하여 원하는 패턴을 만드는 기술이다.
이러한 나노 기술 중에서 가장 효율적인 분야로 평가받고 있는 분야가 바로 나노선(nanowire)이다.
나노선은 크게 촉매를 이용한 방법과 촉매를 이용하지 않는 두 가지 방법으로 성장시킬 수 있다. 일반적으로 촉매를 이용한 성장방법으로는 기판 위에 촉매 입자를 얇게 입히고, 그 기판을 전기로에 넣고 화학 반응가스를 전기로에 넣어서 성장시키는 화학기상증착(CVD; Chemical Vapor Deposition) 방법이 있다. 반면에 촉매가 없이 성장시키는 방법에는 주로 금속유기화학기상증착(MOCVD; Metal Organic Chemical Vapor Deposition) 방법이 사용되고 있다. 성장된 나노선을 소자 제작에 이용하는 방법으로는 일반적으로 성장된 나노선을 기판으로부터 분리시킨 후 소자를 제작하는 방법이 사용되고 있다.
이렇게 만들어진 나노선 트랜지스터는 기존 실리콘 기반의 MOSFET(Metal-Oxide-Silicon Field Effect Transistor)에서의 채널 형성 구조와 구조가 다르다. N채널 MOSFET의 경우를 예를 들자면, P형의 실리콘 기판위에 N채널의 소스와 드레인 전극을 형성하고 게이트에 일정한 조건의 전압을 인가하게 되면 MOSFET의 공핍층 영역에서의 N채널이 형성된다. 즉, MOSFET에서 이러한 N채널을 형성하기 위해 일정한 전압을 가해주어야 하는 방식의 트랜지스터를 증식형(enhancement mode) 트랜지스터라 부른다. 반대로, 게이트에 어떠한 전압도 인가하지 않아도 이미 채널이 존재하는 경우를 공핍형(depletion mode) 트랜지스터라 부른다. MOSFET에서 이러한 공핍형의 트랜지스터를 만들기 위해 이온주입방법 등의 방법을 사용하여 증식형의 트랜지스터를 공핍형의 트랜지스터로 만들 수 있다. 그러나, 이러한 이온 주입법의 경우 소자 자체에 대한 손상을 고려하지 않을 수 없다. 이와 반대로 나노선을 채널자체로서 사용하는 나노선 트랜지스터의 경우는 나노선이 이미 채널로서의 역할을 하기 때문에 트랜지스터를 제작할 경우 공핍형의 트랜지스터만이 제작될 수가 있다. 기존의 MOSFET에서 공핍형의 트랜지스터를 제작하기가 어렵다고 한다면, 특히 나노선의 트랜지스터에서는 증식형의 트랜지스터를 제작하는 것이 어렵다고 볼 수 있다.
산화아연 박막 트랜지스터(Thin film transistors)에서 N채널 증식형 트랜지스터에 대한 보고는 많이 되어 있지만, 기존의 산화아연 나노선 트랜지스터는 N채널 공핍형 나노선 트랜지스터만이 보고되어 오고 있다. 이는 나노선 트랜지스터의 응용 가능성과 그 범위의 다양성에 제한을 줄 수밖에 없다. N채널 공핍형의 산화아연 트랜지스터는 바이오 센서(bio-sensor)나 케미칼 센서(chemical sensor) 등의 센서적인 측면에 있어서 유리할 수 있다. 반면에 N채널 증식형의 산화아연 트랜지스터는 논리회로(logic circuits)에 있어서의 다양한 응용을 가능하게 할 수 있다. 지금까지 N채널 증식모드의 산화아연 나노선 트랜지스터가 보고되었다고 해도 재현성을 가지는 것을 보여주지는 못했다. 예를 들면, Cha et al. 그룹 (Appl. Phys. Lett. 89, 263102 (2006))은 자기 정렬된 나노갭을 가진 게이트 전극을 사용하여 N채널 증식모드 산화아연 나노선 트랜지스터 특성을 보여주었고, Chen et al. 그룹 (Appl. Phys. Lett. 89, 093114 (2006))은 비대칭 쇼키장벽 (asymmetric Schottky barrier)을 가진 산화아연 나노벨트 (Nanobelt)에서 N채널 증식형 특성의 트랜지스터를 보여주었다. 그렇지만, 이러한 산화아연 나노선 트랜지스터는 재현성을 가지지 않으며 작동모드를 확실하고 정확하게 제어할 수 없다는 단점을 가지고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 목적은 반도체 나노선 전계효과 트랜지스터에 있어서, N채널 공핍형 나노선 전계효과 트랜지스터와 N채널 증식형 나노선 전계효과 트랜지스터를 높은 재현성을 가지고 제조할 수 있는 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명은, 알루미나 기판에 금촉매를 코팅하여 나노선 성장 기판을 준비하는 단계, 나노선 성장 기판에서 반도체 나노선을 성장시키는 단계, 성장된 반도체 나노선을 나노선 성장 기판으로부터 분리시키는 단계, 분리된 반도체 나노선을 트랜지스터 제작용 기판에 도포하는 단계 및 반도체 나노선 양단에 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 N채널 공핍형 반도체 나노선 전계효과 트랜지스터 제조 방법을 제공한다.
또한, 본 발명은 상기 목적을 달성하기 위해, 알루미나 기판에 투명 전도성 산화물(TCO) 박막층을 증착하여 나노선 성장 기판을 준비하는 단계, 나노선 성장 기판에서 반도체 나노선을 성장시키는 단계, 성장된 반도체 나노선을 나노선 성장 기판으로부터 분리시키는 단계, 분리된 반도체 나노선을 트랜지스터 제작용 기판에 도포하는 단계 및 반도체 나노선 양단에 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 N채널 증식형 반도체 나노선 전계효과 트랜지스터 제조 방법을 제공한다.
여기에서, 상기 반도체 나노선을 성장시키는 단계는, 산화아연분말과 그라파이트(graphite)분말의 혼합가루를 함께 수평전기로에 넣어서, 아르곤(Ar)과 산소(O2) 혼합가스를 주입하는 단계 및 900℃ 내지 1000℃에서 10분 내지 20분 동안 산화아연 나노선을 성장시키는 단계를 포함하여 이루어질 수 있다.
여기에서, 상기 투명 전도성 산화물 박막층은 인듐(In), 주석(Sn), 아연(Zn), 갈륨(Ga), 마그네슘(Mg), 인(P) 금속들 중에서 적어도 하나 이상의 성분과 산소(O)가 결합된 구조를 가지고, 산소, 공기, 질소, 아르곤 등의 다양한 분위기에서 열처리없이 형성되어 나노선 성장을 위한 자체촉매(self-catalyst) 역할을 수행하도록 할 수 있다.
여기에서, 상기 소스 전극과 드레인 전극을 형성하는 단계는 타이타늄(Ti), 탄탈륨(Ta), 알루미늄(Al)중의 어느 하나의 금속 또는 그 혼합물을 포함한 접착층과 상기 접착층 상부에 금(Au), 백금(Pt), 팔라듐(Pd)중의 어느 하나의 금속 또는 그 혼합물을 포함한 산화방지막을 구비한 다층구조로 형성되도록 할 수 있다.
이하, 본 발명에 따른 바람직한 실시예를 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 발명에 따른 N채널 공핍형 또는 증식형 반도체 나노선 전계효과 트랜지스터의 제조 방법을 설명하기 위한 공정 순서도이다.
도 1을 살펴보면, 본 발명에 따라 N채널 공핍형 또는 증식형 반도체 나노선 전계효과 트랜지스터는 그 사용되는 나노선의 성장 방법에 따라서 선택적으로 제조될 수 있다. 본 발명에 따른 N채널 공핍형 또는 증식형 반도체 나노선 전계효과 트랜지스터는 나노선 성장 기판 준비 단계(S10), 나노선 성장 단계(S20), 나노선 분리 단계(S30), 나노선 도포 단계(S40), 전극 형성 단계(S50)를 포함하여 구성될 수 있다.
첫 번째 단계인 나노선 성장 기판 준비 단계(S10)에서 금촉매 또는 금 나노입자가 코팅된 알루미나(Al2O3) 기판(사파이어 기판;sapphire)을 사용하거나 금촉매가 코팅되지 않고 투명 전도성 산화물 박막층(TCO; Transparent Conductive Oxide)이 증착된 알루미나 기판을 나노선 성장용 기판으로 준비한다.
두 번째 단계는 준비된 알루미나 기판 상에서 나노선을 성장시키는 나노선 성장 단계(S20)가 진행된다. 여기에서 성장되는 반도체 나노선은 산화아연(ZnO) 나노선으로 상정하고 있으나, 반드시 산화아연 나노선을 이용하는 것으로 본 발명에 따른 전계효과 트랜지스터나 전계효과 트랜지스터 제조방법이 한정되는 것은 아니다.
다음은 금촉매 또는 금 나노입자가 코팅된 알루미나 기판을 사용하는 경우와 투명 전도성 산화물 박막층이 증착된 알루미나 기판을 사용하는 경우, 각각의 경우에 대한 산화아연 나노선의 성장 방법에 대한 바람직한 실시예이다. 각각의 경우는 도 1의 나노선 성장 기판 준비 단계(S10)와 나노선 성장 단계(S20)에 해당하는 단계를 설명하기 위한 것이며, 도2a, 도2b, 도3a 및 도3b를 통하여 각각의 단계의 결과물이 설명된다.
금촉매 또는 금 나노입자가 코팅된 알루미나 기판 사용의 경우
도 2a는 본 발명에 따른 N채널 공핍형 나노선 전계효과 트랜지스터의 제조 방법에 이용되는 금촉매가 코팅된 알루미나 기판의 단면도이다.
먼저, 알루미나 기판(110)위에 금박막 촉매(120a; 도 2a의 상측 도면)나 금나노입자 촉매(120b; 도2a의 하측 도면)를 코팅한다. 이러한 금박막 촉매는 전자빔 증착기(e-beam evaporator), 열 증착기(thermal evaporator), 스퍼터링 증착기(sputtering deposition) 중 어느 하나로 형성하는 것이 바람직하다. 특히, 금나노입자 촉매(120b)의 경우는 금박막 촉매(120a)를 형성한 후, 전기로(thermal furnace)나 급속열처리기(rapid thermal annealer)로 형성할 수 있다. 특히, 열처리 온도는 500℃ 내지 700℃가 적당하다.
여기에서, 금박막 촉매(120a)의 두께는 산화아연 나노선이 적당한 크기로 수직성장하기에 적합하도록 1㎚ 내지 10㎚의 두께로 형성되는 것이 바람직하다.
이후, 금촉매가 형성된 알루미나 기판을 수평전기로(horizontal furnace)에 산화아연분말과 그라파이트(graphite) 분말의 혼합가루와 함께 넣고 아르곤과 산소 혼합가스를 주입하면서 900℃ 내지 1000℃의 고온에서 10내지 20분 동안 산화아연 나노선을 성장시킨다(나노선 성장 단계 S20 진행).
특히 산화아연과 그라파이트 혼합분말가루는 0.2 내지 0.5g 무게로 넣는 것이 바람직하다. 또한, 성장 온도는 900 내지 1000℃사이의 온도로 하며 온도는 1분당 대략 30℃의 상승률로 상승시키는 것이 바람직하고, 아르곤과 산소 혼합가스는 산소 0.1 내지 1 퍼센트의 혼합가스를 사용하는 것이 바람직하다.
도 2b는 본 발명에 따른 N채널 공핍형 나노선 전계효과 트랜지스터의 제조 방법에서 금촉매가 코팅된 알루미나 기판을 이용하여 성장된 나노선의 주사전자현미경 사진이다. 도2b를 통하여, 산화아연 나노선이 금촉매가 코팅된 알루미나 기판 상에 수직 성장되어 있음을 알 수 있다.
투명 전도성 산화물 박막층 증착 알루미늄 기판 사용의 경우
도 3a는 본 발명에 따른 N채널 증식형 나노선 전계효과 트랜지스터의 제조 방법에 이용되는 투명 전도성 산화물 박막층이 증착된 알루미나 기판의 단면도이다.
여기에서 이용되는 투명 전도성 산화물(TCO) 박막층은 인듐(In), 주석(Sn), 아연(Zn), 갈륨(Ga), 마그네슘(Mg), 인(P) 금속들 중에서 적어도 하나 이상의 성분 과 산소(O)가 결합된 구조를 가지고 있는 박막층이어야 한다. 바람직하게는 상기 투명 전도성 산화물 박막층(130)은 1㎚ 내지 1㎛의 두께로 형성된다. 특히, 산소, 공기, 질소, 아르곤 등의 다양한 분위기에서 열처리하지 않고 형성된 박막층이어야 한다.
상기 투명 전도성 박막층은 산소 및 공기 등의 분위기에서 열처리하여 산화아연 나노선 성장 시 자체 촉매(self-catalyst) 역할을 해야만 한다.
다음으로 투명 전도성 산화물 박막층이 증착된 알루미나 기판을 산화아연분말과 그라파이트(graphite) 분말의 혼합가루를 수평전기로(horizontal furnace)에 함께 넣고 아르곤과 산소 혼합가스를 주입하면서 900℃ 내지 1000℃의 고온에서 10내지 20분 동안 성장시킨다.
특히 산화아연과 그라파이트 혼합분말가루는 0.2 내지 0.5g 무게로 넣는 것이 바람직하다. 또한, 성장 온도는 900 내지 1000℃사이의 온도로 하며 온도는 1분당 대략 30℃의 상승률로 상승시키는 것이 바람직하며, 아르곤과 산소 혼합가스는 산소 0.1 내지 1 퍼센트의 혼합가스를 사용하는 것이 바람직하다.
도 3b는 본 발명에 따른 N채널 증식형 나노선 전계효과 트랜지스터의 제조 방법에서 투명 전도성 산화물 박막층이 증착된 알루미나 기판을 이용하여 성장된 나노선의 주사전자현미경 사진이다. 도 3b를 통하여, 산화아연 나노선이 투명 전도성 산화물 박막층이 증착된 알루미나 기판 상에 수직 성장되어 있음을 알 수 있다.
한편, 도 2b와 도 3b에서는 나타나 있지 않으나, 금촉매가 도핑된 기판에서 성장된 산화아연 나노선은 금촉매가 없이 투명 전도성 산화물 박막층이 증착된 기판에서 성장된 산화아연 나노선에 비하여 표면이 상당히 평탄한(smooth) 특성을 가지게 된다. 즉, 금촉매가 없이 투명 전도성 산화물 박막층이 증착된 기판에서 성장된 산화아연 나노선이 금촉매가 코팅된 기판에서 성장된 산화아연 나노선에 비하여 훨씬 더 거친(rough) 표면 특성을 가지게 되는 것이다. 이는 이후 설명될 양 나노선을 이용한 경우에 다른 동작 모드 특성을 가지게 되는 원인이 된다.
다음으로, 세 번째 단계인 나노선 분리 단계(S30)가 진행된다.
나노선이 성장된 기판에서 나노선을 분리시키기 위해서, 나노선이 성장된 기판을 증류수, 에탄올, 아세톤, 메탄올 등의 용액과 함께 초음파진동(sonication)을 하여 성장된 기판에서 분리시키는 방법이 일반적으로 이용될 수 있다.
다음으로, 네 번째 단계인 나노선 도포 단계(S40)가 진행된다. 일반적으로 나노선 전계효과 트랜지스터의 제작을 위해서는 실리콘옥사이드(SiO2)가 형성된 고농도 실리콘 기판이 이용될 수 있다.
여기에서, 성장된 나노선을 기판 상에 도포하는 방법으로는 다음의 두 가지 방법을 포함한 다양한 방법들이 이용될 수 있다. 첫째는, 마이크로 유동채널(micro fluidic channel)을 이용한 방법으로 나노선 용액이 이동할 수 있는 통로를 PDMS(Polydimethylsioxane)를 이용하여 제작한 후 기판위에 이 PDMS 주형을 덮고 나노선 용액이 지나가도록 하여 나노선을 방향성 있게 배열한다(Y. Huang, X. Duan, Q. Wei, and C. M. Lieber Science 291, 630, 2001). 둘째는, 딥-펜 나노리 소그래피(Dip-pen nanolithography) 방법으로 원자힘 현미경(Atomic Force Microscope)의 탐침에 사용되는 팁을 용액에 담그고, 기판 위에 용액이 담긴 탐침으로 이용하여 원하는 패턴을 새기고, 패턴이 완성된 후 나노선 용액을 패턴위에 떨어뜨리게 되면 나노선은 패턴이 새겨진 부분에 자리하게 된다.
상술한 바와 같이, 성장된 나노선을 기판 상에 도포한 다음에는 소스와 드레인 전극을 형성하는 다섯 번째 단계인 전극 형성 단계(S50)가 진행된다.
일반적으로 포토리소그래피 공정을 통해 소스와 드레인 전극을 형성시킨다. 소스와 드레인 전극으로 100 내지 200 ㎚의 두께로 형성되는 것이 바람직하다. 여기와 소스와 드레인 전극은 접착층과 산화방지막층의 2층 구조로 이루어지는 것이 바람직하다.
반도체 나노선으로 산화아연이 사용될 경우에는, 먼저 접착층으로는 타이타늄(Ti), 탄탈륨(Ta), 알루미늄(Al), 나이오븀(Nb) 금속들 중에 하나로 이루어질 수 있으며, 산화아연 나노선과 오믹 컨택(ohmic contact)을 이루는 금속이어야 한다.
또한, 접착층의 산화를 방지하기 위한 산화방지막층은 금(Au), 백금(Pt), 팔라듐(Pd) 금속들 중에 하나가 사용될 수 있다.
여기에서, 접착층은 100 내지 120 ㎚의 두께가 바람직하고, 산화방지막은 80 내지 100 ㎚의 두께를 가지는 것이 바람직하다.
상술한 바와 같이 설명된 산화아연 나노선 성장방법, 적절한 도포단계 및 전극형성을 거친 다음에 나노선 전계효과 트랜지스터는 일반적으로 세 가지 형태로 만들어 진다.
첫 번째 형태는 바텀-게이트(bottom-gate)로 사용되는 고농도 도핑된 실리콘위에 실리콘 산화막이 형성되어 있고 그 위에 나노선이 놓이고 소스와 드레인 전극이 형성된 바텀 게이트형의 나노선 전계효과 트랜지스터이다.
두 번째 형태는 고농도 실리콘 기판위에 실리콘 산화막이 형성되고, 그 위에 나노선이 놓이고 소스와 드레인 전극이 형성되고 나노선위에 게이트 절연막이 형성되며 그 위에 탑로컬게이트(top-local gate) 전극이 형성되는 탑 게이트형의 나노선 전계효과 트랜지스터이다.
마지막 형태는 고농도 실리콘 기판위에 실리콘 산화막과 나노선, 소스와 드레인 전극이 형성되고 직접적으로 나노선 위에 쇼키접촉(Schottky contact) 특성을 갖는 게이트 전극이 형성된 형태이다.
여기에서는, 상술한 세 가지 형태의 나노선 전계효과 트랜지스터 중에서 첫 번째 형태인 탑-게이트 구조의 나노선 전계효과 트랜지스터의 구조 및 제조방법에 대해서 설명하기로 한다. 해당 기술 분야의 숙련된 당업자에게는 상술한 바텀 게이트형 및 쇼키접촉을 이용한 형태의 전계효과 트랜지스터의 제조 또한 용이할 것이다.
도 4a와 도 4b는 본 발명에 따른 반도체 나노선 전계효과 트랜지스터의 제조 방법에 의해 제조되는 나노선 전계효과 트랜지스터의 공정을 설명하기 위한 구조도들이다.
도 4a에서 보여지는 바와 같이, 본 발명에 따른 반도체 나노선 전계효과 트랜지스터는 고농도 도핑된 실리콘 기판(210) 상에 형성된다.
고농도 도핑된 실리콘 기판 상에 절연막인 실리콘 산화막(220)이 증착되며, 실리콘 산화막 상에 산화아연 나노선(240)이 놓여진다. 여기에 사용되는 나노선(240)은 앞서 설명된 본 발명의 제조방법 나노선 성장 기판 준비 단계(S10)와 나노선 성장 단계(S20)에서 설명된 바와 같이 금촉매가 도핑된 기판에서 성장된 산화아연 나노선과 투명 전도성 산화물 박막층이 증착된 기판에서 성장된 산화아연 나노선이 선택적으로 사용될 수 있다. 즉, 선택되는 나노선의 종류에 따라서 나노선 전계효과 트랜지스터의 동작 모드가 선택되게 된다.
또한 나노선(240)의 양단에 소스전극(230)과 드레인전극(235)이 형성된다. 이때 나노선(240)이 배열된 다음에 소스전극(230)과 드레인전극(235)이 형성될 수도 있으나, 소스전극(230)과 드레인전극(235)이 먼저 형성된 다음 양 전극을 연결하도록 나노선(240)이 배열될 수도 있을 것이다.
여기에서, 고농도 도핑된 실리콘 기판(210)은 0 내지 0.005 ohm/cm의 저항을 가지는 것이 바람직하다.
도 4b에서 보여지는 바와 같이, 나노선(240)의 상부에는 게이트 절연막(250)이 증착된다. 여기에서, 게이트 절연막은 실리콘 산화막(SiO2), 알루미늄 산화막(Al2O3), 하프늄산화막(Hf2O), 지르코늄산화막(ZrO2)과 고분자 절연막 중의 하나를 사용할 수 있다. 또한, 이러한 게이트 절연막은 10 내지 100 나노미터의 두께가 바람직하다.
게이트 절연막(250)의 상부에는 게이트 전극(260)이 형성된다. 따라서, 도4a 와 도4b를 통하여 설명되는 나노선 전계효과 트랜지스터는 탑 게이트형의 나노선 전계효과 트랜지스터이다.
도 5는 본 발명에 따른 반도체 나노선 전계효과 트랜지스터의 주사전자현미경 사진이다.
도 5에서 보여지는 바와 같이, 상술한 제조방법에 의해 제조된 나노선 전계효과 트랜지스터는 소스 전극(230)과 드레인 전극(235)간에 연결된 반도체 나노선(240)으로 구성된다.
도 6a 및 도 6b는 본 발명에 따른 반도체 나노선 전계효과 트랜지스터의 전기적 특성을 보여주는 그래프이다.
도6a에서는, 금촉매가 코팅된 알루미나 기판에서 성장된 산화아연 나노선을 이용한 N채널 공핍형 나노선 전계효과 트랜지스터의 전기적 특성을 보여주는 그래프이다.
여기에서, 좌측 그래프는 드레인-소스 전압(VDS)에 따른 드레인-소스 전류(IDS)의 관계를 보여주며, 우측 그래프는 게이트 전압(VG)에 따른 드레인-소스 전류(IDS)의 관계를 보여준다.
도 6a의 좌측 그래프는 서로 다른 게이트 전압(VG; -10 내지 10V, 2V 스텝으로 변화)에서 IDS-VDS 곡선을 보여주는데, 낮은 바이어스에서는 선형(linear) 특성을 보여주며, 높은 바이어스에서는 포화(saturation) 특성을 보여준다.
도 6a의 우측 그래프는 서로 다른 드레인-소스 전압(VDS; 0.01V에서 0.1V, 0.01V 스텝으로 변화)에서 IDS-VG 곡선을 보여준다. 여기에서, 문턱 전압(610; VTH; threshold voltage)이 음(-)의 값(약 -4.14V)을 가지며, 이는 전형적인 N채널 공핍형 전계효과 트랜지스터의 특성임을 알 수 있다.
도 6b는 금촉매가 없이 투명 전도성 산화물 박막이 형성된 알루미나 기판에서 성장된 산화아연 나노선을 이용한 N채널 증식형 나노선 전계효과 트랜지스터의 전기적 특성을 보여주는 그래프이다.
도 6a와 마찬가지로, 도6b의 좌측 그래프는 드레인-소스 전압(VDS)에 따른 드레인-소스 전류(IDS)의 관계를 보여주며, 도6b의 우측 그래프는 게이트 전압(VG)에 따른 드레인-소스 전류(IDS)의 관계를 보여준다.
도6b의 좌측 그래프는 서로 다른 게이트 전압(VG; -2 내지 20V, 2V 스텝으로 변화)에서 IDS-VDS 곡선을 보여주는데, 이 곡선들의 형상은 게이트 전압이 상승된 것을 제외하면 도6a의 좌측 그래프의 특성과 크게 다르지 않다.
한편, 도 6b의 우측 그래프는 서로 다른 드레인-소스 전압(VDS; 0.01V에서 0.1V, 0.01V 스텝으로 변화)에서 IDS-VG 곡선을 보여준다. 여기에서, 문턱 전압(620; VTH; threshold voltage)이 양(+)의 값(약 10.85V)을 가지며, 이는 전형적인 N채널 증식형 전계효과 트랜지스터의 특성임을 알 수 있다.
금촉매가 도핑된 기판에서 성장된 산화아연 나노선을 이용한 경우와 금촉매가 없이 투명 산화물 박막층이 증착된 기판에서 성장된 산화아연 나노선을 이용한 경우에 제조된 나노선 전계효과 트랜지스터의 동작 모드가 다르게 구현될 수 있는 이유는 아직 명확하지 아니하다. 그러나, 가능성 있는 이유 중의 하나는 산란(scattering)과 트랩(trapping) 센터로서 기능하는 표면 결함(surface defect) 상태가 양 나노선에서 차이가 있다는 점과 관련되어 있다.
금촉매가 도핑된 기판에서 성장된 산화아연 나노선은 금촉매가 없이 투명 전도성 산화물 박막층이 증착된 기판에서 성장된 산화아연 나노선에 비하여 표면이 상당히 평탄한(smooth)하게 된다. 즉, 금촉매가 없이 투명 전도성 산화물 박막층이 증착된 기판에서 성장된 산화아연 나노선이 금촉매가 코팅된 기판에서 성장된 산화아연 나노선에 비하여 훨씬 더 거친(rough) 표면 특성을 가지게 되는 것이다.
이에 의하여, 금촉매가 없이 투명 전도성 산화물 박막층이 증착된 기판에서 성장된 산화아연 나노선은 게이트 산화막, 보호층, 전극과의 계면(interface)에 많은 수의 트랩 사이트(trap site)들을 가질 수 있다. 이러한 트랩 사이트들은 산화아연 나노선내의 잉여전자들을 트랩하여 이 잉여전자들이 채널의 형성에 기여하는 것을 저해시킨다. 이는 채널 형성을 위해 필요한 문턱전압(VTH)의 상승을 유발시키며 이에 의해 N채널 증식형 동작 모드가 얻어질 수 있다.
또한, 본 발명에 따른 제조 방법에 의하면, 반도체 나노선 전계효과 트랜지스터의 제조시에 N채널 공핍형과 N채널 증식형 트랜지스터의 동작 모드를 재현 성(reproducibility)있게 제조할 수 있다는 효과가 있다.
도 7은 본 발명에 따른 나노선 전계효과 트랜지스터의 제조방법에 의한 작동모드 결정의 재현성을 보여주는 그래프이다.
도 7에서 예시하는 재현성 실험을 위하여, 두 가지 서로 다른 기판에서 성장된 산화아연 나노선을 이용하여 총 45개의 트랜지스터가 제조되었다. 총 45개 중 27개의 트랜지스터들(도면부호 710; 점선으로 그룹)은 금촉매가 코팅된 기판에서 성장된 나노선을 이용하였으며, 18개의 트랜지스터(도면부호 720; 점선으로 그룹)들은 금촉매가 없는 기판에서 성장된 나노선을 이용하였다.
도7에서는 제조된 45개의 트랜지스터의 문턱전압 분포를 도시하고 있는데, 금촉매가 코팅된 기판에서 성장된 나노선을 이용한 트랜지스터들은 모두 음(-)의 문턱전압을 가지고 있으며, 금촉매가 없는 기판에서 성장된 나노선을 이용한 트랜지스터들은 모두 양(+)의 문턱전압을 가지고 있음을 알 수 있다.
따라서, 본 발명에 따른 제조 방법을 이용할 경우에는 높은 재현성을 가지고 나노선 전계효과 트랜지스터의 동작모드를 결정할 수 있음을 알 수 있다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
상기와 같은 본 발명에 따르면, 금촉매가 있는 알루미나 기판과 금촉매가 없이 투명 전도성 산화물 박막층이 증착된 알루미나 기판에서 성장된 나노선을 선택적으로 사용하여 N채널 공핍형 나노선 전계효과 트랜지스터와 N채널 증식형 나노선 전계효과 트랜지스터를 선택적으로 제작할 수 있다.
이에 의하여, 높은 재현성을 가지고 선택적으로 N-채널 증식형과 공핍형의 동작모드를 가지는 나노선 전계효과 트랜지스터를 제작할 수 있는 효과가 있으며, 특히 N채널 증식형의 나노선 전계효과 트랜지스터는 논리회로(logic circuits)에 있어서의 다양한 응용을 가능하게 하는 효과가 있다.

Claims (7)

  1. 알루미나 기판에 금촉매를 코팅하여 나노선 성장 기판을 준비하는 단계;
    상기 나노선 성장 기판에서 반도체 나노선을 성장시키는 단계;
    성장된 반도체 나노선을 상기 나노선 성장 기판으로부터 분리시키는 단계;
    분리된 반도체 나노선을 트랜지스터 제작용 기판에 도포하는 단계; 및
    상기 반도체 나노선 양단에 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 N채널 공핍형 반도체 나노선 전계효과 트랜지스터 제조 방법
  2. 제 1 항에 있어서, 상기 반도체 나노선을 성장시키는 단계는,
    산화아연분말과 그라파이트(graphite)분말의 혼합가루를 함께 수평전기로에 넣어서, 아르곤(Ar)과 산소(O2) 혼합가스를 주입하는 단계; 및
    900℃ 내지 1000℃에서 10분 내지 20분 동안 산화아연 나노선을 성장시키는 단계를 포함하여 산화아연 반도체 나노선을 성장시키는 것을 특징으로 하는 N채널 공핍형 반도체 나노선 전계효과 트랜지스터 제조 방법
  3. 제 1 항에 있어서, 상기 소스 전극과 드레인 전극을 형성하는 단계는 타이타늄(Ti), 탄탈륨(Ta), 알루미늄(Al)중의 어느 하나의 금속 또는 그 혼합물을 포함한 접착층과 상기 접착층 상부에 금(Au), 백금(Pt), 팔라듐(Pd)중의 어느 하나의 금속 또는 그 혼합물을 포함한 산화방지막을 구비한 다층구조로 형성되는 것을 특징으로 하는 N채널 공핍형 반도체 나노선 전계효과 트랜지스터
  4. 알루미나 기판에 투명 전도성 산화물(TCO) 박막층을 증착하여 나노선 성장 기판을 준비하는 단계;
    상기 나노선 성장 기판에서 반도체 나노선을 성장시키는 단계;
    성장된 반도체 나노선을 상기 나노선 성장 기판으로부터 분리시키는 단계;
    분리된 반도체 나노선을 트랜지스터 제작용 기판에 도포하는 단계; 및
    상기 반도체 나노선 양단에 소스 전극과 드레인 전극을 형성하는 단계를 포함하는 N채널 증식형 반도체 나노선 전계효과 트랜지스터 제조 방법
  5. 제 4 항에 있어서, 상기 투명 전도성 산화물 박막층은 인듐(In), 주석(Sn), 아연(Zn), 갈륨(Ga), 마그네슘(Mg), 인(P) 금속들 중에서 적어도 하나 이상의 성분과 산소(O)가 결합된 구조를 가지고, 산소, 공기, 질소, 아르곤 등의 다양한 분위기에서 열처리없이 형성되어 나노선 성장을 위한 자체촉매(self-catalyst) 역할을 수행하는 것을 특징으로 하는 N채널 증식형 반도체 나노선 전계효과 트랜지스터 제조 방법
  6. 제 4 항에 있어서, 상기 반도체 나노선을 성장시키는 단계는,
    산화아연분말과 그라파이트(graphite)분말의 혼합가루를 함께 수평전기로에 넣어서, 아르곤(Ar)과 산소(O2) 혼합가스를 주입하는 단계; 및
    900℃ 내지 1000℃에서 10분 내지 20분 동안 산화아연 나노선을 성장시키는 단계를 포함하여 산화아연 반도체 나노선을 성장시키는 것을 특징으로 하는 N채널 증식형 반도체 나노선 전계효과 트랜지스터 제조 방법
  7. 제 4 항에 있어서, 상기 소스 전극과 드레인 전극을 형성하는 단계는 타이타늄(Ti), 탄탈륨(Ta), 알루미늄(Al)중의 어느 하나의 금속 또는 그 혼합물을 포함한 접착층과 상기 접착층 상부에 금(Au), 백금(Pt), 팔라듐(Pd)중의 어느 하나의 금속 또는 그 혼합물을 포함한 산화방지막을 구비한 다층구조로 형성되는 것을 특징으로 하는 N채널 증식형 반도체 나노선 전계효과 트랜지스터
KR1020070034921A 2007-04-10 2007-04-10 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법 KR20080091899A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070034921A KR20080091899A (ko) 2007-04-10 2007-04-10 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070034921A KR20080091899A (ko) 2007-04-10 2007-04-10 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법

Publications (1)

Publication Number Publication Date
KR20080091899A true KR20080091899A (ko) 2008-10-15

Family

ID=40152241

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070034921A KR20080091899A (ko) 2007-04-10 2007-04-10 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR20080091899A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066432B1 (ko) * 2009-08-25 2011-09-21 창원대학교 산학협력단 자기 정렬법을 이용한 공기 간극 fet 제조방법, 그 제조방법을 이용하여 제조된 공기 간극 fet, 및 그 공기 간극 fet를 이용한 센서 소자

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101066432B1 (ko) * 2009-08-25 2011-09-21 창원대학교 산학협력단 자기 정렬법을 이용한 공기 간극 fet 제조방법, 그 제조방법을 이용하여 제조된 공기 간극 fet, 및 그 공기 간극 fet를 이용한 센서 소자

Similar Documents

Publication Publication Date Title
US10985019B2 (en) Method of forming a semiconductor device using layered etching and repairing of damaged portions
TWI789380B (zh) 具有二維側邊異質結構之半導體裝置及其製造方法
US10147603B2 (en) Method of manufacturing a FET using a two dimensional transition metal dichalcogenide including a low power oxygen plasma treatment
CN112840448B (zh) 通过工程化原子层沉积对碳纳米管的可调掺杂
JP2009238955A (ja) 半導体基板、半導体装置、および半導体装置の製造方法
KR102605252B1 (ko) 쇼트키 배리어 박막트랜지스터 및 방법
JP2006349673A (ja) ナノワイヤセンサ装置およびナノワイヤセンサ装置構造の製造方法
KR101076767B1 (ko) 나노소자 논리회로 및 그 제조방법
CN108235786A (zh) 垂直纳米线mosfet制造中的垂直后栅极工艺的方法
KR101284775B1 (ko) 높은 점멸비를 가지는 탄소나노튜브 네트워크 트랜지스터 소자 및 그 제조방법
JP2010503994A (ja) 電界効果ヘテロ構造トランジスタ
JP4869563B2 (ja) 窒化物半導体装置及びその製造方法
CN104966738B (zh) 主动元件结构及其制作方法
KR20080091899A (ko) 엔-채널 공핍형과 증식형의 반도체 나노선 전계효과트랜지스터의 제조방법
TWI251879B (en) Method for forming quantum dot
KR20200076008A (ko) 투명 산화물 박막의 제조 방법 및 이를 이용한 트랜지스터의 제조 방법
TW201025607A (en) Transistor and method for manufacturing same
KR101450263B1 (ko) 쇼트키 다이오드 및 그 제조방법
JP2013179274A (ja) 電界効果トランジスタおよびその製造方法
CN109103264B (zh) 基于纳米带的晶体管及其制备方法
KR101346612B1 (ko) 박막 트랜지스터 및 이의 제조 방법
KR100907241B1 (ko) 양성자 빔을 이용한 나노와이어 트랜지스터의 작동모드제어 방법
KR101026160B1 (ko) 하이브리드형 나노소자 논리회로 및 그 제조 방법
KR101570443B1 (ko) 산화물 반도체 박막의 결정화 방법
JP2018032662A (ja) ダイヤモンドコンタクト構造とこれを用いた電子素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application