JP2018032662A - ダイヤモンドコンタクト構造とこれを用いた電子素子 - Google Patents

Abstract

【課題】ノーマリーオフ動作の実現に有用な新規なダイヤモンドコンタクト構造と、かかる構造を利用した電子素子とを提供する。【解決手段】ダイヤモンド基板１０と第１酸化物層１２とを備えるダイヤモンドコンタクト構造１が提供される。ダイヤモンド基板１０は、自然正孔を含み、互いに離間する第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ１とを少なくとも表面に備えており、第１酸化物層１２は、これらｐ型領域Ｐ１，Ｐ２間に備えられる。また、第１酸化物層１２は、ダイヤモンドの価電子帯よりも高エネルギー側に最低空軌道を有する第１金属酸化物からなり、第１酸化物層１２に接するダイヤモンド基板１０の表面は、自然正孔が含まれない非ｐ型領域である。【選択図】図３

Description

本発明は、ダイヤモンドを半導体基板として用いたダイヤモンドコンタクト構造と、これを利用した電子素子に関する。

ダイヤモンドは、半導体材料として最も高い絶縁耐圧、熱伝導率およびキャリア移動度を備え、従来のシリコン（Ｓｉ）半導体を遥かに越える高性能な電子素子を実現できることが理論的に予測されている。そのため近年では、様々なダイヤモンドトランジスタ構造が提案され、実用化に向けた研究が進められている。

例えば、非特許文献１には、水素終端したダイヤモンド基板上に、金（Ａｕ）薄膜からなるソース電極およびドレイン電極と、このソースおよびドレイン電極間に順に堆積された二酸化窒素（ＮＯ_２）吸着層、酸化アルミニウム（Ａｌ_２Ｏ_３）薄膜、およびゲート電極としてのアルミニウム（Ａｌ）薄膜、を備えたダイヤモンド金属酸化膜半導体電界効果トランジスタ（Metal-oxide-semiconductor Field effect transistor：ＭＯＳＦＥＴ）が開示されている。このダイヤモンドＭＯＳＦＥＴは、ダイヤモンド表面を水素で終端することで表面近傍に形成される正孔導電層をチャネルに利用したものである。かかる構成では、Ａｌ_２Ｏ_３薄膜が、ＭＯＳ構造の酸化膜層の役割と、ソース／ゲート電極間、ゲート／ドレイン電極間のＮＯ_２吸着層を熱的安定化するパッシベーション膜としての役割とを果たすことから、最大ドレイン電流密度が５５０ｍＡ／ｍｍ、最大発振周波数（ｆｍａｘ）が８１ＧＨｚという、実用レベルの優れた特性を実現することが報告されている。また、特許文献１〜２にも、ダイヤモンド表面に形成される正孔導電層をチャネルに利用したダイヤモンドＭＯＳＦＥＴについて記載されている。

特許第５４８３１６８号公報 特開２０１３−１７２０２３号公報

M. Kubovic, Y. Yamauchi, M. Kasu, "Improvements in Thermal Stability of Hydrogen-terminated Diamond FETs", Extended Abstract of the 2008 International Conference on Solid State Devices and Materials, Tsukuba, 2008, pp. 1036-1037. Y. Takagi, K. Shiraishi, M. Kasu, and H. Sato, "Mechanism of hole doping into hydrogen terminated diamond by the adsorption of inorganic molecule," Surf. Sci. 609(2013)203.

しかしながら、従来のダイヤモンドＦＥＴは、本質的にノーマリーオン型であった。ノーマリーオン型のＦＥＴで構成する電子素子は、ゲート電圧を印加しない状態でドレイン電流が流れるため、ドレイン電流を止めるためにはゲートに正電圧を印加する必要があり、消費電力が大きいという問題があった。したがって、例えば、ダイヤモンドＦＥＴをパワーエレクトロニクスのスイッチング素子として用いるためには、ノーマリーオフ動作が可能なダイヤモンドＦＥＴの実現が求められていた。

本発明はかかる点に鑑みてなされたものであり、その目的は、ノーマリーオフ動作の実現に有用な新規なダイヤモンドコンタクト構造を提供することにある。また、他の側面において、この新たなダイヤモンドコンタクト構造を備える電子素子をも提供する。

本発明によると、ダイヤモンド基板と、第１酸化物層とを備える新規なダイヤモンドコンタクト構造が提供される。ダイヤモンド基板は、自然正孔を含み、互いに離間する第１ｐ型領域と第２ｐ型領域とを少なくとも表面に備えている。第１酸化物層は、上記第１ｐ型領域と第２ｐ型領域との間のダイヤモンド基板上に備えられ、ダイヤモンドの価電子帯よりも高エネルギー側に最低空軌道を有する第１金属酸化物からなる。そして、上記第１酸化物層に接する上記ダイヤモンド基板の表面は、上記自然正孔が含まれない非ｐ型領域である。

かかる構成によると、表面ｐ型ダイヤモンドに第１酸化物層を備えることで、二つのｐ型領域間に、ｐ型とは異なる導電型の非ｐ型領域を選択的に形成することができる。したがって、第１酸化物層上にゲート電極を設けて電圧を印加することで、この非ｐ型領域をチャネル領域（ｐチャネル）として利用することができる。これにより、電圧の印加により電流が流れるノーマリーオフ動作を実現し得る、新規なコンタクト構造が提供される。換言すると、このダイヤモンドコンタクト構造を利用することで、ノーマリーオフ型のダイヤモンドＦＥＴが実現される。

なお、本明細書において「自然正孔」は、ダイヤモンドの表面性状（例えば、表面ポテンシャル）の変化に由来してダイヤモンド表面近傍のバルク内に自然発生的に生じる正孔を意味する。自然正孔の形成機構は明らかではないが、実際に観測される現象から、電荷移動ドーピングモデル（charge transfer doping model）や負イオンモデル等が提唱されている。この自然正孔は、ダイヤモンド基板に不純物として導入されたアクセプター原子（典型的には、ダイヤモンドよりも最外殻電子が少ない原子）の負帯電に伴い放出される正孔とは明確に区別される。例えば、自然正孔の周辺には、アクセプター原子が実質的に存在しない態様であり得る。
自然正孔は、必ずしもこれに限定されるものではないが、ダイヤモンドの表面から深さが約５Å（典型的には３Å）に亘る領域（２次元領域）に存在する。自然正孔の濃度はダイヤモンドの表面性状にもよるため厳密に限定されないものの、例えば、１０^１０原子／ｃｍ^２以上、好ましくは１０^１２原子／ｃｍ^２以上、典型的には１０^１３原子／ｃｍ^２以上、例えば１０^１４原子／ｃｍ^２以上であり得る。自然正孔の濃度の上限は特に限定されないが、例えば、１０^１５原子／ｃｍ^２程度とすることができる。

ここに開示されるダイヤモンドコンタクト構造の好ましい一態様において、上記第１金属酸化物は、二酸化ケイ素、酸化ハフニウムおよびハフニウムシリケートからなる群から選択される少なくとも１種である。このことにより、従来の半導体技術を応用して簡便に上記の表面チャネル構造を実現することができる。

ここに開示されるダイヤモンドコンタクト構造の好ましい一態様では、上記ダイヤモンド基板は、ｉ型ダイヤモンドまたはｎ型ダイヤモンドである。このような構成により、ダイヤモンドを基板材料として、ｐｉｐ構造またはｐｎｐ構造を実現することができる。

ここに開示されるダイヤモンドコンタクト構造の好ましい一態様において、上記ダイヤモンド基板は、上記第１ｐ型領域および上記第２ｐ型領域の表面の未結合手が水素で終端されており、上記自然正孔は、上記水素による水素終端により誘起されている。ダイヤモンドの水素終端表面は化学的に安定であり広い電位窓を有する。この水素終端表面の利用により、ダイヤモンド表面にｐ型導電領域を形成することができる。このことにより、簡便に安定した表面チャネル構造を提供することができる。

ここに開示されるダイヤモンドコンタクト構造の好ましい一態様では、上記ダイヤモンド基板は、上記第１ｐ型領域および上記第２ｐ型領域上に、非占有準位がダイヤモンドの価電子帯よりも低エネルギー側にある第２金属酸化物からなる第２酸化物層を備え、上記自然正孔は、上記第２酸化物層により誘起されている。このことにより、ダイヤモンド表面に自然正孔をより一層安定的に導入することができる。

ここに開示されるダイヤモンドコンタクト構造の好ましい一態様では、上記第２酸化物層は、二酸化窒素を含む層を介して、上記第１ｐ型領域および上記第２ｐ型領域上に備えられる。この構成により、誘起される自然正孔の濃度を高めることができる。このことによって、第１ｐ型領域および第２ｐ型領域の容量を著しく高めることができ、より高性能なダイヤモンドコンタクト構造を提供することができる。

ここに開示されるダイヤモンドコンタクト構造の好ましい一態様では、上記ダイヤモンド基板は、不純物拡散層を含まない。すなわち、ダイヤモンド基板はアンドープダイヤモンドである。そして上記の表面チャネル構造は、ダイヤモンド表面に第１酸化物層（および第２酸化物層）を設けることのみで実現され得る。したがって、このダイヤモンドコンタクト構造の作製には、不純物ドープのためのフォトリソグラフィー，イオン注入，活性化処理等の工程を必要としない。これにより、簡便なプロセスにより上記の表面チャネル構造を実現することができる。

以上のとおり、ここに開示されるダイヤモンドコンタクト構造を利用することで、例えば、高性能化・低消費電力化の実現が可能な電子素子を実現することができる。具体的には、例えば、ここに開示される電子素子は、上記のダイヤモンドコンタクト構造と、上記ダイヤモンドコンタクト構造における上記第１酸化物層上に備えらえたゲート電極と、を備えるダイヤモンドＦＥＴである。このような構成によると、ゲート電圧を印加することで、第１ｐ型領域と上記第２ｐ型領域との間にｐ型チャネルを形成することができる。これによって、ノーマリーオフ動作が可能なダイヤモンドＦＥＴが実現される。このことにより、ダイヤモンドの高移動度チャネルを利用して高速スイッチングを行うことができるとともに、かかるスイッチング動作に伴うスタティック電力を排除し、消費電力を大幅に低減させることができる。

（ａ）〜（ｃ）は、一実施形態に係るダイヤモンドコンタクト構造を模式的に示した断面図である。 （ａ）〜（ｃ）は、一実施形態に係るダイヤモンドコンタクト構造のエネルギー状態を説明するためのバンド図である。 一実施形態に係るダイヤモンドＦＥＴを模式的に示した断面図である。 一実施形態に係るダイヤモンドＦＥＴの製造方法を説明する模式図である。 実施例で作製したダイヤモンドＦＥＴのＳＥＭ像である。 実施例で作製したダイヤモンドＦＥＴのＩ_Ｄ−Ｖ_Ｄ特性を示すグラフである。

以下、本発明の好適な実施形態を説明する。なお、本明細書において特に言及している事項以外の事柄であって本発明の実施に必要な事柄は、当該分野における従来技術に基づく当業者の設計事項として把握され得る。本発明は、本明細書および図面に開示されている内容と当該分野における技術常識とに基づいて実施することができる。また、図面は、本発明の一実施形態を説明するために模式化されており、実際の寸法関係を正確に表すものではない。さらに、明細書において数値範囲を示す「Ｘ〜Ｙ」との表記は、特にことわりのない限り、「Ｘ以上Ｙ以下」を意味する。

図１（ａ）〜（ｃ）は、一実施形態に係るダイヤモンドコンタクト構造を模式的に示した断面図である。また、図２（ａ）〜（ｃ）は、一実施形態に係るダイヤモンドコンタクト構造のエネルギー状態を説明するためのバンド図である。

（第１実施形態）
一実施形態に係るダイヤモンドコンタクト構造１は、ダイヤモンド基板１０と、このダイヤモンド基板１０上に備えられた第１酸化物層１２と、を備えている。図１（ａ）の例では、ダイヤモンド基板１０として、リン（Ｐ）が添加されるとともに、水素終端されたｎ型ダイヤモンドが使用されている。ダイヤモンド基板１０は、表面の互いに離間する位置に、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２とを備えている。これらのｐ型領域Ｐ１，Ｐ２は、ダイヤモンド表面のダングリングボンドを水素で終端させたことで、表面近傍に自然正孔ｈ（正孔導電層）が誘起されることによって形成されている。また、第１酸化物層１２は、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間のダイヤモンド基板１０上に備えられている。第１酸化物層１２は、例えば、ダイヤモンド基板１０に対して、直接かつ一体的に接合されている。

ここで、図２（ａ）に示すように、ダイヤモンドは、導電体下端（conduction band minimum：ＣＢＭ）と価電子帯上端(Valence Band Mzximum：ＶＢＭ)との間の間接バンドギャップが室温で５．４７ｅＶと大きく、真性半導体としては絶縁体である。そしてダイヤモンドの結晶構造にホウ素（Ｂ）やリン（Ｐ）等の不純物を添加することにより、ｐ型又はｎ型の導電型に半導体化される。本発明者らの検討によると、このようなダイヤモンドに対し、ダイヤモンドのＶＢＭよりも低エネルギー側に最低空軌道（Lowest Unoccupied Molecular Orbital：ＬＵＭＯ）を有する化合物を吸着させると、図２（ｂ）に示すように、ダイヤモンドの価電子帯から化合物のＬＵＭＯへと電子の移動が起こることが確認されている。その結果、図２（ｃ）に示すように、ダイヤモンド表面には自然正孔ｈが誘起されて、ＶＢＭは上方に湾曲し、ダイヤモンドの表面はｐ型導電領域（ｐ型半導体）となる（例えば、非特許文献２参照）。これとは反対に、ダイヤモンドに対し、ダイヤモンドの価電子帯上端よりも高エネルギー側にＬＵＭＯが位置するような化合物を接合した場合は、ダイヤモンドの価電子帯からの電子の移動は起こらず、ダイヤモンド表面に自然正孔が形成されることはない。すなわち、ダイヤモンドとこれに接合される化合物との組み合わせを利用することで、ダイヤモンドの表面状態を制御することができる。そして、このことを利用して、ダイヤモンド表面に、ｐ型領域と非ｐ型領域とを選択的に形成することが可能となる。

そこで、第１酸化物層１２を、ダイヤモンド基板１０の表面の一部に、ダイヤモンドの価電子帯上端よりも高エネルギー側にＬＵＭＯが位置するような第１金属酸化物により構成する。第１金属酸化物としては、上記ＬＵＭＯについて条件を満たす各種の金属酸化物を使用することが可能であり、なかでも正の固定電荷が安定化した誘電体を好ましく用いることができる。このような第１金属酸化物としては、例えば、二酸化ケイ素（ＳｉＯ_２），酸化ハフニウム（ＨｆＯ_２），あるいは二酸化ケイ素にハフニウムを添加したハフニウムシリケートが好ましい例として挙げられる。なお、ハフニウムシリケートにおけるハフニウム（Ｈｆ）とシリコン（Ｓｉ）との割合は特に制限されない。例えば、Ｓｉが１０原子％〜９０原子％、好ましくは２０原子％〜８０原子％、例えば３０原子％〜７０原子％であるとよい。本例では、第１金属酸化物として二酸化ケイ素（ＳｉＯ_２）を用いている。

このとき、図１（ａ）に示すように、第１酸化物層１２に接するダイヤモンド基板１０の表面に自然正孔は誘起されず、基板表面の導電型は変化しない。つまり、第１酸化物層１２に接するダイヤモンド基板１０の表面は、自然正孔を実質的に含まない。また、第１酸化物層１２に接するダイヤモンド基板１０の導電型はｎ型のままであり、電子ｅが存在している。換言すると、第１酸化物層１２に接するダイヤモンド基板１０の表面には、ｎ型領域が形成されている。一方、第１酸化物層１２が形成されていないダイヤモンド基板１０の表面近傍には、水素終端により誘起される自然正孔ｈが存在している。つまり、第１酸化物層１２が形成されていないダイヤモンド基板１０の表面には、非ｐ型領域Ａであるｎ型領域が形成されている。このように、ここに開示されるダイヤモンドコンタクト構造１には、互いに離間する第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間にｎ型領域が存在し、ｐｎｐ構造が形成されている。換言すると、ダイヤモンド基板１０の表面にｐｎｐ構造を実現することができる。

なお、このようなダイヤモンドコンタクト構造１については、具体的には図示しないが、第１酸化物層１２の表面に金属電極（Ｍ）を設けることで、金属電極／第１酸化物層１２／ダイヤモンド基板１０からなるＭＯＳ構造を構築することができる（例えば、図３参照。）。かかるＭＯＳ構造に負バイアスを印加することで、ダイヤモンド基板１０の表面のｎ型領域にｐ型の反転層を形成することができる。これにより、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間にこれらを連続させるｐ型チャネルを形成することができ、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間に電流を流すことができる。すなわち、負バイアスの印加により電流が流れるノーマリーオフ型のダイヤモンドＦＥＴが実現される。なお、ｐ型チャネルを流れる電流を取り出すために、第１ｐ型領域Ｐ１に電気的に接続するようにソース側電極を、他方の第２ｐ型領域Ｐ２に電気的に接続するようにドレイン側電極を設けることもできる。これにより、例えば、ダイヤモンドコンタクト構造１を利用した電子素子が提供される。なお、このダイヤモンドコンタクト構造１を利用してＦＥＴを構成することで、例えば、ダイヤモンドの高移動度チャネルを利用した高速スイッチングを行うことができるとともに、かかるスイッチング動作に伴うスタティック電力を排除し、消費電力が大幅に低減されたダイヤモンドＦＥＴが実現される

（第２実施形態）
なお、ここに開示される技術においては、ダイヤモンド基板１０として、上記第１実施形態のｎ型ダイヤモンドに代えて、ｉ型ダイヤモンド（即ち真性ダイヤモンド）を用いることもできる。この場合、例えば図１（ｂ）に示すように、第１酸化物層１２に接するダイヤモンド基板１０の表面はｉ型のままであり、表面における電子ｅや正孔ｈの数はほぼ同一と見做せる。つまり、電子ｅおよび自然正孔ｈ等のキャリアは存在しないといえる。このことにより、第１酸化物層１２に接するダイヤモンド基板１０の表面には、非ｐ型領域Ａとしてのｉ型領域が形成される。このｉ型領域は、互いに離間する第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間に存在する。したがってダイヤモンド基板１０の表面にｐｉｐ構造を備えるダイヤモンドコンタクト構造１が実現される。

このようなダイヤモンドコンタクト構造１についても同様に、第１酸化物層１２の表面に金属電極（Ｍ）を設けること等で、金属電極／第１酸化物層１２／ダイヤモンド基板１０からなるＭＯＳ構造を構築することができる。かかるＭＯＳ構造に正バイアスを印加することで、ダイヤモンド基板１０の表面に正孔が誘起されてｐ型チャネルが形成される。これにより、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間にこれらを連続させるｐ型チャネルを形成することができ、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間に電流を流すことができる。かかる構成によっても、ノーマリーオフ型のダイヤモンドＦＥＴを実現することができる。

（第３実施形態）
また、上記実施形態１では、ダイヤモンド基板１０として、水素終端されたダイヤモンドを用いて、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２とを表面に備えるダイヤモンド基板１０を用意した。しかしながら、ｐ型領域Ｐ１，Ｐ２を表面に備えるダイヤモンド基板１０は、水素終端ダイヤモンドからなるものに限定されない。例えば、図１（ｃ）に示すように、ダイヤモンド基板１０の表面に、ダイヤモンドの価電子帯よりも低エネルギー側にＬＵＭＯを有する第２金属酸化物からなる第２酸化物層１４を備えるようにしてもよい。このような構成によると、上述したように、第２酸化物層１４と接するダイヤモンド基板１０の表面に自然正孔ｈを含むｐ型領域Ｐ１，Ｐ２を形成することができる。したがって、第１ｐ型領域Ｐ１および第２ｐ型領域Ｐ２を形成したいダイヤモンド基板１０の表面に第２酸化物層１４を備えることで、ダイヤモンド基板１０の表面の所望の位置に第１ｐ型領域Ｐ１および第２ｐ型領域Ｐ２を形成することができる。なお、ダイヤモンド基板１０の表面と第２酸化物層１４との間には、ダイヤモンド基板１０基板の表面のダングリングボンドを終端した水素が存在していてもよいし、存在していなくてもよい。

第２金属酸化物としては、上記のＬＵＭＯについての条件を満たす金属酸化物であれば特に制限されず、各種の金属酸化物を用いることができる。なかでも第２金属酸化物としては、例えば、負の固定電荷が安定化した誘電体を好ましく用いることができる。このような第２金属酸化物としては、例えば、アルミナ（Ａｌ_２Ｏ_３），酸化タンタル（Ｔａ_２Ｏ_５）を好適例として挙げることができる。本例では、第２金属酸化物としてアルミナを用いている。なお、第２酸化物層１４により誘起されるｐ型領域Ｐ１，Ｐ２は、水素終端表面により誘起されるｐ型領域Ｐ１，Ｐ２よりも安定している。したがって、かかるダイヤモンドコンタクト構造１を集積回路中に構築する際などに、第２酸化物層１４によりｐ型領域Ｐ１，Ｐ２を形成することで、より緩和された条件で、より安定したものとして、ここに開示されるダイヤモンドコンタクト構造１を構築することができる。第２酸化物層１４の厚みは特に制限されず、例えば、数ｎｍ〜１０ｎｍ程度とすることができる。なお、この第２酸化物層１４は、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間を流れる電流を外部回路に取り出す電極としても利用することができる。図１（ｃ）のダイヤモンドコンタクト構造１の他の各部の構成については、図１（ａ）と同様であるため、詳細な説明は省略する。

（第４実施形態）
なお、ここに開示されるダイヤモンドコンタクト構造１を集積回路内に作製し、電子素子を構築する場合、自然正孔を含む第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２とは、安定性および容量がより一層高められていることが好ましい。そこで、第４実施形態では、例えば、図３に示すように、第３実施形態における第２酸化物層１４を、二酸化窒素（ＮＯ_２）を含むＮＯ_２層１６を介して、ダイヤモンド基板１０上に備えるようにしている。ここで、ＮＯ_２層１６は、１〜数原子層（例えば、１原子層）程度とすることが好ましい。これにより、ＮＯ_２層１６を介した状態であっても、第２酸化物層１４と対向するダイヤモンド基板１０の表面に自然正孔ｈを誘起し、ｐ型領域Ｐ１，Ｐ２を形成することができる。また、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２とにおける自然正孔ｈの濃度を、ＮＯ_２層１６を備えない場合と比較して１０〜１０００倍に高めることができる。例えば、自然正孔ｈの濃度を１０^１３〜１０^１５原子／ｃｍ^３程度とすることができる。

なお、図３において、ダイヤモンドコンタクト構造１は、第１酸化物層１２の表面に金属電極からなるゲート電極１５ａを備えている。これにより、金属電極／第１酸化物層１２／ダイヤモンド基板１０からなるＭＯＳ構造を構築することができる。なお、２つの第２酸化物層１４は、電極としても利用することができる。ゲート電極１５ａを構成する金属については特に制限されず、従来のこの種の金属電極として採用されている金属により構成することができる。そのような金属とは、銀（Ａｇ），銅（Ｃｕ），金（Ａｕ），アルミニウム（Ａｌ），マグネシウム（Ｍｇ），タングステン（Ｗ），コバルト（Ｃｏ），亜鉛（Ｚｎ），ニッケル（Ｎｉ），鉄（Ｆｅ），白金（Ｐｔ）等の単金属およびこれらの金属元素を含む合金などであり得る。

かかるＭＯＳ構造において、ゲート電極１５ａに負バイアスを印加することで、ダイヤモンド基板１０の表面の非ｐ型領域Ａに、ｐ型の反転層を形成することができる。これにより、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間にこれらを連続させるｐ型チャネルを形成することができ、第１ｐ型領域Ｐ１と第２ｐ型領域Ｐ２との間に電流を流すことができる。すなわち、負バイアスの印加により電流が流れるノーマリーオフ型のダイヤモンドＦＥＴ１００が実現される。なお、ｐ型チャネルを流れる電流を取り出すために、第１ｐ型領域Ｐ１に電気的に接続するようにソース側電極１５ｂを、他方の第２ｐ型領域Ｐ２に電気的に接続するようにドレイン側電極１５ｃを設けることもできる。
以上のように、ここに開示されるダイヤモンドコンタクト構造１を利用することで、ＦＥＴ等の電子素子が提供される。

（製造方法）
以下、図４を参照しつつ、ダイヤモンドＦＥＴ１００の製造方法の一例を説明する。
ダイヤモンドコンタクト構造１の製造に際しては、まずＳ１工程として、ダイヤモンド基板１０を用意する。ダイヤモンド基板１０は、結晶ダイヤモンドであればｎ型であってもよいし、ｉ型であってもよい。ダイヤモンド基板１０の表面面方位は特に制限されず、例えば、（１１１）面や（００１）面の物を好ましく用いることができる。また、ダイヤモンド基板１０は、表面のダングリングボンドが水素で終端された水素終端ダイヤモンドであってもよい。ＣＶＤ法で作製されるダイヤモンドは、ＣＶＤリアクター内で水素プラズマに曝すことで、ダイヤモンド表面を水素ラジカル（Ｈ^＋）で終端した状態で用意される。したがって、ＣＶＤ法で作製した水素終端ダイヤモンド薄膜をそのまま用いてもよい。或いは、他の方法で作製したダイヤモンド薄膜を、水素ラジカルを含むプラズマに暴露する等して、表面を水素で終端させてもよい。かかるダイヤモンド基板１０は、例えば、他の材料からなる基板上に薄膜として形成されていてもよい。

次いで、Ｓ２〜Ｓ３工程では、ダイヤモンド基板１０上に、離間した二つの金属電極１５ｂ，１５ｃを形成する（Ｓ３参照）。本例ではまず、Ｓ２工程において、ダイヤモンド基板１０上に、金属電極１５ｂ，１５ｃが形成される領域の全面に亘って、金属電極層１５を形成した。金属電極として、金（Ａｕ）を用いた。金属電極層１５は、５０ｎｍの厚みとした。その後、Ｓ３工程においてフォトリソグラフィー技術を利用して、金属電極層１５を離間した二つの電極１５ｂ，１５ｃに分離させた。具体的には、金属電極層１５の表面にフォトレジスト剤を塗布し硬化させてフォトレジスト膜を形成した。そして、所望の電極パターンが残るように開口を有するマスクを介して紫外線を露光させ、開口部分に対応するフォトレジスト膜を反応させる。次いで、露光した部分のフォトレジスト膜を薬液により除去することで、目的の電極パターンのレジスト膜を形成する（Ｓ２参照）。その後、エッチング処理により、レジストパターンで覆われずに露出した金属電極層１５を除去する（Ｓ３参照）。これにより、ダイヤモンド基板１０上の所望の位置に、二つの金属電極１５ｂ，１５ｃを転写することができる。

Ｓ４工程では、ダイヤモンド基板１０上の二つの金属電極１５ｂ，１５ｃの間に、ＮＯ_２層１６と、第２酸化物層１４とを順に形成する。ＮＯ_２層１６は、ダイヤモンド基板１０の水素終端表面をＮＯ_２雰囲気に曝露し、ダイヤモンド基板１０にＮＯ_２分子を吸着させることで形成することができる。本例では、ＮＯ_２層１６は概ね１分子層の厚みに形成した。第２酸化物層１４は、第２金属酸化物として用いるＡｌ_２Ｏ_３をＣＶＤ法等により堆積することで形成することができる。本例では、第２酸化物層１４は、１０ｎｍ程度の厚みとした。ＮＯ_２層１６および第２酸化物層１４は、金属電極１５ｂ，１５ｃの間を埋めるように、金属電極１５ｂ，１５ｃに接触するように形成した。これにより、第２酸化物層１４と対向するダイヤモンド基板１０の表面に、自然発生的に正孔（図示せず）を誘起することができる。また、第２酸化物層１４およびＮＯ_２層１６に接するダイヤモンド基板１０の表面に、ｐ型領域を形成することができる。

Ｓ５工程〜Ｓ６工程では、フォトリソグラフィー技術を利用して、Ｓ４工程で形成したＮＯ_２層１６および第２酸化物層１４を、離間した二つの島状に成形する。具体的には、第２酸化物層１４の表面にフォトレジスト剤を塗布し硬化させてレジスト膜を形成する。そして、所望のレジストパターンに対応する開口を有するマスクを介して紫外線を露光させ、開口部分に対応するフォトレジスト膜を反応させる。次いで、露光した部分のフォトレジスト膜を薬液により除去することで、目的のレジストパターンを形成する（Ｓ５参照）。その後、エッチング処理により、レジストパターンで覆われずに露出している第２酸化物層１４およびＮＯ_２層１６を取り除く（Ｓ６参照）。これにより、ダイヤモンド基板１０上に目的のパターンの第２酸化物層１４およびＮＯ_２層１６を形成した。ここで第２酸化物層１４およびＮＯ_２層１６は、離間した二つの島状の第２酸化物層１４ａ，１４ｂおよびＮＯ_２層１６ａ，１６ｂとして形成される。これに伴い、ダイヤモンド基板１０の表面のｐ型領域も、第１ｐ型領域と第２ｐ型領域とに分割される。なお、本例では、一つ目の第２酸化物層１４ａおよびＮＯ_２層１６ａと、二つ目の第２酸化物層１４ｂおよびＮＯ_２層１６ｂとの間の距離が２μｍとなるように形成した。

Ｓ７工程では、フォトリソグラフィー技術を利用して、Ｓ６工程で形成した第２酸化物層１４ａ，１４ｂおよびＮＯ_２層１６ａ，１６ｂの間に、第１酸化物層１２を形成した。すなわち、Ｓ２工程と同様にして、第１酸化物層１２を形成しない領域を全てフォトレジスト膜で覆う。その後、第１酸化物層１２をＣＶＤ法により基板１０の上に積む。本例では、第１酸化物層１２は１０ｎｍの厚みとした。また、第１酸化物層１２が第２酸化物層１４ａ，１４ｂおよびＮＯ_２層１６ａ，１６ｂと接する長さが１００μｍとなるようにした。その後、余分な領域の第１酸化物層１２をフォトレジスト膜と共に除去した。これにより、第２酸化物層１４ａ，１４ｂおよびＮＯ_２層１６ａ，１６ｂの間に、第１酸化物層１２を形成した。なお、改めて言うまでもないが、第１酸化物層１２の形成に際しては基板１０を加熱するため、ダイヤモンド基板１０の表面を終端する水素は消失される。したがって、第１酸化物層１２と接するダイヤモンド基板１０の表面には自然正孔は存在せず、ｎ型領域が形成される。

Ｓ８〜Ｓ９工程では、第１酸化物層１２の上に、ゲート電極１５ａを形成する。すなわち、上記と同様に、Ｓ７工程で形成された第１酸化物層１２上に所望のゲート電極パターンが形成できるように、その他の領域をレジスト膜で被覆したのち、ＣＶＤ法によりゲート電極１５ａを堆積した。本例では、ゲート電極１５ａを構成する材料として金（Ａｕ）を採用した。ゲート電極１５ａは、５０ｎｍの厚みに形成した。その後、余分な部分のゲート電極１５ａをフォトレジスト膜と共に除去した（Ｓ９参照）。これにより、ここに開示されるダイヤモンドコンタクト構造１と、かかるダイヤモンドコンタクト構造１を利用したダイヤモンドＦＥＴ１００を作製した。なお、参考のために、このようにして得たダイヤモンドＦＥＴ１００の走査型電子顕微鏡（ＳＥＭ）像を図５に示した。

上記のようにして得られたダイヤモンドＦＥＴ１００は、ｎ型ダイヤモンド基板１０上に、離間して二つの第２酸化物層１４ａ，１４ｂおよびＮＯ_２層１６ａ，１６ｂが備えられており、これら第２酸化物層１４ａ，１４ｂおよびＮＯ_２層１６ａ，１６ｂの間のｎ型ダイヤモンド基板１０上に、第１酸化物層１２が備えられている。このことにより、ｎ型ダイヤモンド基板１０の表面には、第１ｐ型領域−ｎ型領域−第２ｐ型領域とからなるｐｎｐ構造が形成されている。また、第１酸化物層１２上には、ゲート電極１５ａが形成されている。このことにより、ダイヤモンドＦＥＴ１００は、ｐチャネルＭＯＳＦＥＴ構造を有する。本例のｐチャネルＭＯＳＦＥＴのゲート長（Ｌ_Ｇ）は２μｍ、ゲート幅（Ｌ_Ｗ）は１００μｍである。

（ＦＥＴ特性）
そこで、得られたダイヤモンドＦＥＴ１００の出力特性を調べた。具体的には、ゲート電極１５ａに０Ｖ〜−５Ｖの逆バイアス印加したときの、ドレイン電流（Ｉ_Ｄ）およびドレイン電圧（Ｖ_Ｄ）を測定した。その結果は、Ｉ_Ｄ−Ｖ_Ｄ特性図として図６に示した。なお、ドレイン電流（Ｉ_Ｄ）およびドレイン電圧（Ｖ_Ｄ）の測定に際しては、一方の金属電極１５ｂをソース側電極とし、他方の金属電極１５ｃをドレイン側電極とした。また、図６は、実測値から、ゲートリーク電流補正およびバルクリーク電流補正を行った結果を整理したものである。

図６に示すように、ここに開示されるダイヤモンドＦＥＴ１００は、逆バイアスの印加によりｐチャネルに電流が流れることが確認された。また、従来のＦＥＴとほぼ同様に、ゲート電圧より大きくなるとドレイン電流が概ね飽和する傾向が見られ、飽和特性を示すこともわかった。以上のことから、ここに開示されるダイヤモンドコンタクト構造１を利用することで、ノーマリーオフ型のダイヤモンドＦＥＴ１００を実現し得ることがわかった。なお、このダイヤモンドコンタクト構造１における基板はダイヤモンドである。したがって、ダイヤモンドの有する高絶縁耐圧特性、高熱伝導率、高キャリア移動度、ワイドバンドギャップ特性等の特長を活かすことで、例えば、低抵抗かつ省電力で、高速スイッチングの可能なパワーデバイスを実現することが可能とされる。

以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。例えば、ダイヤモンドＦＥＴ１００は、ゲートラスト方式で作製する例を示したが、ダイヤモンドＦＥＴ１００の製造方法は何ら限定されない。例えば、当業者であれば、ここに開示されるダイヤモンドＦＥＴ１００をゲートファースト方式で作製し得ることは容易に理解できる。なお、ゲートファースト方式で水素終端ダイヤモンド基板１０の表面に直接的に第１酸化物層１２を形成した場合は、第１酸化物層１２に接するイヤモンド基板１０の表面から自然正孔は消失して、ｎ型領域が形成される。また、第１金属酸化物および第２金属酸化物についても、上記の好適例に限定されない。ここで開示される発明には上述の具体例を様々に変形、変更したものが含まれ得る。

１ ダイヤモンドコンタクト構造
１０ ダイヤモンド基板
１２ 第１酸化物層
１４，１４ａ，１４ｂ 第２酸化物層
１６，１６ａ，１６ｂ ＮＯ_２層
１５ａ ゲート電極
１５ｂ 電極（ソース側電極）
１５ｃ 電極（ドレイン側電極）
Ｐ１ 第１ｐ型領域
Ｐ２ 第２ｐ型領域
Ａ 非ｐ型領域

Claims (10)

1. 自然正孔を含み、互いに離間する第１ｐ型領域と第２ｐ型領域とを少なくとも表面に備えるダイヤモンド基板と、
   前記第１ｐ型領域と前記第２ｐ型領域との間の前記ダイヤモンド基板上に備えられ、ダイヤモンドの価電子帯よりも高エネルギー側に最低空軌道を有する第１金属酸化物からなる第１酸化物層と、
   を備え、
   前記第１酸化物層に接する前記ダイヤモンド基板の表面は、前記自然正孔が含まれない非ｐ型領域である、ダイヤモンドコンタクト構造。
2. 前記第１金属酸化物は、二酸化ケイ素、酸化ハフニウムおよびハフニウムシリケートからなる群から選択される少なくとも１種である、請求項１に記載のダイヤモンドコンタクト構造。
3. 前記ダイヤモンド基板は、ｉ型ダイヤモンドまたはｎ型ダイヤモンドである、請求項１または２に記載のダイヤモンドコンタクト構造。
4. 前記ダイヤモンド基板は、前記第１ｐ型領域および前記第２ｐ型領域の表面の未結合手が水素で終端されており、
   前記自然正孔は、前記水素による水素終端により誘起されている、請求項１〜３のいずれか１項に記載のダイヤモンドコンタクト構造。
5. 前記ダイヤモンド基板は、前記第１ｐ型領域および前記第２ｐ型領域上に、ダイヤモンドの価電子帯よりも低エネルギー側に最低空軌道を有する第２金属酸化物からなる第２酸化物層を備え、
   前記自然正孔は、前記第２酸化物層により誘起されている、請求項１〜４のいずれか１項に記載のダイヤモンドコンタクト構造。
6. 前記第２金属酸化物は、アルミナである、請求項５に記載のダイヤモンドコンタクト構造。
7. 前記第２酸化物層は、二酸化窒素を含む層を介して、前記第１ｐ型領域および前記第２ｐ型領域上に備えられる、請求項５または６に記載のダイヤモンドコンタクト構造。
8. 前記ダイヤモンド基板は、不純物拡散層を含まない、請求項１〜７のいずれか１項に記載のダイヤモンドコンタクト構造。
9. 請求項１〜８のいずれか１項に記載のダイヤモンドコンタクト構造と、
   前記ダイヤモンドコンタクト構造における前記第１酸化物層上に備えらえたゲート電極と、
   を備える、ノーマリーオフ型ダイヤモンドＦＥＴ。
10. 前記ダイヤモンドコンタクト構造は、前記第１ｐ型領域および前記第２ｐ型領域上に前記第２酸化物層を備えており、
    前記第１ｐ型領域上の前記第１酸化物層上にソース側電極を、
    前記第２ｐ型領域上の前記第１酸化物層上にドレイン側電極を、
    備える、請求項９に記載のノーマリーオフ型ダイヤモンドＦＥＴ。