JPH10125932A - 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 - Google Patents
水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法Info
- Publication number
- JPH10125932A JPH10125932A JP9217679A JP21767997A JPH10125932A JP H10125932 A JPH10125932 A JP H10125932A JP 9217679 A JP9217679 A JP 9217679A JP 21767997 A JP21767997 A JP 21767997A JP H10125932 A JPH10125932 A JP H10125932A
- Authority
- JP
- Japan
- Prior art keywords
- hydrogen
- diamond
- terminated
- region
- misfet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010432 diamond Substances 0.000 title claims abstract description 185
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 184
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 239000010931 gold Substances 0.000 claims abstract description 24
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 22
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 20
- 229910052737 gold Inorganic materials 0.000 claims abstract description 20
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims abstract description 18
- 229910052697 platinum Inorganic materials 0.000 claims abstract description 8
- 238000009413 insulation Methods 0.000 claims abstract description 4
- 239000001257 hydrogen Substances 0.000 claims description 37
- 229910052739 hydrogen Inorganic materials 0.000 claims description 37
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 32
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 13
- 239000001301 oxygen Substances 0.000 claims description 13
- 229910052760 oxygen Inorganic materials 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- 229910052786 argon Inorganic materials 0.000 claims description 9
- -1 argon ions Chemical class 0.000 claims description 8
- 239000000126 substance Substances 0.000 claims description 8
- 238000009832 plasma treatment Methods 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 4
- 230000001678 irradiating effect Effects 0.000 claims description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 claims description 3
- 238000002955 isolation Methods 0.000 claims description 2
- 230000015572 biosynthetic process Effects 0.000 abstract description 6
- 125000004435 hydrogen atom Chemical group [H]* 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 34
- 239000004065 semiconductor Substances 0.000 description 29
- 239000000758 substrate Substances 0.000 description 22
- 239000013078 crystal Substances 0.000 description 11
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 8
- 229910002091 carbon monoxide Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- NLKNQRATVPKPDG-UHFFFAOYSA-M potassium iodide Chemical compound [K+].[I-] NLKNQRATVPKPDG-UHFFFAOYSA-M 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 4
- 150000002431 hydrogen Chemical class 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- OTMSDBZUPAUEDD-UHFFFAOYSA-N Ethane Chemical compound CC OTMSDBZUPAUEDD-UHFFFAOYSA-N 0.000 description 3
- VGGSQFUCUMXWEO-UHFFFAOYSA-N Ethene Chemical compound C=C VGGSQFUCUMXWEO-UHFFFAOYSA-N 0.000 description 3
- 239000005977 Ethylene Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000001273 butane Substances 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 125000004432 carbon atom Chemical group C* 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- IJDNQMDRQITEOD-UHFFFAOYSA-N n-butane Chemical compound CCCC IJDNQMDRQITEOD-UHFFFAOYSA-N 0.000 description 3
- OFBQJSOFQDEBGM-UHFFFAOYSA-N n-pentane Natural products CCCCC OFBQJSOFQDEBGM-UHFFFAOYSA-N 0.000 description 3
- 238000007740 vapor deposition Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001704 evaporation Methods 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 239000002341 toxic gas Substances 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 238000002485 combustion reaction Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
- H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66045—Field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【課題】 水素終端ダイヤモンドＭＩＳＦＥＴおよびそ
の製造方法を提供する。 【解決手段】 ホモエピタキシャルダイヤモンドまたは
ヘテロエピタキシャルダイヤモンドもしくは表面を平坦
化した多結晶ダイヤモンドの表面を水素原子で終端２し
た水素終端ダイヤモンド１の表面に、金または白金から
なるドレインオーミックコンタクト４およびソースオー
ミックコンタクト３と、酸化珪素（ＳiＯX：１≦Ｘ≦
２）からなる絶縁層５と、該絶縁層上に設けたゲート電
極６を形成するとともに、素子形成領域以外の表面を酸
素終端などの非水素終端させた絶縁領域２３とし、素子
分離した水素終端ダイヤモンドＭＩＳＦＥＴ。
の製造方法を提供する。 【解決手段】 ホモエピタキシャルダイヤモンドまたは
ヘテロエピタキシャルダイヤモンドもしくは表面を平坦
化した多結晶ダイヤモンドの表面を水素原子で終端２し
た水素終端ダイヤモンド１の表面に、金または白金から
なるドレインオーミックコンタクト４およびソースオー
ミックコンタクト３と、酸化珪素（ＳiＯX：１≦Ｘ≦
２）からなる絶縁層５と、該絶縁層上に設けたゲート電
極６を形成するとともに、素子形成領域以外の表面を酸
素終端などの非水素終端させた絶縁領域２３とし、素子
分離した水素終端ダイヤモンドＭＩＳＦＥＴ。
Description
【０００１】
【発明の属する技術分野】本発明は、水素終端ダイヤモ
ンドを用いたＭＩＳＦＥＴ、および素子間を絶縁分離し
た水素終端ダイヤモンドを用いたＭＩＳＦＥＴ、ならび
に、水素終端ダイヤモンドを用いたＭＩＳＦＥＴを製造
する方法に関する。さらに、本発明は、平坦化された水
素終端面を有する多結晶ダイヤモンドＭＩＳＦＥＴに関
する。
ンドを用いたＭＩＳＦＥＴ、および素子間を絶縁分離し
た水素終端ダイヤモンドを用いたＭＩＳＦＥＴ、ならび
に、水素終端ダイヤモンドを用いたＭＩＳＦＥＴを製造
する方法に関する。さらに、本発明は、平坦化された水
素終端面を有する多結晶ダイヤモンドＭＩＳＦＥＴに関
する。
【０００２】
【従来の技術】従来のダイヤモンドを用いたＦＥＴは、
ダイヤモンド層に硼素（Ｂ）を注入して得たｐ型半導体
層を用いて形成されていた（K.Kobashi,K.Nishimura,K.
Miyata,R.Nakamura,H.Koyama,K.Saito and D.L.Dreifu
s:Proc.2nd int,Conf Appl.of Daiamond Films and Rel
ated Materials ., ed.M.Yoshikawa,M.Murakawa,Y.Tzen
gand W.A,Yarbrough,p35〜42(Saitama.1993）。
ダイヤモンド層に硼素（Ｂ）を注入して得たｐ型半導体
層を用いて形成されていた（K.Kobashi,K.Nishimura,K.
Miyata,R.Nakamura,H.Koyama,K.Saito and D.L.Dreifu
s:Proc.2nd int,Conf Appl.of Daiamond Films and Rel
ated Materials ., ed.M.Yoshikawa,M.Murakawa,Y.Tzen
gand W.A,Yarbrough,p35〜42(Saitama.1993）。
【０００３】図１０は、上述した従来のＦＥＴの構造の
概念を示す平面図であり、図１１は、図１０でＢ−Ｂ線
で示される断面を示す一部断面図である。このＦＥＴ８
０は、基板８１の上に、不純物が注入されていないダイ
ヤモンド層８２を形成し、その上に硼素Ｂを注入した層
８３を設けた後、環状のｐ＋領域８４と、この環状領域
と同心円状に配置された円状のｐ＋領域８５を形成する
とともに、前記環状領域８４と円状領域８５との間に環
状の非注入領域８６を形成し、各領域の上にそれぞれソ
ースオーミックコンタクト８７、ドレインオーミックコ
ンタクト８８およびゲート電極８９を形成して構成され
る。すなわち、上述のＦＥＴは、外への電流リークを防
ぐために図１０に示すように素子形状を円形に形成する
必要があり、そのためドレイン群からリードをとること
ができず、微細化や集積化に適していなかった。
概念を示す平面図であり、図１１は、図１０でＢ−Ｂ線
で示される断面を示す一部断面図である。このＦＥＴ８
０は、基板８１の上に、不純物が注入されていないダイ
ヤモンド層８２を形成し、その上に硼素Ｂを注入した層
８３を設けた後、環状のｐ＋領域８４と、この環状領域
と同心円状に配置された円状のｐ＋領域８５を形成する
とともに、前記環状領域８４と円状領域８５との間に環
状の非注入領域８６を形成し、各領域の上にそれぞれソ
ースオーミックコンタクト８７、ドレインオーミックコ
ンタクト８８およびゲート電極８９を形成して構成され
る。すなわち、上述のＦＥＴは、外への電流リークを防
ぐために図１０に示すように素子形状を円形に形成する
必要があり、そのためドレイン群からリードをとること
ができず、微細化や集積化に適していなかった。
【０００４】一方、Ｓi半導体デバイスでは、例えば、
特公昭４９−４５６２９号公報に示されるような酸化層
を設けることによって素子間を絶縁分離するＬＯＣＯＳ
技術が素子分離技術として用いられている。しかしなが
ら、ダイヤモンドを用いた半導体素子では、ダイヤモン
ド自体を厚く酸化することが困難であるので、ダイヤモ
ンド表面に酸化膜を形成することができず、シリコンの
ようにＬＯＣＯＳ技術を用いることはできない。このよ
うなことから、ダイヤモンド半導体素子を分離するため
に、例えば、“ Diamond Thin-Film Recessed Gate Fie
ld-Effect Transistors Fabricated by Electron Cyclo
tron Resonance Plasma Etching : S.A.Grot,G.Sh.Gild
enblat,and A.R.Badzian : IEEE ELECTRON DEVICE LETT
ERS : VOL.13,NO.9,SEPTEMBER 1992 : p462-463 ”に示
されるように、エッチング等によって半導体領域を取り
除き各素子間を分離することが考えられるが、この方法
は、エッチングなどの複雑なプロセスが必要となる。
特公昭４９−４５６２９号公報に示されるような酸化層
を設けることによって素子間を絶縁分離するＬＯＣＯＳ
技術が素子分離技術として用いられている。しかしなが
ら、ダイヤモンドを用いた半導体素子では、ダイヤモン
ド自体を厚く酸化することが困難であるので、ダイヤモ
ンド表面に酸化膜を形成することができず、シリコンの
ようにＬＯＣＯＳ技術を用いることはできない。このよ
うなことから、ダイヤモンド半導体素子を分離するため
に、例えば、“ Diamond Thin-Film Recessed Gate Fie
ld-Effect Transistors Fabricated by Electron Cyclo
tron Resonance Plasma Etching : S.A.Grot,G.Sh.Gild
enblat,and A.R.Badzian : IEEE ELECTRON DEVICE LETT
ERS : VOL.13,NO.9,SEPTEMBER 1992 : p462-463 ”に示
されるように、エッチング等によって半導体領域を取り
除き各素子間を分離することが考えられるが、この方法
は、エッチングなどの複雑なプロセスが必要となる。
【０００５】
【発明が解決しようとする課題】発明者等は、応用物理
学会において、ｐ型半導体の特性を有する水素終端ダイ
ヤモンドの表面に金を蒸着して得たソースオーミックコ
ンタクトとドレインオーミックコンタクトとアルミニウ
ムを蒸着して得たゲート電極を用いたＭＥＳＦＥＴの製
作について提案した（青木、伊藤、川原田ら：第４０回
応用物理学関係連合講演会予稿集３０ｐ−ＭＫ１１、１
２）。この方法によれば、簡単な構成でエンハンスメン
トモードで動作するＭＥＳＦＥＴを得ることができた。
しかしながら、表面を水素終端したホモエピタキシャル
ダイヤモンドのすぐ下には表面導電層が形成されること
から、各素子間を絶縁分離することができず、複数の半
導体素子を同一の基板上に形成することはできなかっ
た。
学会において、ｐ型半導体の特性を有する水素終端ダイ
ヤモンドの表面に金を蒸着して得たソースオーミックコ
ンタクトとドレインオーミックコンタクトとアルミニウ
ムを蒸着して得たゲート電極を用いたＭＥＳＦＥＴの製
作について提案した（青木、伊藤、川原田ら：第４０回
応用物理学関係連合講演会予稿集３０ｐ−ＭＫ１１、１
２）。この方法によれば、簡単な構成でエンハンスメン
トモードで動作するＭＥＳＦＥＴを得ることができた。
しかしながら、表面を水素終端したホモエピタキシャル
ダイヤモンドのすぐ下には表面導電層が形成されること
から、各素子間を絶縁分離することができず、複数の半
導体素子を同一の基板上に形成することはできなかっ
た。
【０００６】この問題を解決するために本出願人は、水
素終端ダイヤモンド半導体素子を素子分離する発明を出
願（特願平７−６４０３５号：特開平８−１３９１０９
号公報）している。そして、この発明は、ダイヤモンド
の表面を水素終端した領域とダイヤモンド表面を非水素
終端させた絶縁領域とを有し、水素終端した領域に半導
体素子を設けた素子分離された水素終端ダイヤモンド半
導体素子に関し、とくにエンハンスメント型ＭＥＳＦＥ
Ｔに関している。
素終端ダイヤモンド半導体素子を素子分離する発明を出
願（特願平７−６４０３５号：特開平８−１３９１０９
号公報）している。そして、この発明は、ダイヤモンド
の表面を水素終端した領域とダイヤモンド表面を非水素
終端させた絶縁領域とを有し、水素終端した領域に半導
体素子を設けた素子分離された水素終端ダイヤモンド半
導体素子に関し、とくにエンハンスメント型ＭＥＳＦＥ
Ｔに関している。
【０００７】しかし、エンハンスメント型ＭＥＳＦＥＴ
を用いてインバータ回路を形成しこれを負荷とする場合
は、ゲートとソースを結ぶとＶgs＝０Ｖとなって電流が
流れず負荷としての役目を果たすことができない。した
がって、２個のエンハンスメント型ＭＥＳＦＥＴを直列
接続したＥＥ（enhancement enhancement）構成の回路
では負荷に関しドレインとゲートを結ぶのであるが、出
力電圧は、閾値電圧だけ下がるので電源利用率が低下
し、より高い電源電圧で動作させることが必要であっ
た。
を用いてインバータ回路を形成しこれを負荷とする場合
は、ゲートとソースを結ぶとＶgs＝０Ｖとなって電流が
流れず負荷としての役目を果たすことができない。した
がって、２個のエンハンスメント型ＭＥＳＦＥＴを直列
接続したＥＥ（enhancement enhancement）構成の回路
では負荷に関しドレインとゲートを結ぶのであるが、出
力電圧は、閾値電圧だけ下がるので電源利用率が低下
し、より高い電源電圧で動作させることが必要であっ
た。
【０００８】本発明は、水素終端ダイヤモンドの表面に
形成したＭＩＳＦＥＴを提供することを目的とする。
形成したＭＩＳＦＥＴを提供することを目的とする。
【０００９】さらに、本発明は、同一の水素終端ホモエ
ピタキシャルダイヤモンド基板の表面に形成された各素
子間が絶縁分離された半導体素子のマスクプロセスの数
を削減した簡単な製造方法を提供することを目的とす
る。
ピタキシャルダイヤモンド基板の表面に形成された各素
子間が絶縁分離された半導体素子のマスクプロセスの数
を削減した簡単な製造方法を提供することを目的とす
る。
【００１０】また、本発明は、デプレッションモードま
たはエンハンスメントモードのいずれのモードのＦＥＴ
をも提供することができる水素終端ダイヤモンドＭＩＳ
ＦＥＴを提供することを目的とする。
たはエンハンスメントモードのいずれのモードのＦＥＴ
をも提供することができる水素終端ダイヤモンドＭＩＳ
ＦＥＴを提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、ダイヤモンド
の表面を水素終端した領域にドレインおよびソースなら
びに該ドレインとソース間に絶縁層を介してゲート電極
を設けて水素終端ダイヤモンドＭＩＳＦＥＴを構成し
た。
の表面を水素終端した領域にドレインおよびソースなら
びに該ドレインとソース間に絶縁層を介してゲート電極
を設けて水素終端ダイヤモンドＭＩＳＦＥＴを構成し
た。
【００１２】また、本発明は、上記水素終端ダイヤモン
ドＭＩＳＦＥＴにおいて、ダイヤモンドをホモエピタキ
シャルダイヤモンドまたはヘテロエピタキシャルダイヤ
モンドもしくは表面が平坦化された多結晶ダイヤモンド
で構成するとともに、絶縁層を化学式（ＳiＯX：１≦Ｘ
≦２）で示される酸化珪素で構成した。
ドＭＩＳＦＥＴにおいて、ダイヤモンドをホモエピタキ
シャルダイヤモンドまたはヘテロエピタキシャルダイヤ
モンドもしくは表面が平坦化された多結晶ダイヤモンド
で構成するとともに、絶縁層を化学式（ＳiＯX：１≦Ｘ
≦２）で示される酸化珪素で構成した。
【００１３】さらに、本発明は、上記水素終端ダイヤモ
ンドＭＩＳＦＥＴにおいて、ソース電極またはドレイン
電極を金または白金からなるオーミックコンタクトによ
って形成した。
ンドＭＩＳＦＥＴにおいて、ソース電極またはドレイン
電極を金または白金からなるオーミックコンタクトによ
って形成した。
【００１４】さらに、本発明は、水素終端ダイヤモンド
ＭＩＳＦＥＴにおいて、上記ダイヤモンドの表面を水素
終端した領域とダイヤモンドの表面を非水素終端させた
絶縁領域とに分離し、水素終端した領域にＦＥＴを形成
して素子分離した。
ＭＩＳＦＥＴにおいて、上記ダイヤモンドの表面を水素
終端した領域とダイヤモンドの表面を非水素終端させた
絶縁領域とに分離し、水素終端した領域にＦＥＴを形成
して素子分離した。
【００１５】また、本発明は、上記水素終端ダイヤモン
ドＭＩＳＦＥＴにおいて、非水素終端させた領域を、水
素終端ダイヤモンドの表面を酸素プラズマ処理によって
酸素置換するか水素終端ダイヤモンドの表面をアルゴン
イオン照射することによって非水素終端して得る。
ドＭＩＳＦＥＴにおいて、非水素終端させた領域を、水
素終端ダイヤモンドの表面を酸素プラズマ処理によって
酸素置換するか水素終端ダイヤモンドの表面をアルゴン
イオン照射することによって非水素終端して得る。
【００１６】本発明は、上記水素終端ダイヤモンドＭＩ
ＳＦＥＴを製造するに当たって、表面を水素終端したダ
イヤモンド上に形成した金属層をエッチングしてソース
電極およびドレイン電極を形成し、次いでＦＥＴ素子を
形成する領域にレジストを形成して残余の水素終端ダイ
ヤモンド領域を非水素終端処理を施して非水素終端領域
とした後、水素終端領域に絶縁層を形成し、次いで、絶
縁層上にゲート電極を形成する。
ＳＦＥＴを製造するに当たって、表面を水素終端したダ
イヤモンド上に形成した金属層をエッチングしてソース
電極およびドレイン電極を形成し、次いでＦＥＴ素子を
形成する領域にレジストを形成して残余の水素終端ダイ
ヤモンド領域を非水素終端処理を施して非水素終端領域
とした後、水素終端領域に絶縁層を形成し、次いで、絶
縁層上にゲート電極を形成する。
【００１７】また、本発明は、上記水素素終端ダイヤモ
ンドＭＩＳＦＥＴの製造方法において、ダイヤモンドを
ホモエピタキシャルダイヤモンドまたはヘテロエピタキ
シャルダイヤモンドもしくは表面が平坦化された多結晶
ダイヤモンドとするとともに、絶縁層を化学式（Ｓi
ＯX：１≦Ｘ≦２）で示される酸化珪素で構成した。
ンドＭＩＳＦＥＴの製造方法において、ダイヤモンドを
ホモエピタキシャルダイヤモンドまたはヘテロエピタキ
シャルダイヤモンドもしくは表面が平坦化された多結晶
ダイヤモンドとするとともに、絶縁層を化学式（Ｓi
ＯX：１≦Ｘ≦２）で示される酸化珪素で構成した。
【００１８】さらに、本発明は、上記水素素終端ダイヤ
モンドＭＩＳＦＥＴの製造方法において、ソース電極ま
たはドレイン電極を金または白金からなるオーミックコ
ンタクトで構成した。
モンドＭＩＳＦＥＴの製造方法において、ソース電極ま
たはドレイン電極を金または白金からなるオーミックコ
ンタクトで構成した。
【００１９】本発明は、上記水素素終端ダイヤモンドＭ
ＩＳＦＥＴの製造方法において、水素終端ダイヤモンド
の表面を酸素プラズマ処理によって酸素置換するか水素
終端ダイヤモンドの表面をアルゴンイオン照射すること
によって非水素終端して非水素終端させた。
ＩＳＦＥＴの製造方法において、水素終端ダイヤモンド
の表面を酸素プラズマ処理によって酸素置換するか水素
終端ダイヤモンドの表面をアルゴンイオン照射すること
によって非水素終端して非水素終端させた。
【００２０】
【発明の実施の形態】図１は、本発明の一実施例を示
し、ホモエピタキシャルダイヤモンドの表面に複数のＭ
ＩＳＦＥＴを設けた半導体素子の構造を示す概念図であ
り、図２は、図１のＡ−Ａ線の断面を示す概念図であ
る。
し、ホモエピタキシャルダイヤモンドの表面に複数のＭ
ＩＳＦＥＴを設けた半導体素子の構造を示す概念図であ
り、図２は、図１のＡ−Ａ線の断面を示す概念図であ
る。
【００２１】図１に示されるように、本発明のＭＩＳＦ
ＥＴは、ダイヤモンドからなる基板上にマイクロプラズ
マ法によってダイヤモンドの単結晶をエピタキシャル成
長させて得たホモエピタキシャルダイヤモンド１の表面
に、その表面が水素終端された領域２と非水素終端され
た領域２３とを設け、水素終端された領域２上に、オー
ミックコンタクトが得られる金を蒸着して得たドレイン
電極コンタクト３およびソース電極コンタクト４と、絶
縁層５と、該絶縁層上に設けたゲート電極６とから構成
される。
ＥＴは、ダイヤモンドからなる基板上にマイクロプラズ
マ法によってダイヤモンドの単結晶をエピタキシャル成
長させて得たホモエピタキシャルダイヤモンド１の表面
に、その表面が水素終端された領域２と非水素終端され
た領域２３とを設け、水素終端された領域２上に、オー
ミックコンタクトが得られる金を蒸着して得たドレイン
電極コンタクト３およびソース電極コンタクト４と、絶
縁層５と、該絶縁層上に設けたゲート電極６とから構成
される。
【００２２】水素終端された領域２の下面には、図２に
示すように、ｐ型半導体層２１が形成される。ゲート電
極に電圧を印加するとゲート電極の下に位置するｐ型半
導体層に阻止領域２２が形成される。この阻止領域２２
はゲート電圧を印加することによって形成されるので、
このＭＩＳＦＥＴはデプレッション動作する。このｐ型
半導体層２１からなる表面導電層は１００〜数１００Å
と極めて薄く、容易に阻止領域２２を形成することがで
きる。したがって、水素終端された領域２の下には、ド
レインとソース間にゲートが配置されたデプレッション
型ＭＩＳＦＥＴが形成される。一方、非水素終端された
領域２３およびその下面には、絶縁が得られており、こ
の絶縁領域によって素子間の分離が行われる。
示すように、ｐ型半導体層２１が形成される。ゲート電
極に電圧を印加するとゲート電極の下に位置するｐ型半
導体層に阻止領域２２が形成される。この阻止領域２２
はゲート電圧を印加することによって形成されるので、
このＭＩＳＦＥＴはデプレッション動作する。このｐ型
半導体層２１からなる表面導電層は１００〜数１００Å
と極めて薄く、容易に阻止領域２２を形成することがで
きる。したがって、水素終端された領域２の下には、ド
レインとソース間にゲートが配置されたデプレッション
型ＭＩＳＦＥＴが形成される。一方、非水素終端された
領域２３およびその下面には、絶縁が得られており、こ
の絶縁領域によって素子間の分離が行われる。
【００２３】本発明において、水素終端とは、成長させ
たダイヤモンド結晶の表面の炭素原子のダングリングボ
ンドすなわち余った結合手に水素原子が結合して終端し
た状態をいう。例えば、水素の存在下にダイヤモンド膜
を成膜することによって、水素終端ホモエピタキシャル
ダイヤモンド膜を得ることができる。非水素終端とは、
ダイヤモンドの表面が水素以外の原子で終端された状態
をいい、例えば、水素終端されたダイヤモンドの表面を
酸素プラズマで処理することによって、酸素終端された
領域を得ることができる。
たダイヤモンド結晶の表面の炭素原子のダングリングボ
ンドすなわち余った結合手に水素原子が結合して終端し
た状態をいう。例えば、水素の存在下にダイヤモンド膜
を成膜することによって、水素終端ホモエピタキシャル
ダイヤモンド膜を得ることができる。非水素終端とは、
ダイヤモンドの表面が水素以外の原子で終端された状態
をいい、例えば、水素終端されたダイヤモンドの表面を
酸素プラズマで処理することによって、酸素終端された
領域を得ることができる。
【００２４】図３に、水素終端された領域と酸素終端さ
れた領域の各領域の終端の概念を示す。炭素からなる結
晶の終端は、水素終端領域では、水素原子で終端されて
おり、非水素終端領域では酸素で終端されている。
れた領域の各領域の終端の概念を示す。炭素からなる結
晶の終端は、水素終端領域では、水素原子で終端されて
おり、非水素終端領域では酸素で終端されている。
【００２５】本発明に用いた水素終端ホモエピタキシャ
ルダイヤモンドの製造条件の一例を示す。ダイヤモンド
基板の温度を８５０℃とし、原料ガスとして１０％の一
酸化炭素ガス（ＣＯ）と残り水素ガス（Ｈ2）の混合気
体を用い、３５Torrの圧力の下でダイヤモンド単結晶を
エピタキシャル成長させた。原料ガスは、この例の他
に、例えばメタン、エタン、ブタン、エチレン等の各種
の炭化水素を用いることができる。
ルダイヤモンドの製造条件の一例を示す。ダイヤモンド
基板の温度を８５０℃とし、原料ガスとして１０％の一
酸化炭素ガス（ＣＯ）と残り水素ガス（Ｈ2）の混合気
体を用い、３５Torrの圧力の下でダイヤモンド単結晶を
エピタキシャル成長させた。原料ガスは、この例の他
に、例えばメタン、エタン、ブタン、エチレン等の各種
の炭化水素を用いることができる。
【００２６】（作用）ダイヤモンドは一般に常温では絶
縁体であるが、ダイヤモンドの表面を水素終端させると
その下面にｐ型半導体領域を形成することができる。水
素終端させる方法として、ダイヤモンド表面を水素プラ
ズマ（Ｈ2プラズマ）で処理して表面を水素終端する方
法、ＣＶＤ法等によるダイヤモンド合成終了後の反応器
内の雰囲気を水素ガスとすることによって表面を水素終
端する方法などがある。他方、ダイヤモンドの表面を酸
素プラズマ（Ｏ2プラズマ）処理すること、または、合
成後のダイヤモンド基板を空気（酸素）に曝すこと、も
しくは、ダイヤモンドの表面にアルゴンイオン照射する
ことなどによって非水素終端（酸素終端）させると、ｐ
型半導体層は消滅しダイヤモンド表面に絶縁領域を形成
することができる。これら半導体領域と絶縁領域の２種
類の領域を作り分けることによって、複数の水素終端ダ
イヤモンド半導体素子を同一基板上に素子間を絶縁分離
して形成することができる。
縁体であるが、ダイヤモンドの表面を水素終端させると
その下面にｐ型半導体領域を形成することができる。水
素終端させる方法として、ダイヤモンド表面を水素プラ
ズマ（Ｈ2プラズマ）で処理して表面を水素終端する方
法、ＣＶＤ法等によるダイヤモンド合成終了後の反応器
内の雰囲気を水素ガスとすることによって表面を水素終
端する方法などがある。他方、ダイヤモンドの表面を酸
素プラズマ（Ｏ2プラズマ）処理すること、または、合
成後のダイヤモンド基板を空気（酸素）に曝すこと、も
しくは、ダイヤモンドの表面にアルゴンイオン照射する
ことなどによって非水素終端（酸素終端）させると、ｐ
型半導体層は消滅しダイヤモンド表面に絶縁領域を形成
することができる。これら半導体領域と絶縁領域の２種
類の領域を作り分けることによって、複数の水素終端ダ
イヤモンド半導体素子を同一基板上に素子間を絶縁分離
して形成することができる。
【００２７】本発明は、水素終端ダイヤモンドの表面に
水素終端面を破壊することなく絶縁層を形成することに
よって、水素終端ダイヤモンドＭＩＳＦＥＴを形成する
ことが可能となったものである。このような絶縁層を利
用することによって、本発明に係るダイヤモンドＭＩＳ
ＦＥＴは、漏れ電流を低減することができ、従来のダイ
ヤモンドＭＥＳＦＥＴに比較して、温度特性の大幅な向
上を図ることができる。また本発明に係るダイヤモンド
ＭＩＳＦＥＴは、本来、デプレッションモ−ドであるが
絶縁膜厚さの制御によりモ−ドを変えることが期待でき
るなどの効果がある。すなわち、絶縁膜が存在すること
によってゲート電圧がＭＥＳ界面と比較して低下し、空
孔層の広がりが小さくなってデプレッション型に成りや
すくなる。したがって、絶縁膜を薄くしてゆくとＭＥＳ
ＦＥＴで表われる性質に限りなく近くなって行き、アル
ミニウム（Ａl）のようなショットキー障壁の大きな金
属をゲート電極材料として用いることによってデプレッ
ション型からエンハンスメント型に変化させることがで
きる。
水素終端面を破壊することなく絶縁層を形成することに
よって、水素終端ダイヤモンドＭＩＳＦＥＴを形成する
ことが可能となったものである。このような絶縁層を利
用することによって、本発明に係るダイヤモンドＭＩＳ
ＦＥＴは、漏れ電流を低減することができ、従来のダイ
ヤモンドＭＥＳＦＥＴに比較して、温度特性の大幅な向
上を図ることができる。また本発明に係るダイヤモンド
ＭＩＳＦＥＴは、本来、デプレッションモ−ドであるが
絶縁膜厚さの制御によりモ−ドを変えることが期待でき
るなどの効果がある。すなわち、絶縁膜が存在すること
によってゲート電圧がＭＥＳ界面と比較して低下し、空
孔層の広がりが小さくなってデプレッション型に成りや
すくなる。したがって、絶縁膜を薄くしてゆくとＭＥＳ
ＦＥＴで表われる性質に限りなく近くなって行き、アル
ミニウム（Ａl）のようなショットキー障壁の大きな金
属をゲート電極材料として用いることによってデプレッ
ション型からエンハンスメント型に変化させることがで
きる。
【００２８】（実施例）図４および図５を用いて、本発
明にかかるダイヤモンドＭＩＳＦＥＴの製造方法を説明
する。図において、左は平面図を、右は断面図を示す。
本明細書では、平面図において、表面に表われた層の下
方にある領域を破線で示している。
明にかかるダイヤモンドＭＩＳＦＥＴの製造方法を説明
する。図において、左は平面図を、右は断面図を示す。
本明細書では、平面図において、表面に表われた層の下
方にある領域を破線で示している。
【００２９】まず、ダイヤモンド基板をマイクロ波を励
起源としたプラズマＣＶＤ装置の中に挿入し、メタン
（ＣＨ4）、エタン（Ｃ2Ｈ6）、ブタン（Ｃ4Ｈ10）、エ
チレン（Ｃ2Ｈ4）、一酸化炭素（ＣＯ）、二酸化炭素
（ＣＯ2）などの炭素源となるガスと水素（Ｈ2）との混
合ガスを前記プラズマＣＶＤ装置内に供給しマイクロ波
で励起してプラズマ化し、ダイヤモンド基板の表面にダ
イヤモンド結晶をエピタキシー成長させて、ホモエピタ
キシャルダイヤモンド膜１を得る。成膜後この基板を水
素ガスの存在下に冷却することによって、ダイヤモンド
結晶の表面の炭素原子の未結合手に水素原子を結合させ
て、水素終端２させて、表面導電層２１を有する水素終
端ホモエピタキシャルダイヤモンド基板１を得る。この
水素終端ホモエピタキシャルダイヤモンド基板１の表面
に、例えば金を蒸着して導電膜を形成した上に、レジス
トを塗布しパターニングした後、金をエッチングして、
ソース電極（オーミックコンタクト）３およびドレイン
電極（オーミックコンタクト）４を形成する（図４
（Ａ））。
起源としたプラズマＣＶＤ装置の中に挿入し、メタン
（ＣＨ4）、エタン（Ｃ2Ｈ6）、ブタン（Ｃ4Ｈ10）、エ
チレン（Ｃ2Ｈ4）、一酸化炭素（ＣＯ）、二酸化炭素
（ＣＯ2）などの炭素源となるガスと水素（Ｈ2）との混
合ガスを前記プラズマＣＶＤ装置内に供給しマイクロ波
で励起してプラズマ化し、ダイヤモンド基板の表面にダ
イヤモンド結晶をエピタキシー成長させて、ホモエピタ
キシャルダイヤモンド膜１を得る。成膜後この基板を水
素ガスの存在下に冷却することによって、ダイヤモンド
結晶の表面の炭素原子の未結合手に水素原子を結合させ
て、水素終端２させて、表面導電層２１を有する水素終
端ホモエピタキシャルダイヤモンド基板１を得る。この
水素終端ホモエピタキシャルダイヤモンド基板１の表面
に、例えば金を蒸着して導電膜を形成した上に、レジス
トを塗布しパターニングした後、金をエッチングして、
ソース電極（オーミックコンタクト）３およびドレイン
電極（オーミックコンタクト）４を形成する（図４
（Ａ））。
【００３０】この後、素子を形成する領域にレジストを
パターニングしてマスク７１を形成した後、表面をアル
ゴンイオンで照射して、ソース電極３およびドレイン電
極４ならびにレジスト７１で覆われた個所以外の表面に
ある水素終端領域２にダメージを与え非水素終端領域２
３を得る。この非水素終端領域２３の下はｐ型半導体層
が消滅して絶縁性を有する（図４（Ｂ））。
パターニングしてマスク７１を形成した後、表面をアル
ゴンイオンで照射して、ソース電極３およびドレイン電
極４ならびにレジスト７１で覆われた個所以外の表面に
ある水素終端領域２にダメージを与え非水素終端領域２
３を得る。この非水素終端領域２３の下はｐ型半導体層
が消滅して絶縁性を有する（図４（Ｂ））。
【００３１】次いで、マスク７１を剥離し、新たにレジ
ストを塗布した後パターニングして素子形成領域以外に
マスク７２を形成する（図４（Ｃ））。その後、全面に
酸化珪素（ＳiＯ）を抵抗加熱蒸着装置で蒸着し、全面
に化学式ＳiＯX（ただし、１≦Ｘ≦２）で示される酸化
珪素膜５１を成膜する（図５（Ａ））。次に、マスク７
２を剥離して、素子形成領域以外の酸化珪素膜５１をリ
フトオフして、素子形成領域上に絶縁層５を形成する
（図５（Ｂ））。
ストを塗布した後パターニングして素子形成領域以外に
マスク７２を形成する（図４（Ｃ））。その後、全面に
酸化珪素（ＳiＯ）を抵抗加熱蒸着装置で蒸着し、全面
に化学式ＳiＯX（ただし、１≦Ｘ≦２）で示される酸化
珪素膜５１を成膜する（図５（Ａ））。次に、マスク７
２を剥離して、素子形成領域以外の酸化珪素膜５１をリ
フトオフして、素子形成領域上に絶縁層５を形成する
（図５（Ｂ））。
【００３２】この後、この上にゲート電極の形状の開口
を有するマスクを成膜し、金などのゲート電極を材料を
蒸着した後、マスクを剥離してゲート電極６を形成し
て、各素子が絶縁分離された複数箇のＭＩＳＦＥＴを同
一基板上に形成する（図５（Ｃ））。
を有するマスクを成膜し、金などのゲート電極を材料を
蒸着した後、マスクを剥離してゲート電極６を形成し
て、各素子が絶縁分離された複数箇のＭＩＳＦＥＴを同
一基板上に形成する（図５（Ｃ））。
【００３３】以下、上記実施例によって得たダイヤモン
ドＭＩＳＦＥＴの特性を図６および図７を用いて説明す
る。図６は、１０９℃における電圧−電流特性を示し、
図７は、１８０℃における電圧−電流特性を示してい
る。本実施例に用いたＭＩＳＦＥＴは、ソース電極３お
よびドレイン電極４ならびにゲート電極６の材料として
金（Ａu）を用いて水素終端ダイヤモンド上に形成した
複数のＭＩＳＦＥＴの絶縁分離をアルゴン（Ａr＋）イ
オン照射によって行なった。各ＭＩＳＦＥＴの絶縁層５
を二酸化珪素からなる厚み３７０Åとし、ソース−ドレ
イン間の距離を２０μｍ、ゲート電極の幅を６２μｍ、
ゲート長を１３μｍとした。各図を比較すると明らかな
ように、各温度で特性は殆ど変化せず、相互コンダクタ
ンス（ｇｍ）はともに３ｍＳ／ｍｍを得ることができ、
温度上昇による特性劣化は認められない。
ドＭＩＳＦＥＴの特性を図６および図７を用いて説明す
る。図６は、１０９℃における電圧−電流特性を示し、
図７は、１８０℃における電圧−電流特性を示してい
る。本実施例に用いたＭＩＳＦＥＴは、ソース電極３お
よびドレイン電極４ならびにゲート電極６の材料として
金（Ａu）を用いて水素終端ダイヤモンド上に形成した
複数のＭＩＳＦＥＴの絶縁分離をアルゴン（Ａr＋）イ
オン照射によって行なった。各ＭＩＳＦＥＴの絶縁層５
を二酸化珪素からなる厚み３７０Åとし、ソース−ドレ
イン間の距離を２０μｍ、ゲート電極の幅を６２μｍ、
ゲート長を１３μｍとした。各図を比較すると明らかな
ように、各温度で特性は殆ど変化せず、相互コンダクタ
ンス（ｇｍ）はともに３ｍＳ／ｍｍを得ることができ、
温度上昇による特性劣化は認められない。
【００３４】この水素終端ホモエピタキシャルダイヤモ
ンドＭＩＳＦＥＴを３００℃で動作させたところ、図１
２に示す特性を得ることができた。このＭＩＳＦＥＴ
は、ゲート金属として金（Ａｕ）を用い、絶縁膜として
ＳiＯXを６８０Åに設け、ゲート長を７μｍ、ゲート幅
を６２μｍとしたところ、相互コンダクタンスは２．６
ｍＳ／ｍｍとなり、デプレッションモードで動作した。
図１２において、横軸は、ドレイン−ソース電圧（Ｖ）
であり、縦軸はドレイン−ソース電流（ｍＡ）であり、
パラメータとしてゲート−ソース電圧（Ｖ）を用いてい
る。
ンドＭＩＳＦＥＴを３００℃で動作させたところ、図１
２に示す特性を得ることができた。このＭＩＳＦＥＴ
は、ゲート金属として金（Ａｕ）を用い、絶縁膜として
ＳiＯXを６８０Åに設け、ゲート長を７μｍ、ゲート幅
を６２μｍとしたところ、相互コンダクタンスは２．６
ｍＳ／ｍｍとなり、デプレッションモードで動作した。
図１２において、横軸は、ドレイン−ソース電圧（Ｖ）
であり、縦軸はドレイン−ソース電流（ｍＡ）であり、
パラメータとしてゲート−ソース電圧（Ｖ）を用いてい
る。
【００３５】このＭＩＳＦＥＴの相互コンダクタンスの
温度依存性を図１３に示す。図１３は、横軸に動作温度
（℃）を、縦軸に相互コンダクタンス（ｍＳ／ｍｍ）を
取っている。図から明らかなように、相互コンダクタン
スは、１１５℃では３．５ｍＳ／ｍｍであるが、２２０
℃では、２．７ｍＳ／ｍｍであり、２４５℃および２７
０℃ならびに３００℃では２．６ｍＳ／ｍｍに落ち着い
た。
温度依存性を図１３に示す。図１３は、横軸に動作温度
（℃）を、縦軸に相互コンダクタンス（ｍＳ／ｍｍ）を
取っている。図から明らかなように、相互コンダクタン
スは、１１５℃では３．５ｍＳ／ｍｍであるが、２２０
℃では、２．７ｍＳ／ｍｍであり、２４５℃および２７
０℃ならびに３００℃では２．６ｍＳ／ｍｍに落ち着い
た。
【００３６】さらに、上記の説明では、マイクロ波プラ
ズマＣＶＤによって得た水素終端ホモエピタキシャルダ
イヤモンドを例にとって説明したが、成長法としては、
マイクロ波プラズマＣＶＤ法による他、熱フィラメント
法、高周波熱プラズマＣＶＤ、直流アークプラズマＣＶ
Ｄ、燃焼炎法などを用いることもできる。さらに、ダイ
ヤモンドはホモエピタキシャル成長させたダイヤモンド
に限らず、他の気相合成ダイヤモンドであるヘテロエピ
タキシャルダイヤモンド、天然ダイヤモンド単結晶、高
圧法によって合成されたダイヤモンド単結晶を水素プラ
ズマ雰囲気で処理した水素終端ダイヤモンドのいずれに
も適用できることは、ダイヤモンドの表面を水素終端す
ることによってｐ型半導体導電層が得られる原理からし
て明らかである。また、オーミックコンタクト材料とし
ては金のほかに白金（Ｐt）を用いることができ、さら
に、ゲート電極としては金のほかに白金（Ｐt）を用い
ることができ、さらに、ショットキー障壁の高いアルミ
ニウム（Ａl）、鉛（Ｐb）、亜鉛（Ｚn）、ニッケル
（Ｎi）など、さらに、銅（Ｃu）、鉄（Ｆe）、クロム
（Ｃr）などを用いることも可能である。
ズマＣＶＤによって得た水素終端ホモエピタキシャルダ
イヤモンドを例にとって説明したが、成長法としては、
マイクロ波プラズマＣＶＤ法による他、熱フィラメント
法、高周波熱プラズマＣＶＤ、直流アークプラズマＣＶ
Ｄ、燃焼炎法などを用いることもできる。さらに、ダイ
ヤモンドはホモエピタキシャル成長させたダイヤモンド
に限らず、他の気相合成ダイヤモンドであるヘテロエピ
タキシャルダイヤモンド、天然ダイヤモンド単結晶、高
圧法によって合成されたダイヤモンド単結晶を水素プラ
ズマ雰囲気で処理した水素終端ダイヤモンドのいずれに
も適用できることは、ダイヤモンドの表面を水素終端す
ることによってｐ型半導体導電層が得られる原理からし
て明らかである。また、オーミックコンタクト材料とし
ては金のほかに白金（Ｐt）を用いることができ、さら
に、ゲート電極としては金のほかに白金（Ｐt）を用い
ることができ、さらに、ショットキー障壁の高いアルミ
ニウム（Ａl）、鉛（Ｐb）、亜鉛（Ｚn）、ニッケル
（Ｎi）など、さらに、銅（Ｃu）、鉄（Ｆe）、クロム
（Ｃr）などを用いることも可能である。
【００３５】この水素終端ホモエピタキシャルダイヤモ
ンドＭＩＳＦＥＴを３００℃で動作させたところ、図１
２に示す特性を得ることができた。このＭＩＳＦＥＴ
は、ゲート金属として金（Ａｕ）を用い、絶縁膜として
ＳiＯXを６８０Åに設け、ゲート長を７μｍ、ゲート幅
を６２μｍとしたところ、相互コンダクタンスは２．６
ｍＳ／ｍｍとなり、デプレッションモードで動作した。
図１２において、横軸は、ドレイン−ソース電圧（Ｖ）
であり、縦軸はドレイン−ソース電流（ｍＡ）であり、
パラメータとしてゲート−ソース電圧（Ｖ）を用いてい
る。
ンドＭＩＳＦＥＴを３００℃で動作させたところ、図１
２に示す特性を得ることができた。このＭＩＳＦＥＴ
は、ゲート金属として金（Ａｕ）を用い、絶縁膜として
ＳiＯXを６８０Åに設け、ゲート長を７μｍ、ゲート幅
を６２μｍとしたところ、相互コンダクタンスは２．６
ｍＳ／ｍｍとなり、デプレッションモードで動作した。
図１２において、横軸は、ドレイン−ソース電圧（Ｖ）
であり、縦軸はドレイン−ソース電流（ｍＡ）であり、
パラメータとしてゲート−ソース電圧（Ｖ）を用いてい
る。
【００３６】このＭＩＳＦＥＴの相互コンダクタンスの
温度依存性を図１３に示す。図１３は、横軸に動作温度
（℃）を、縦軸に相互コンダクタンス（ｍＳ／ｍｍ）を
取っている。図から明らかなように、相互コンダクタン
スは、１１５℃では３．５ｍＳ／ｍｍであるが、２２０
℃では、２．７ｍＳ／ｍｍであり、２４５℃および２７
０℃ならびに３００℃では２．６ｍＳ／ｍｍに落ち着い
た。
温度依存性を図１３に示す。図１３は、横軸に動作温度
（℃）を、縦軸に相互コンダクタンス（ｍＳ／ｍｍ）を
取っている。図から明らかなように、相互コンダクタン
スは、１１５℃では３．５ｍＳ／ｍｍであるが、２２０
℃では、２．７ｍＳ／ｍｍであり、２４５℃および２７
０℃ならびに３００℃では２．６ｍＳ／ｍｍに落ち着い
た。
【００３７】以下、図８〜９を用いて本発明の第２の発
明を説明する。本発明は、前述したエピタキシャルダイ
ヤモンドＭＩＳＦＥＴを自己整合プロセスを用いて製造
する方法に関する発明である。図において、左は平面図
を、右は断面図を示す。まず、ダイヤモンド基板をマイ
クロ波を励起源としたプラズマＣＶＤ装置の中に挿入
し、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、ブタン（Ｃ4
Ｈ10）、エチレン（Ｃ2Ｈ4）、一酸化炭素（ＣＯ）、二
酸化炭素（ＣＯ2）などの炭素源となるガスと水素
（Ｈ2）との混合ガスを前記プラズマＣＶＤ装置内に供
給しマイクロ波で励起してプラズマ化し、ダイヤモンド
基板の表面にダイヤモンド結晶をエピタキシー成長させ
て、ホモエピタキシャルダイヤモンド膜１を得る。成膜
後この基板を水素ガスの存在下に冷却することによっ
て、ダイヤモンド結晶の表面の炭素原子の未結合手に水
素原子を結合させて、水素終端２させて、表面導電層２
１を有する水素終端ホモエピタキシャルダイヤモンド基
板１を得る。この水素終端ホモエピタキシャルダイヤモ
ンド基板１の表面に、例えば金を蒸着して導電膜を形成
した上に、レジストを塗布しパターニングした後、金を
エッチングして、ソース領域およびドレイン領域ならび
にチャネル形成領域を覆うとともに、後にソース電極
（オーミックコンタクト）およびドレイン電極（オーミ
ックコンタクト）となる例えば金（Ａu）からなる金属
膜３０を形成する（図８（Ａ））。
明を説明する。本発明は、前述したエピタキシャルダイ
ヤモンドＭＩＳＦＥＴを自己整合プロセスを用いて製造
する方法に関する発明である。図において、左は平面図
を、右は断面図を示す。まず、ダイヤモンド基板をマイ
クロ波を励起源としたプラズマＣＶＤ装置の中に挿入
し、メタン（ＣＨ4）、エタン（Ｃ2Ｈ6）、ブタン（Ｃ4
Ｈ10）、エチレン（Ｃ2Ｈ4）、一酸化炭素（ＣＯ）、二
酸化炭素（ＣＯ2）などの炭素源となるガスと水素
（Ｈ2）との混合ガスを前記プラズマＣＶＤ装置内に供
給しマイクロ波で励起してプラズマ化し、ダイヤモンド
基板の表面にダイヤモンド結晶をエピタキシー成長させ
て、ホモエピタキシャルダイヤモンド膜１を得る。成膜
後この基板を水素ガスの存在下に冷却することによっ
て、ダイヤモンド結晶の表面の炭素原子の未結合手に水
素原子を結合させて、水素終端２させて、表面導電層２
１を有する水素終端ホモエピタキシャルダイヤモンド基
板１を得る。この水素終端ホモエピタキシャルダイヤモ
ンド基板１の表面に、例えば金を蒸着して導電膜を形成
した上に、レジストを塗布しパターニングした後、金を
エッチングして、ソース領域およびドレイン領域ならび
にチャネル形成領域を覆うとともに、後にソース電極
（オーミックコンタクト）およびドレイン電極（オーミ
ックコンタクト）となる例えば金（Ａu）からなる金属
膜３０を形成する（図８（Ａ））。
【００３８】この後、金属膜３０をマスクとして、ダイ
ヤモンド膜１の表面をアルゴンイオンで照射して、電極
膜３０で覆われた個所以外の表面にある水素終端領域２
にダメージを与え非水素終端領域２３を得る（図８
（Ｂ））。この非水素終端領域２３の下はｐ型半導体層
が消滅して絶縁性を呈しており、最終的に素子間を絶縁
することができる。
ヤモンド膜１の表面をアルゴンイオンで照射して、電極
膜３０で覆われた個所以外の表面にある水素終端領域２
にダメージを与え非水素終端領域２３を得る（図８
（Ｂ））。この非水素終端領域２３の下はｐ型半導体層
が消滅して絶縁性を呈しており、最終的に素子間を絶縁
することができる。
【００３９】次いで、ヨウ化カリウム（ＫＩ）溶液に対
して耐性のあるレジストを塗布した後パターニングして
ゲート電極を形成する領域に開口７４を有するマスク７
３を形成する（図８（Ｃ））。マスク７３の開口７４に
は金属膜３０および非水素終端面２３が露出している。
して耐性のあるレジストを塗布した後パターニングして
ゲート電極を形成する領域に開口７４を有するマスク７
３を形成する（図８（Ｃ））。マスク７３の開口７４に
は金属膜３０および非水素終端面２３が露出している。
【００４０】その後、ＫＩ溶液を用いてマスク７３の開
口７４内の金属膜３０をエッチングする。このエッチン
グは等方性であることからマスク７３の開口７４下方だ
けでなくマスク７３の下方にまで周り込んでエッチング
され、空洞７５が形成されるるとともに、ソースコンタ
クト４およびドレインコンタクト５が分離されて形成さ
れる（図８（Ｄ））。
口７４内の金属膜３０をエッチングする。このエッチン
グは等方性であることからマスク７３の開口７４下方だ
けでなくマスク７３の下方にまで周り込んでエッチング
され、空洞７５が形成されるるとともに、ソースコンタ
クト４およびドレインコンタクト５が分離されて形成さ
れる（図８（Ｄ））。
【００４１】次いで、マスク７３を用いて二酸化珪素な
どの絶縁材料を蒸着して絶縁層５を形成する。このとき
開口７４内には、開口７４と同じ形状の絶縁層５が形成
される（図９（Ａ））。
どの絶縁材料を蒸着して絶縁層５を形成する。このとき
開口７４内には、開口７４と同じ形状の絶縁層５が形成
される（図９（Ａ））。
【００４２】この後、この上に金などのゲート電極材料
６１を蒸着する。このとき開口７４内に形成された絶縁
層５上にゲート電極６が形成される（図９（Ｂ））。
６１を蒸着する。このとき開口７４内に形成された絶縁
層５上にゲート電極６が形成される（図９（Ｂ））。
【００４３】その後、マスク７３を剥離してソース電極
４とドレイン電極３の間に絶縁層５上に自己整合して配
置されたゲート電極６を有するダイヤモンドＭＩＳＦＥ
Ｔが素子間絶縁されて形成される（図９（Ｃ））。この
ＭＩＳＦＥＴは、ソース電極４およびゲート電極３に対
するゲート電極６の相対的位置を決めるマスクが一つで
あることから、正確に位置決めすることができ、相互コ
ンダクタンスを大きなものとすることができる。
４とドレイン電極３の間に絶縁層５上に自己整合して配
置されたゲート電極６を有するダイヤモンドＭＩＳＦＥ
Ｔが素子間絶縁されて形成される（図９（Ｃ））。この
ＭＩＳＦＥＴは、ソース電極４およびゲート電極３に対
するゲート電極６の相対的位置を決めるマスクが一つで
あることから、正確に位置決めすることができ、相互コ
ンダクタンスを大きなものとすることができる。
【００４４】この方法によれば、表面が水素終端され下
面に極めて薄いｐ型半導体層が形成されたダイヤモンド
膜上に素子分離された複数個のＭＩＳＦＥＴをセルフア
ライン手法によって形成することができ、相互コンダク
タンスは、例えば、鉛（Ｐb）ゲート電極を用いたＭＥ
ＳＦＥＴでは４．５ｍＳ／ｍｍであり、鉛（Ｐb）ゲー
ト電極を用いたセルフアライン手法によって得たＭＥＳ
ＦＥＴでは１２．３ｍＳ／ｍｍであるのに対し、本発明
のセルフアライン手法によるＭＩＳＦＥＴでは１６．４
ｍＳ／ｍｍという極めて良好な特性を得ることができ
た。
面に極めて薄いｐ型半導体層が形成されたダイヤモンド
膜上に素子分離された複数個のＭＩＳＦＥＴをセルフア
ライン手法によって形成することができ、相互コンダク
タンスは、例えば、鉛（Ｐb）ゲート電極を用いたＭＥ
ＳＦＥＴでは４．５ｍＳ／ｍｍであり、鉛（Ｐb）ゲー
ト電極を用いたセルフアライン手法によって得たＭＥＳ
ＦＥＴでは１２．３ｍＳ／ｍｍであるのに対し、本発明
のセルフアライン手法によるＭＩＳＦＥＴでは１６．４
ｍＳ／ｍｍという極めて良好な特性を得ることができ
た。
【００４５】次に、第３の発明を説明する。この発明
は、ダイヤモンドとして多結晶ダイヤモンドを用いその
表面を研磨することによって平坦化した後水素終端して
導電性を発現させ、この領域にドレインおよびソースな
らびに該ドレインと−ソース間に絶縁層を介してゲート
電極を設けて水素終端多結晶ダイヤモンドＭＩＳＦＥＴ
としたものである。さらに、この発明は、水素終端多結
晶ダイヤモンドＭＩＳＦＥＴにおいて、絶縁層を化学式
ＳiＯX（ただし、１≦Ｘ≦２）で示される酸化珪素の膜
を用いて構成した。
は、ダイヤモンドとして多結晶ダイヤモンドを用いその
表面を研磨することによって平坦化した後水素終端して
導電性を発現させ、この領域にドレインおよびソースな
らびに該ドレインと−ソース間に絶縁層を介してゲート
電極を設けて水素終端多結晶ダイヤモンドＭＩＳＦＥＴ
としたものである。さらに、この発明は、水素終端多結
晶ダイヤモンドＭＩＳＦＥＴにおいて、絶縁層を化学式
ＳiＯX（ただし、１≦Ｘ≦２）で示される酸化珪素の膜
を用いて構成した。
【００４６】第１の発明および第２の発明においては、
水素終端エピタキシャル成長膜（ホモエピタキシャル膜
またはヘテロエピタキシャル膜）を用いてＭＩＳＦＥＴ
を作成した。しかしながら、基板となる大きな面積の単
結晶ダイヤモンドを得ることが現在のところ困難である
ことから、上記発明を用いて大規模な回路を組み立てる
ことは難しい。
水素終端エピタキシャル成長膜（ホモエピタキシャル膜
またはヘテロエピタキシャル膜）を用いてＭＩＳＦＥＴ
を作成した。しかしながら、基板となる大きな面積の単
結晶ダイヤモンドを得ることが現在のところ困難である
ことから、上記発明を用いて大規模な回路を組み立てる
ことは難しい。
【００４７】この発明は、大規模な回路を組み立てるこ
とができる水素終端ダイヤモンドＭＩＳＦＥＴを提供す
るものである。この発明は、大面積の基板を得ることが
できる多結晶ダイヤモンドを基板として用い、該多結晶
ダイヤモンドの表面を水素終端させるために、多結晶ダ
イヤモンド基板の表面を研磨することによって水素終端
することを可能としたもので、この表面を研磨した多結
晶ダイヤモンドの研磨面に第１および第２の発明と同様
に水素終端処理を施して水素終端多結晶ダイヤモンド領
域を形成し、この領域にＭＩＳＦＥＴを形成した。
とができる水素終端ダイヤモンドＭＩＳＦＥＴを提供す
るものである。この発明は、大面積の基板を得ることが
できる多結晶ダイヤモンドを基板として用い、該多結晶
ダイヤモンドの表面を水素終端させるために、多結晶ダ
イヤモンド基板の表面を研磨することによって水素終端
することを可能としたもので、この表面を研磨した多結
晶ダイヤモンドの研磨面に第１および第２の発明と同様
に水素終端処理を施して水素終端多結晶ダイヤモンド領
域を形成し、この領域にＭＩＳＦＥＴを形成した。
【００４８】この発明によって得られた水素終端多結晶
ダイヤモンドＭＩＳＦＥＴは、ゲートとしてアルミニウ
ム（Ａｌ）を用い、ゲート長を１２μｍとし、ゲート幅
を８０μｍとし、絶縁膜として化学式ＳiＯX（ただし、
１≦Ｘ≦２）で示される酸化珪素を用いたところ、図１
４に示すように明確なＦＥＴ特性を得ることができ、相
互コンダクタンスは、０．４２ｍＳ／ｍｍであり、閾値
電圧は０．２５Ｖ（デプレッションモード）であった。
ダイヤモンドＭＩＳＦＥＴは、ゲートとしてアルミニウ
ム（Ａｌ）を用い、ゲート長を１２μｍとし、ゲート幅
を８０μｍとし、絶縁膜として化学式ＳiＯX（ただし、
１≦Ｘ≦２）で示される酸化珪素を用いたところ、図１
４に示すように明確なＦＥＴ特性を得ることができ、相
互コンダクタンスは、０．４２ｍＳ／ｍｍであり、閾値
電圧は０．２５Ｖ（デプレッションモード）であった。
【００４９】この多結晶ダイヤモンドを用いた発明にお
いても、水素終端処理は、研磨して平坦とした多結晶ダ
イヤモンドの研磨面に第１および第２の発明と同様の水
素終端処理を施すことによって行うことができる。さら
に、第１および第２の発明と同様に、上記水素終端処理
を施した水素終端ダイヤモンドの表面を酸素プラズマ処
理またはアルゴンイオン照射処理を施すことによって非
水素終端させ、絶縁領域とすることができる。さらに、
多結晶ダイヤモンドの表面を水素終端した領域と非水素
終端させた絶縁領域とに分離し、裾終端させた領域にＦ
ＥＴを形成して素子を分離することができる。また、本
発明においても、第１および第２の発明と同様に、水素
処理領域に形成されるソースまたはドレインは、金また
は白金からなるオーミックコンタクトの下に形成され
る。
いても、水素終端処理は、研磨して平坦とした多結晶ダ
イヤモンドの研磨面に第１および第２の発明と同様の水
素終端処理を施すことによって行うことができる。さら
に、第１および第２の発明と同様に、上記水素終端処理
を施した水素終端ダイヤモンドの表面を酸素プラズマ処
理またはアルゴンイオン照射処理を施すことによって非
水素終端させ、絶縁領域とすることができる。さらに、
多結晶ダイヤモンドの表面を水素終端した領域と非水素
終端させた絶縁領域とに分離し、裾終端させた領域にＦ
ＥＴを形成して素子を分離することができる。また、本
発明においても、第１および第２の発明と同様に、水素
処理領域に形成されるソースまたはドレインは、金また
は白金からなるオーミックコンタクトの下に形成され
る。
【００５０】本発明は、水素終端ダイヤモンドの表面に
水素終端面を破壊することなく絶縁層を形成することに
よって、水素終端ダイヤモンドＭＩＳＦＥＴを形成する
ことが可能となったものである。すなわち、上記の本発
明の実施の態様では、水素終端ダイヤモンドの水素終端
面に、ＳiＯを蒸着することによって、化学式ＳiＯ
X（１≦Ｘ≦２）で示される絶縁層を形成している。こ
のような絶縁層を形成する手法としては、上記蒸着によ
る方法のほかに、スパッタリング、ＣＶＤなどの通常使
用される成膜方法を用いることができる。このような成
膜方法を用いるときには、水素終端面を破壊しないよう
に絶縁層を成膜すれば良く、また、絶縁層も上記材料
（ＳiＯX）に限らず他の絶縁材料、例えばアルミナ（Ａ
l2Ｏ3）、窒化珪素（Ｓi3Ｎ4）、窒化酸化珪素（ＳiＯ
Ｎ）、炭化珪素（ＳiＣ）、窒化アルミニウム（Ａl
Ｎ）、非晶質炭素（ａ−Ｃ）などを用いることも可能で
ある。
水素終端面を破壊することなく絶縁層を形成することに
よって、水素終端ダイヤモンドＭＩＳＦＥＴを形成する
ことが可能となったものである。すなわち、上記の本発
明の実施の態様では、水素終端ダイヤモンドの水素終端
面に、ＳiＯを蒸着することによって、化学式ＳiＯ
X（１≦Ｘ≦２）で示される絶縁層を形成している。こ
のような絶縁層を形成する手法としては、上記蒸着によ
る方法のほかに、スパッタリング、ＣＶＤなどの通常使
用される成膜方法を用いることができる。このような成
膜方法を用いるときには、水素終端面を破壊しないよう
に絶縁層を成膜すれば良く、また、絶縁層も上記材料
（ＳiＯX）に限らず他の絶縁材料、例えばアルミナ（Ａ
l2Ｏ3）、窒化珪素（Ｓi3Ｎ4）、窒化酸化珪素（ＳiＯ
Ｎ）、炭化珪素（ＳiＣ）、窒化アルミニウム（Ａl
Ｎ）、非晶質炭素（ａ−Ｃ）などを用いることも可能で
ある。
【００５１】
【発明の効果】以上のように、本発明によれば、絶縁層
を用いたことによってゲートへの漏れ電流を水素終端し
たホモエピタキシャルダイヤモンドの表面に、デプレッ
ションモードで動作し、相互コンダクタンスが大きなＭ
ＩＳＦＥＴを得ることができ、各素子間のダイヤモンド
の表面を非水素終端とすることによって、簡単な製造工
程と手段によって各素子間を絶縁分離することができ、
複数のＭＩＳＦＥＴが集積されたダイヤモンド半導体デ
バイスを形成することができる。さらに、本来ＭＥＳＦ
ＥＴのゲートへの漏れ電流は温度上昇とともに増加する
という欠点があるが、絶縁層を用いたことによって、漏
れ電流を低減することが可能になり、従来のダイヤモン
ドＭＥＳＦＥＴに比較して、温度特性の大幅な向上を図
ることができる。また温度による相互コンダクタンスの
変化がなくなり、１８０℃程度の環境下においても安定
に動作することができる。
を用いたことによってゲートへの漏れ電流を水素終端し
たホモエピタキシャルダイヤモンドの表面に、デプレッ
ションモードで動作し、相互コンダクタンスが大きなＭ
ＩＳＦＥＴを得ることができ、各素子間のダイヤモンド
の表面を非水素終端とすることによって、簡単な製造工
程と手段によって各素子間を絶縁分離することができ、
複数のＭＩＳＦＥＴが集積されたダイヤモンド半導体デ
バイスを形成することができる。さらに、本来ＭＥＳＦ
ＥＴのゲートへの漏れ電流は温度上昇とともに増加する
という欠点があるが、絶縁層を用いたことによって、漏
れ電流を低減することが可能になり、従来のダイヤモン
ドＭＥＳＦＥＴに比較して、温度特性の大幅な向上を図
ることができる。また温度による相互コンダクタンスの
変化がなくなり、１８０℃程度の環境下においても安定
に動作することができる。
【００５２】また、本発明によれば、複数のダイヤモン
ドＭＩＳＦＥＴを同一基板上に簡単なプロセスで作成す
ることができるとともに、例えば、ＦＥＴでは、素子を
円形にすることがなく単純な形状とすることができるの
で、微細化および高い集積化が可能となる。また絶縁層
（例えば、ＳiＯ2）を設ける工程があるので、この絶縁
層を用いて積層配線を行なうことが可能となる。
ドＭＩＳＦＥＴを同一基板上に簡単なプロセスで作成す
ることができるとともに、例えば、ＦＥＴでは、素子を
円形にすることがなく単純な形状とすることができるの
で、微細化および高い集積化が可能となる。また絶縁層
（例えば、ＳiＯ2）を設ける工程があるので、この絶縁
層を用いて積層配線を行なうことが可能となる。
【００５３】さらに、本発明によれば、半導体層を製造
するに当たって、不純物を導入する必要がないことか
ら、有毒なＢ2Ｈ6などのガスを必要とせず、安全に製造
することができるばかりでなく、有毒ガスに対処する必
要がなくなり製造装置を簡易なものとすることができ
る。
するに当たって、不純物を導入する必要がないことか
ら、有毒なＢ2Ｈ6などのガスを必要とせず、安全に製造
することができるばかりでなく、有毒ガスに対処する必
要がなくなり製造装置を簡易なものとすることができ
る。
【００５４】本発明によれば、ゲート電極およびソース
オーミックコンタクトならびにドレインオーミックコン
タクトの形成は蒸着によって形成することができ、製造
工程を簡略化することができる。
オーミックコンタクトならびにドレインオーミックコン
タクトの形成は蒸着によって形成することができ、製造
工程を簡略化することができる。
【００５５】さらに、本発明にかかるるＦＥＴは、バン
ドギャップの大きなダイヤモンドを用いているので、高
温下で使用することができるとともに、強い放射線の下
でも安定して動作させることができる。
ドギャップの大きなダイヤモンドを用いているので、高
温下で使用することができるとともに、強い放射線の下
でも安定して動作させることができる。
【００５６】また、本発明によれば、非水素化処理に当
ってレジストをマスクとして用いるので、処理工程を極
めて簡素化することができ、さらに、相互コンダクタン
スが向上し、３mＳ／mmという高い値を得ることができ
る。
ってレジストをマスクとして用いるので、処理工程を極
めて簡素化することができ、さらに、相互コンダクタン
スが向上し、３mＳ／mmという高い値を得ることができ
る。
【００５７】さらに、セルフアライン手法を用いた発明
では、絶縁ゲート電極をＦＥＴであるとともに、ソース
電極およびゲート電極に対するゲート電極の相対的位置
を決めるマスクが一つであることから、これらの電極の
相対的な位置を正確に決めることができ、相互コンダク
タンスを大きなものとすることができる。
では、絶縁ゲート電極をＦＥＴであるとともに、ソース
電極およびゲート電極に対するゲート電極の相対的位置
を決めるマスクが一つであることから、これらの電極の
相対的な位置を正確に決めることができ、相互コンダク
タンスを大きなものとすることができる。
【図１】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴの構造を示す平面図。
ＥＴの構造を示す平面図。
【図２】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴの構造を示す断面図。
ＥＴの構造を示す断面図。
【図３】ダイヤモンドの終端の構造を示す概念図。
【図４】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴの製造工程を説明する図。
ＥＴの製造工程を説明する図。
【図５】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴの製造工程を説明する図（続き）。
ＥＴの製造工程を説明する図（続き）。
【図６】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴの特性を説明する図。
ＥＴの特性を説明する図。
【図７】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴの特性を説明する図。
ＥＴの特性を説明する図。
【図８】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴのセルフアライン手法を用いた製造工程を説明する
図。
ＥＴのセルフアライン手法を用いた製造工程を説明する
図。
【図９】本発明にかかる水素終端ダイヤモンドＭＩＳＦ
ＥＴのセルフアライン手法を用いた製造工程を説明する
図（続き）。
ＥＴのセルフアライン手法を用いた製造工程を説明する
図（続き）。
【図１０】従来のダイヤモンド半導体の構造を示す平面
図。
図。
【図１１】従来のダイヤモンド半導体の構造を示す断面
図。
図。
【図１２】本発明にかかる水素終端ダイヤモンドＭＩＳ
ＦＥＴの特性を説明する図。
ＦＥＴの特性を説明する図。
【図１３】本発明にかかる水素終端ダイヤモンドＭＩＳ
ＦＥＴの相互コンダクタンスの温度特性を説明する図。
ＦＥＴの相互コンダクタンスの温度特性を説明する図。
【図１４】本発明にかかる水素終端多結晶ダイヤモンド
ＭＩＳＦＥＴの特性を説明する図。
ＭＩＳＦＥＴの特性を説明する図。
１ ホモエピタキシャルダイヤモンド薄膜 ２ 水素終端面 ３ ソースオーミックコンタクト（ソース電極） ４ ドレインオーミックコンタクト（ドレイン電極） ５ 絶縁層 ６ ゲート電極 ２１ 表面導電層（ｐ型半導体層） ２２ 阻止領域 ２３ 非水素終端面 ３０ 金属膜 ５１，５２ 絶縁材膜（酸化珪素膜） ６１ 金属膜 ７１，７２，７３ マスク ７４ 開口 ７５ 空洞
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/78 ６２６Ｃ ６２７Ｅ ６２７Ａ ６２７Ｚ
Claims (14)
- 【請求項１】 ダイヤモンドの表面を水素終端した領域
にドレインおよびソースならびに該ドレインとソース間
に絶縁層を介してゲート電極を設けたことを特徴とする
水素終端ダイヤモンドＭＩＳＦＥＴ。 - 【請求項２】 ダイヤモンドがホモエピタキシャルダイ
ヤモンドもしくはヘテロエピタキシャルダイヤモンドで
ある請求項１に記載の水素終端ダイヤモンドＭＩＳＦＥ
Ｔ。 - 【請求項３】 ダイヤモンドが表面を平坦化した多結晶
ダイヤモンドである請求項１に記載の水素終端ダイヤモ
ンドＭＩＳＦＥＴ。 - 【請求項４】 絶縁層が化学式ＳiＯX（ただし、１≦Ｘ
≦２）で示される酸化珪素である請求項１ないし請求項
３のいずれかに記載の水素終端ダイヤモンドＭＩＳＦＥ
Ｔ。 - 【請求項５】 ソースまたはドレインが金または白金か
らなるオーミックコンタクトの下に形成された請求項１
ないし請求項４のいずれかに記載の水素終端ダイヤモン
ドＭＩＳＦＥＴ。 - 【請求項６】 ダイヤモンドの表面を水素終端した領域
とダイヤモンドの表面を非水素終端させた絶縁領域とに
分離し、水素終端した領域にＦＥＴを形成して素子分離
した請求項１ないし請求項５のいずれかに記載の水素終
端ダイヤモンドＭＩＳＦＥＴ。 - 【請求項７】 非水素終端させた領域が、水素終端ダイ
ヤモンドの表面を酸素プラズマ処理によって酸素置換し
て得られた酸素終端ダイヤモンドで構成される請求項６
に記載の水素終端ダイヤモンドＭＩＳＦＥＴ。 - 【請求項８】 非水素終端させた領域が、水素終端ダイ
ヤモンドの表面をアルゴンイオン照射することによって
非水素終端した非水素終端ダイヤモンドで構成される請
求項６に記載の水素終端ダイヤモンドＭＩＳＦＥＴ。 - 【請求項９】 表面を水素終端したダイヤモンド上に形
成した金属層をエッチングしてソース電極およびドレイ
ン電極を形成し、次いでＦＥＴ素子を形成する領域にレ
ジストを形成して残余の水素終端ダイヤモンド領域を非
水素終端処理を施して非水素終端領域とした後、水素終
端領域に絶縁層を形成し、次いで、絶縁層上にゲート電
極を形成することを特徴とする素子分離された水素終端
ダイヤモンドＭＩＳＦＥＴの製造方法。 - 【請求項１０】 ダイヤモンドがホモエピタキシャルダ
イヤモンドもしくはヘテロエピタキシャルダイヤモンド
である請求項９に記載の水素終端ダイヤモンドＭＩＳＦ
ＥＴの製造方法。 - 【請求項１１】 ダイヤモンドが表面を平坦化した多結
晶ダイヤモンドである請求項９に記載の水素終端ダイヤ
モンドＭＩＳＦＥＴの製造方法。 - 【請求項１２】 絶縁層が化学式ＳiＯX（ただし、１≦
Ｘ≦２）で示される酸化珪素である請求項９ないし請求
項１１のいずれかに記載の水素終端ダイヤモンドＭＩＳ
ＦＥＴの製造方法。 - 【請求項１３】 ソース電極またはドレイン電極が金ま
たは白金からなるオーミックコンタクトである請求項９
ないし請求項１３のいずれかに記載の水素終端ダイヤモ
ンドＭＩＳＦＥＴの製造方法。 - 【請求項１４】 水素終端ダイヤモンドの表面を酸素プ
ラズマ処理によって酸素置換するか水素終端ダイヤモン
ドの表面をアルゴンイオン照射することによって非水素
終端して非水素終端させた領域とする請求項９ないし請
求項１３のいずれかに記載の水素終端ダイヤモンドＭＩ
ＳＦＥＴの製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21767997A JP3364119B2 (ja) | 1996-09-02 | 1997-08-12 | 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 |
| US08/919,792 US5854496A (en) | 1996-09-02 | 1997-08-29 | Hydrogen-terminated diamond misfet and its manufacturing method |
| EP97115131A EP0827208A3 (en) | 1996-09-02 | 1997-09-01 | Hydrogen-terminated diamond misfet and its manufacturing method |
| US09/158,066 US6025211A (en) | 1996-09-02 | 1998-09-22 | Hydrogen-terminated diamond MISFET and its manufacturing method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23218996 | 1996-09-02 | ||
| JP8-232189 | 1996-09-02 | ||
| JP21767997A JP3364119B2 (ja) | 1996-09-02 | 1997-08-12 | 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125932A true JPH10125932A (ja) | 1998-05-15 |
| JP3364119B2 JP3364119B2 (ja) | 2003-01-08 |
Family
ID=26522161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21767997A Expired - Fee Related JP3364119B2 (ja) | 1996-09-02 | 1997-08-12 | 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5854496A (ja) |
| EP (1) | EP0827208A3 (ja) |
| JP (1) | JP3364119B2 (ja) |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006010359A (ja) * | 2004-06-22 | 2006-01-12 | Keio Gijuku | ダイヤモンド電極の終端化方法 |
| JP2006120688A (ja) * | 2004-10-19 | 2006-05-11 | Kobe Steel Ltd | 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス |
| JP2007141974A (ja) * | 2005-11-15 | 2007-06-07 | Kobe Steel Ltd | ダイヤモンド半導体素子及びその製造方法 |
| JP2007531257A (ja) * | 2004-03-25 | 2007-11-01 | コミサリア、ア、レネルジ、アトミク | ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法、及び該製造方法により製造されるトランジスタ |
| JP2010062457A (ja) * | 2008-09-05 | 2010-03-18 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ及びその作製方法 |
| JP2011029372A (ja) * | 2009-07-24 | 2011-02-10 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド薄膜およびダイヤモンド電界効果トランジスター |
| JP2013172023A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ及びその作成方法 |
| JP5360766B2 (ja) * | 2007-07-04 | 2013-12-04 | 独立行政法人物質・材料研究機構 | ダイヤモンド半導体デバイス |
| JP2014504446A (ja) * | 2010-12-03 | 2014-02-20 | エボニック デグサ ゲーエムベーハー | 複数の半導体層の水素パシベーション方法 |
| JP2014060377A (ja) * | 2012-08-24 | 2014-04-03 | Waseda Univ | 電力素子、電力制御機器、電力素子の製造方法 |
| JP2016157932A (ja) * | 2015-02-25 | 2016-09-01 | 学校法人早稲田大学 | 電力素子 |
| JP2017022240A (ja) * | 2015-07-09 | 2017-01-26 | 国立大学法人金沢大学 | 水素終端ダイヤモンドを用いた電界効果トランジスタ |
| JP2017045897A (ja) * | 2015-08-27 | 2017-03-02 | 学校法人早稲田大学 | ダイヤモンド電界効果トランジスタ及びその製造方法 |
| JP2017220512A (ja) * | 2016-06-06 | 2017-12-14 | 国立研究開発法人物質・材料研究機構 | トリプルゲートｈ−ダイヤモンドｍｉｓｆｅｔ及びその製造方法 |
| JP2018032662A (ja) * | 2016-08-22 | 2018-03-01 | 国立大学法人名古屋大学 | ダイヤモンドコンタクト構造とこれを用いた電子素子 |
| JP2018078254A (ja) * | 2016-11-11 | 2018-05-17 | 国立研究開発法人物質・材料研究機構 | ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法 |
| JP2020527292A (ja) * | 2017-07-19 | 2020-09-03 | サントル ナシオナル ドゥ ラ ルシェルシェ サイアンティフィク | ダイヤモンドｍｉｓトランジスタ |
| WO2021182046A1 (ja) * | 2020-03-10 | 2021-09-16 | 学校法人早稲田大学 | ダイヤモンド電界効果トランジスタ及びその製造方法 |
| CN113871464A (zh) * | 2021-08-27 | 2021-12-31 | 中国电子科技集团公司第十三研究所 | 硅终端金刚石场效应晶体管及其制备方法 |
| WO2022145476A1 (ja) * | 2020-12-29 | 2022-07-07 | 国立大学法人北海道大学 | 電界効果トランジスタ |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7589007B2 (en) * | 1999-06-02 | 2009-09-15 | Arizona Board Of Regents For And On Behalf Of Arizona State University | MESFETs integrated with MOSFETs on common substrate and methods of forming the same |
| SE515494C2 (sv) * | 1999-12-28 | 2001-08-13 | Abb Ab | Högspänningshalvledaranordning och förfarande för tillverkning av ett passiveringsskikt på en högspänningshalvledaranordning |
| WO2007129610A1 (ja) * | 2006-05-10 | 2007-11-15 | National Institute Of Advanced Industrial Science And Technology | ダイヤモンド表面処理方法及びそのダイヤモンド薄膜を用いたデバイス |
| DE112007001892T5 (de) * | 2006-08-11 | 2009-06-10 | Akhan Technologies, Inc., Schaumburg | P-Kanal-Feldeffekttransistor aus nanokristallinem Diamant |
| JP2012198196A (ja) * | 2011-03-10 | 2012-10-18 | Yokogawa Electric Corp | 半導体装置、歪ゲージ、圧力センサおよび半導体装置の製造方法 |
| FR2984595B1 (fr) * | 2011-12-20 | 2014-02-14 | Centre Nat Rech Scient | Procede de fabrication d'un empilement mos sur un substrat en diamant |
| GB2498525A (en) * | 2012-01-17 | 2013-07-24 | Diamond Microwave Devices Ltd | A diamond field effect transistor |
| GB2504613A (en) * | 2012-07-17 | 2014-02-05 | Element Six Technologies Us Corp | Integrated diamond p-channel FETs and GaN n-channel FETs |
| CN102903756A (zh) * | 2012-09-07 | 2013-01-30 | 中国电子科技集团公司第五十五研究所 | 金刚石金属-绝缘体-半导体结构场效应晶体管及制备法 |
| IL225976A (en) | 2013-04-25 | 2015-02-26 | Rafi Kalish | A diamond surface ending in hydrogen and coated with molybdenum trioxide and its uses |
| CN103280395B (zh) * | 2013-05-17 | 2015-07-08 | 中国电子科技集团公司第十三研究所 | 一种热退火法在金刚石表面制作氢端基导电沟道的方法 |
| CN107393815B (zh) * | 2017-09-05 | 2019-11-19 | 中国电子科技集团公司第十三研究所 | 金刚石基场效应晶体管的制备方法及场效应晶体管 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5216264A (en) * | 1989-06-07 | 1993-06-01 | Sharp Kabushiki Kaisha | Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact |
| JP2813023B2 (ja) * | 1990-03-13 | 1998-10-22 | 株式会社神戸製鋼所 | Ｍｉｓ型ダイヤモンド電界効果トランジスタ |
| US5500393A (en) * | 1990-05-21 | 1996-03-19 | Sumitomo Electric Industries, Ltd. | Method for fabricating a schottky junction |
| US5238866A (en) * | 1991-09-11 | 1993-08-24 | GmbH & Co. Ingenieurburo Berlin Biotronik Mess- und Therapiegerate | Plasma enhanced chemical vapor deposition process for producing an amorphous semiconductive surface coating |
| US5459107A (en) * | 1992-06-05 | 1995-10-17 | Cree Research, Inc. | Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures |
| US5322802A (en) * | 1993-01-25 | 1994-06-21 | North Carolina State University At Raleigh | Method of fabricating silicon carbide field effect transistor |
| JP3308755B2 (ja) * | 1994-09-16 | 2002-07-29 | 東京瓦斯株式会社 | 素子分離された水素終端ダイヤモンド半導体素子の製造方法 |
| US5455432A (en) * | 1994-10-11 | 1995-10-03 | Kobe Steel Usa | Diamond semiconductor device with carbide interlayer |
-
1997
- 1997-08-12 JP JP21767997A patent/JP3364119B2/ja not_active Expired - Fee Related
- 1997-08-29 US US08/919,792 patent/US5854496A/en not_active Expired - Fee Related
- 1997-09-01 EP EP97115131A patent/EP0827208A3/en not_active Ceased
-
1998
- 1998-09-22 US US09/158,066 patent/US6025211A/en not_active Expired - Fee Related
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007531257A (ja) * | 2004-03-25 | 2007-11-01 | コミサリア、ア、レネルジ、アトミク | ダイアモンド状のカーボンチャネルを有する電界効果トランジスタの製造方法、及び該製造方法により製造されるトランジスタ |
| JP2006010359A (ja) * | 2004-06-22 | 2006-01-12 | Keio Gijuku | ダイヤモンド電極の終端化方法 |
| JP2006120688A (ja) * | 2004-10-19 | 2006-05-11 | Kobe Steel Ltd | 絶縁膜及びその製造方法、並びに絶縁膜を備えた電子デバイス |
| JP2007141974A (ja) * | 2005-11-15 | 2007-06-07 | Kobe Steel Ltd | ダイヤモンド半導体素子及びその製造方法 |
| JP5360766B2 (ja) * | 2007-07-04 | 2013-12-04 | 独立行政法人物質・材料研究機構 | ダイヤモンド半導体デバイス |
| JP2010062457A (ja) * | 2008-09-05 | 2010-03-18 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ及びその作製方法 |
| JP2011029372A (ja) * | 2009-07-24 | 2011-02-10 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド薄膜およびダイヤモンド電界効果トランジスター |
| JP2014504446A (ja) * | 2010-12-03 | 2014-02-20 | エボニック デグサ ゲーエムベーハー | 複数の半導体層の水素パシベーション方法 |
| JP2013172023A (ja) * | 2012-02-21 | 2013-09-02 | Nippon Telegr & Teleph Corp <Ntt> | ダイヤモンド電界効果トランジスタ及びその作成方法 |
| JP2014060377A (ja) * | 2012-08-24 | 2014-04-03 | Waseda Univ | 電力素子、電力制御機器、電力素子の製造方法 |
| JP2016157932A (ja) * | 2015-02-25 | 2016-09-01 | 学校法人早稲田大学 | 電力素子 |
| JP2017022240A (ja) * | 2015-07-09 | 2017-01-26 | 国立大学法人金沢大学 | 水素終端ダイヤモンドを用いた電界効果トランジスタ |
| JP2017045897A (ja) * | 2015-08-27 | 2017-03-02 | 学校法人早稲田大学 | ダイヤモンド電界効果トランジスタ及びその製造方法 |
| JP2017220512A (ja) * | 2016-06-06 | 2017-12-14 | 国立研究開発法人物質・材料研究機構 | トリプルゲートｈ−ダイヤモンドｍｉｓｆｅｔ及びその製造方法 |
| JP2018032662A (ja) * | 2016-08-22 | 2018-03-01 | 国立大学法人名古屋大学 | ダイヤモンドコンタクト構造とこれを用いた電子素子 |
| JP2018078254A (ja) * | 2016-11-11 | 2018-05-17 | 国立研究開発法人物質・材料研究機構 | ダイヤモンド半導体装置、それを用いたロジック装置、及びダイヤモンド半導体装置の製造方法 |
| JP2020527292A (ja) * | 2017-07-19 | 2020-09-03 | サントル ナシオナル ドゥ ラ ルシェルシェ サイアンティフィク | ダイヤモンドｍｉｓトランジスタ |
| US11569381B2 (en) | 2017-07-19 | 2023-01-31 | Centre National De La Recherche Scientifique | Diamond MIS transistor |
| WO2021182046A1 (ja) * | 2020-03-10 | 2021-09-16 | 学校法人早稲田大学 | ダイヤモンド電界効果トランジスタ及びその製造方法 |
| WO2022145476A1 (ja) * | 2020-12-29 | 2022-07-07 | 国立大学法人北海道大学 | 電界効果トランジスタ |
| CN113871464A (zh) * | 2021-08-27 | 2021-12-31 | 中国电子科技集团公司第十三研究所 | 硅终端金刚石场效应晶体管及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0827208A3 (en) | 1998-04-15 |
| US6025211A (en) | 2000-02-15 |
| JP3364119B2 (ja) | 2003-01-08 |
| US5854496A (en) | 1998-12-29 |
| EP0827208A2 (en) | 1998-03-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3364119B2 (ja) | 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法 | |
| JP3308755B2 (ja) | 素子分離された水素終端ダイヤモンド半導体素子の製造方法 | |
| JP3380313B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US5616947A (en) | Semiconductor device having an MIS structure | |
| US5789312A (en) | Method of fabricating mid-gap metal gates compatible with ultra-thin dielectrics | |
| US5523588A (en) | Diamond film field effect transistor with self aligned source and drain regions | |
| JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
| US6639279B1 (en) | Semiconductor transistor having interface layer between semiconductor and insulating layers | |
| US5491348A (en) | Highly-oriented diamond film field-effect transistor | |
| JP3432367B2 (ja) | 水素終端ダイヤモンドデプレッション型ｍｅｓｆｅｔおよび該デプレッション型ｍｅｓｆｅｔの製造方法 | |
| JP3714803B2 (ja) | ダイヤモンド電界効果トランジスタの製造方法 | |
| KR100458163B1 (ko) | 이리듐 함유 게이트 전극을 갖춘 ｈｆｅｔ 소자 및 반도체소자와 이들의 제조방법 | |
| JP2003188191A (ja) | 水素終端ダイヤモンドデプレッション型ｍｅｓｆｅｔおよび該デプレッション型ｍｅｓｆｅｔの製造方法 | |
| JP3383737B2 (ja) | 自己整合法による水素終端ダイヤモンドｆｅｔの製造方法 | |
| JP3269510B2 (ja) | 半導体素子 | |
| JP3273985B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| JP2621327B2 (ja) | 半導体装置の製造方法 | |
| JP3394096B2 (ja) | 水素終端ホモエピタキシャルダイヤモンドを用いたｆｅｔおよびその製造方法 | |
| JP2798045B2 (ja) | 電界効果トランジスタのしきい値電圧制御方法 | |
| JP3241705B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP6765651B2 (ja) | ダイヤモンド電子素子 | |
| JPS63278377A (ja) | 多結晶Ｓｉ薄膜半導体装置の製造方法 | |
| JPH04354139A (ja) | ダイヤモンドトランジスタ製造方法 | |
| JPH0346271A (ja) | Ｍｉｓ形電界効果トランジスタ | |
| JP2020194851A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |