JP3273985B2 - ダイヤモンド電界効果トランジスタ - Google Patents
ダイヤモンド電界効果トランジスタInfo
- Publication number
- JP3273985B2 JP3273985B2 JP01878893A JP1878893A JP3273985B2 JP 3273985 B2 JP3273985 B2 JP 3273985B2 JP 01878893 A JP01878893 A JP 01878893A JP 1878893 A JP1878893 A JP 1878893A JP 3273985 B2 JP3273985 B2 JP 3273985B2
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- layer
- electrode
- drain
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
イパワー電子デバイス及び高周波デバイス等に使用され
るダイヤモンド電界トランジスタに関する。
・K)、バンドギャップ(5.5eV)、飽和電子及びホール
移動度(電子:2000cm2/V・s、正孔:2100cm2/V・s)
といったデバイス特性が優れているため、高温及び放射
線下で動作する電子デバイス、ハイパワーデバイス及び
高周波デバイス等への応用が期待されている。
ジスタ(FET)としては、図12に示すように、ダイ
ヤモンド基板41上にp型半導体ダイヤモンド層42を
チャネル層として形成し、更に、p型半導体ダイヤモン
ド層42上にTiからなるソース電極43、Alからな
るゲート電極44及びTiからなるドレイン電極45を
形成することにより、ゲート部にショットキー接合が形
成された金属/半導体接合型電界効果トランジスタ(M
ESFET)が提案されている(特開平3-94429号)。
り、縦軸にドレイン電流(mA)をとって、このMES
FETのソースドレイン特性を示す。但し、Vgはゲー
ト電極44に印加する電圧である。この図13に示すよ
うに、ゲートに+の電圧を印加することにより、ソース
−ドレイン電流が制御される(H.Shiomi, Y.Nishibayas
hi, and N.Fujimori, Jpn. J.Appl.Phys., Vol.29, No.
12, L2153頁, 1989年)。
ESFETにおいて、ゲートからのリーク電流を低減す
るために、半導体ダイヤモンド層からなるチャネル層4
2とゲート金属電極44との間に絶縁性のダイヤモンド
層46を挿入したMISFETも提案されている(特開
平1-158774号)。このMISFET素子は図14(b)
に示すようなFET動作を示す(N.Fujimori and Y.Nis
hibayashi, Diamond and Related Materials, Vol.1, P
665(1992))。図14(b)は横軸にドレイン電圧
(V)をとり、縦軸にドレイン電流(μA)をとって、
ソースドレイン特性を示すグラフ図である。また、Vg
はゲート電圧である。
のリーク電流を低減させるために、図15に示すような
金属/絶縁性ダイヤモンド/半導体ダイヤモンド構造を
ゲート部に持つ電界効果トランジスタが提案されてい
る。図15(b)はその平面図であり、図15(a)は
図15(b)のA−B間の領域を拡大して示す断面図で
ある。円形のドレイン電極57をリング状のゲート電極
55が取り囲み、更にこのゲート電極55の外形をソー
ス電極56が取り囲むように、これらの電極が配置され
ている。ドレイン電極57及びソース電極56はAu層
/Ti層の2層構造であり、ゲート電極55はAl層か
らなる。
i3N4基板51上に、アンドープの絶縁性ダイヤモンド
層52が形成されており、このアンドープダイヤモンド
層52上にBドープのp型ダイヤモンド層53が形成さ
れている。そして、Bドープダイヤモンド層53上にア
ンドープの絶縁性ダイヤモンド層54を介してゲート電
極55が形成されていると共に、Bドープダイヤモンド
層53上に直接ソース電極56及びドレイン電極57が
形成されている。
極55と、アンドープの絶縁性ダイヤモンド層54と、
Bドープの半導体ダイヤモンド層53とからなる金属/
絶縁性ダイヤモンド/半導体ダイヤモンド構造が形成さ
れている。
性を図16に示す(西村、加藤、宮内、小橋、第5回ダ
イヤモンドシンポジウム講演要旨集,P.31(1991))。図
16において、横軸はドレイン電圧(V)、縦軸はドレ
イン電流(μA)であり、この図16に示すように、図
15に示すダイヤモンドFETにおいて、電界効果特性
が示されている。
すように、基板61上に形成されたp型半導体層62
と、ゲート電極65の間に絶縁層64を挿入したFET
が提案されている。63はドレイン電極、66はソース
電極であり、p型半導体層62はBドープのダイヤモン
ド層である。また、絶縁層64は酸化シリコンで形成さ
れている。
にSiO2を使用したMISFETのソースドレイン特
性を示す(A.J.Tessmer, K.Das, and D,L.Dreifus, Dia
mondand Related Materials, Vol.1, P.89(1992), and
G.G.Fountain, R.A.Rudder,D.P.Malta et al, Diamond
Materials, P.523(The Electrochemical Society 199
1))。
た従来のダイヤモンドを用いたFETにおいては、ゲー
ト電圧によるソース−ドレイン電流の変調は見られる
が、実用的なFETとして必要なピンチオフ特性及び飽
和特性をもつFETは未だ実現されていない。
使用したFETはゲート部の特性が不十分であるため、
ゲート電極に+の電圧を印加・増大した場合、ゲート電
極からのリーク電流が増加し、半導体チャネル層の中に
十分な深さの空乏層が拡がらないためであると考えられ
る。また、p型チャネル層全体に空乏層を拡げるために
はドーピング濃度を下げ、なおかつ薄い連続したチャネ
ル層を形成することが必要である。しかしながら、薄い
連続したp型チャネル層を気相合成法で再現性よく作製
することは極めて困難である。更に、低不純物濃度で薄
いチャネル層を作製するとソース−ドレイン間の抵抗が
高くなり、高い相互コンダクタンスを得ることができな
いという欠点がある。
のであって、トランジスタコンダクタンスが大きく、理
想的なトランジスタの電流−電圧特性を持つダイヤモン
ド電界トランジスタを提供することを目的とする。
ド電界効果トランジスタは、ソース電極に接触した第1
の半導体ダイヤモンド層と、ドレイン電極に接触し前記
第1の半導体ダイヤモンド層と同一導電型の第2の半導
体ダイヤモンド層と、ゲート電極の作用を受ける領域で
あって前記第1及び第2の半導体ダイヤモンド層の間の
領域に設けられ厚さが10Å乃至1mmの高抵抗ダイヤモン
ド層とを備え、これらの第1及び第2の半導体ダイヤモ
ンド層並びに高抵抗ダイヤモンド層によりチャネル領域
が構成されることを特徴とする。
(比抵抗)は例えば102Ω・cm以上である。また、前記
ゲート電極と高抵抗ダイヤモンド層との間にダイヤモン
ド以外の絶縁層を設けることが好ましい。この絶縁層と
しては、酸化シリコン、窒化シリコン、酸化アルミニウ
ム、窒化アルミニウム及び酸化ジルコニウムからなる群
から選択された少なくとも1種の材料から構成されたも
のがある。
ランジスタの動作を説明する図であり、図19(a)は
ゲートバイアスがない場合のドレイン電流(キャリア)
の分布を示し、図19(b)は正のゲートバイアス電圧
を印加したときのドレイン電流の分布を示す。この図1
9に示すように、従来の電界効果トランジスタにおいて
は、キャリアが流れるチャネル層42に空乏層47を拡
げることにより電流量を制御する。この場合、ソース電
極43からドレイン電極45に到達する電流IDは半導
体チャネル層42のみを通過している。
果トランジスタの動作原理を示す模式図である。チャネ
ル層7は第1の半導体ダイヤモンド層1と、第2の半導
体ダイヤモンド層3と、これらの間の高抵抗ダイヤモン
ド層2とから構成され、第1及び第2の半導体ダイヤモ
ンド層1,3並びに高抵抗ダイヤモンド層2上に、夫々
ソース電極4、ドレイン電極6及びゲート電極5が設け
られている。
ース電極4からドレイン電極6に到達するキャリアは半
導体ダイヤモンド層1、高抵抗ダイヤモンド層2及び半
導体ダイヤモンド層3をこの順に流れる。そして、ゲー
ト電極5に印加する電圧VGを変化させることにより、
高抵抗ダイヤモンド層2のポテンシャルを変化させ、ソ
ース電極4が接触する半導体ダイヤモンド層1から高抵
抗ダイヤモンド層2へのキャリアの注入量を制御する。
は、チャネル層7に空乏層を拡げる必要がないので、ゲ
ート電極5で生じるリーク電流に関する問題は小さく、
また低ドーピング濃度で薄い連続したダイヤモンドチャ
ネル層を形成する必要もない。
に説明する。
ド図を参照して本発明のダイヤモンド電界効果トランジ
スタの動作原理について説明する。このエネルギバンド
図は図1のトランジスタのもので、模式的に表わしてあ
る。
導体ダイヤモンド層(チャネル層におけるソース部)
1、高抵抗ダイヤモンド層(ゲート部)2、p型半導体
ダイヤモンド層(ドレイン部)3のバンド構造を示す。
これらの各ダイヤモンド層を接合することにより、熱平
衡状態では図2(b)に示すようなエネルギバンド構造
が得られる。
部(半導体ダイヤモンド層1)に対してドレイン部(半
導体ダイヤモンド層3)に−のドレイン電圧VDを与
え、ソース部に対してゲート部(高抵抗ダイヤモンド層
2)に+のゲート電圧VGを印加した場合、ソース領域
(ダイヤモンド層1)に存在するキャリア(この場合、
正孔)にとって高抵抗ダイヤモンド層2はポテンシャル
障壁となり、ドレイン電流IDは流れない。
ソース−ドレイン電圧VDを一定に保ち、ゲートに印加
する+の電圧VGを小さくしていくと、ポテンシャル障
壁が低くなるため、徐々にソース領域のp型半導体層の
キャリアが高抵抗ダイヤモンド層2内に注入され始め
る。ポテンシャルのピークを超えたキャリアはゲート−
ドレイン間にある強い電界のため、ドレイン電極に流れ
込む。
2)の電圧VGをソース(半導体ダイヤモンド層1)に
対して−にすると、図3(c)に示すように、ゲート部
のポテンシャル障壁はなくなる。このため、ソースから
ドレインに高抵抗ダイヤモンド層2を通して大電流ID
が流れる。以上述べたように、ゲートに印加する電圧V
Gを変化させることにより、ドレイン電流IDを制御する
ことができ、トランジスタ特性が得られる。
1mmにする。これは次のような理由による。高抵抗ダイ
ヤモンド層2が10Åより薄い場合は、その両側の半導体
ダイヤモンド層1,3内のキャリアの波動関数が重な
り、トンネリングを起こすため、障壁の効果がなくな
り、ゲート電圧VGによりドレイン電流IDを制御するこ
とができなくなる。また、高抵抗のダイヤモンド層2が
1mmより厚くなると、この高抵抗ダイヤモンド層2の厚
さがキャリアの拡散長よりも厚くなり、ソース−ドレイ
ン電流IDは流れなくなる。
102Ω・cm以上の範囲にすることが好ましい。比抵抗が1
02Ω・cmより小さいダイヤモンド層を用いると、このダ
イヤモンド層とゲート電極5との間の接触抵抗が下が
り、キャリアの経路としてソース電極4からドレイン電
極6へ流れる経路に加えて、ソース電極4からゲート電
極5へ流れる新しい電流経路が生じ、トランジスタ特性
が劣化するからである。
との間に絶縁層を挿入することにより、ゲート電極と高
抵抗ダイヤモンド層との間の絶縁性を向上させ、より高
い電圧をゲート電極に印加し、トランジスタの動作範囲
(高温及び高電圧)を拡張すことができる。
電界トランジスタを製造し、その特性を評価した結果に
ついて説明する。
モンド電界効果トランジスタの構造を示す。導電性基板
11(Si基板、比抵抗0.01Ω・cm以下)上に、マイク
ロ波プラズマCVD法によりBドープp型半導体ダイヤ
モンド薄膜12を5μmの厚さに合成する。合成条件
は、以下の通りである。即ち、原料ガスとして水素希釈
のメタンガスを用いた。その組成はCH4:0.5%、
H2:99.5%である。またドーピングガスとしてはB2H
6ガスを用い、ガス中のB/C比を200ppmとした。ガス
の総流量は100sccmで成膜時のガス圧力及び基板温度は
夫々35Torr及び800℃であった。
ド薄膜13をBドープp型半導体ダイヤモンド薄膜12
上に積層した。続いて、絶縁性ダイヤモンド薄膜13の
上に、選択成長技術により再びBドープp型半導体ダイ
ヤモンド薄膜14を5μmの厚さに合成した。その合成
条件は、ガス中のB/C比を2000ppmとしたこと以外は
p型ダイヤモンド薄膜12の合成条件と同じである。
p型ダイヤモンド薄膜14上にAu電極16をスパッタ
リングにより形成し、絶縁性ダイヤモンド薄膜13上に
Al電極15を電子ビーム蒸着法により形成した。ま
た、導電性Si基板11の裏面にAgペースト17によ
り電極を形成した。Agペースト17をドレイン電極、
Al電極15をゲート電極、Au電極16をソース電極
とすることにより、図1に示すチャネル構造のトランジ
スタが具体化される。そして、このトランジスタの電気
的特性を評価した。
縦軸にドレイン電流(mA)をとって、図4に示すトラ
ンジスタにおいて、ゲート電圧VGを変化させた場合の
ドレイン電流−ドレイン電圧特性を示す。図5から図4
に示すトランジスタも、明確なトランジスタ特性が得ら
れていることがわかる。
り、縦軸にドレイン電流(mA)をとって、このトラン
ジスタのドレイン電流−ゲート電圧特性を示す。図6に
示すように、チャネル幅100μmで2mS/mmという極めて
大きな規格化トランスコンダクタンスが得られているこ
とがわかる。
する。図7に示すように、ダイヤモンド単結晶基板21
(2mm×2mm×0.3mm)を用い、その(100)面に対して傾
きが5度以内である面上に、マイクロ波プラズマCVD
法により厚さが1μmのBドープp型ダイヤモンド薄膜
22をエピタキシャル成長させた。合成条件は、原料ガ
スとして水素希釈メタンガスを用い、その組成をC
H4:6%、H2:94%としたものである。ドーピングガ
スにはB2H6を用い、ガス中のB/C比を200ppmとし
た。ガス圧力は35Torr、基板温度は800℃であった。
μmのアンドープダイヤモンド薄膜23をBドープp型
ダイヤモンド薄膜22上に局所的に積層した。アンドー
プダイヤモンド薄膜23の合成条件は、B2H6ガスを添
加しないこと以外、Bドープダイヤモンド薄膜22の場
合と同じである。
ープダイヤモンド薄膜23上に局所的にBドープp型ダ
イヤモンド薄膜24を1μmの厚さに積層した。その合
成条件は、ガス中のB/C比を2000ppmとしたこと以外
はp型ダイヤモンド薄膜22の場合と同じである。
上に夫々ドレイン電極25及びソース電極26としてA
u電極をスパッタ法により蒸着し、アンドープダイヤモ
ンド薄膜23上にゲート電極27としてAl電極を電子
ビーム蒸着法により形成した。
性を図8に示す。この図8により、この単結晶ダイヤモ
ンドトランジスタが優れた電気的特性を示すことがわか
る。チャネル幅100μmの規格化トランスコンダクタン
スは20mS/mmであった。
する。第1の実施例で述べた図4に示すトランジスタに
おいて、ゲートのAl電極15とアンドープ絶縁性ダイ
ヤモンド薄膜13との間に厚さが0.2μmのSiO2層を
挿入した。このトランジスタの高電圧印加領域でのゲー
ト電圧をパラメータとしたドレイン電流−ドレイン電圧
特性を図9に示す。第1の実施例においては、ゲート部
の破壊を防ぐ必要上、ソース−ドレイン間に高電圧を印
加することができなかったため、ピンチオフ特性を観測
することはできなかったが、SiO2層(絶縁層)をゲ
ート電極15と高抵抗ダイヤモンド薄膜(薄膜13)と
の間に挿入することにより、高電圧の印加が可能にな
り、図9に示すように、ダイヤモンドトランジスタで良
好なピンチオフ特性及び飽和特性を得ることが可能とな
った。
する。図10はそのトランジスタ製造方法を工程順に示
す断面図、図11は得られたトランジスタを上方から見
た電極パターンを示す。なお、図10及び図11は、そ
の左側にリング状電極を有するFETを示し、右側に櫛
歯状の電極を有するFETを示す。両FETの製造工程
は同一である。図10(a)に示すように、導電性基板
31(Si基板:比抵抗0.01Ω・cm以下)上に第1の実
施例と同じ条件で、p型半導体ダイヤモンド薄膜32、
絶縁性ダイヤモンド薄膜33及びp型半導体ダイヤモン
ド薄膜34の3層構造体を作製した。
極35をp型半導体ダイヤモンド薄膜34上にパターン
形成し、このAu電極35をマスクとして図10(b)
に示すように、p型半導体ダイヤモンド薄膜34と絶縁
性ダイヤモンド薄膜33の一部を酸素プラズマによりエ
ッチングした。
lを蒸着することにより、Alのゲート電極36を絶縁
性ダイヤモンド薄膜33の上にパターン形成し、図10
(c)に示す構造のトランジスタを作製した。また、導
電性基板31の裏面には、Agペーストを塗布すること
により、オーミック電極37を形成した。
はゲート電極、Agペーストのオーミック電極37はド
レイン電極である。このトランジスタも変調動作を示
し、図10,11の左側に示したFETと右側に示した
FETは夫々5mS/mm及び40mS/mmという規格化トラン
スコンダクタンスを示した。
ートで生じるリーク電流に起因する従来の問題が解消
し、低いドーピング濃度で薄い連続したダイヤモンドチ
ャネル層を形成するという必要もなく、トランスコンダ
クタンスが大きく、トランジスタ特性が優れたダイヤモ
ンド電界効果トランジスタを得ることができる。
ギャップ図である。
Tを示す断面図である。
レイン電圧特性を示すグラフ図である。
流−ゲート電圧特性を示すグラフ図である。
Tを示す断面図である。
示すグラフ図である。
Tのドレイン電流−ドレイン電圧特性を示すグラフ図で
ある。
ETの製造方法を工程順に示す断面図である。
る。
流−ドレイン電圧特性を示すグラフ図である。
す断面図、(b)はこの従来のダイヤモンドFETのド
レイン電流−ドレイン電圧特性を示すグラフ図である。
(a)はその断面図、(b)は平面図である。
を示すグラフ図である。
面図である。
を示すグラフ図である。
断面図である。
導体ダイヤモンド薄膜 13,23,33;アンドープ絶縁性ダイヤモンド薄膜 15,36;Al電極 16,35;Au電極 17;Agペースト 21;ダイヤモンド単結晶基板 37;オーミック電極
Claims (3)
- 【請求項1】 ソース電極に接触した第1の半導体ダイ
ヤモンド層と、ドレイン電極に接触し前記第1の半導体
ダイヤモンド層と同一導電型の第2の半導体ダイヤモン
ド層と、ゲート電極の作用を受ける領域であって前記第
1及び第2の半導体ダイヤモンド層の間の領域に設けら
れ厚さが10Å乃至1mmで102Ω・cm以上の電気抵抗を有す
る高抵抗ダイヤモンド層とを備え、これらの第1及び第
2の半導体ダイヤモンド層並びに高抵抗ダイヤモンド層
によりチャネル領域が構成されることを特徴とするダイ
ヤモンド電界効果トランジスタ。 - 【請求項2】 前記ゲート電極と前記高抵抗ダイヤモン
ド層との間に、ダイヤモンド以外の絶縁層を設けたこと
を特徴とする請求項1に記載のダイヤモンド電界効果ト
ランジスタ。 - 【請求項3】 前記ダイヤモンド以外の絶縁層は、酸化
シリコン、窒化シリコン、酸化アルミニウム、窒化アル
ミニウム及び酸化ジルコニウムからなる群から選択され
た少なくとも1種の材料から構成されていることを特徴
とする請求項2に記載のダイヤモンド電界効果トランジ
スタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01878893A JP3273985B2 (ja) | 1993-02-05 | 1993-02-05 | ダイヤモンド電界効果トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP01878893A JP3273985B2 (ja) | 1993-02-05 | 1993-02-05 | ダイヤモンド電界効果トランジスタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06232388A JPH06232388A (ja) | 1994-08-19 |
JP3273985B2 true JP3273985B2 (ja) | 2002-04-15 |
Family
ID=11981356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP01878893A Expired - Lifetime JP3273985B2 (ja) | 1993-02-05 | 1993-02-05 | ダイヤモンド電界効果トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3273985B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004059657B4 (de) * | 2003-12-12 | 2009-06-18 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.), Kobe | Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4153984B2 (ja) * | 2000-09-01 | 2008-09-24 | 株式会社神戸製鋼所 | トランジスタ |
JP3986432B2 (ja) * | 2002-12-20 | 2007-10-03 | 株式会社神戸製鋼所 | ダイヤモンド電子素子 |
JP5036568B2 (ja) * | 2008-01-07 | 2012-09-26 | 株式会社神戸製鋼所 | 電子素子構造 |
-
1993
- 1993-02-05 JP JP01878893A patent/JP3273985B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102004059657B4 (de) * | 2003-12-12 | 2009-06-18 | Kabushiki Kaisha Kobe Seiko Sho (Kobe Steel, Ltd.), Kobe | Diamanthalbleitervorrichtung und Verfahren zu dessen Herstellung |
Also Published As
Publication number | Publication date |
---|---|
JPH06232388A (ja) | 1994-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
US6025211A (en) | Hydrogen-terminated diamond MISFET and its manufacturing method | |
US6117735A (en) | Silicon carbide vertical FET and method for manufacturing the same | |
JP4291875B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP3620513B2 (ja) | 炭化珪素半導体装置 | |
JP2009182173A (ja) | グラフェントランジスタ及び電子機器 | |
JPH0992841A (ja) | 電界効果型薄膜トランジスタの製造方法 | |
JPH11297712A (ja) | 化合物膜の形成方法及び半導体素子の製造方法 | |
US5491348A (en) | Highly-oriented diamond film field-effect transistor | |
JPH0394429A (ja) | Mes型電界効果トランジスタ | |
JP3117563B2 (ja) | ダイヤモンド薄膜電界効果トランジスタ | |
JP3273985B2 (ja) | ダイヤモンド電界効果トランジスタ | |
JP3714803B2 (ja) | ダイヤモンド電界効果トランジスタの製造方法 | |
Hwang et al. | A vertical submicron SiC thin film transistor | |
Fujimori et al. | Diamond devices made of epitaxial diamond films | |
US3450960A (en) | Insulated-gate field effect transistor with nonplanar gate electrode structure for optimizing transconductance | |
JP3269510B2 (ja) | 半導体素子 | |
JP4694172B2 (ja) | ダイヤモンド半導体素子及びその製造方法 | |
JP2000133657A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2002118257A (ja) | ダイヤモンド半導体装置 | |
JP2005085872A (ja) | 半導体素子及びその製造方法 | |
JPH0770726B2 (ja) | 炭化珪素を用いた電界効果トランジスタ | |
JPH07321346A (ja) | ダイヤモンド半導体装置 | |
JP6765651B2 (ja) | ダイヤモンド電子素子 | |
JP2023108790A (ja) | 絶縁ゲート型半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090201 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100201 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110201 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120201 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130201 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 12 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140201 Year of fee payment: 12 |