JP4694172B2 - ダイヤモンド半導体素子及びその製造方法 - Google Patents

ダイヤモンド半導体素子及びその製造方法 Download PDF

Info

Publication number
JP4694172B2
JP4694172B2 JP2004307677A JP2004307677A JP4694172B2 JP 4694172 B2 JP4694172 B2 JP 4694172B2 JP 2004307677 A JP2004307677 A JP 2004307677A JP 2004307677 A JP2004307677 A JP 2004307677A JP 4694172 B2 JP4694172 B2 JP 4694172B2
Authority
JP
Japan
Prior art keywords
diamond
region
doped
doped diamond
highly doped
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004307677A
Other languages
English (en)
Other versions
JP2006120886A (ja
Inventor
宏司 小橋
嘉宏 横田
信之 川上
武史 橘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kobe Steel Ltd
Original Assignee
Kobe Steel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kobe Steel Ltd filed Critical Kobe Steel Ltd
Priority to JP2004307677A priority Critical patent/JP4694172B2/ja
Publication of JP2006120886A publication Critical patent/JP2006120886A/ja
Application granted granted Critical
Publication of JP4694172B2 publication Critical patent/JP4694172B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、トランジスタ及び紫外線発光デバイス等のダイヤモンド半導体素子及びその製造方法に関する。
ダイヤモンドは、熱伝導率が20W/cm・Kと高く、また飽和電子の移動度が2000cm/V・秒、ホール移動度が2100cm/V・秒と共に高いが、誘電率は5.70と低い等、電子デバイスに必要とされる物性が優れているため、高性能の電子デバイス、高出力デバイス及び高周波デバイス等への応用が期待されている。
従来、ダイヤモンド薄膜を使用した電界効果トランジスタ(Field Effect Transistor:FET)としては、ゲート電極と動作層であるチャネル層との間に絶縁体層を挿入した絶縁ゲート型電界効果トランジスタ(Metal Insulator Semiconductor Field Effect Transistor:MISFET)が提案されている(特許文献1及び2参照。)。
図6は特許文献1に記載のMISFETの構造を示す断面図である。図6に示すように、特許文献1に記載のMISFET100は、絶縁性ダイヤモンド単結晶基板101上に、アクセプタであるホウ素(B)が高濃度でドープされ、ソース及びドレインとなる高ドープp型半導体ダイヤモンド層102a及び102bが形成されている。また、絶縁性ダイヤモンド単結晶基板101上における高ドープp型半導体ダイヤモンド層102aと高ドープp型半導体ダイヤモンド層102bとの間には、これら高ドープp型半導体ダイヤモンド層102a及び102bよりも低濃度でBがドープされたチャネル層である低ドープp型半導体ダイヤモンド層103が形成されている。更に、高ドープp型半導体ダイヤモンド層102a及び102b上には、夫々ソース電極104及びドレイン電極105が形成されており、低ドープp型半導体ダイヤモンド層103上には、絶縁体層となるアンドープダイヤモンド層106を介して、ゲート電極107が形成されている。
このMISFET100は、ゲート電位が印加されていないときにチャネル領域にドレイン電流が流れ、ゲート電極にソース電位に対して正の電位を印加することにより、ドレイン電流が抑制されるノーマリーオン型のFETである。このようなノーマリーオン型のFETにおいて、低いゲート電位を印加するだけでドレイン電流を大きく変化させるため、即ち、相互コンダクタンスを大きくするためには、ゲート電位の影響がチャネル層の深い領域まで及ぶようにして、キャリアの空乏領域を大きく広げることが有効である。そのためには、チャネル層におけるB濃度を低くすると共に、チャネル層の厚さをゲート電位の影響が及ぶ範囲にまで薄くしなければならないが、そうすると高いドレイン電流が得られない。一方、高いドレイン電流を得るためには、チャネル層におけるB濃度を高くしてキャリア濃度を高くすると共に、チャネル層を厚くしなければならないが、そうすると空乏領域が広がらない。
このように、相互コンダクタンスを大きくするための条件と、高いドレイン電流を得るための条件とは相反しているため、これらを同時に満足することは困難である。このため、一般的なMISFETにおいては、チャネル層における不純物濃度を原子比で数十乃至数百ppm程度にしている。例えば、特許文献1に記載のMISFET100においては、その実施例に記載されている合成条件に基づいて計算すると、チャネル層である低ドープp型半導体ダイヤモンド層103におけるホウ素(B)と炭素(C)との原子比(B/C)は、200ppmとなる。
また、特許文献2には、p型半導体ダイヤモンド層上に、アンドープダイヤモンドからなる絶縁体層を介して、金属からなるゲート電極が形成されているMISFETが開示されている。このMISFETにおける絶縁体層は、チャネル層であるp型半導体ダイヤモンド層とゲート電極との間を絶縁する役割を担っている。また、特許文献2に記載のMISFETはノーマリーオン型のFETであり、その動作機構は前述の特許文献1に記載のMISFET100と同様である。
しかしながら、前述したような高い移動度(2000cm/V・秒)は、ダイヤモンド層中に不純物及び結晶欠陥を低減することにより発現するものであり、特許文献1及び2に記載のMISFETのように、チャネル層のキャリア源を確保するために、ダイヤモンド層にアクセプタとなる不純物をドープした場合、アクセプタ濃度に比例してキャリア移動度が低くなるため、高周波応答性が劣化する。
これに対して、高周波用トランジスタを実現するために、チャネル層には基本的に不純物をドープしないダイヤモンドFETが提案されている(特許文献3参照)。図7は特許文献3に記載のダイヤモンドFETの動作原理を示す模式図である。図7に示すように、特許文献3に記載のFET120においては、半導体ダイヤモンド層121と半導体ダイヤモンド層123との間に、比抵抗が100Ω・cm以上でありアンドープダイヤモンド等からなる高抵抗ダイヤモンド層122が設けられている。そして、半導体ダイヤモンド層121及び123上には、夫々ソース電極124及びドレイン電極126が形成されており、高抵抗ダイヤモンド層122上にはゲート電極125が形成されている。
このダイヤモンドFET120においては、ソース電極124からドレイン電極126に到達するキャリアが、半導体ダイヤモンド層121、高抵抗ダイヤモンド層122及び半導体ダイヤモンド層123をこの順に流れる。そして、ゲート電極125に印加する電位を変化させることにより、高抵抗ダイヤモンド層122のポテンシャルを変化させ、ソース電極124が接触する半導体ダイヤモンド層121から高抵抗ダイヤモンド層122へのキャリア注入量を制御している。このFET120は、前述のMISFETとは異なり、チャネル層に空乏層を拡げてドレイン電流を制御するものではないため、チャネル層に不純物をドープする必要がない。
一方、ダイヤモンド薄膜を使用した紫外線発光素子としては、高濃度にBをドープしたダイヤモンド層上にアンドープ・ダイヤモンド層を形成し、その表面に金属電極を形成した金属/真性半導体/半導体(MiS:Metal/intrinsic semiconductor/Semiconductor)型ダイオードが提案されている(特許文献4参照)。また、pn接合又はpin接合を利用した構造のダイヤモンド紫外線発光素子も提案されている(特許文献5及び6参照)。特許文献5及び6に記載の紫外線発光素子には、ダイヤモンドにBをドープすることにより容易に低抵抗のp型半導体層を形成することができ、また、p型半導体ダイヤモンド層上に容易にオーミック電極を形成することができるという特徴がある。
特開平1−158774号公報 特開平3−263872号公報 特開平6−232388号公報 特開2001−94144号公報 特開2003−347580号公報 特開2003−51609号公報
しかしながら、前述の従来の技術には以下に示す問題点がある。特許文献3に記載のFET120には、ゲート電極125と高抵抗ダイヤモンド層122とを電気的に絶縁するゲート絶縁層が不可欠であり、FETの特性を向上させるためにはこのゲート絶縁層の厚さを100nm程度に薄くする必要があるが、FETの出力を向上させるためにソース・ドレイン間に数十Vの電圧を印加すると、ソース又はドレインとゲート間にかかる高電圧のために、この極薄のゲート絶縁層が絶縁破壊してFETが破壊されるという問題点がある。
また、FETの性能指標としては、一般に、ドレイン電流量及びゲート電極によるチャネル層内を流れる電流の制御性がある。高いドレイン電流を得るためにはソース・ドレイン間の距離であるチャネル長を短くすることが有効であるが、従来のFETにおいては、チャネル長を短くするとゲート電極による電流制御性が低下するという問題点がある。これは、チャネル長が短くなることにより、ソース・ドレイン間の電界が強くなり、ゲート電極がチャネル層へ与える電界の影響が相対的に弱くなることに起因している。
更に、特許文献4に記載のダイヤモンド紫外線発光素子は、5eV程度の紫外線を発光することができるが、発光が高濃度にBをドープしたダイヤモンド層とアンドープ・ダイヤモンド層との界面近傍で生じるため、金属電極により発光が妨げられる。従って、金属電極を極薄にする必要があるが、それでも金属による散乱波避けられず、この紫外線発光素子には発光強度が小さいという問題点がある。
更にまた、特許文献5及び6に記載のダイヤモンド紫外線発光素子は、ダイヤモンドに燐(P)又は硫黄(S)をドープすることによりn型半導体ダイヤモンド層を形成しているが、このn型半導体ダイヤモンド層はBをドープしたp型半導体ダイヤモンド層よりも抵抗値が高い。また、n型半導体ダイヤモンド層上にオーミック電極を形成することは困難である。このため、これらの紫外線発光素子には、電極間に高電圧を印加しなければ紫外光が発生しないという問題点がある。
本発明はかかる問題点に鑑みてなされたものであって、トランジスタ特性が優れ、また高効率で紫外線発光が可能なダイヤモンド半導体素子及びその製造方法を提供することを目的とする。
願発明に係るダイヤモンド半導体素子は、ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の低ドープダイヤモンド領域間の領域にこの第1及び第2の低ドープダイヤモンド領域と接触するように形成され前記第1及び第2の低ドープダイヤモンド領域よりも高濃度でホウ素がドープされたドープダイヤモンド領域と、前記第1及び第2の高ドープダイヤモンド領域上に夫々形成されたソース電極及びドレイン電極と、前記ドープダイヤモンド領域上に形成されたゲート電極と、を有し、トランジスタとして使用されることを特徴とする。本願発明に係る他のダイヤモンド半導体素子は、ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の低ドープダイヤモンド領域間の領域にこの第1及び第2の低ドープダイヤモンド領域と接触するように形成され前記第1及び第2の低ドープダイヤモンド領域よりも高濃度でホウ素がドープされたドープダイヤモンド領域と、前記第1の高ドープダイヤモンド領域上に形成された第1の金属電極と、前記第2の高ドープダイヤモンド領域上に夫々形成された第2の金属電極と、を有し、紫外線発光素子として使用されることを特徴とする。そして、紫外線発光素子として使用される場合には、ダイヤモンド半導体素子は、更に、前記ドープダイヤモンド領域におけるチャネル以外の領域上に形成された第3の電極を有するように構成することができる。
本発明においては、第1及び第2の低ドープダイヤモンド領域間にドープダイヤモンド領域を形成しているため、トランジスタとして使用した場合には、ゲート絶縁膜が不要になると共に低いゲート電圧で大きなドレイン電流が得られ、また、紫外線発光素子として使用した場合には、高い発光効率が得られる。
前記第1の低ドープダイヤモンド領域の幅を、前記第2の低ドープダイヤモンド領域の幅よりも狭くしてもよい。これにより、ドープダイヤモンド領域から第2の高ドープダイヤモンド領域への正孔の流れが支配的になることを防止できる。
また前記第1及び第2の低ドープダイヤモンド領域におけるホウ素原子のドーピング濃度は、例えば、1017cm 以下である。これにより、第1及び第2の低ドープダイヤモンド領域中に結晶欠陥が発生することを抑制できる。
願発明に係る更に他のダイヤモンド半導体素子は、ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成された第1のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成された第2のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2のアンドープダイヤモンド領域間の領域にこの第1及び第2のアンドープダイヤモンド領域と接触するように形成されホウ素がドープされたドープダイヤモンド領域と、前記第1及び第2の高ドープダイヤモンド領域上に夫々形成されたソース電極及びドレイン電極と、前記ドープダイヤモンド領域上に形成されたゲート電極と、を有し、トランジスタとして使用されることを特徴とする。本願発明に係る更に他のダイヤモンド半導体素子は、ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成された第1のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成された第2のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2のアンドープダイヤモンド領域間の領域にこの第1及び第2のアンドープダイヤモンド領域と接触するように形成されホウ素がドープされたドープダイヤモンド領域と、前記第1の高ドープダイヤモンド領域上に形成された第1の金属電極と、前記第2の高ドープダイヤモンド領域上に夫々形成された第2の金属電極と、を有し、紫外線発光素子として使用されることを特徴とする。そして、紫外線発光素子として使用される場合には、ダイヤモンド半導体素子は、更に、前記ドープダイヤモンド領域におけるチャネル以外の領域上に形成された第3の電極を有するように構成することができる。
本発明においては、第1及び第2のアンドープダイヤモンド領域間にドープダイヤモンド領域を形成しているため、トランジスタとして使用した場合には、ゲート絶縁膜が不要になると共に低いゲート電圧で大きなドレイン電流が得られ、また、紫外線発光素子として使用した場合には、高い発光効率が得られる。
前記第1のアンドープダイヤモンド領域の幅を前記第2のアンドープダイヤモンド領域の幅よりも狭くしてもよい。これにより、ドープダイヤモンド領域から第2の高ドープダイヤモンド領域への正孔の流れが支配的になることを防止できる。
また、前記第1及び第2の高ドープダイヤモンド領域のホウ素原子のドーピング濃度は、例えば1019cm 以上である。これにより、第1及び第2の低ドープダイヤモンド領域への正孔の注入効果が向上し、トランジスタ特性を向上させることができる。
更に、前記ドープダイヤモンド領域のホウ素原子のドーピング濃度は、例えば、1018cm 以上である。これにより、低抵抗の電気伝導性が得られる。
願発明に係るダイヤモンド半導体素子の製造方法は、ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域を形成する工程と、前記第1の高ドープダイヤモンド領域上にソース電極を形成し、前記第2の高ドープダイヤモンド領域上にドレイン電極を形成し、前記ドープダイヤモンド領域に接続されるゲート電極を形成する工程と、を有することを特徴とする。本発明に係る他のダイヤモンド半導体素子の製造方法は、ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域を形成する工程と、前記第1の高ドープダイヤモンド領域上に第1電極を形成し、前記第2の高ドープダイヤモンド領域上に第2電極を形成する工程と、を有することを特徴とする。
願発明に係る更に他のダイヤモンド半導体素子の製造方法は、ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第1のアンドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第2のアンドープダイヤモンド領域を形成する工程と、前記第1の高ドープダイヤモンド領域上にソース電極を形成し、前記第2の高ドープダイヤモンド領域上にドレイン電極を形成し、前記ドープダイヤモンド領域に接続されるゲート電極を形成する工程と、を有することを特徴とする。本発明に係る更に他のダイヤモンド半導体素子の製造方法は、ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第1のアンドープダイヤモンド領域を形成する工程と、前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第2のアンドープダイヤモンド領域を形成する工程と、前記第1の高ドープダイヤモンド領域上に第1電極を形成し、前記第2の高ドープダイヤモンド領域上に第2電極を形成する工程と、を有することを特徴とする。本発明に係るダイヤモンド半導体素子の製造方法は、第1及び第2電極を形成する工程に加えて、更に、前記ドープダイヤモンド領域におけるチャネル以外の領域上に第3の電極を形成する工程を有するように構成することができる。
本発明においては、第1及び第2の低ドープダイヤモンド領域間又は第1及び第2のアンドープ領域間にドープダイヤモンド領域を形成しているため、特性が優れたトランジスタ及び高効率で紫外線を発光する紫外線発光素子を製造することができる。
本発明によれば、第1及び第2の低ドープダイヤモンド領域間又は第1及び第2のアンドープ領域間にドープダイヤモンド領域を形成しているため、トランジスタとして使用した場合には、ゲート絶縁膜が不要になると共に低いゲート電圧で大きなドレイン電流が得られ、また紫外線発光素子として使用した場合には、高い発光効率が得られる。
以下、本発明の実施の形態に係るダイヤモンド半導体素子について、添付の図面を参照して具体的に説明する。先ず、本発明の第1の実施形態に係るダイヤモンドトランジスタについて説明する。図1(a)は本実施形態のダイヤモンドトランジスタの構造を示す平面図であり、図1(b)は図1(a)に示すA−A線による断面図である。なお、図1(a)においては、図を見やすくするために、金属電極は省略している。図1(a)及び(b)に示すように、本実施形態のダイヤモンドトランジスタ10は、ダイヤモンド基板1上に、高濃度にBがドープされ夫々ソース及びドレインとなる高ドープダイヤモンド層2及び3が局所的に形成されており、この高ドープダイヤモンド層2及び3上には夫々ソース電極及びドレイン電極となる金属電極7及び8が形成されている。また、ソースとなる高ドープダイヤモンド層2とドレインとなる高ドープダイヤモンド層3との間には、極低濃度にBがドープされチャネル層となる低ドープダイヤモンド層4、Bがドープされゲートとなるドープダイヤモンド層6、及び極低濃度にBがドープされチャネル層となる低ドープダイヤモンド層5がこの順に形成されている。即ち、このダイヤモンドトランジスタ10においては、チャネル層となる低ドープダイヤモンド層4及び低ドープダイヤモンド層5の間に、ゲートとなるドープダイヤモンド層6が形成されている。更に、ドープダイヤモンド層6上には、ゲート電極となる金属電極9が形成されてもよい。
本実施形態のダイヤモンドトランジスタ10におけるダイヤモンド基板1は、単結晶ダイヤモンド基板又は高配向ダイヤモンド基板であることが好ましい。また、夫々ソース及びドレインとなる高ドープダイヤモンド層2及び3は、抵抗値を低くする必要がある。このため、高ドープダイヤモンド層2及び3のBドーピング濃度は1019cm 以上であることが好ましい。なお、高ドープダイヤモンド層2及び3のBドーピング濃度が1019cm 未満の場合は、トランジスタとしての特性が得られないことがある。
一方、チャネル層となる低ドープダイヤモンド層4及び5は、その内部を正孔が抵抗なく移動できるようにする必要がある。このため、低ドープダイヤモンド層4及び5は、Bドーピング濃度を1017cm 以下にして、正孔の移動を妨げる結晶欠陥を低減することが好ましい。なお、低ドープダイヤモンド層4及び5のBドーピング濃度が1017cm を超えると、ホウ素原子により正孔が散乱され、高速移動できなくなる。また、低ドープダイヤモンド層4及び5の厚さtはトランジスタの特性と関係するため、10乃至1000nmであることが望ましい。これにより、高電流を確保することができる。更に、ドレイン側に形成されている低ドープダイヤモンド層5の幅が、ソース側に形成されている低ドープダイヤモンド層4の幅よりも狭いと、ゲートからドレインへの正孔の流れが支配的になるため、ドレイン側に形成された低ドープダイヤモンド層5の幅を低ドープダイヤモンド層4の幅よりも広くすることが好ましい。
ゲートとなるドープダイヤモンド層6は、GHz帯の周波数で電圧が印加されるため、その抵抗値を低くする必要がある。そこで、ドープダイヤモンド層6のBドーピング濃度は、ダイヤモンドが金属的な電気伝導性を示し始める濃度、即ち、1018cm 以上であることが好ましく、また、ドープダイヤモンド層6の長さlは、1乃至50nmであることが好ましい。これにより、正孔がドープダイヤモンド層6で散乱されたり、トラップされたりすることを防止できるため、正孔がドープダイヤモンド層6を殆ど抵抗なしに通り抜けることができるようになる。
また、金属電極7乃至9は、白金、金、チタン、タングステン等のようにダイヤモンドに対してオーミック接合特性を示す金属材料により形成されていることが好ましい。なお、本実施形態のダイヤモンドトランジスタ10においては、ドープダイヤモンド層6における低ドープダイヤモンド層4及び5間の領域、即ちチャネル領域上にゲート電極となる金属電極9を形成しているが、本発明はこれに限定されるものではなく、ドープダイヤモンド層6における低ドープダイヤモンド層4及び5に接触していない領域6aにゲート電極を設けても動作可能である。但し、高周波動作性が求められる場合には、低ドープダイヤモンド層4及び5間の領域上にゲート電極を設けることが望ましい。また、ドープダイヤモンド層6の長さlが短い場合には、図1に示すように、ゲート電極を断面がT字型である構造にすることもできる。
次に、本実施形態のダイヤモンドトランジスタ10の動作について説明する。このダイヤモンドトランジスタ10においては、例えば、ソースである高ドープダイヤモンド層2をアース電位にし、ドレインである高ドープダイヤモンド層3を十分に高い負電位にすると、正孔は高ドープダイヤモンド層2からチャネル層である低ドープダイヤモンド層4に注入され、更にゲートであるドープダイヤモンド層6を通過して、チャネル層である低ドープダイヤモンド層5を経由して、高ドープダイヤモンド層3に到達する。これにより、ソース・ドレイン間に電流が流れる。
このとき、ドープダイヤモンド層6に高い正電圧を印加すると、高ドープダイヤモンド層2から低ドープダイヤモンド層4に注入された正孔はゲート電界により、移動が阻止される。また、ドープダイヤモンド層6に印加する電圧(ゲート電圧)を下げると、低ドープダイヤモンド層4に注入された正孔の一部は、ドープダイヤモンド層6を通過し、低ドープダイヤモンド層5を経由して、高ドープダイヤモンド層3に到達する。更に、ドープダイヤモンド層6に負の電圧を印加すると、正孔の注入量が増加し、ドレイン電流が増大する。このように、本実施形態のダイヤモンドトランジスタ10は、ゲート電圧を僅かに調節するだけで、ドレイン電流を大きく変化させることができる。
本実施形態のダイヤモンドトランジスタ10においては、従来のトランジスタとは異なり、ゲート電極に電圧を印加することにより形成される間接的な電界を使用するのではなく、チャネル層に埋め込まれたゲートによって、正孔の移動に対して直接的に影響を与えることができるため、低いゲート電圧でドレイン電流を制御することができる。このため、特許文献1乃至3に記載された構造の従来のトランジスタに比べて、変調特性、即ち、相互コンダクタンスが大幅に向上する。
また、本実施形態のダイヤモンドトランジスタ10は、ゲートがチャネル層に組み込まれているため、ゲート絶縁膜が不要になる。このため、ゲート絶縁膜の絶縁破壊、ゲート絶縁膜とダイヤモンドからなるチャネル層との界面に生じる欠陥に由来する特性の低下等の問題点は生じない。更に、このダイヤモンドトランジスタ10は、平面型トランジスタであるため、集積化が可能であり、またシリコン・デバイスとハイブリッド化することもできる。
次に、本実施形態のダイヤモンドトランジスタ10の製造方法について説明する。図2(a)乃至(d)、図3(a)乃至(d)及び図4(a)乃至(d)は本実施形態のダイヤモンドトランジスタ10の製造方法をその工程順に示す断面図である。先ず図2(a)に示すように、ダイヤモンド基板1上に、例えば、電子ビーム描画により、例えば、長さlが50nmのレジスト11をパターニングする。次に、図2(b)に示すように、ダイヤモンド基板1上に、厚さが例えば0.2μmになるように、酸化アルミニウム膜12a及び12bを蒸着する。その後、図2(c)に示すように、レジストパターン11及びその上に形成された酸化アルミニウム膜12bをリフトオフし、ダイヤモンド基板1上に酸化アルミニウムからなるパターンを形成する。
次に、図2(d)に示すように、マイクロ波プラズマCVD(Chemical Vapor Deposition:化学気相成長)法により、ダイヤモンド基板1上に、メタンが0.3体積%で水素が99.7体積%である混合ガス中にドーピングガスとしてジボラン(B)ガスを添加した原料ガスを使用し、厚さが例えば0.1μmのBドープダイヤモンド膜13を合成する。その際、原料ガス中のホウ素と炭素との原子数比(B/C)は、例えば3000ppmとする。また、原料ガスの総流量は例えば100標準cm/分(sccm)とし、成膜時のガス圧が例えば6600Paとし、成膜時の基板温度は例えば800℃とする。これにより、酸化アルミニウム膜12a上にはダイヤモンドは殆ど成長せず、ダイヤモンド基板1上の酸化アルミニウム膜12aが形成されていない領域にのみ選択的に、Bドープダイヤモンド膜13が成膜される。その後、図3(a)に示すように、リン酸により酸化アルミニウム膜12aをエッチングすることにより、長さlが例えば50nmで、ゲートとなるドープダイヤモンド層6を形成する。
次に、図2(a)乃至(c)に示した方法と同様の方法でレジストパターンを形成し、図3(b)に示すように、ドープダイヤモンド層6上に及びダイヤモンド基板1上のチャネル層形成予定領域に、夫々、厚さが例えば0.2μmの酸化アルミニウム膜14a乃至14cを形成する。このとき、ソース側の酸化アルミニウム膜14aの幅pを例えば0.1μmとし、ドレイン型の酸化アルミニウム膜14cの幅qを例えば0.2μmとする。
引き続き、図3(c)に示すように、マイクロ波プラズマCVD法により、ダイヤモンド基板1上に、厚さが例えば0.1μmで、ソース及びドレインとなる高ドープダイヤモンド層2及び3を形成する。その際、原料ガスとしては、メタンが0.3体積%で水素が99.7体積%である混合ガス中にドーピングガスとしてジボラン(B)ガスを添加したものを使用し、原料ガス中のホウ素と炭素との原子数比(B/C)は、例えば5000ppmとする。また、原料ガスの総流量は例えば100標準cm/分(sccm)とし、成膜時のガス圧が例えば6600Paとし、成膜時の基板温度は例えば800℃とする。その後、図3(d)に示すように、リン酸により酸化アルミニウム14a及び14dをエッチングする。
次に、図4(a)に示すように、前述の工程と同様の手順でリソグラフィ技術により、高ドープダイヤモンド層2上、ドープダイヤモンド層6上及び高ドープダイヤモンド層3上に、夫々、厚さが例えば0.2μmである酸化アルミニウム膜15a乃至15cを形成する。そして、図4(b)に示すように、マイクロ波CVD法により、メタンが0.3体積%で水素が99.7体積%である混合ガス中にドーピングガスとしてジボラン(B)ガスを極微量添加したものを使用して、ダイヤモンド基板1上に低ドープダイヤモンド層及びを合成する。その際、原料ガス中のホウ素と炭素との原子数比(B/C)は、例えば0.5ppmとする。また、原料ガスの総流量は例えば100標準cm/分(sccm)とし、成膜時のガス圧が例えば6600Paとし、成膜時の基板温度は例えば800℃とする。これにより、ドープダイヤモンド層6と高ドープダイヤモンド層2との間に幅pが例えば0.1μmである低ドープダイヤモンド層4が形成されると共に、ドープダイヤモンド層6と高ドープダイヤモンド層3との間に幅qが例えば0.2μmである低ドープダイヤモンド層5が形成される。その後、図4(c)に示すように、リン酸により酸化アルミニウム15a乃至15cをエッチングする。
次に、図4(d)に示すように、フォトリソグラフィ及びリフトオフにより、高ドープダイヤモンド層2及び3並びにドープダイヤモンド層6上に、夫々、ソース電極、ドレイン電極及びゲート電極となる金属電極7乃至9を形成し、図1に示すダイヤモンドトランジスタ10とする。
なお、図2乃至図4に示すダイヤモンドトランジスタ10の製造方法においては、高ドープダイヤモンド層2及び3、低ドープダイヤモンド層4及び5、並びにドープダイヤモンド層6の厚さを略等しくしているが、本発明はこれに限定されるものではなく、例えば、ドープダイヤモンド層6の厚さを低ドープダイヤモンド層4及び5の厚さよりも厚くしてもよい。これにより、低ドープダイヤモンド層4及び5を形成する際に、ドープダイヤモンド層6上にダイヤモンドが成長し、低ドープダイヤモンド層4及び5が連続して形成されることを防止することができる。
また、上述した製造方法は、本実施形態のダイヤモンドトランジスタ10の製造方法の一例であり、本発明の半導体素子の製造方法はこれに限定されるものではなく、手順を変更したり、又は、部分的に絶縁膜を形成したりすることも可能である。
更に、次に、本発明の第2の実施形態に係るダイヤモンド紫外線発光素子について説明する。図5は本実施形態のダイヤモンド紫外線発光素子の構造を示す断面図である。なお、図5においては、図1に示す第1の実施形態のトランジスタと同じ構成要素には同じ符号を付し、詳細な説明は省略する。図5に示すように、本実施形態のダイヤモンド紫外線発光素子20は、ダイヤモンド基板1上に、高濃度にBがドープされた高ドープダイヤモンド層2及び3が局所的に形成されており、この高ドープダイヤモンド層2及び3上には夫々金属電極7及び8が形成されている。また、高ドープダイヤモンド層2とドレインとなる高ドープダイヤモンド層3との間には、極低濃度にBがドープされた低ドープダイヤモンド層4、Bがドープされたドープダイヤモンド層6、及び極低濃度にBがドープされた低ドープダイヤモンド層5がこの順に形成されている。即ち、本実施形態のダイヤモンド紫外線発光素子は、ドープダイヤモンド層6上に金属電極が形成されていない以外は、前述の第1の実施形態のダイヤモンドトランジスタと同様である。
次に、本実施形態のダイヤモンド紫外線発光素子20の動作について説明する。本実施形態のダイヤモンド紫外線発光素子20においては、高ドープダイヤモンド層2及び3に直流又は交流電圧を印加することにより、低ドープダイヤモンド層4及び5並びにドープダイヤモンド層6から紫外線が出射する。以下、ダイヤモンド発光素子20における紫外線発生機構について説明する。先ず、高ドープダイヤモンド層2から低ドープダイヤモンド層4に注入された正孔が、高電界中において高速で低ドープダイヤモンド層4、ドープダイヤモンド層6及び低ドープダイヤモンド層5を移動し、その際、低ドープダイヤモンド層4及びにおいては炭素原子と衝突して電子・正孔対を生成し、ドープダイヤモンド層6においては比較的高濃度でドープされているホウ素原子と衝突して電子・正孔対を発生する。発生した正孔は高ドープダイヤモンド層1及び高ドープダイヤモンド層2のうち負電圧が印加されている方へ高速移動し、電子は高ドープダイヤモンド層1及び高ドープダイヤモンド層2のうち正電圧が印加されている方へ高速移動する。
そして、これらが更に、電子・正孔対を発生することにより、高密度の電子及び正孔が低ドープダイヤモンド層4及び5並びにドープダイヤモンド層6に存在することになり、これらがドープダイヤモンド層6のホウ素原子にトラップされて再結合し、紫外線を発生すると考える。
ドープダイヤモンド層6を設けていない紫外線発光素子の場合、正孔は低ドープダイヤモンド層内を移動し、炭素原子と衝突して電子・正孔対を生成しているだけであるため、電子・正孔対の濃度が低く、更に再結合中心がなく、その殆どが高ドープダイヤモンド層2及び3に到達するため、発光効率は低い。これに対して、本実施形態のダイヤモンド紫外線発光素子20においては、低ドープダイヤモンド層4と低ドープダイヤモンド層5との間に、ドープダイヤモンド層6を設けているため、移動する正孔がこのドープダイヤモンド層6のホウ素原子と衝突して電子・正孔対を生成するばかりでなく、ドープダイヤモンド層6のホウ素原子が再結合中心となって、電子・正孔対の再結合を促すため、紫外線発光強度が強くなる。また、本実施形態のダイヤモンド紫外線発光素子20においては、ドープダイヤモンド層6における低ドープダイヤモンド層4及び5に接触していない領域上、即ち、図1(a)に示す領域6a上に金属電極を形成してもよく、これにより、ドープダイヤモンド層6の電位を変え、輝度を調節することができる。なお、本実施形態のダイヤモンド紫外線発光素子20における製造方法及び上記以外の効果は、前述の第1の実施形態のダイヤモンドトランジスタと同様である。
なお、前述の第1及び第2の実施形態においては、チャネル層として低ドープダイヤモンド層2及び3を形成したダイヤモンドトランジスタ及びダイヤモンド紫外線発光素子について述べたが、本発明はこれに限定されるものではなく、低ドープダイヤモンド層2及び3の代わりに、チャネル層として不純物がドープされていないアンドープダイヤモンドを形成してもよい。
以下、本発明の実施例の効果について、ダイヤモンドトランジスタ及びダイヤモンド発光素子を実際に作製して説明する。先ず、本発明の実施例1として、チャネル層をアンドープダイヤモンドにより形成し、それ以外は、前述の第1の実施形態と同様の方法及び条件でダイヤモンドトランジスタを作製し、その特性を測定した。その結果、約200mS/mmの相互コンダクタンスが得られた。本実施例のダイヤモンドトランジスタにおいて、このように高い相互コンダクタンスが得られたのは、特許文献1乃至3に記載のトランジスタとは異なり、チャネル層の間にゲートが埋め込まれているためである。
次に、本発明の実施例2として、チャネル層をアンドープダイヤモンドにより形成し、それ以外は前述の第2の実施形態と同様の方法及び条件でダイヤモンド紫外線発光素子を作製した。そして、ソース・ドレイン間に50Vの電圧を印加したところ、ドープダイヤモンド層及びその両側に形成されているアンドープダイヤモンド層において紫外線の発光が観測された。この紫外線は235乃至300nmに分布しており、246nmにピークがあった。この結果より、本発明の半導体素子は、低電圧印加でも動作する紫外線発光素子としても機能することが確認できた。
(a)は本発明の第1の実施形態のダイヤモンドトランジスタの構造を示す平面図であり、(b)は(a)に示すA−A線による断面図である。 (a)乃至(d)は本発明の第1の実施形態のダイヤモンドトランジスタの製造方法をその工程順に示す断面図である。 (a)乃至(d)は本発明の第1の実施形態のダイヤモンドトランジスタの製造方法をその工程順に示す断面図であり、(a)は図2(d)の次の工程を示す。 (a)乃至(d)は本発明の第1の実施形態のダイヤモンドトランジスタの製造方法をその工程順に示す断面図であり、(a)は図3(d)の次の工程を示す。 本発明の第2の実施形態のダイヤモンド紫外線発光素子を示す断面図である。 特許文献1に記載のMISFETの構造を示す断面図である。 特許文献3に記載のダイヤモンドFETの動作原理を示す模式図である。
符号の説明
1;ダイヤモンド基板
2、3;高ドープダイヤモンド層
4,5;低ドープダイヤモンド層
6;ドープダイヤモンド層
6a;領域
7〜9;金属電極
10;トランジスタ
11;レジスト
12a、12b;酸化アルミニウム膜
13;Bドープダイヤモンド膜
14a〜14c、15a〜15c;酸化アルミニウム膜
20;ダイヤモンド紫外線発光素子
100;MISFET
101;絶縁性ダイヤモンド基板
102a、102b;高ドープp型半導体ダイヤモンド層
103;低ドープp型半導体ダイヤモンド層
104、124;ソース電極
105、126;ドレイン電極
106;アンドープダイヤモンド層
107、125;ゲート電極
120;FET
121、123;半導体ダイヤモンド層
122;高抵抗ダイヤモンド層

Claims (16)

  1. ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の低ドープダイヤモンド領域間の領域にこの第1及び第2の低ドープダイヤモンド領域と接触するように形成され前記第1及び第2の低ドープダイヤモンド領域よりも高濃度でホウ素がドープされたドープダイヤモンド領域と、前記第1及び第2の高ドープダイヤモンド領域上に夫々形成されたソース電極及びドレイン電極と、前記ドープダイヤモンド領域上に形成されたゲート電極と、を有し、トランジスタとして使用されることを特徴とするダイヤモンド半導体素子。
  2. 前記第1の低ドープダイヤモンド領域の幅は、前記第2の低ドープダイヤモンド領域の幅よりも狭いことを特徴とする請求項1に記載のダイヤモンド半導体素子。
  3. 前記第1及び第2の低ドープダイヤモンド領域は、ホウ素原子のドーピング濃度が1017cm 以下であることを特徴とする請求項1又は2に記載のダイヤモンド半導体素子。
  4. ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成された第1のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成された第2のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2のアンドープダイヤモンド領域間の領域にこの第1及び第2のアンドープダイヤモンド領域と接触するように形成されホウ素がドープされたドープダイヤモンド領域と、前記第1及び第2の高ドープダイヤモンド領域上に夫々形成されたソース電極及びドレイン電極と、前記ドープダイヤモンド領域上に形成されたゲート電極と、を有し、トランジスタとして使用されることを特徴とするダイヤモンド半導体素子。
  5. 前記第1のアンドープダイヤモンド領域の幅は、前記第2のアンドープダイヤモンド領域の幅よりも狭いことを特徴とする請求項4に記載のダイヤモンド半導体素子。
  6. ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成され前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の低ドープダイヤモンド領域間の領域にこの第1及び第2の低ドープダイヤモンド領域と接触するように形成され前記第1及び第2の低ドープダイヤモンド領域よりも高濃度でホウ素がドープされたドープダイヤモンド領域と、前記第1の高ドープダイヤモンド領域上に形成された第1の金属電極と、前記第2の高ドープダイヤモンド領域上に夫々形成された第2の金属電極と、を有し、紫外線発光素子として使用されることを特徴とするダイヤモンド半導体素子。
  7. 前記第1及び第2の低ドープダイヤモンド領域は、ホウ素原子のドーピング濃度が1017cm 以下であることを特徴とする請求項に記載のダイヤモンド半導体素子。
  8. ダイヤモンド基板と、前記ダイヤモンド基板上に局所的に形成され高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1の高ドープダイヤモンド領域と接触するように形成された第1のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第2の高ドープダイヤモンド領域と接触するように形成された第2のアンドープダイヤモンド領域と、前記ダイヤモンド基板上の前記第1及び第2のアンドープダイヤモンド領域間の領域にこの第1及び第2のアンドープダイヤモンド領域と接触するように形成されホウ素がドープされたドープダイヤモンド領域と、前記第1の高ドープダイヤモンド領域上に形成された第1の金属電極と、前記第2の高ドープダイヤモンド領域上に夫々形成された第2の金属電極と、を有し、紫外線発光素子として使用されることを特徴とするダイヤモンド半導体素子。
  9. 更に、前記ドープダイヤモンド領域におけるチャネル以外の領域上に形成された第3の電極を有することを特徴とする請求項乃至のいずれか1項に記載のダイヤモンド半導体素子。
  10. 前記第1及び第2の高ドープダイヤモンド領域は、ホウ素原子のドーピング濃度が1019cm 以上であることを特徴とする請求項1乃至のいずれか1項に記載のダイヤモンド半導体素子。
  11. 前記ドープダイヤモンド領域は、ホウ素原子のドーピング濃度が1018cm 以上であることを特徴とする請求項1乃至10のいずれか1項に記載のダイヤモンド半導体素子。
  12. ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、
    前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域を形成する工程と、
    前記第1の高ドープダイヤモンド領域上にソース電極を形成し、前記第2の高ドープダイヤモンド領域上にドレイン電極を形成し、前記ドープダイヤモンド領域に接続されるゲート電極を形成する工程と、
    を有することを特徴とするダイヤモンド半導体素子の製造方法。
  13. ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、
    前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第1のアンドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第2のアンドープダイヤモンド領域を形成する工程と、
    前記第1の高ドープダイヤモンド領域上にソース電極を形成し、前記第2の高ドープダイヤモンド領域上にドレイン電極を形成し、前記ドープダイヤモンド領域に接続されるゲート電極を形成する工程と、
    を有することを特徴とするダイヤモンド半導体素子の製造方法。
  14. ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、
    前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第1の低ドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように前記第1及び第2の高ドープダイヤモンド領域よりも低濃度でホウ素がドープされた第2の低ドープダイヤモンド領域を形成する工程と、
    前記第1の高ドープダイヤモンド領域上に第1電極を形成し、前記第2の高ドープダイヤモンド領域上に第2電極を形成する工程と、
    を有することを特徴とするダイヤモンド半導体素子の製造方法。
  15. ダイヤモンド基板上に高濃度にホウ素がドープされた第1及び第2の高ドープダイヤモンド領域を局所的に形成する工程と、
    前記ダイヤモンド基板上の前記第1及び第2の高ドープダイヤモンド領域間の領域に前記第1及び第2の高ドープダイヤモンド領域との間に間隔をあけてホウ素がドープされたドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第1の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第1の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第1のアンドープダイヤモンド領域を形成する工程と、
    前記ダイヤモンド基板上の前記第2の高ドープダイヤモンド領域と前記ドープダイヤモンド領域との間の領域に前記第2の高ドープダイヤモンド領域及び前記ドープダイヤモンド領域と接触するように第2のアンドープダイヤモンド領域を形成する工程と、
    前記第1の高ドープダイヤモンド領域上に第1電極を形成し、前記第2の高ドープダイヤモンド領域上に第2電極を形成する工程と、
    を有することを特徴とするダイヤモンド半導体素子の製造方法。
  16. 更に、前記ドープダイヤモンド領域におけるチャネル以外の領域上に第3の電極を形成する工程を有することを特徴とする請求項14又は15に記載のダイヤモンド半導体素子の製造方法。
JP2004307677A 2004-10-22 2004-10-22 ダイヤモンド半導体素子及びその製造方法 Expired - Fee Related JP4694172B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004307677A JP4694172B2 (ja) 2004-10-22 2004-10-22 ダイヤモンド半導体素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004307677A JP4694172B2 (ja) 2004-10-22 2004-10-22 ダイヤモンド半導体素子及びその製造方法

Publications (2)

Publication Number Publication Date
JP2006120886A JP2006120886A (ja) 2006-05-11
JP4694172B2 true JP4694172B2 (ja) 2011-06-08

Family

ID=36538477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004307677A Expired - Fee Related JP4694172B2 (ja) 2004-10-22 2004-10-22 ダイヤモンド半導体素子及びその製造方法

Country Status (1)

Country Link
JP (1) JP4694172B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009034532A1 (de) * 2009-07-23 2011-02-03 Msg Lithoglas Ag Verfahren zum Herstellen einer strukturierten Beschichtung auf einem Substrat, beschichtetes Substrat sowie Halbzeug mit einem beschichteten Substrat
RU2624754C2 (ru) * 2015-12-25 2017-07-06 Федеральное государственное бюджетное научное учреждение "Федеральный исследовательский центр Институт прикладной физики Российской академии наук" (ИПФ РАН) Способ создания легированных дельта-слоев в CVD алмазе

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114523A (ja) * 1998-10-09 2000-04-21 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2000235984A (ja) * 1999-02-17 2000-08-29 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JP2001094144A (ja) * 1999-09-22 2001-04-06 Kobe Steel Ltd ダイヤモンド紫外線発光素子
JP2002057167A (ja) * 2000-08-10 2002-02-22 Kobe Steel Ltd 半導体素子及びその製造方法
JP2002076369A (ja) * 2000-09-01 2002-03-15 Kobe Steel Ltd 電子素子並びにそれを使用するダイオード、トランジスタ及びサイリスタ

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2514721B2 (ja) * 1989-09-06 1996-07-10 住友電気工業株式会社 Mes型電界効果トランジスタ
JP2519328B2 (ja) * 1989-11-18 1996-07-31 株式会社東芝 半導体装置およびその製造方法
JPH0815160B2 (ja) * 1991-03-29 1996-02-14 株式会社神戸製鋼所 ダイヤモンドショットキーゲート型電界効果トランジスタ
JP3019468B2 (ja) * 1991-05-31 2000-03-13 住友電気工業株式会社 ダイヤモンドトランジスタ及びその製造方法
JPH06204254A (ja) * 1992-12-25 1994-07-22 Mitsubishi Electric Corp 電界効果トランジスタの製造方法
JP3165655B2 (ja) * 1997-03-19 2001-05-14 日本無線株式会社 化合物半導体素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000114523A (ja) * 1998-10-09 2000-04-21 Kobe Steel Ltd ダイヤモンド電界効果トランジスタ及びその製造方法
JP2000235984A (ja) * 1999-02-17 2000-08-29 Sumitomo Electric Ind Ltd 電界効果トランジスタ
JP2001094144A (ja) * 1999-09-22 2001-04-06 Kobe Steel Ltd ダイヤモンド紫外線発光素子
JP2002057167A (ja) * 2000-08-10 2002-02-22 Kobe Steel Ltd 半導体素子及びその製造方法
JP2002076369A (ja) * 2000-09-01 2002-03-15 Kobe Steel Ltd 電子素子並びにそれを使用するダイオード、トランジスタ及びサイリスタ

Also Published As

Publication number Publication date
JP2006120886A (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
US9608104B2 (en) Silicon carbide semiconductor device and method for manufacturing same
JP5433352B2 (ja) 半導体装置の製造方法
US20110220865A1 (en) Transistor and manufacturing method thereof
JP5597217B2 (ja) 半導体装置及びその製造方法
US9330905B2 (en) Semiconductor device and manufacturing method of the same
JP5236281B2 (ja) 縦型mosfetの製造方法
JPWO2007148653A1 (ja) 電界効果トランジスタ
WO2014073127A1 (ja) 半導体装置及びその製造方法
JP2019004078A (ja) 半導体装置および半導体装置の製造方法
JP6479533B2 (ja) 半導体装置および半導体装置の製造方法
JP2012160485A (ja) 半導体装置とその製造方法
US20160020282A1 (en) Semiconductor device
JP5817204B2 (ja) 炭化珪素半導体装置
KR102059131B1 (ko) 그래핀 소자 및 이의 제조 방법
JP2009043880A (ja) 炭化珪素半導体装置の製造方法および炭化珪素半導体装置
JP5953675B2 (ja) 電子装置
JP4694172B2 (ja) ダイヤモンド半導体素子及びその製造方法
JP3714803B2 (ja) ダイヤモンド電界効果トランジスタの製造方法
JP2002076369A (ja) 電子素子並びにそれを使用するダイオード、トランジスタ及びサイリスタ
KR101539294B1 (ko) ZnO/MgZnO 활성층 구조의 박막트랜지스터
US10573716B2 (en) Method of manufacturing a silicon carbide semiconductor device including depositing a second silicon carbide semiconductor on an etched silicon carbide base region
JP2009111004A (ja) 絶縁ゲート型電界効果トランジスタおよびその製造方法
WO2022037457A1 (zh) 一种SiC功率器件及其制造方法
JP5928429B2 (ja) 半導体装置及びその製造方法
JP3273985B2 (ja) ダイヤモンド電界効果トランジスタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100128

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110223

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4694172

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees