JP5597217B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP5597217B2 JP5597217B2 JP2012043040A JP2012043040A JP5597217B2 JP 5597217 B2 JP5597217 B2 JP 5597217B2 JP 2012043040 A JP2012043040 A JP 2012043040A JP 2012043040 A JP2012043040 A JP 2012043040A JP 5597217 B2 JP5597217 B2 JP 5597217B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- region
- impurity concentration
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 368
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000012535 impurity Substances 0.000 claims description 76
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 38
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 36
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 11
- 238000005468 ion implantation Methods 0.000 claims description 7
- 239000011248 coating agent Substances 0.000 claims description 5
- 238000000576 coating method Methods 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 2
- 150000002500 ions Chemical class 0.000 claims 1
- 230000008859 change Effects 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 238000009826 distribution Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004200 TaSiN Inorganic materials 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
- H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
- H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Junction Field-Effect Transistors (AREA)
Description
実施形態に係る別の半導体装置は、第1半導体領域と、第2半導体領域と、第3半導体領域と、第4半導体領域と、第5半導体領域と、絶縁膜と、制御電極と、第1電極と、第2電極と、を備える。第1半導体領域は、第1の不純物濃度を有する第1導電形の炭化珪素を含み、第1部分を有する。第2半導体領域は、前記第1半導体領域の上側に設けられ、第2導電形の炭化珪素を含む。第3半導体領域は、前記第2半導体領域の上側に設けられ、第1導電形の炭化珪素を含む。第4半導体領域は、前記第1部分と、前記第2半導体領域及び前記第3半導体領域と、のあいだに設けられ、第2導電形の炭化珪素を含む。第5半導体領域は、前記第1部分と、前記第2半導体領域と、のあいだに設けられた第1領域を有し、前記第1の不純物濃度よりも高い第2の不純物濃度を有する第1導電形の炭化珪素を含む。絶縁膜は、前記第1半導体領域、前記第3半導体領域及び前記第4半導体領域の上側に設けられる。制御電極は、前記絶縁膜の上に設けられる。第1電極は、前記第3半導体領域と導通する。第2電極は、前記第1半導体領域と導通する。前記第1領域の不純物濃度は、前記第4半導体領域から離れる方向に漸増する。
なお、図面は模式的または概念的なものであり、各部分の厚みと幅との関係、部分間の大きさの比係数などは、必ずしも現実のものと同一とは限らない。また、同じ部分を表す場合であっても、図面により互いの寸法や比係数が異なって表される場合もある。
また、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
また、本実施形態では、第1導電形をn形、第2導電形をp形とした具体例を挙げる。
また、以下の説明において、n+、n、n−及びp+、p、p−の表記は、各導電形における不純物濃度の相対的な高低を表す。すなわち、n+はnよりもn形の不純物濃度が相対的に高く、n−はnよりもn形の不純物濃度が相対的に低いことを示す。また、p+はpよりもp形の不純物濃度が相対的に高く、p−はpよりもp形の不純物濃度が相対的に低いことを示す。
図1は、第1の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図2は、図1におけるチャネル周辺の模式的拡大断面図である。
図1に表したように、第1の実施形態に係る半導体装置110は、第1半導体領域10と、第2半導体領域20と、第3半導体領域30と、第4半導体領域40と、第5半導体領域50と、絶縁膜60と、制御電極Gと、第1電極D1と、第2電極D2と、を備える。第1の実施形態に係る半導体装置110は、炭化珪素(SiC)によるDIMOSFET(Double Implantation MOSFET)である。
実施形態において、第1半導体領域10は、第1導電形(n+形)のSiCを含む基板Sの上面S1上に、例えばエピタキシャル成長によって形成されている。
第2半導体領域20の上側には、第3半導体領域30に隣接してコンタクト領域25が設けられている。コンタクト領域25は、第2半導体領域20の不純物濃度よりも高いp+形である。
絶縁膜60には、例えば、酸化シリコン、窒化シリコン及び高誘電率材料(high−k材料)が用いられる。
ドリフト層(第1半導体領域10)の深さは例えば5マイクロメートル(μm)以上10μm以下、不純物濃度は例えば5×1015cm−3以上2×1016cm−3以下であり、さらに高耐圧に対応するためには、深さは例えば5μm以上50μm以下、不純物濃度は例えば1×1015cm−3以上2×1016cm−3以下である。これにより、数100ボルト(V)〜6500V以上の耐圧を有するDIMOSFETが実現する。
図3(a)では、本実施形態に係る半導体装置110の空乏層DL1の拡がりを例示し、図3(b)では、参考例に係る半導体装置190の空乏層DL2の拡がりを例示している。
参考例に係る半導体装置190は、本実施形態に係る半導体装置110に比べて第5半導体領域50が設けられていない点で相違する。
図4(a)には、第5半導体領域50の一部を拡大した模式的断面図が表され、図4(b)には、第1領域51のY方向長さの中央位置でのZ方向に沿った線(a−a線)での不純物濃度の変化を表している。
図5は、第2の実施形態に係る半導体装置の構成を例示する模式的断面図である。
図5に表したように、第2の実施形態に係る半導体装置120は、図1に表した第1の実施形態に係る半導体装置110に比べて第5半導体領域50の第2領域52が設けられていない点で相違する。すなわち、半導体装置120では、第5半導体領域50として第1領域51のみが設けられている。
次に、第3の実施形態として、半導体装置の製造方法を説明する。
図6は、第3の実施形態に係る半導体装置の製造方法を例示するフローチャートである。
すなわち、この製造方法は、第1マスクパターンの形成工程(ステップS101)、第2マスクパターンの形成工程(ステップS102)、第2半導体領域の形成工程(ステップS103)、第3半導体領域の形成工程(ステップS104)、第2マスクパターンの除去工程(ステップS105)、第4半導体領域の形成工程(ステップS106)及び第5半導体領域の形成工程(ステップS107)を備える。
図7(a)〜図10(b)は、半導体装置の製造方法を例示する模式的断面図である。
図7(a)〜図10(b)では、第1の実施形態に係る半導体装置110の製造方法を例として表している。
なお、第1マスクパターンM1は、第1被膜80と一体的に形成されてもよい。
第2半導体領域20の深さは、例えば0.5μm以上0.8μm以下、不純物濃度は例えば1×1017cm−3以上5×1018cm−3以下である。ここで、最終的な第2半導体領域20の濃度を調整するために、n形不純物であるNを追加してイオン注入してもよい。
第3半導体領域30の深さは、例えば0.2μm以上0.3μm以下、不純物濃度は例えば1×1019cm−3以上5×1020cm−3以下である。
図11は、第4の実施形態に係る半導体装置を例示する模式的断面図である。
図11に表したように、第4の実施形態に係る半導体装置130は、IGBT(Insulated Gate Bipolar Transistor)である。
Claims (13)
- 第1の不純物濃度を有する第1導電形の炭化珪素を含み、第1部分を有する第1半導体領域と、
前記第1半導体領域の上側に設けられ、第2導電形の炭化珪素を含む第2半導体領域と、
前記第2半導体領域の上側に設けられ、第1導電形の炭化珪素を含む第3半導体領域と、
前記第1部分と、前記第2半導体領域及び前記第3半導体領域と、のあいだに設けられ、第2導電形の炭化珪素を含む第4半導体領域と、
前記第1部分と、前記第2半導体領域と、のあいだに設けられた第1領域を有し、前記第1の不純物濃度よりも高い第2の不純物濃度を有する第1導電形の炭化珪素を含む第5半導体領域と、
前記第1半導体領域、前記第3半導体領域及び前記第4半導体領域の上側に設けられた絶縁膜と、
前記絶縁膜の上に設けられた制御電極と、
前記第3半導体領域と導通する第1電極と、
前記第1半導体領域と導通する第2電極と、
を備え、
前記第5半導体領域の前記第3半導体領域と前記第1部分とを結ぶ方向の長さは、前記第4半導体領域の前記方向の長さと等しい半導体装置。 - 第1の不純物濃度を有する第1導電形の炭化珪素を含み、第1部分を有する第1半導体領域と、
前記第1半導体領域の上側に設けられ、第2導電形の炭化珪素を含む第2半導体領域と、
前記第2半導体領域の上側に設けられ、第1導電形の炭化珪素を含む第3半導体領域と、
前記第1部分と、前記第2半導体領域及び前記第3半導体領域と、のあいだに設けられ、第2導電形の炭化珪素を含む第4半導体領域と、
前記第1部分と、前記第2半導体領域と、のあいだに設けられた第1領域を有し、前記第1の不純物濃度よりも高い第2の不純物濃度を有する第1導電形の炭化珪素を含む第5半導体領域と、
前記第1半導体領域、前記第3半導体領域及び前記第4半導体領域の上側に設けられた絶縁膜と、
前記絶縁膜の上に設けられた制御電極と、
前記第3半導体領域と導通する第1電極と、
前記第1半導体領域と導通する第2電極と、
を備え、
前記第1領域の不純物濃度は、前記第4半導体領域から離れる方向に漸増する半導体装置。 - 前記第5半導体領域の前記第3半導体領域と前記第1部分とを結ぶ方向の長さは、前記第4半導体領域の前記方向の長さと等しい請求項2記載の半導体装置。
- 前記第5半導体領域は、前記第2半導体領域の前記第3半導体領域とは反対側に設けられ前記第1領域と連通する第2領域を有する請求項1〜3のいずれか1つに記載の半導体装置。
- 前記第2半導体領域は、第3の不純物濃度を有し、
前記第4半導体領域は、前記第3の不純物濃度以下の第4の不純物濃度を有する請求項1〜4のいずれか1つに記載の半導体装置。 - 前記第1半導体領域と、前記第2電極と、のあいだに設けられ、炭化珪素を含む基板をさらに備えた請求項1〜5のいずれか1つに記載の半導体装置。
- 前記基板は、第1導電形である請求項6記載の半導体装置。
- 前記基板は、第2導電形である請求項6記載の半導体装置。
- 前記第1部分をあいだにして、一対の前記第2半導体領域、一対の前記第3半導体領域、一対の前記第4半導体領域及び一対の前記第5半導体領域が設けられた請求項1〜8のいずれか1つに記載の半導体装置。
- 前記一対の第4半導体領域の前記第3半導体領域と前記第1部分とを結ぶ方向の間隔は、前記一対の第2半導体領域の前記方向の間隔よりも短い請求項9記載の半導体装置。
- 第1導電形の炭化珪素を含み、第1の不純物濃度を有する第1半導体領域の主面上に第1被膜を形成し、前記第1被膜の上に第1マスクパターンを形成する工程と、
前記第1被膜の上、及び、前記第1マスクパターンの上に第2被膜を形成する工程と、
前記第2被膜をエッチングして前記第1マスクパターンの側面に残った前記第2被膜による第2マスクパターンを形成する工程と、
前記第2マスクパターンを介して前記第1半導体領域にイオン注入して第1導電形の炭化珪素を含む第3半導体領域を形成する工程と、
前記第2マスクパターンを介して前記第1半導体領域にイオン注入して前記第2半導体領域の下側に第2導電形の炭化珪素を含む第2半導体領域を形成する工程と、
前記第2マスクパターンを除去する工程と、
前記第1マスクパターンを介して前記第1半導体領域にイオン注入して、前記第1半導体領域の、前記主面と垂直な方向にみたときに前記第2半導体領域及び前記第3半導体領域と、前記第1マスクパターンと、のあいだの領域に第2導電形の炭化珪素を含む第4半導体領域を形成する工程と、
前記第1マスクパターンを介して前記第1半導体領域にイオン注入して、前記第4半導体領域の下側で前記第2半導体領域と隣接する第1領域に第1導電形の炭化珪素を含み、前記第1の不純物濃度よりも高い第2の不純物濃度を有する第5半導体領域を形成する工程と、
を備えた半導体装置の製造方法。 - 前記第5半導体領域を形成する工程において、前記前記第2半導体領域と、前記第1半導体領域と、のあいだに設けられ、前記第1領域と連通する第2領域を形成することを含む請求項11記載の半導体装置の製造方法。
- 前記第5半導体領域を形成する工程において、前記第1領域の不純物濃度が前記第4半導体領域から前記第1部分に向かう方向に漸増するように前記第5半導体領域を形成することを含む請求項11または12に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043040A JP5597217B2 (ja) | 2012-02-29 | 2012-02-29 | 半導体装置及びその製造方法 |
US13/601,408 US8686437B2 (en) | 2012-02-29 | 2012-08-31 | DIMOSFET SiC semiconductor device |
CN2013100631697A CN103296089A (zh) | 2012-02-29 | 2013-02-28 | 半导体器件及其制造方法 |
US14/172,059 US8951898B2 (en) | 2012-02-29 | 2014-02-04 | Method for manufacturing a silicon carbide DIMOSFET |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012043040A JP5597217B2 (ja) | 2012-02-29 | 2012-02-29 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013179221A JP2013179221A (ja) | 2013-09-09 |
JP5597217B2 true JP5597217B2 (ja) | 2014-10-01 |
Family
ID=49096686
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012043040A Active JP5597217B2 (ja) | 2012-02-29 | 2012-02-29 | 半導体装置及びその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US8686437B2 (ja) |
JP (1) | JP5597217B2 (ja) |
CN (1) | CN103296089A (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014146748A (ja) * | 2013-01-30 | 2014-08-14 | Toshiba Corp | 半導体装置及びその製造方法並びに半導体基板 |
CN104538450A (zh) * | 2014-12-29 | 2015-04-22 | 中国科学院半导体研究所 | 具有低特征导通电阻的SiC VDMOSFET结构及其制造方法 |
US10096681B2 (en) * | 2016-05-23 | 2018-10-09 | General Electric Company | Electric field shielding in silicon carbide metal-oxide-semiconductor (MOS) device cells |
JP6683083B2 (ja) * | 2016-09-21 | 2020-04-15 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP2019071338A (ja) * | 2017-10-06 | 2019-05-09 | トヨタ自動車株式会社 | 窒化物半導体装置 |
CN112786680B (zh) * | 2019-11-08 | 2022-09-09 | 株洲中车时代电气股份有限公司 | 一种碳化硅mosfet器件的元胞结构及功率半导体器件 |
JP7414499B2 (ja) | 2019-12-05 | 2024-01-16 | 株式会社豊田中央研究所 | 窒化物半導体装置 |
JP2023139981A (ja) * | 2022-03-22 | 2023-10-04 | 東芝デバイス&ストレージ株式会社 | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2808871B2 (ja) * | 1990-09-17 | 1998-10-08 | 富士電機株式会社 | Mos型半導体素子の製造方法 |
WO1997011497A1 (en) * | 1995-09-20 | 1997-03-27 | Hitachi, Ltd. | Fabrication method of vertical field effect transistor |
SE9602407D0 (sv) * | 1996-06-19 | 1996-06-19 | Abb Research Ltd | A method for producing a channel region layer in a voltage controlled semiconductor device |
US7221010B2 (en) * | 2002-12-20 | 2007-05-22 | Cree, Inc. | Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors |
JP4929579B2 (ja) * | 2004-10-26 | 2012-05-09 | 日産自動車株式会社 | 半導体装置の製造方法 |
JP4627211B2 (ja) | 2005-04-22 | 2011-02-09 | 三菱電機株式会社 | 炭化珪素半導体装置、及びその製造方法 |
JP2010182762A (ja) * | 2009-02-04 | 2010-08-19 | Oki Semiconductor Co Ltd | 半導体素子及びこの製造方法 |
JP5428435B2 (ja) * | 2009-03-24 | 2014-02-26 | 株式会社デンソー | ショットキーバリアダイオードを備えた半導体装置およびその製造方法 |
JP5300658B2 (ja) * | 2009-08-26 | 2013-09-25 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
JP2011199000A (ja) * | 2010-03-19 | 2011-10-06 | Toshiba Corp | 半導体装置およびその製造方法 |
JP5002693B2 (ja) * | 2010-09-06 | 2012-08-15 | 株式会社東芝 | 半導体装置 |
JP5454518B2 (ja) * | 2011-06-23 | 2014-03-26 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
-
2012
- 2012-02-29 JP JP2012043040A patent/JP5597217B2/ja active Active
- 2012-08-31 US US13/601,408 patent/US8686437B2/en active Active
-
2013
- 2013-02-28 CN CN2013100631697A patent/CN103296089A/zh active Pending
-
2014
- 2014-02-04 US US14/172,059 patent/US8951898B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20130234158A1 (en) | 2013-09-12 |
CN103296089A (zh) | 2013-09-11 |
US20140147997A1 (en) | 2014-05-29 |
JP2013179221A (ja) | 2013-09-09 |
US8686437B2 (en) | 2014-04-01 |
US8951898B2 (en) | 2015-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5597217B2 (ja) | 半導体装置及びその製造方法 | |
JP7059555B2 (ja) | 半導体装置 | |
JP5433352B2 (ja) | 半導体装置の製造方法 | |
JP4453671B2 (ja) | 絶縁ゲート型半導体装置およびその製造方法 | |
US20140209999A1 (en) | Semiconductor device | |
CN102694014A (zh) | 半导体装置及其制造方法 | |
JP6073719B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2012243966A (ja) | 半導体装置 | |
TW201906177A (zh) | 高電壓電阻器裝置及其形成方法 | |
WO2017064887A1 (ja) | 半導体装置 | |
JP5579216B2 (ja) | 半導体装置及びその製造方法 | |
WO2014073127A1 (ja) | 半導体装置及びその製造方法 | |
JP5473397B2 (ja) | 半導体装置およびその製造方法 | |
JP2019519938A (ja) | 短チャネルトレンチ型パワーmosfet | |
JP6453188B2 (ja) | 炭化珪素半導体装置 | |
JP5814881B2 (ja) | トランジスタ及びその製造方法 | |
US9324860B2 (en) | Semiconductor device | |
WO2014083771A1 (ja) | 半導体素子及びその製造方法 | |
JP5646569B2 (ja) | 半導体装置 | |
JP4948784B2 (ja) | 半導体装置及びその製造方法 | |
JP6257525B2 (ja) | 半導体装置 | |
JP2016134546A (ja) | 半導体装置と、その製造方法 | |
JP2023101772A (ja) | 半導体装置および半導体装置の製造方法 | |
WO2014184839A1 (ja) | 炭化珪素半導体装置 | |
WO2019202349A1 (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140203 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140428 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140502 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140711 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140808 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5597217 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |