JPH06204254A - 電界効果トランジスタの製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 ゲート・ドレイン耐圧の高い自己整合型電界
効果トランジスタを得る。 【構成】 リセス２０を形成した後、イオン注入１７に
よりｎ層７を形成し、選択的にｎ層４上にタングステン
などの高融点金属を堆積させてゲート電極５を形成し、
ゲート電極５側壁に絶縁膜６を形成し、斜めイオン注入
１７によりｎ層４の横にｎ- 層７を、その外方にｎ+ 層
８を形成する。 【効果】 安定してゲート・ドレイン耐圧の高い電界効
果トランジスタを得ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は自己整合的に形成する
電界効果トランジスタの製造方法に関するものである。

【０００２】

【従来の技術】図５は従来の自己整合的に形成する化合
物半導体の電界効果トランジスタの製造方法を示す断面
図であり、図において、１はＧａＡｓ基板、４は不純物
濃度約１．５×１０¹⁷cm^-3，膜厚約０．１５μｍのｎ層
（チャネル層となる不純物濃度層）、５はゲート電極、
１５はホトレジスト、１６はレジスト、８は不純物濃度
約２×１０¹⁷cm^-3，膜厚約０．４μｍのｎ+ 層（高不純
物濃度層）、９はソース，ドレイン電極である。

【０００３】以下従来の製造方法について説明する。ま
ず、図５(a) に示すように、ＧａＡｓ基板１の表面にイ
オン注入法により、ｎ層４を形成し、スパッタ法などに
よりＷＳｉ５などの高融点金属を堆積させ、転写技術に
よりホトレジスト１５のパターニングを行い、ホトレジ
スト１５をマスクにＲＩＥ法などにより上記ＷＳｉ５の
異方性エッチングを行い、上記レジスト１５を除去する
ことにより、ゲート電極５を形成する。

【０００４】次に、図５(b) に示すように、転写技術に
より、ソース・ゲート間領域が開口するようにレジスト
１６のパターニングを行い、ゲート電極５とレジスト１
６をマスクにイオン注入を行い、上記ゲート電極５に対
し、自己整合的にソース領域となるｎ+ 層８を形成す
る。

【０００５】次に、図５(c) に示すように、蒸着，リフ
トオフ法により、ｎ+ 層８上，及びｎ層４上に、それぞ
れソース電極，ドレイン電極９を形成する。

【０００６】

【発明が解決しようとする課題】従来の電界効果トラン
ジスタは以上のようにして製造されていたが、ゲート・
ドレイン間に不純物濃度が高いｎ層４が存在するため、
ゲート・ドレイン耐圧の高い電界効果トランジスタを得
ることができなかった。

【０００７】また、電界効果トランジスタの特性向上の
ためにはゲート長の短縮が必要であり、そのためにはｎ
層をより薄く高濃度にする必要があり、このようにする
とゲート・ドレイン耐圧がより低くなるなどの問題点が
あった。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、よりゲート・ドレイン耐圧の高
い，自己整合的に形成することのできる電界効果トラン
ジスタを製造する方法を提供することを目的としてい
る。

【０００９】

【課題を解決するための手段】この発明に係る電界効果
トランジスタの製造方法は、リセスを形成した後、ゲー
ト電極直下となる領域のみにチャネル層となる不純物濃
度層（ｎ層）を形成する工程と、その上にゲート電極を
形成した後、上記ｎ層に対し自己整合的に該ｎ層の横に
低不純物濃度層（ｎ- 層）を、その外側に高不純物濃度
層（ｎ+ 層）を形成する工程とを含むものである。

【００１０】またこの発明は、上記ｎ+ 層を形成した
後、転写技術によりゲート・ソース領域のみ開口するよ
うにレジストのパターニングを行う工程と、該レジスト
をマスクにゲート・ソース間領域のみにイオン注入によ
り、ドレイン側より高濃度の高不純物濃度層（ｎ+ 層）
を形成する工程とを含むものである。

【００１１】またこの発明は、上記ｎ+ 層を形成した
後、転写技術によりゲート・ドレイン間領域にのみ所望
の開口部を有するレジストのパターニングを行う工程
と、該レジストをマスクに、上記リセスより浅い第２の
リセスを形成する工程とを含むものである。

【００１２】またこの発明は、上記第１の発明における
ゲート電極を形成する工程の後、転写技術によりゲート
・ドレイン間領域にのみ所望の開口部を有するレジスト
のパターニングを行い、該レジストをマスクに上記リセ
スより浅い第２のリセスを形成する工程と、該レジスト
を除去した後、全面に絶縁膜を堆積させ、異方性エッチ
ングにより、ゲート電極の側壁にのみ絶縁膜を残す工程
と、転写技術により、ゲート・ドレイン間領域のみ開口
するようにレジストのパターニングを行い、該レジスト
をマスクに斜めイオン注入により高不純物濃度層（ｎ+
層）を形成する工程と、該レジストを除去した後、転写
技術によりゲート・ソース間領域のみ開口するようにレ
ジストのパターニングを行い、該レジストをマスクに斜
めイオン注入により、上記ｎ層の側部及びその外側に、
該ｎ+ 層より高濃度な高々不純物濃度層（ｎ++層）を形
成する工程とを含むものである。

【００１３】

【作用】この発明においては、上記いずれの方法におい
ても、ゲート電極の側部に形成した絶縁膜をマスクに、
斜めイオン注入を行うことにより、ｎ層の横にｎ- 層を
自己整合的に形成することにより、安定してゲート・ド
レイン耐圧の高い電界効果トランジスタを得ることがで
きる。

【００１４】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１は本発明の第１の実施例による電
界効果トランジスタの製造方法を工程順に示したもので
ある。図において、１はＧａＡｓ基板、２は膜厚約０．
１μｍの絶縁膜、３はレジスト、４は不純物濃度約１．
５×１０¹⁷cm^-3，膜厚約０．１５μｍのチャネル層とな
る不純物濃度層（ｎ層）、５はゲート金属、６はＳｉＯ
2 絶縁膜、７は不純物濃度約１．２〜１．５×１０¹⁷cm
^-3，膜厚約０．４ｃｍの低不純物濃度層（ｎ-層）、８
は不純物濃度約２×１０¹⁷cm^-3，膜厚約０．４μｍの高
不純物濃度層（ｎ+ 層）、９はソース，ドレイン電極、
２０は深さ約０．４μｍ，幅約０．７μｍのリセス、３
０はイオン注入である。また、ゲート電極５とソース，
ドレイン電極９間の間隔は約１．５μｍである。

【００１５】次に本実施例の製造方法について説明す
る。まず、図１(a) に示すように、ＧａＡｓ基板１全面
にプラズマＣＶＤ法により、厚さ約０．１μｍの絶縁膜
２を堆積させた後、転写技術により所望の開口を有する
レジスト３のパターニングを行い、該開口を有するレジ
スト３をマスクにＲＩＥ法などの異方性エッチングによ
り、絶縁膜２とＧａＡｓ基板１のエッチングを行い、深
さ約０．４μｍ，幅約０．７μｍのリセス２０を形成す
る。そして、その後、該リセス２０内にイオン注入法に
よりイオン注入エネルギー５０ＫｅＶ，ドーズ量約１×
１０¹³cm^-2でもって注入を行い、不純物濃度約１．５×
１０¹⁷cm^-3，膜厚約０．１５μｍのｎ層４を形成する。

【００１６】次に、図１(b) に示すように、上記レジス
ト３を除去した後、ＣＶＤ法などにより選択的にタング
ステン（Ｗ）などの高融点金属５を、ｎ層４上にのみ堆
積させてゲート電極５を形成した後、絶縁膜２を除去
し、その後、全面にＣＶＤ法などにより絶縁膜６を堆積
させ、ＲＩＥ法などにより、全面エッチングすることに
よりゲート電極の側壁にのみ絶縁膜６を残す。

【００１７】次に、図１(c) に示すように、ゲート電極
５と絶縁膜６とをマスクにして、図中矢印の方向に、斜
めイオン注入３０を、イオン注入エネルギー３５０Ｋｅ
Ｖ，ドーズ量７×１０¹²ｃｍ^-2でもって行うことによ
り、ｎ層４の横にｎ- 層７を形成し、さらに図中の、ｎ
- 層７とｎ+ 層８の界面が形成される方向に、イオン注
入エネルギー３５０ＫｅＶ，ドーズ量１．２×１０¹³cm
^-2でもってイオン注入を行うことにより、ｎ- 層７の横
に、ｎ+ 層８を形成する。次に、図１(d) に示すよう
に、蒸着，リフトオフ法などにより、ゲート電極５を挟
む両側のｎ+ 層８上に、それぞれソース，ドレイン電極
９を形成する。

【００１８】このような本実施例１の電界効果トランジ
スタの製造方法では、リセスを形成した後、ゲート電極
直下となる領域のみにｎ層４を形成し、その上にゲート
電極５を形成した後、該ｎ層の横に、該ｎ層４に対し自
己整合的に、斜めイオン注入により濃度の低いｎ- 層７
を形成するようにしたので、安定してゲート・ドレイン
耐圧の高い電界効果トランジスタを得ることができる。

【００１９】実施例２．図２は本発明の第２の実施例に
よる電界効果トランジスタの製造方法を示し、図におい
て、４，５，６，７，８は上記実施例１と同一のものを
示し、１０はレジスト、１１は不純物濃度約５×１０¹⁷
ｃｍ^-3のｎ+ 層（高不純物濃度層）、４０はレジスト１
０をマスクに行うイオン注入である。

【００２０】本実施例２においては、図１(c) に示すよ
うにｎ- 層７の形成のための斜めイオン注入３０、及び
ｎ+ 層８の形成のためのイオン注入を行った後、図２に
示すように、転写技術によりゲート，ソース間領域のみ
を開口するようにレジスト１０のパターニングを行い、
レジスト１０をマスクとして３５０ＫｅＶ，ドーズ量
２．８×１０¹³ｃｍ^-2でもってイオン注入４０を行い、
ゲート・ソース間領域のみに、ドレイン側のｎ+ 層８よ
り、より高濃度なｎ+ 層１１を形成することにより、ゲ
ート・ソース間抵抗を下げることができる。従って、こ
れにより、ゲート・ドレイン間耐圧が高く、ソース抵抗
の低い電界効果トランジスタを得ることができる。

【００２１】実施例３．図３は本発明の第３の実施例に
よる電界効果トランジスタの製造方法を示し、図におい
て、４，５，６，７，８は上記実施例１と同一のものを
示し、１９はレジスト、１７はレジスト１９をマスクに
第１のリセス２０につづいて形成された深さの浅い、即
ち深さ約０．２μｍ，幅約０．８μｍの第２のリセスで
ある。

【００２２】本実施例３においては、図３に示すよう
に、転写技術によりゲート・ドレイン間に所望の大きさ
の開口部を有するレジスト１９のパターニングを行い、
該レジスト１９をマスクにＧａＡｓ基板１をエッチング
し、上記第１のリセス２０より浅い，深さ約０．２μ
ｍ，幅０．８μｍの第２のリセス１７を形成するように
したものである。

【００２３】本実施例３においては、該第２のリセス１
７をゲート・ドレイン間に形成したことにより、ゲート
・ドレイン間耐圧の高い電界効果トランジスタを得るこ
とができる。

【００２４】実施例４．図４は本発明の第４の実施例に
よる電界効果トランジスタの製造方法を示し、図におい
て、４，７，８，１１は上記実施例１，２と同じものを
示し、１２，１２，１３はそれぞれレジストであり、１
８はレジスト１２をマスクにゲート電極５の側部に形成
された深さ約０．２μｍ，幅約０．８μｍの第２のリセ
スである。

【００２５】本実施例４においては、まず、図４(a) に
示すように、ゲート電極５を形成した後、転写技術によ
りゲート・ドレイン間領域が開口するようにレジスト１
２のパターニングを行った後、ＧａＡｓ基板１をエッチ
ングし、深さの浅い，深さ約０．２μｍ，幅０．８μｍ
の第２のリセス１８を形成する。

【００２６】次に、図４(b) に示すように、レジスト１
２を除去した後、プラズマＣＶＤ法により全面に絶縁膜
を堆積させ、ＲＩＥ法などの異方性エッチングを行い、
ゲート電極５の側壁にのみ絶縁膜６を残す。

【００２７】次に、図４(c) に示すように、転写技術に
よりゲート，ドレイン領域が開口するようにレジスト１
３のパターニングを行い、レジスト１３をマスクに斜め
イオン注入によりｎ層４のドレイン側の側部にｎ- 層７
を，その外方にｎ+ 層８を形成し、レジスト１３を除去
する。

【００２８】次に、図４(d) に示すように、転写技術に
よりゲート・ソース領域が開口するようにレジスト１４
のパターニングを行い、レジスト１４をマスクに斜めイ
オン注入により、上記ｎ層４の側部およびその外側にｎ
+ 層１１を形成する。

【００２９】このような本実施例４においては、ゲート
・ドレイン間に第２のリセス１８を設け、かつｎ- 層７
を形成したので、やはりゲート・ドレイン間耐圧を高く
した電界効果トランジスタを得られる効果がある。

【００３０】

【発明の効果】以上のように、この発明にかかる電界効
果トランジスタの製造方法によれば、リセスを形成した
後、ゲート電極直下となる領域のみにｎ層を形成し、そ
の上にゲート電極を形成した後、該ｎ層に対し自己整合
的に該ｎ層の横に濃度の低いｎ- 層を形成し、さらにそ
の側方にｎ+ 層を形成するようにしたので、トランジス
タ特性を劣化させることなく、安定してゲート・ドレイ
ン耐圧の高い電界効果トランジスタを得ることができる
効果がある。

【００３１】また、ｎ+ 層を形成した後、転写技術によ
りゲート・ソース領域のみ開口するようにレジストのパ
ターニングを行いソース側にのみ高濃度ｎ+ 層を形成す
るようにしたので、やはりトランジスタ特性を劣化させ
ることなく、安定してゲート・ドレイン耐圧の高い電界
効果トランジスタを得ることができる効果がある。

【００３２】また、ｎ+ 層を形成した後、転写技術によ
りゲート・ドレイン間領域にのみ所望の開口部を有する
レジストのパターニングを行い、ドレイン側に第１のリ
セスに続く第２のリセスを形成するようにしたので、や
はりトランジスタ特性を劣化させることなく、安定して
ゲート・ドレイン耐圧の高い電界効果トランジスタを得
ることができる効果がある。

【００３３】また、ゲート電極を形成した後、転写技術
によりゲート・ドレイン間領域にのみ所望の開口部を有
するレジストのパターニングを行い、該レジストをマス
クに上記リセスより浅い第２のリセスを形成する工程
と、上記レジストを除去した後、全面に絶縁膜を堆積さ
せ、異方性エッチングにより、ゲート電極の側壁にのみ
絶縁膜を残す工程と、転写技術により、ゲート・ドレイ
ン間領域のみ開口するようにレジストのパターニングを
行い、該レジストをマスクに斜めイオン注入によりｎ層
の側部にｎ- 層およびｎ+ 層を形成する工程と、該レジ
ストを除去した後、転写技術によりゲート・ソース間領
域のみ開口するようにレジストのパターニングを行い、
該レジストをマスクに斜めイオン注入により、ソース側
のｎ層の側部およびその外方に、上記ドレイン側のｎ+
層より高濃度なｎ+ 層を形成する工程とを備えたので、
やはりトランジスタ特性を劣化させることなく、安定し
てゲート・ドレイン耐圧が高く、ソース抵抗の低い電界
効果トランジスタを得ることができる効果がある。

【図面の簡単な説明】

【図１】この発明の第１の実施例による電界効果トラン
ジスタの製造方法を示す断面図。

【図２】この発明の第２の実施例による電界効果トラン
ジスタの製造方法を示す断面図。

【図３】この発明の第３の実施例による電界効果トラン
ジスタの製造方法を示す断面図。

【図４】この発明の第４の実施例による電界効果トラン
ジスタの製造方法を示す断面図。

【図５】従来の電界効果トランジスタの製造工程を示す
断面図。

【符号の説明】

１ ＧａＡｓ基板 ２ 絶縁膜 ３ ホトレジスト ４ チャネル層となる不純物濃度層（ｎ層） ５ ゲート電極 ６ 絶縁膜 ７ 低不純物濃度層（ｎ- 層） ８ 高不純物濃度層（ｎ+ 層） ９ ソース，ドレイン電極 １０ ホトレジスト １１ 高濃度ｎ+ 層 １２ ホトレジスト １３ ホトレジスト １４ ホトレジスト １５ ホトレジスト １６ ホトレジスト １７ 第２のリセス １８ 第２のリセス １９ ホトレジスト ２０ リセス ３０ イオン注入 ４０ イオン注入

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１０月１５日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】０００４

【補正方法】変更

【補正内容】

【０００４】次に、図５(b) に示すように、転写技術に
より、ソース・ゲート間領域が開口するようにレジスト
１６のパターニングを行い、ゲート電極５とレジスト１
６をマスクにイオン注入を行った後、アニールを行い、
上記ゲート電極５に対し、自己整合的にソース領域とな
るｎ+ 層８を形成する。

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１４

【補正方法】変更

【補正内容】

【００１４】

【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１は本発明の第１の実施例による電
界効果トランジスタの製造方法を工程順に示したもので
ある。図において、１はＧａＡｓ基板、２は膜厚約０．
１μｍの絶縁膜、３はレジスト、４は不純物濃度約１．
５×１０¹⁷cm^-3，膜厚約０．１５μｍのチャネル層とな
る不純物濃度層（ｎ層）、５はゲート金属、６はＳｉＯ
2 絶縁膜、７は不純物濃度約１．２〜１．５×１０¹⁷cm
^-3，膜厚約０．４μｍの低不純物濃度層（ｎ-層）、８
は不純物濃度約２×１０¹⁷cm^-3，膜厚約０．４μｍの高
不純物濃度層（ｎ+ 層）、９はソース，ドレイン電極、
２０は深さ約０．４μｍ，幅約０．７μｍのリセス、３
０はイオン注入である。また、ゲート電極５とソース，
ドレイン電極９間の間隔は約１．５μｍである。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００１７

【補正方法】変更

【補正内容】

【００１７】次に、図１(c) に示すように、ゲート電極
５と絶縁膜６とをマスクにして、図中矢印の方向に、斜
めイオン注入３０を、イオン注入エネルギー３５０Ｋｅ
Ｖ，ドーズ量７×１０¹²ｃｍ^-2でもって行うことによ
り、ｎ層４の横にｎ- 層７を形成し、さらに図中の、ｎ
- 層７とｎ+ 層８の界面が形成される方向に、イオン注
入エネルギー３５０ＫｅＶ，ドーズ量１．２×１０¹³cm
^-2でもってイオン注入を行い、アニールを行うことによ
り、ｎ- 層７の横に、ｎ+ 層８を形成する。次に、図１
(d) に示すように、蒸着，リフトオフ法などにより、ゲ
ート電極５を挟む両側のｎ+ 層８上に、それぞれソー
ス，ドレイン電極９を形成する。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２４

【補正方法】変更

【補正内容】

【００２４】実施例４．図４は本発明の第４の実施例に
よる電界効果トランジスタの製造方法を示し、図におい
て、４，７，８，１１は上記実施例１，２と同じものを
示し、１２，１３，１４はそれぞれレジストであり、１
８はレジスト１２をマスクにゲート電極５の側部に形成
された深さ約０．２μｍ，幅約０．８μｍの第２のリセ
スである。

【手続補正５】

【補正対象書類名】図面

【補正対象項目名】図１

【補正方法】変更

【補正内容】

【図１】

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図３

【補正方法】変更

【補正内容】

【図３】

Claims (4)

【特許請求の範囲】
1. 【請求項１】 半絶縁性ＧａＡｓ基板全面に絶縁膜を堆
   積させ、所望の開口部を有するレジストのパターニング
   を行い、該レジストをマスクに絶縁膜，ＧａＡｓ基板を
   異方性エッチングによりエッチングを行い、リセスを形
   成する工程と、 該レジストをマスクにイオン注入によりチャネル層とな
   る不純物濃度層を形成する工程と、 該レジストを除去した後、ＣＶＤ法により選択的にタン
   グステン等の高融点金属をリセス内だけに堆積させ、ゲ
   ート電極を形成する工程と、 上記絶縁膜を除去した後、全面に絶縁膜を堆積させ、そ
   の後、異方性エッチングにより該絶縁膜をエッチバック
   し、ゲート電極の側壁にのみ該絶縁膜を残す工程と、 該ゲート電極と該ゲート電極の側壁の絶縁膜をマスクに
   斜めからイオン注入を行うことにより、上記不純物濃度
   層の両側部に低不純物濃度層を、その両外側に高不純物
   濃度層を形成する工程とを含むことを特徴とする電界効
   果トランジスタの製造方法。
2. 【請求項２】 請求項１記載の電界効果トランジスタの
   製造方法において、 上記高不純物濃度層を形成した後、転写技術によりゲー
   ト・ソース領域のみ開口するようにレジストのパターニ
   ングを行う工程と、 該レジストをマスクにゲート・ソース間領域のみにイオ
   ン注入により上記ゲート・ドレイン間領域の高不純物濃
   度層より高濃度の高不純物濃度層を形成する工程とを、
   さらに含むことを特徴とする電界効果トランジスタの製
   造方法。
3. 【請求項３】 請求項１記載の電界効果トランジスタの
   製造方法において、 上記高不純物濃度層を形成した後、転写技術によりゲー
   ト・ドレイン間領域にのみ所望の開口部を有するレジス
   トのパターニングを行う工程と、 該レジストをマスクに、上記リセスより浅い第２のリセ
   スを形成する工程とを、さらに含むことを特徴とする電
   界効果トランジスタの製造方法。
4. 【請求項４】 請求項１記載の電界効果トランジスタの
   製造方法において、 請求項１記載のゲート電極を形成する工程の後、転写技
   術により、ゲート・ドレイン間領域にのみ所望の開口部
   を有するレジストのパターニングを行い、該レジストを
   マスクに上記リセスより浅い第２のリセスを形成する工
   程と、 該レジストを除去した後、全面に絶縁膜を堆積させ、異
   方性エッチングにより、ゲート電極の側壁にのみ絶縁膜
   を残す工程と、 転写技術により、ゲート・ドレイン間領域のみ開口する
   ようにレジストのパターニングを行い、該レジストをマ
   スクに斜めイオン注入により上記不純物濃度層のドレイ
   ン側の側部に低不純物濃度層を、さらにその外側に高不
   純物濃度層を形成する工程と、 該レジストを除去した後、転写技術によりゲート・ソー
   ス間領域のみ開口するようにレジストのパターニングを
   行い、該レジストをマスクに斜めイオン注入により、上
   記不純物濃度の側部及びその外側に、上記ドレイン側の
   高不純物濃度層より高濃度な高不純物濃度層を形成する
   工程とを含むことを特徴とする電界効果トランジスタの
   製造方法。