JP2002118257A - ダイヤモンド半導体装置 - Google Patents
ダイヤモンド半導体装置Info
- Publication number
- JP2002118257A JP2002118257A JP2000307180A JP2000307180A JP2002118257A JP 2002118257 A JP2002118257 A JP 2002118257A JP 2000307180 A JP2000307180 A JP 2000307180A JP 2000307180 A JP2000307180 A JP 2000307180A JP 2002118257 A JP2002118257 A JP 2002118257A
- Authority
- JP
- Japan
- Prior art keywords
- diamond
- diamond layer
- semiconductor device
- layer
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010432 diamond Substances 0.000 title claims abstract description 185
- 229910003460 diamond Inorganic materials 0.000 title claims abstract description 185
- 239000004065 semiconductor Substances 0.000 title claims abstract description 46
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 36
- 239000012535 impurity Substances 0.000 claims description 35
- 239000010408 film Substances 0.000 claims description 21
- 229910052697 platinum Inorganic materials 0.000 claims description 18
- 239000010409 thin film Substances 0.000 claims description 17
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 13
- 229910052796 boron Inorganic materials 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 9
- 239000012808 vapor phase Substances 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims description 8
- 238000003786 synthesis reaction Methods 0.000 claims description 6
- 229910045601 alloy Inorganic materials 0.000 claims description 4
- 239000000956 alloy Substances 0.000 claims description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 229910052757 nitrogen Inorganic materials 0.000 claims description 3
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 91
- 239000000758 substrate Substances 0.000 description 22
- 239000013078 crystal Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 239000007789 gas Substances 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 8
- 239000010453 quartz Substances 0.000 description 7
- VNWKTOKETHGBQD-UHFFFAOYSA-N methane Chemical compound C VNWKTOKETHGBQD-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910001260 Pt alloy Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000000969 carrier Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001308 synthesis method Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000000370 acceptor Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- VEALVRVVWBQVSL-UHFFFAOYSA-N strontium titanate Chemical compound [Sr+2].[O-][Ti]([O-])=O VEALVRVVWBQVSL-UHFFFAOYSA-N 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1602—Diamond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
- H01L29/7828—Vertical transistors without inversion channel, e.g. vertical ACCUFETs, normally-on vertical MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 大電流を流すことができる大電力用のダイヤ
モンド半導体装置を提供する。 【解決手段】 気相合成により形成された高配向ダイヤ
モンド膜からなる第１ダイヤモンド層１からなり、該第
１ダイヤモンド層１上にダイヤモンド層２が形成される
と共に、この第２ダイヤモンド層２上には、第３ダイヤ
モンド層３および絶縁薄膜４が選択的に形成されてい
る。こうして形成された第３ダイヤモンド層３および絶
縁薄膜４上には、それぞれソースおよび制御電極６、５
が形成される一方、第１ダイヤモンド層１の他方主面１
ｂ側には、ドレイン電極７が形成されており、ソースお
よびドレイン電極６、７の間の電流は空間制限電流機構
により流れる。
モンド半導体装置を提供する。 【解決手段】 気相合成により形成された高配向ダイヤ
モンド膜からなる第１ダイヤモンド層１からなり、該第
１ダイヤモンド層１上にダイヤモンド層２が形成される
と共に、この第２ダイヤモンド層２上には、第３ダイヤ
モンド層３および絶縁薄膜４が選択的に形成されてい
る。こうして形成された第３ダイヤモンド層３および絶
縁薄膜４上には、それぞれソースおよび制御電極６、５
が形成される一方、第１ダイヤモンド層１の他方主面１
ｂ側には、ドレイン電極７が形成されており、ソースお
よびドレイン電極６、７の間の電流は空間制限電流機構
により流れる。
Description
【０００１】
【発明の属する技術分野】本発明は、ダイヤモンド半導
体層を用いたダイヤモンド半導体装置に関するものであ
る。
体層を用いたダイヤモンド半導体装置に関するものであ
る。
【０００２】
【従来の技術】ダイヤモンドは、熱伝導率、バンドギャ
ップ、飽和電子およびホール移動度の点で優れたデバイ
ス特性を有しているため、高温および放射線下で動作す
る電子デバイス、パワーデバイスおよび高周波デバイス
などへの応用が期待され、種々のダイヤモンド半導体装
置が提案されている。
ップ、飽和電子およびホール移動度の点で優れたデバイ
ス特性を有しているため、高温および放射線下で動作す
る電子デバイス、パワーデバイスおよび高周波デバイス
などへの応用が期待され、種々のダイヤモンド半導体装
置が提案されている。
【０００３】このような提案にかかるダイヤモンド半導
体装置としては、例えば図７に示すように、ダイヤモン
ド基板２１上にｐ型ダイヤモンド層２２をチャネルとし
て形成し、さらに複数のフォトリソグラフィー工程を繰
り返して、ｐ型ダイヤモンド層２２上に一定間隔を隔て
てソース電極２３およびドレイン電極２４を形成すると
ともに、これらの電極２３、２４の間にゲート電極２５
を形成したものが知られている（S.A.Grot, "Diamond:
Electronic Properties and Applications", p.443 Klu
wer Academic Publishers, Boston, 1995）。このダイ
ヤモンド半導体装置では、ゲート電極２５への印加電圧
を制御することでソース−ドレイン電流が制御される。
体装置としては、例えば図７に示すように、ダイヤモン
ド基板２１上にｐ型ダイヤモンド層２２をチャネルとし
て形成し、さらに複数のフォトリソグラフィー工程を繰
り返して、ｐ型ダイヤモンド層２２上に一定間隔を隔て
てソース電極２３およびドレイン電極２４を形成すると
ともに、これらの電極２３、２４の間にゲート電極２５
を形成したものが知られている（S.A.Grot, "Diamond:
Electronic Properties and Applications", p.443 Klu
wer Academic Publishers, Boston, 1995）。このダイ
ヤモンド半導体装置では、ゲート電極２５への印加電圧
を制御することでソース−ドレイン電流が制御される。
【０００４】
【発明が解決しようとする課題】しかしながら、上記ダ
イヤモンド半導体装置はいわゆる平面型であり、電流が
ダイヤモンド層２２の表面層を流れるため半導体装置の
内部抵抗が大きくなり、大電流を流すことができない。
また、各電極２３〜２５をパターニングするために、フ
ォトリソグラフィー工程を繰り返す必要があり、製造工
程が複雑となって装置コストの上昇を招いている。
イヤモンド半導体装置はいわゆる平面型であり、電流が
ダイヤモンド層２２の表面層を流れるため半導体装置の
内部抵抗が大きくなり、大電流を流すことができない。
また、各電極２３〜２５をパターニングするために、フ
ォトリソグラフィー工程を繰り返す必要があり、製造工
程が複雑となって装置コストの上昇を招いている。
【０００５】この発明は、上記のような問題に鑑みてな
されたものであり、大電流を流すことができる大電力用
のダイヤモンド半導体装置を提供することを目的とす
る。
されたものであり、大電流を流すことができる大電力用
のダイヤモンド半導体装置を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】請求項１の発明は、基板
上に気相合成により形成された高配向ダイヤモンド膜か
らなり、しかも、その内部に第１導電型の不純物を含む
第１ダイヤモンド層と、前記第１ダイヤモンド層の一方
主面上に形成され、しかも、その内部に不純物を含まな
いか、あるいは前記第１ダイヤモンド層中の不純物濃度
よりも低い濃度の不純物を含む第２ダイヤモンド層と、
前記第２ダイヤモンド層の両主面のうち前記第１ダイヤ
モンド層と接合する一方主面と反対側の他方主面上に、
選択的に形成された少なくとも１つの制御電極と、前記
第２ダイヤモンド層の他方主面に前記制御電極と隣接し
て選択的に電位を与えるための第１電極と、前記第１ダ
イヤモンド層の他方主面上に形成されて前記第１ダイヤ
モンド層に電位を与えるための第２電極と、を備えてい
る。
上に気相合成により形成された高配向ダイヤモンド膜か
らなり、しかも、その内部に第１導電型の不純物を含む
第１ダイヤモンド層と、前記第１ダイヤモンド層の一方
主面上に形成され、しかも、その内部に不純物を含まな
いか、あるいは前記第１ダイヤモンド層中の不純物濃度
よりも低い濃度の不純物を含む第２ダイヤモンド層と、
前記第２ダイヤモンド層の両主面のうち前記第１ダイヤ
モンド層と接合する一方主面と反対側の他方主面上に、
選択的に形成された少なくとも１つの制御電極と、前記
第２ダイヤモンド層の他方主面に前記制御電極と隣接し
て選択的に電位を与えるための第１電極と、前記第１ダ
イヤモンド層の他方主面上に形成されて前記第１ダイヤ
モンド層に電位を与えるための第２電極と、を備えてい
る。
【０００７】また請求項２〜１２の発明は、上記請求項
１に記載の発明を実施する際のより好ましい実施態様を
示すもので、請求項２の発明は、前記第１ダイヤモンド
層内の不純物をボロンとし、その不純物濃度を１×１０
19〜５×１０23／cm3としている。
１に記載の発明を実施する際のより好ましい実施態様を
示すもので、請求項２の発明は、前記第１ダイヤモンド
層内の不純物をボロンとし、その不純物濃度を１×１０
19〜５×１０23／cm3としている。
【０００８】請求項３の発明は、前記第２ダイヤモンド
層内の不純物を第１導電型としている。
層内の不純物を第１導電型としている。
【０００９】請求項４の発明は、前記第２ダイヤモンド
層内の不純物をボロンとし、その不純物濃度を１×１０
18／cm3以下としている。
層内の不純物をボロンとし、その不純物濃度を１×１０
18／cm3以下としている。
【００１０】請求項５の発明は、前記第２ダイヤモンド
層内の不純物を第２導電型としている。
層内の不純物を第２導電型としている。
【００１１】請求項６の発明は、前記第２ダイヤモンド
層内の不純物を窒素とし、その不純物濃度を１×１０18
／cm3以下としている。
層内の不純物を窒素とし、その不純物濃度を１×１０18
／cm3以下としている。
【００１２】請求項７の発明は、前記第２ダイヤモンド
層と前記第１電極の間に設けられた第１導電型の第３ダ
イヤモンド層をさらに備えている。
層と前記第１電極の間に設けられた第１導電型の第３ダ
イヤモンド層をさらに備えている。
【００１３】請求項８の発明は、前記第３ダイヤモンド
層内の不純物をボロンとし、その不純物濃度を１×１０
19〜５×１０23／cm3としている。
層内の不純物をボロンとし、その不純物濃度を１×１０
19〜５×１０23／cm3としている。
【００１４】請求項９の発明は、前記第２ダイヤモンド
層と前記制御電極の間に設けられた絶縁薄膜をさらに備
えている。
層と前記制御電極の間に設けられた絶縁薄膜をさらに備
えている。
【００１５】請求項１０の発明は、前記第２ダイヤモン
ド層の厚みを０．５〜１０μｍとしている。
ド層の厚みを０．５〜１０μｍとしている。
【００１６】請求項１１の発明は、複数の制御電極を１
μｍ以下の間隔で分散配置している。
μｍ以下の間隔で分散配置している。
【００１７】請求項１２の発明は、前記第１および第２
電極の少なくとも一方を、白金単体または白金５０原子
％以上を含有する合金で構成している。
電極の少なくとも一方を、白金単体または白金５０原子
％以上を含有する合金で構成している。
【００１８】この発明では、少なくとも一方主面が一定
の結晶面を有するシリコン単体または白金単体、もしく
は合金合金等で構成された基板上に気相合成により形成
された高配向のダイヤモンド膜、好ましくは単結晶のダ
イヤモンド膜が得られるが、これが第１ダイヤモンド層
として機能する。そして、この第１ダイヤモンド層上に
第２ダイヤモンド層が形成され、さらにこの第２ダイヤ
モンド層上に制御電極が選択的に形成されるとともに、
第１電極が直接あるいは第３ダイヤモンド層を介して間
接的に制御電極と隣接して選択的に第２ダイヤモンド層
に電位を印加するように構成されている。また、第１ダ
イヤモンド層の他方主面上に第２電極が形成されてい
る。このように構成することで、第１および第２電極の
間の電流は空間制限電流機構により流れ、内部抵抗は平
面型のダイヤモンド半導体装置よりも小さくなり、その
結果、大電流を流すことが可能となる。
の結晶面を有するシリコン単体または白金単体、もしく
は合金合金等で構成された基板上に気相合成により形成
された高配向のダイヤモンド膜、好ましくは単結晶のダ
イヤモンド膜が得られるが、これが第１ダイヤモンド層
として機能する。そして、この第１ダイヤモンド層上に
第２ダイヤモンド層が形成され、さらにこの第２ダイヤ
モンド層上に制御電極が選択的に形成されるとともに、
第１電極が直接あるいは第３ダイヤモンド層を介して間
接的に制御電極と隣接して選択的に第２ダイヤモンド層
に電位を印加するように構成されている。また、第１ダ
イヤモンド層の他方主面上に第２電極が形成されてい
る。このように構成することで、第１および第２電極の
間の電流は空間制限電流機構により流れ、内部抵抗は平
面型のダイヤモンド半導体装置よりも小さくなり、その
結果、大電流を流すことが可能となる。
【００１９】
【発明の実施の形態】図１は、この発明にかかるダイヤ
モンド半導体装置の一の実施形態を示す平面図であり、
図２は、図１のＡ−Ａ線断面図である。このダイヤモン
ド半導体装置では、後述するようにして形成された高配
向のダイヤモンド膜（好ましくは単結晶ダイヤモンド
膜）からなり、しかも、その内部に第１導電型の不純物
としてボロン（Ｂ）が高濃度にドープされたｐ+型ダイ
ヤモンド層１が第１ダイヤモンド層として形成されてい
る。そして、このｐ+型ダイヤモンド層１の一方主面１
ａ上に、その内部に不純物を含まないアンドープのダイ
ヤモンド層２が第２ダイヤモンド層として約２μｍの厚
みで形成されている。
モンド半導体装置の一の実施形態を示す平面図であり、
図２は、図１のＡ−Ａ線断面図である。このダイヤモン
ド半導体装置では、後述するようにして形成された高配
向のダイヤモンド膜（好ましくは単結晶ダイヤモンド
膜）からなり、しかも、その内部に第１導電型の不純物
としてボロン（Ｂ）が高濃度にドープされたｐ+型ダイ
ヤモンド層１が第１ダイヤモンド層として形成されてい
る。そして、このｐ+型ダイヤモンド層１の一方主面１
ａ上に、その内部に不純物を含まないアンドープのダイ
ヤモンド層２が第２ダイヤモンド層として約２μｍの厚
みで形成されている。
【００２０】このダイヤモンド層２の一方主面部２ａに
は、幅０．５μｍの凹部２ｂが複数個、相互に約１μｍ
の間隔で櫛形状に形成されている。これら複数の凹部２
ｂの底部には、それぞれ約５０Åの厚みで酸化けい素の
絶縁薄膜４が形成されるとともに、さらに絶縁薄膜４上
に制御電極となるアルミニウム（Ａｌ）のゲート電極５
が積層されている。
は、幅０．５μｍの凹部２ｂが複数個、相互に約１μｍ
の間隔で櫛形状に形成されている。これら複数の凹部２
ｂの底部には、それぞれ約５０Åの厚みで酸化けい素の
絶縁薄膜４が形成されるとともに、さらに絶縁薄膜４上
に制御電極となるアルミニウム（Ａｌ）のゲート電極５
が積層されている。
【００２１】また、一方主面部２ａの凸部２ｃ上には、
それぞれ第１導電型の不純物としてボロン（Ｂ）が高濃
度にドープされたｐ+型ダイヤモンド層（第３ダイヤモ
ンド層）３が約０．１μｍの厚みで形成されるととも
に、さらにダイヤモンド層３上に白金薄膜からなるソー
ス電極６が厚み１５００Åで櫛形状に形成されている。
それぞれ第１導電型の不純物としてボロン（Ｂ）が高濃
度にドープされたｐ+型ダイヤモンド層（第３ダイヤモ
ンド層）３が約０．１μｍの厚みで形成されるととも
に、さらにダイヤモンド層３上に白金薄膜からなるソー
ス電極６が厚み１５００Åで櫛形状に形成されている。
【００２２】さらに、ｐ+型ダイヤモンド層１の他方主
面１ｂに、白金薄膜からなるドレイン電極７が形成され
ている。上記ダイヤモンド層としては、何れも単結晶ダ
イヤモンドが好適である。
面１ｂに、白金薄膜からなるドレイン電極７が形成され
ている。上記ダイヤモンド層としては、何れも単結晶ダ
イヤモンドが好適である。
【００２３】次に、上記のように構成されたダイヤモン
ド半導体装置の好ましい製法について図３を参照しなが
ら説明する。
ド半導体装置の好ましい製法について図３を参照しなが
ら説明する。
【００２４】図３は、図１のダイヤモンド半導体装置の
製造方法を示す図である。まず、（１１１）結晶面を有
する単結晶チタン酸ストロンチウム（ＳｒＴｉ０3）を
基体とし、マグネトロンスパッタ法及ぴＲＦスパッタ法
により白金の薄膜を０．０３ｍｍ蒸着してなる基板８を
準備し、この基板８を図４に示すダイヤモンド気相合成
用のマイクロ波ＣＶＤ装置にセットしてダイヤモンド層
１を形成する。
製造方法を示す図である。まず、（１１１）結晶面を有
する単結晶チタン酸ストロンチウム（ＳｒＴｉ０3）を
基体とし、マグネトロンスパッタ法及ぴＲＦスパッタ法
により白金の薄膜を０．０３ｍｍ蒸着してなる基板８を
準備し、この基板８を図４に示すダイヤモンド気相合成
用のマイクロ波ＣＶＤ装置にセットしてダイヤモンド層
１を形成する。
【００２５】このマイクロ波ＣＶＤ装置は、同図に示す
ように、マイクロ波電源１０と、アイソレータ１１と、
チューナー１２とからなるマイクロ波発生部を備えてお
り、このマイクロ波発生部から発生するマイクロ波を、
導波管１３を介してプランジャー１７に導いている。こ
の導波管１３の途中には、石英管１４が設けられてお
り、石英管１４の上部には原料ガスおよび／またはジボ
ランガスの導入口１６が配設される一方、その下部には
真空ポンプヘの排出口１５が設けられている。そして、
石英管１４内の導波管１３が交差する位置に、基板ホル
ダ１８が配設されており、この基板ホルダ１８上に基板
８が設置されるようになっている。
ように、マイクロ波電源１０と、アイソレータ１１と、
チューナー１２とからなるマイクロ波発生部を備えてお
り、このマイクロ波発生部から発生するマイクロ波を、
導波管１３を介してプランジャー１７に導いている。こ
の導波管１３の途中には、石英管１４が設けられてお
り、石英管１４の上部には原料ガスおよび／またはジボ
ランガスの導入口１６が配設される一方、その下部には
真空ポンプヘの排出口１５が設けられている。そして、
石英管１４内の導波管１３が交差する位置に、基板ホル
ダ１８が配設されており、この基板ホルダ１８上に基板
８が設置されるようになっている。
【００２６】このマイクロ波ＣＶＤ装置では、上記基板
８を基板ホルダ１８上に設置し、排出口１５を介してロ
ータリーポンプにより反応器である石英管１４内を真空
排気した後、導入口１６を介してメタンガス０．３％を
含む水素・メタン混合ガス（原料ガス）およびジボラン
ガスを石英管１４内に流し、石英管１４内をジボランガ
ス濃度５ｐｐｍで、かつ３０〜６０Ｔｏｒｒの圧カに保
持される。そして、マイクロ波電源１０から導波管１３
を介して石英管１４からなる反応器内にマイクロ波を導
入し、ブラズマを発生させる。そして、マイクロ波投入
電力と基板位置を調整して基板温度が８００〜８９０℃
となるように調整しながら、適当な時間、例えば２４時
間合成を行う。このように一方主面に一定の結晶面（１
１１）を有する白金薄膜を有する基板８の上にダイヤモ
ンド膜を気相合成することで、（１１１）面で構成され
る高配向のダイヤモンド膜が形成され、これがｐ+型ダ
イヤモンド層１となる（図３(a)）。
８を基板ホルダ１８上に設置し、排出口１５を介してロ
ータリーポンプにより反応器である石英管１４内を真空
排気した後、導入口１６を介してメタンガス０．３％を
含む水素・メタン混合ガス（原料ガス）およびジボラン
ガスを石英管１４内に流し、石英管１４内をジボランガ
ス濃度５ｐｐｍで、かつ３０〜６０Ｔｏｒｒの圧カに保
持される。そして、マイクロ波電源１０から導波管１３
を介して石英管１４からなる反応器内にマイクロ波を導
入し、ブラズマを発生させる。そして、マイクロ波投入
電力と基板位置を調整して基板温度が８００〜８９０℃
となるように調整しながら、適当な時間、例えば２４時
間合成を行う。このように一方主面に一定の結晶面（１
１１）を有する白金薄膜を有する基板８の上にダイヤモ
ンド膜を気相合成することで、（１１１）面で構成され
る高配向のダイヤモンド膜が形成され、これがｐ+型ダ
イヤモンド層１となる（図３(a)）。
【００２７】上記のようにしてｐ+型ダイヤモンド層１
を形成した後、上記マイクロ波ＣＶＤ装置をそのまま用
いてアンドープのダイヤモンド膜２Ｆを約２μｍの厚み
でｐ +型ダイヤモンド層１上に形成する。なお、このダ
イヤモンド膜２Ｆの形成の際には、ジボランガスの反応
器内への導入は行わず、原料ガスのみを導入してダイヤ
モンド膜２Ｆの形成を行う。
を形成した後、上記マイクロ波ＣＶＤ装置をそのまま用
いてアンドープのダイヤモンド膜２Ｆを約２μｍの厚み
でｐ +型ダイヤモンド層１上に形成する。なお、このダ
イヤモンド膜２Ｆの形成の際には、ジボランガスの反応
器内への導入は行わず、原料ガスのみを導入してダイヤ
モンド膜２Ｆの形成を行う。
【００２８】それに続いて、上記マイクロ波ＣＶＤ装置
をそのまま用い、ｐ+型ダイヤモンド層１の形成条件と
同一条件で、ｐ+型ダイヤモンド膜３Ｆを約０．１μｍ
の厚みでダイヤモンド膜２Ｆ上に形成する（図３
(b)）。
をそのまま用い、ｐ+型ダイヤモンド層１の形成条件と
同一条件で、ｐ+型ダイヤモンド膜３Ｆを約０．１μｍ
の厚みでダイヤモンド膜２Ｆ上に形成する（図３
(b)）。
【００２９】次に、ｐ+型ダイヤモンド膜３Ｆ上に白金
をスパッタ法により全面コーティングして厚みが約１５
００Åの白金薄膜を形成した後、フォトリソグラフィー
工程を用いて幅０．５μｍの櫛形電極パターン（図１参
照）を形成してソース電極６を形成する。そして、この
ソース電極６をマスクとしてＥＣＲプラズマを用いてダ
イヤモンド膜２Ｆ、３Ｆを約１μｍの深さまでエッチン
グしてソース電極６と同一パターンを有するｐ+型ダイ
ヤモンド層３を形成するとともに、ダイヤモンド膜２Ｆ
の一方主面部２ａに凹部２ｂを形成して第２ダイヤモン
ド層２を形成する（図３(c)）。
をスパッタ法により全面コーティングして厚みが約１５
００Åの白金薄膜を形成した後、フォトリソグラフィー
工程を用いて幅０．５μｍの櫛形電極パターン（図１参
照）を形成してソース電極６を形成する。そして、この
ソース電極６をマスクとしてＥＣＲプラズマを用いてダ
イヤモンド膜２Ｆ、３Ｆを約１μｍの深さまでエッチン
グしてソース電極６と同一パターンを有するｐ+型ダイ
ヤモンド層３を形成するとともに、ダイヤモンド膜２Ｆ
の一方主面部２ａに凹部２ｂを形成して第２ダイヤモン
ド層２を形成する（図３(c)）。
【００３０】こうして凹部２ｂが形成されると、高周波
プラズマＣＶＤにより酸化けい素を凹部２ｂおよびソー
ス電極６上に全面コーティングして厚み５０Åの酸化け
い素膜を形成した後、Ａｒスパッタによりソース電極６
上の酸化けい素を除去して絶縁薄膜４を形成する（図３
(d)）。さらに、スパッタ法によりアルミニウムを絶縁
薄膜４およびソース電極６上に全面コーティングして厚
み１０００Åのアルミニウム膜を形成した後、Ａｒスパ
ッタによりソース電極６上のアルミニウムを除去してゲ
ート電極５を形成する（図３(ｅ)）。
プラズマＣＶＤにより酸化けい素を凹部２ｂおよびソー
ス電極６上に全面コーティングして厚み５０Åの酸化け
い素膜を形成した後、Ａｒスパッタによりソース電極６
上の酸化けい素を除去して絶縁薄膜４を形成する（図３
(d)）。さらに、スパッタ法によりアルミニウムを絶縁
薄膜４およびソース電極６上に全面コーティングして厚
み１０００Åのアルミニウム膜を形成した後、Ａｒスパ
ッタによりソース電極６上のアルミニウムを除去してゲ
ート電極５を形成する（図３(ｅ)）。
【００３１】最後に、基板８を除去して高配向のダイヤ
モンド層１の他方主面１ｂを露出した後、この露出面に
白金薄膜を蒸着してドレイン電極７を形成する（図
１）。
モンド層１の他方主面１ｂを露出した後、この露出面に
白金薄膜を蒸着してドレイン電極７を形成する（図
１）。
【００３２】上記のようにして製造されたダイヤモンド
半導体装置は、キャリア（この実施形態ではホールがキ
ャリアとなる）がソース電極６からｐ+型ダイヤモンド
層３を介してダイヤモンド層２に注入され、ｐ+型ダイ
ヤモンド層１からドレイン電極７に集められるものであ
り、ゲート電極５に印加するゲート電圧Ｖgに応じてチ
ャネル幅が変わり、電流が制御されて、図５に示すよう
なドレイン電圧−電流特性が得られる。すなわち、同図
に示すように、ゲート電極５に印加するゲート電圧Ｖg
が電圧Ｖ0（＜０）である場合には、ホールがソース領
域から引出されるか、またはゲート電圧によるビルトイ
ン・ポテンシャルの影響が小さく、ホールはドレイン電
圧ＶDによりほぼバリアなく移動する。一方、ゲート電
極５に正電圧を印加するにつれてホール電流の経路が次
第に狭くなり、遂にはＶg＝Ｖ2で遮断される。
半導体装置は、キャリア（この実施形態ではホールがキ
ャリアとなる）がソース電極６からｐ+型ダイヤモンド
層３を介してダイヤモンド層２に注入され、ｐ+型ダイ
ヤモンド層１からドレイン電極７に集められるものであ
り、ゲート電極５に印加するゲート電圧Ｖgに応じてチ
ャネル幅が変わり、電流が制御されて、図５に示すよう
なドレイン電圧−電流特性が得られる。すなわち、同図
に示すように、ゲート電極５に印加するゲート電圧Ｖg
が電圧Ｖ0（＜０）である場合には、ホールがソース領
域から引出されるか、またはゲート電圧によるビルトイ
ン・ポテンシャルの影響が小さく、ホールはドレイン電
圧ＶDによりほぼバリアなく移動する。一方、ゲート電
極５に正電圧を印加するにつれてホール電流の経路が次
第に狭くなり、遂にはＶg＝Ｖ2で遮断される。
【００３３】このように、この実施形態にかかるダイヤ
モンド半導体装置は、空間制御電流機構によりソース−
ドレイン間の電流が流れるように構成されており、ゲー
ト−ソース間の距離が短く、ゲートのチャネル方向の長
さが短いために、内部抵抗が小さく大電流を流すことが
できる。ただし、この特性は第１ダイヤモンド層として
機能するダイヤモンド層１の配向性や結晶性などのダイ
ヤモンド特性と密接に関係しており、上記のように優れ
たダイヤモンド特性を有するダイヤモンド、より好まし
くは単結晶のダイヤモンドにより第１ダイヤモンド層を
形成することで、はじめて大電力用のダイヤモンド半導
体装置が得られるものであって、この実施形態にかかる
ダイヤモンド半導体装置の空間制限電流は、図６に示す
ように、例えばドレイン電圧ＶD＝５Ｖで、１ｃｍ2当た
り１．８ｋＡの電流にもなる。
モンド半導体装置は、空間制御電流機構によりソース−
ドレイン間の電流が流れるように構成されており、ゲー
ト−ソース間の距離が短く、ゲートのチャネル方向の長
さが短いために、内部抵抗が小さく大電流を流すことが
できる。ただし、この特性は第１ダイヤモンド層として
機能するダイヤモンド層１の配向性や結晶性などのダイ
ヤモンド特性と密接に関係しており、上記のように優れ
たダイヤモンド特性を有するダイヤモンド、より好まし
くは単結晶のダイヤモンドにより第１ダイヤモンド層を
形成することで、はじめて大電力用のダイヤモンド半導
体装置が得られるものであって、この実施形態にかかる
ダイヤモンド半導体装置の空間制限電流は、図６に示す
ように、例えばドレイン電圧ＶD＝５Ｖで、１ｃｍ2当た
り１．８ｋＡの電流にもなる。
【００３４】また、この装置では、上記のように内部抵
抗が小さく、しかもゲート容量が小さいため、時定数が
短いので、高周波用半導体装置としても適している。
抗が小さく、しかもゲート容量が小さいため、時定数が
短いので、高周波用半導体装置としても適している。
【００３５】また、ダイヤモンド層２とゲート電極５と
の間に絶縁薄膜４を設けているので、リーク電流の発生
を効果的に防止することができる。
の間に絶縁薄膜４を設けているので、リーク電流の発生
を効果的に防止することができる。
【００３６】さらに、上記実施形態では、パターンニン
グされたソース電極６を利用してセルフアライメントで
絶縁薄膜４およびゲート電極５がパターニングされてい
るため、フォトリソグラフィ−工程を最小限の１回に抑
えることができ、製造工程を簡素化し、製造コストの低
減を図ることができる。
グされたソース電極６を利用してセルフアライメントで
絶縁薄膜４およびゲート電極５がパターニングされてい
るため、フォトリソグラフィ−工程を最小限の１回に抑
えることができ、製造工程を簡素化し、製造コストの低
減を図ることができる。
【００３７】なお、ｐ+型ダイヤモンド層１、３でのボ
ロン濃度については、１×１０19〜５×１０23／cm3の
範囲に制御するのが望ましい。なんとなれば、ボロン濃
度が１×１０19／cm3よりも少なくなると、電極との接
触抵抗が大きくなり、電力損失が大きくなる。逆にボロ
ン濃度が５×１０23／cm3よりも多くなると、ダイヤモ
ンド層の結晶性が損なわれて空間制限電流が小さくなる
からである。
ロン濃度については、１×１０19〜５×１０23／cm3の
範囲に制御するのが望ましい。なんとなれば、ボロン濃
度が１×１０19／cm3よりも少なくなると、電極との接
触抵抗が大きくなり、電力損失が大きくなる。逆にボロ
ン濃度が５×１０23／cm3よりも多くなると、ダイヤモ
ンド層の結晶性が損なわれて空間制限電流が小さくなる
からである。
【００３８】以上、実施の形態に即してこの発明を説明
したが、この発明は上記実施の形態に限定されるもので
はなく、例えば、以下のように構成してもよい。
したが、この発明は上記実施の形態に限定されるもので
はなく、例えば、以下のように構成してもよい。
【００３９】(1) 優れた配向性および結晶性を有するダ
イヤモンド層１の製造方法としては、上記した方法の他
に、基板８としてシリコンまたは白金の単体である白金
基板や白金合金基板を用いて、該基板１上にダイヤモン
ド層を気相合成するようにしてもよい。また、第１ダイ
ヤモンド層の気相合成方法としては、上記方法以外に、
特開平８−１５１２９６号や特開平９−４８６９３号公
報に記載された「単結晶ダイヤモンド膜の形成方法」も
用いてもよい。
イヤモンド層１の製造方法としては、上記した方法の他
に、基板８としてシリコンまたは白金の単体である白金
基板や白金合金基板を用いて、該基板１上にダイヤモン
ド層を気相合成するようにしてもよい。また、第１ダイ
ヤモンド層の気相合成方法としては、上記方法以外に、
特開平８−１５１２９６号や特開平９−４８６９３号公
報に記載された「単結晶ダイヤモンド膜の形成方法」も
用いてもよい。
【００４０】(2) 上記実施形態では、（１１１）面で構
成される高配向のダイヤモンド膜を形成し、これを第１
ダイヤモンド層１としているが、結晶配向はこれに限定
されるものではなく、例えば基板８の上面に形成される
白金薄膜等の配向を（１００）面とすることで、第１ダ
イヤモンド層１を（１００）面に配向させるようにして
もよい。このように、第１ダイヤモンド層１の配向性や
結晶性などのダイヤモンド特性に関しては、基板８の前
処理、基板８の材料、ダイヤモンド気相合成条件などを
適切に選択することで制御することができる。
成される高配向のダイヤモンド膜を形成し、これを第１
ダイヤモンド層１としているが、結晶配向はこれに限定
されるものではなく、例えば基板８の上面に形成される
白金薄膜等の配向を（１００）面とすることで、第１ダ
イヤモンド層１を（１００）面に配向させるようにして
もよい。このように、第１ダイヤモンド層１の配向性や
結晶性などのダイヤモンド特性に関しては、基板８の前
処理、基板８の材料、ダイヤモンド気相合成条件などを
適切に選択することで制御することができる。
【００４１】(3) 上記実施形態では、第２ダイヤモンド
層としてアンドープのダイヤモンド層２を用いている
が、ボロンや窒素などの不純物をドープしたダイヤモン
ド層を用いてもよく、不純物濃度が１×１０18／cm3以
下であれば、上記実施形態と同様の特性が得られる。
層としてアンドープのダイヤモンド層２を用いている
が、ボロンや窒素などの不純物をドープしたダイヤモン
ド層を用いてもよく、不純物濃度が１×１０18／cm3以
下であれば、上記実施形態と同様の特性が得られる。
【００４２】(4) 上記実施形態では、第１および第３ダ
イヤモンド層１、３にドープする不純物として共にボロ
ンを採用しているが、不純物の種類および組み合わせと
しては、これに限定されるものではなく、種々のドナー
やアクセプタとなる元素を用いることができる。また、
不純物のドープ方法として、上記実施形態では気相合成
法を採用しているが、他のドープ方法、例えばイオン注
入法など用いてもよい。
イヤモンド層１、３にドープする不純物として共にボロ
ンを採用しているが、不純物の種類および組み合わせと
しては、これに限定されるものではなく、種々のドナー
やアクセプタとなる元素を用いることができる。また、
不純物のドープ方法として、上記実施形態では気相合成
法を採用しているが、他のドープ方法、例えばイオン注
入法など用いてもよい。
【００４３】(5) 上記実施形態では、第２ダイヤモンド
層２とソース電極６との間にｐ+型ダイヤモンド層３を
介挿させているが、このダイヤモンド層３はダイヤモン
ド半導体装置における必須の構成要件ではなく、ソース
電極６を第２ダイヤモンド層２上に直接設けるようにし
てもよいが、第２ダイヤモンド層２およびソース電極６
の材料組み合わせによって整流特性が発生することがあ
る。
層２とソース電極６との間にｐ+型ダイヤモンド層３を
介挿させているが、このダイヤモンド層３はダイヤモン
ド半導体装置における必須の構成要件ではなく、ソース
電極６を第２ダイヤモンド層２上に直接設けるようにし
てもよいが、第２ダイヤモンド層２およびソース電極６
の材料組み合わせによって整流特性が発生することがあ
る。
【００４４】(6) 上記実施形態では、ゲート電極５が絶
縁薄膜４を介して第２ダイヤモンド層２上に配置されて
いるが、ゲート電極５を第２ダイヤモンド層２に直接形
成するようにしてもよい。
縁薄膜４を介して第２ダイヤモンド層２上に配置されて
いるが、ゲート電極５を第２ダイヤモンド層２に直接形
成するようにしてもよい。
【００４５】(7) 上記実施形態では、第２ダイヤモンド
層２の厚みは約２μｍ設定されているが、ダイヤモンド
半導体を通常のトランジスタとして機能させるために
は、第２ダイヤモンド層２の厚みを０．５〜１０μｍに
設定するのが望ましい。
層２の厚みは約２μｍ設定されているが、ダイヤモンド
半導体を通常のトランジスタとして機能させるために
は、第２ダイヤモンド層２の厚みを０．５〜１０μｍに
設定するのが望ましい。
【００４６】(8) 上記実施形態では、ゲート電極５の相
互間隔を約１μｍに設定しているが、この相互間隔につ
いては任意であり、これを１μｍ以下に設定した場合に
は、電流を完全な遮断するためには、相互間隔の減少に
伴ってゲート電圧を大きくする必要がある。
互間隔を約１μｍに設定しているが、この相互間隔につ
いては任意であり、これを１μｍ以下に設定した場合に
は、電流を完全な遮断するためには、相互間隔の減少に
伴ってゲート電圧を大きくする必要がある。
【００４７】(9) 上記実施形態では、ソース電極６およ
びドレイン電極７として白金を用いているが、これらの
電極６、７を構成する電極材料は任意である。ただし、
種々の実験結果から、電極材料として白金、あるいは白
金を５０原子％以上含有する白金合金を用いることで、
耐熱性およびダイヤモンド層との密着性を高めることが
でき、ダイヤモンド層との接触抵抗を小さくすることが
できるため、ダイヤモンド半導体装置に適していること
がわかった。
びドレイン電極７として白金を用いているが、これらの
電極６、７を構成する電極材料は任意である。ただし、
種々の実験結果から、電極材料として白金、あるいは白
金を５０原子％以上含有する白金合金を用いることで、
耐熱性およびダイヤモンド層との密着性を高めることが
でき、ダイヤモンド層との接触抵抗を小さくすることが
できるため、ダイヤモンド半導体装置に適していること
がわかった。
【００４８】
【発明の効果】この発明によれば、第１ダイヤモンド層
の一方主面に第２ダイヤモンド層を形成する一方、他方
主面に第２電極を形成し、さらにこの第２ダイヤモンド
層上に制御電極が選択的に形成されるとともに、第１電
極が直接あるいは第３ダイヤモンド層を介して間接的に
制御電極と隣接して選択的に第２ダイヤモンド層に電位
を印加するように構成しているので、第１および第２電
極の間の電流は空間制限電流機構により流れ、内部抵抗
を平面型のダイヤモンド半導体装置よりも小さくするこ
とができ、より大きな電流を流すことができる。また、
少なくとも一方主面が一定の結晶面を有する白金の単体
または合金で構成された基板の上に第１導電型の不純物
を含む第１ダイヤモンド層を形成しており、第１ダイヤ
モンド層の配向性および結晶性を高めることができ、ダ
イヤモンド層の内部欠陥を少なくして半導体装置の性能
を向上させることができる。
の一方主面に第２ダイヤモンド層を形成する一方、他方
主面に第２電極を形成し、さらにこの第２ダイヤモンド
層上に制御電極が選択的に形成されるとともに、第１電
極が直接あるいは第３ダイヤモンド層を介して間接的に
制御電極と隣接して選択的に第２ダイヤモンド層に電位
を印加するように構成しているので、第１および第２電
極の間の電流は空間制限電流機構により流れ、内部抵抗
を平面型のダイヤモンド半導体装置よりも小さくするこ
とができ、より大きな電流を流すことができる。また、
少なくとも一方主面が一定の結晶面を有する白金の単体
または合金で構成された基板の上に第１導電型の不純物
を含む第１ダイヤモンド層を形成しており、第１ダイヤ
モンド層の配向性および結晶性を高めることができ、ダ
イヤモンド層の内部欠陥を少なくして半導体装置の性能
を向上させることができる。
【図１】この発明にかかるダイヤモンド半導体装置の一
の実施形態を示す平面図である。
の実施形態を示す平面図である。
【図２】図１のＡ−Ａ線断面図である。
【図３】図１に示したダイヤモンド半導体装置の製法の
一例を示す図である。
一例を示す図である。
【図４】図１に示したダイヤモンド半導体装置を製造す
るためのダイヤモンド気相合成用マイクロ波ＣＶＤ装置
の一例を示す図である。
るためのダイヤモンド気相合成用マイクロ波ＣＶＤ装置
の一例を示す図である。
【図５】図１に示したダイヤモンド半導体装置のドレイ
ン電圧−電流特性を示すグラフである。
ン電圧−電流特性を示すグラフである。
【図６】図１に示したダイヤモンド半導体装置の電流密
度特性を示すグラフである。
度特性を示すグラフである。
【図７】従来のダイヤモンド半導体装置を示す図であ
る。
る。
１…ｐ+型単結晶ダイヤモンド層（第１ダイヤモンド
層） １ａ…一方主面 １ｂ…他方主面 ２…ダイヤモンド層（第２ダイヤモンド層） ３…ｐ+型ダイヤモンド層（第３ダイヤモンド層） ４…絶縁薄膜 ５…ゲート電極（制御電極） ６…ソース電極（第１電極） ７…ドレイン電極（第２電極） ８…基板
層） １ａ…一方主面 １ｂ…他方主面 ２…ダイヤモンド層（第２ダイヤモンド層） ３…ｐ+型ダイヤモンド層（第３ダイヤモンド層） ４…絶縁薄膜 ５…ゲート電極（制御電極） ６…ソース電極（第１電極） ７…ドレイン電極（第２電極） ８…基板
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６５８Ｆ
Claims (12)
- 【請求項１】 気相合成により形成された高配向ダイヤ
モンド膜からなり、しかも、その内部に第１導電型の不
純物を含む第１ダイヤモンド層と、 前記第１ダイヤモンド層の一方主面上に形成され、しか
も、その内部に不純物を含まないか、あるいは前記第１
ダイヤモンド層中の不純物濃度よりも低い濃度の不純物
を含む第２ダイヤモンド層と、 前記第２ダイヤモンド層の両主面のうち前記第１ダイヤ
モンド層と接合する一方主面と反対側の他方主面上に、
選択的に形成された少なくとも１つの制御電極と、 前記第２ダイヤモンド層の他方主面に前記制御電極と隣
接して選択的に電位を与えるための第１電極と、 前記第１ダイヤモンド層の他方主面上に形成されて前記
第１ダイヤモンド層に電位を与えるための第２電極と、
を備えたことを特徴とするダイヤモンド半導体装置。 - 【請求項２】 前記第１ダイヤモンド層内の不純物がボ
ロンであり、その不純物濃度が１×１０19〜５×１０23
／cm3である請求項１記載のダイヤモンド半導体装置。 - 【請求項３】 前記第２ダイヤモンド層内の不純物が第
１導電型である請求項１または２記載のダイヤモンド半
導体装置。 - 【請求項４】 前記第２ダイヤモンド層内の不純物がボ
ロンであり、その不純物濃度が１×１０18／cm3以下で
ある請求項３記載のダイヤモンド半導体装置。 - 【請求項５】 前記第２ダイヤモンド層内の不純物が第
２導電型である請求項１または２記載のダイヤモンド半
導体装置。 - 【請求項６】 前記第２ダイヤモンド層内の不純物が窒
素であり、その不純物濃度が１×１０18／cm3以下であ
る請求項５記載のダイヤモンド半導体装置。 - 【請求項７】 前記第２ダイヤモンド層と前記第１電極
の間に設けられた第１導電型の第３ダイヤモンド層をさ
らに備えた請求項１〜６のいずれかに記載のダイヤモン
ド半導体装置。 - 【請求項８】 前記第３ダイヤモンド層内の不純物がボ
ロンであり、その不純物濃度が１×１０19〜５×１０23
／cm3である請求項７記載のダイヤモンド半導体装置。 - 【請求項９】 前記第２ダイヤモンド層と前記制御電極
の間に設けられた絶縁薄膜をさらに備えた請求項１〜８
のいずれかに記載のダイヤモンド半導体装置。 - 【請求項１０】 前記第２ダイヤモンド層の厚みが０．
５〜１０μｍである請求項１〜９のいずれかに記載のダ
イヤモンド半導体装置。 - 【請求項１１】 複数の制御電極が１μｍ以下の間隔で
分散配置された請求項１〜１０のいずれかに記載のダイ
ヤモンド半導体装置。 - 【請求項１２】 前記第１および第２電極の少なくとも
一方が白金単体または白金を５０原子％以上含有する合
金からなる請求項１〜１１のいずれかに記載のダイヤモ
ンド半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307180A JP2002118257A (ja) | 2000-10-06 | 2000-10-06 | ダイヤモンド半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000307180A JP2002118257A (ja) | 2000-10-06 | 2000-10-06 | ダイヤモンド半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002118257A true JP2002118257A (ja) | 2002-04-19 |
Family
ID=18787732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000307180A Pending JP2002118257A (ja) | 2000-10-06 | 2000-10-06 | ダイヤモンド半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002118257A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250767A (ja) * | 2005-03-11 | 2006-09-21 | National Institute For Materials Science | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
| JP2010062388A (ja) * | 2008-09-04 | 2010-03-18 | Kobe Steel Ltd | ダイヤモンド半導体素子 |
| JP2010516600A (ja) * | 2007-01-22 | 2010-05-20 | エレメント シックス リミテッド | 高一様性のホウ素ドープト単結晶ダイヤモンド材料 |
| JP2017092398A (ja) * | 2015-11-16 | 2017-05-25 | 国立研究開発法人産業技術総合研究所 | ダイヤモンド電子素子 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661494A (ja) * | 1992-06-09 | 1994-03-04 | Kobe Steel Ltd | 縦型ダイヤモンド電界効果トランジスタ及びその製造方法 |
| JPH06177400A (ja) * | 1992-09-21 | 1994-06-24 | Kobe Steel Ltd | 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 |
| JPH06209014A (ja) * | 1992-09-14 | 1994-07-26 | Sumitomo Electric Ind Ltd | 半導体素子 |
| JPH08139109A (ja) * | 1994-09-16 | 1996-05-31 | Tokyo Gas Co Ltd | 素子分離された水素終端ダイヤモンド半導体素子および該半導体素子の製造方法 |
| JPH098300A (ja) * | 1995-04-20 | 1997-01-10 | Toshiba Corp | 半導体装置 |
| JP2000106435A (ja) * | 1998-09-29 | 2000-04-11 | Toshiba Corp | 電力用素子 |
-
2000
- 2000-10-06 JP JP2000307180A patent/JP2002118257A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0661494A (ja) * | 1992-06-09 | 1994-03-04 | Kobe Steel Ltd | 縦型ダイヤモンド電界効果トランジスタ及びその製造方法 |
| JPH06209014A (ja) * | 1992-09-14 | 1994-07-26 | Sumitomo Electric Ind Ltd | 半導体素子 |
| JPH06177400A (ja) * | 1992-09-21 | 1994-06-24 | Kobe Steel Ltd | 二重ダイヤモンドメサ垂直型電界効果トランジスタ及びその製造方法 |
| JPH08139109A (ja) * | 1994-09-16 | 1996-05-31 | Tokyo Gas Co Ltd | 素子分離された水素終端ダイヤモンド半導体素子および該半導体素子の製造方法 |
| JPH098300A (ja) * | 1995-04-20 | 1997-01-10 | Toshiba Corp | 半導体装置 |
| JP2000106435A (ja) * | 1998-09-29 | 2000-04-11 | Toshiba Corp | 電力用素子 |
Non-Patent Citations (1)
| Title |
|---|
| MICHAEL W. GEIS: "Diamond Transistor Performance and Fabrication", PROCEEDINGS OF THE IEEE, vol. 79, no. 5, JPN6008025683, May 1991 (1991-05-01), pages 669 - 676, ISSN: 0001053390 * |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006250767A (ja) * | 2005-03-11 | 2006-09-21 | National Institute For Materials Science | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
| JP4639334B2 (ja) * | 2005-03-11 | 2011-02-23 | 独立行政法人物質・材料研究機構 | ダイヤモンド膜、その製造方法、電気化学素子、及びその製造方法 |
| JP2010516600A (ja) * | 2007-01-22 | 2010-05-20 | エレメント シックス リミテッド | 高一様性のホウ素ドープト単結晶ダイヤモンド材料 |
| US8362492B2 (en) | 2007-01-22 | 2013-01-29 | Diamond Microwave Devices Limited | Electronic field effect devices and methods for their manufacture |
| US8648354B2 (en) | 2007-01-22 | 2014-02-11 | Diamond Microwave Devices Limited | Electronic field effect devices and methods for their manufacture |
| US9034200B2 (en) | 2007-01-22 | 2015-05-19 | Element Six Limited Technologies Limited | Plasma etching of diamond surfaces |
| US10011491B2 (en) | 2007-01-22 | 2018-07-03 | Element Six Technologies Limited | Plasma etching of diamond surfaces |
| JP2010062388A (ja) * | 2008-09-04 | 2010-03-18 | Kobe Steel Ltd | ダイヤモンド半導体素子 |
| JP2017092398A (ja) * | 2015-11-16 | 2017-05-25 | 国立研究開発法人産業技術総合研究所 | ダイヤモンド電子素子 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2542448B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| KR100283788B1 (ko) | 전계효과박막트랜지스터의제조방법 | |
| JP3369638B2 (ja) | 縦型ダイヤモンド電界効果トランジスタ | |
| US6846728B2 (en) | Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film | |
| JPS6049669A (ja) | 薄膜トランジスタ | |
| JP2000269515A (ja) | 低温薄膜トランジスタの作製方法およびトランジスタ・デバイス | |
| JP4582542B2 (ja) | ダイヤモンド電界効果トランジスタ及びその製造方法 | |
| KR20020092434A (ko) | 전계 효과 트랜지스터 및 그 제조 방법 | |
| US5429983A (en) | Method of manufacturing semiconductor device | |
| US5243199A (en) | High frequency device | |
| KR20020058271A (ko) | 박막 트랜지스터 및 그 제조방법 | |
| JP2007103728A (ja) | 炭化珪素半導体装置 | |
| JP2514721B2 (ja) | Ｍｅｓ型電界効果トランジスタ | |
| CN114171392B (zh) | 一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法 | |
| JP2002118257A (ja) | ダイヤモンド半導体装置 | |
| JP3714803B2 (ja) | ダイヤモンド電界効果トランジスタの製造方法 | |
| US4998152A (en) | Thin film transistor | |
| US6524958B2 (en) | Method of forming channel in thin film transistor using non-ionic excited species | |
| JPH07115191A (ja) | ダイヤモンド電界効果トランジスタ及びその製造方法 | |
| EP0334052B1 (en) | Thin film transistor | |
| JP4450719B2 (ja) | 半導体素子の製造方法 | |
| JP3273985B2 (ja) | ダイヤモンド電界効果トランジスタ | |
| US5760420A (en) | Contact layer of a thin film transistor | |
| KR970011502B1 (ko) | 다결정실리콘 박막트랜지스터의 제조방법 | |
| KR930001267B1 (ko) | 불순물 도핑방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040401 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040729 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080603 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080729 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090901 |