JP2007103728A - 炭化珪素半導体装置 - Google Patents
炭化珪素半導体装置 Download PDFInfo
- Publication number
- JP2007103728A JP2007103728A JP2005292694A JP2005292694A JP2007103728A JP 2007103728 A JP2007103728 A JP 2007103728A JP 2005292694 A JP2005292694 A JP 2005292694A JP 2005292694 A JP2005292694 A JP 2005292694A JP 2007103728 A JP2007103728 A JP 2007103728A
- Authority
- JP
- Japan
- Prior art keywords
- sic
- layer
- crystal
- silicon carbide
- sigec
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】縦型のSiCMOSFETにおけるチャネル層14が、Alのドープによりp型半導体に構成されると共に、イオン半径が大きく禁制帯幅が狭いGeがドープされたSi0.9Ge0.1C混晶とすることでチャネル領域の格子定数を大きくする。さらにリンや窒素などの不純物をドープして結晶内での電子供給を可能とする。
【選択図】図1
Description
(第1実施形態)
本発明の炭化珪素半導体装置の第1実施形態を図1〜図3を参照して説明する。本実施形態の炭化珪素半導体装置は、ゲート電極をMOS構造に構成すると共に、チャネル領域をなすチャネル層として、6方晶系のSiC結晶に気相成長法によりGeをSi0.9Ge0.1C(x=0.1)の組成となるようにドーピングしてなるSiGeC混晶からなる層を設け、ソース側から該ソース形成面と逆側の面に形成されたドレインに向かって素子内を縦断する縦方向に電子が流れる縦型のMOS型電界効果トランジスタ(MOSFET)に構成したものである。
SiC基板(N+;4H−SiC(0001)8°off toward[11-20]、窒素ドープ、キャリア濃度3×1018cm-3)を用意し、SiC基板を1400〜2000℃(より好ましくは1500〜1700℃)に加熱して、CVD法〔キャリアガス:水素(H2)、原料ガス:モノシラン(SiH4)及びプロパン(C3H8)、N型伝導用原料:窒素(N2)〕を用いた常法により、図2−(a)に示すように、SiC基板11上に厚み1μmのSiCバッファ層(N+;窒素ドープ、キャリア濃度3×1018cm-3)12をエピタキシャル成長させて形成した。
次に、上記より得られた積層体のSiCコンタクト層15の表面全体に、プラズマCVD法を用いた常法により、マスク用のSiO2膜を形成した。なお、プラズマCVD法以外に、LPCVD法やスパッタ法等を用いて形成することもできる。形成されたSiO2膜上には更に、半導体製造工程で一般に用いられるフォトリソ法により、ゲート電極を形成するための領域(ゲート形成領域)が開口、つまりゲート形成領域となる範囲のSiO2膜が露出するようにパターニングされたフォトレジスト膜(不図示)を形成した。そして、CHF3ガスを用いたドライエッチング法により、図2−(b)に示すように、ゲート形成領域に相当する範囲のSiO2膜21を、SiCコンタクト層15が露出するまでエッチング処理して開口し、凹形状の溝部19を形成した。その後、残存するフォトレジスト膜をレジスト剥離液を用いて除去した。
熱酸化炉内に溝部19が形成された前記積層体を入れ、酸素雰囲気中で1000〜1300℃に加熱して積層体の外側表面の全体を酸化し、図2−(d)に示すように、SiO2の酸化被膜22を形成した。なお、図2−(d)には、積層体の上部と底部に酸化被膜22が形成されているところを示す。
上記のように、積層体の上部に形成された酸化被膜22上に更に、半導体製造工程で一般に用いられるフォトリソ法により、ソース電極を形成するための領域(ソース形成領域)が開口、つまりソース形成領域となる範囲のゲート酸化膜が露出するようにパターニングされたフォトレジスト膜(不図示)を形成した。そして、CHF3ガスを用いたドライエッチング法により、図2−(e)に示すように、ソース形成領域に相当する範囲の酸化被膜22を、SiCコンタクト層15が露出するまでエッチング処理して開口した。
次に、積層体の底部に形成された酸化被膜22を、SF6ガスを用いたドライエッチング法によりエッチング処理して除去し、酸化被膜22が除去されてSiC基板が露出した領域に、真空蒸着装置を用いて、図2−(e)に示すようにドレイン電極20を成膜した。
次に、前記4)の操作と同様にして、半導体製造工程で一般に用いられるフォトリソ法により、ゲート形成領域である溝部19の底面のゲート酸化膜18及び、ソース電極16が露出するようにパターニングされたフォトレジスト膜(不図示)を形成し、真空蒸着装置を用いて、図3−(f)に示すように、露出したゲート酸化膜18及びソース電極16上にTiとAlとを蒸着し、厚み1.1μmのTi層/Al層(Ti厚0.1μm+Al厚1.0μm)からなるゲート電極17と配線23とを成膜した。そして、リフトオフ法により、レジスト剥離液を用いてフォトレジスト膜上に形成されている不要な電極材と残存するフォトレジスト膜とをともに除去した。
次に、プラズマCVD法を用いた常法により、ゲート電極17、ゲート酸化膜18、及び配線23等を覆うようにして積層体の上部全面に表面保護膜用のSiO2膜を形成した。なお、プラズマCVD法以外に、LPCVD法やスパッタ法等を用いて形成することもできる。形成されたSiO2膜上には更に、半導体製造工程で一般に用いられるフォトリソ法により、ソース電極16上に設けられた配線23の一部が露出するようにパターニングされたフォトレジスト膜(不図示)を形成した。そして、CHF3ガスを用いたドライエッチング法により、図3−(g)に示すように、ソース電極16上の配線23が露出するまでエッチング処理し、配線23の露出部以外を被覆するように表面保護膜(SiO2膜)24を形成した。その後、残存するフォトレジスト膜をレジスト剥離液を用いて除去した。
本発明の炭化珪素半導体装置の第2実施形態を図4〜図6を参照して説明する。本実施形態は、ゲート電極をMOS構造に構成すると共に、チャネル領域をなすチャネル層としてSi0.95Ge0.05C混晶からなる層を設け、積層体(ウエハ)の一方の側に設けられたソース及びドレイン間の横方向に電子が流れる横型のMOS型電界効果トランジスタ(MOSFET)に構成したものである。
SiC基板(P-;4H−SiC(0001)8°off toward[11-20]、Alドープ、キャリア濃度3×1018cm-3)を用意し、SiC基板を1400〜2000℃に加熱して、CVD法〔キャリアガス:H2、原料ガス:SiH4及びC3H8、P型伝導用原料:トリメチルアルミニウム(TMA)〕を用いた常法により、図5−(a)に示すように、SiC基板31上に、厚み5μmのSiC層(P-;Alドープ、キャリア濃度3×1018cm-3)32を形成した。
次に、上記より得られた積層体のSiCコンタクト層15の表面に、プラズマCVD法を用いた常法により、マスク用のSiO2膜を形成した。なお、プラズマCVD法以外に、LPCVD法やスパッタ法等を用いて形成することもできる。形成されたSiO2膜上には更に、半導体製造工程で一般に用いられるフォトリソ法により、ゲート電極を形成するための領域(ゲート形成領域)が開口、つまりゲート形成領域となる範囲のSiO2膜が露出するようにパターニングされたフォトレジスト膜(不図示)を形成した。そして、CHF3ガスを用いたドライエッチング法により、図5−(b)に示すように、ゲート形成領域に相当する範囲のSiO2膜21を、SiCコンタクト層15が露出するまでエッチング処理して開口し、凹形状の溝部19を形成した。その後、残存するフォトレジスト膜をレジスト剥離液を用いて除去した。
熱酸化炉内に溝部19が形成された前記積層体を入れ、酸素雰囲気中で1000〜1300℃に加熱して積層体の上側表面を酸化し、図5−(d)に示すように、SiO2の酸化被膜22を形成した。
上記のように、積層体の上部に形成された酸化被膜22上に更に、半導体製造工程で一般に用いられるフォトリソ法により、ソース電極及びドレイン電極を形成するための領域(ソース形成領域及びドレイン形成領域)とゲート電極を形成するための領域(ゲート形成領域)とが開口するようにパターニングされたフォトレジスト膜(不図示)を形成した。そして、CHF3ガスを用いたドライエッチング法により、図5−(e)に示すように、ソース形成領域及びドレイン形成領域に相当する範囲の酸化被膜22をSiCコンタクト層15が露出するまでエッチング処理して開口すると共に、ゲート形成領域に相当する範囲の酸化被膜22をSiGeCチャネル層34が露出するまでエッチング処理して開口した。このとき、SiCコンタクト層15表面の一部及び露出する側面を覆うようにしてゲート酸化膜18が形成されている。
次に、第1実施形態と同様にして、前記4)の操作と同様にして、半導体製造工程で一般に用いられるフォトリソ法により、溝部19近傍のゲート酸化膜18並びに、ソース電極16及びドレイン電極20が露出するようにパターニングされたフォトレジスト膜(不図示)を形成し、真空蒸着装置を用いて、図6−(f)に示すように、溝部19近傍のゲート酸化膜18上並びに、ソース電極16及びドレイン電極20上にTiとAlとを蒸着し、厚み1.1μmのTi層/Al層(Ti厚0.1μm+Al厚1.0μm)からなるゲート電極17と配線23とを成膜した。そして、リフトオフ法により、レジスト剥離液を用いてフォトレジスト膜上に形成されている不要な電極材と残存するフォトレジスト膜とをともに除去した。
次に、プラズマCVD法を用いた常法により、ゲート電極17、ゲート酸化膜18、及び配線23等を覆うようにして積層体の上部全面に表面保護膜用のSiO2膜を形成した。なお、プラズマCVD法以外に、LPCVD法やスパッタ法等を用いて形成することもできる。形成されたSiO2膜上には更に、半導体製造工程で一般に用いられるフォトリソ法により、ソース電極16及びドレイン電極20上に設けられた配線23の一部が露出するようにパターニングされたフォトレジスト膜(不図示)を形成した。そして、CHF3ガスを用いたドライエッチング法により、図6−(g)に示すように、ソース電極16及びドレイン電極20上の配線23が露出するまでエッチング処理し、配線23の露出部以外を被覆するように表面保護膜(SiO2膜)24を形成した。その後、残存するフォトレジスト膜をレジスト剥離液を用いて除去した。
本発明の炭化珪素半導体装置の第3実施形態を図7を参照して説明する。本実施形態は、ゲート電極をMOS構造に構成すると共に、第1実施形態の縦型のMOSFETにおけるSi0.9Ge0.1C混晶からなるSiGeCチャネル層を、SiCチャネル層とSi0.9Ge0.1C混晶からなる歪供給層との積層構造にして構成したものである。
16…ソース電極
18…ゲート酸化膜
19…ゲート電極
20…ドレイン電極
40,50…SiCチャネル層
41,51…SiGeC歪供給層
Claims (4)
- ゲート電極及びゲート酸化膜と、ソース電極と、ドレイン電極とを備えた炭化珪素半導体装置において、
チャネル領域形成部位が、不純物のドープによりn型もしくはp型半導体に構成されると共に、SiC結晶にGeがドープされたSi1-xGexC混晶〔0<x<1〕を含むことを特徴とする炭化珪素半導体装置。 - ゲート電極及びゲート酸化膜と、ソース電極と、ドレイン電極とを備えた炭化珪素半導体装置において、
不純物のドープによりn型もしくはp型半導体に構成されたSiC結晶を含むチャネル領域形成部位と、
前記チャネル領域形成部位に隣接して設けられ、不純物のドープにより前記チャネル領域形成部位と逆型の半導体に構成されると共に、SiC結晶にGeがドープされたSi1-xGexC混晶〔0<x<1〕を含む歪供給層と、
を有することを特徴とする炭化珪素半導体装置。 - 前記Si1-xGexC混晶を形成するSiC結晶が、4H−SiC結晶である請求項1又は2に記載の炭化珪素半導体装置。
- 前記xが0<x<0.2を満たす請求項1〜3のいずれか1項に記載の炭化珪素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292694A JP4857697B2 (ja) | 2005-10-05 | 2005-10-05 | 炭化珪素半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005292694A JP4857697B2 (ja) | 2005-10-05 | 2005-10-05 | 炭化珪素半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007103728A true JP2007103728A (ja) | 2007-04-19 |
JP4857697B2 JP4857697B2 (ja) | 2012-01-18 |
Family
ID=38030360
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005292694A Expired - Fee Related JP4857697B2 (ja) | 2005-10-05 | 2005-10-05 | 炭化珪素半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4857697B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157751A (ja) * | 2005-11-30 | 2007-06-21 | Toyota Motor Corp | 炭化珪素半導体装置及びその製造方法 |
JP2014135366A (ja) * | 2013-01-09 | 2014-07-24 | Toshiba Corp | 半導体装置 |
JP2019140186A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社東芝 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法。 |
JP2023518744A (ja) * | 2020-03-20 | 2023-05-08 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 炭化ケイ素基板の結晶学的c面でオーミック接触を生成するための方法およびオーミック接触 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367154B (zh) * | 2012-03-31 | 2016-03-16 | 中芯国际集成电路制造(上海)有限公司 | 晶体管及其形成方法 |
JP6952670B2 (ja) | 2018-10-22 | 2021-10-20 | 株式会社東芝 | 半導体装置、基板、及び、半導体装置の製造方法 |
JP7023882B2 (ja) | 2019-02-04 | 2022-02-22 | 株式会社東芝 | 半導体装置の製造方法、基板の製造方法、半導体装置、基板、及び、基板の製造装置 |
JP7319501B2 (ja) | 2019-10-09 | 2023-08-02 | 株式会社東芝 | 基板の製造方法、半導体装置の製造方法、基板及び半導体装置 |
JP7292175B2 (ja) | 2019-10-16 | 2023-06-16 | 株式会社東芝 | 半導体装置 |
JP7319502B2 (ja) | 2020-01-09 | 2023-08-02 | 株式会社東芝 | 炭化珪素基体の製造方法、半導体装置の製造方法、炭化珪素基体、及び、半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312686A (ja) * | 1998-04-28 | 1999-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2002237590A (ja) * | 2001-02-09 | 2002-08-23 | Univ Tohoku | Mos型電界効果トランジスタ |
JP2005012214A (ja) * | 2003-06-17 | 2005-01-13 | Internatl Business Mach Corp <Ibm> | 超スケーラブルな高速ヘテロ接合垂直nチャネルmisfetおよびその方法 |
JP2005019970A (ja) * | 2003-06-23 | 2005-01-20 | Sharp Corp | 歪みシリコンフィンfetデバイス |
JP2005244180A (ja) * | 2004-01-27 | 2005-09-08 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
-
2005
- 2005-10-05 JP JP2005292694A patent/JP4857697B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312686A (ja) * | 1998-04-28 | 1999-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置とその製造方法 |
JP2002237590A (ja) * | 2001-02-09 | 2002-08-23 | Univ Tohoku | Mos型電界効果トランジスタ |
JP2005012214A (ja) * | 2003-06-17 | 2005-01-13 | Internatl Business Mach Corp <Ibm> | 超スケーラブルな高速ヘテロ接合垂直nチャネルmisfetおよびその方法 |
JP2005019970A (ja) * | 2003-06-23 | 2005-01-20 | Sharp Corp | 歪みシリコンフィンfetデバイス |
JP2005244180A (ja) * | 2004-01-27 | 2005-09-08 | Fuji Electric Holdings Co Ltd | 炭化けい素半導体素子の製造方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007157751A (ja) * | 2005-11-30 | 2007-06-21 | Toyota Motor Corp | 炭化珪素半導体装置及びその製造方法 |
JP2014135366A (ja) * | 2013-01-09 | 2014-07-24 | Toshiba Corp | 半導体装置 |
JP2019140186A (ja) * | 2018-02-07 | 2019-08-22 | 株式会社東芝 | 半導体装置、基板、半導体装置の製造方法、及び、基板の製造方法。 |
JP2023518744A (ja) * | 2020-03-20 | 2023-05-08 | ロベルト・ボッシュ・ゲゼルシャフト・ミト・ベシュレンクテル・ハフツング | 炭化ケイ素基板の結晶学的c面でオーミック接触を生成するための方法およびオーミック接触 |
Also Published As
Publication number | Publication date |
---|---|
JP4857697B2 (ja) | 2012-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4857697B2 (ja) | 炭化珪素半導体装置 | |
JP4182986B2 (ja) | 半導体装置とその製造方法 | |
JP5344873B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP5665171B2 (ja) | Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法 | |
US8564017B2 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
WO2010098076A1 (ja) | 蓄積型絶縁ゲート型電界効果型トランジスタ | |
JP2008108824A (ja) | 炭化珪素半導体素子およびその製造方法 | |
WO2013046924A1 (ja) | 炭化珪素半導体装置 | |
JP2005166930A (ja) | SiC−MISFET及びその製造方法 | |
JP2009266871A (ja) | 炭化珪素半導体装置およびその製造方法 | |
JP2011091186A (ja) | 炭化珪素半導体装置の製造方法 | |
JP2009158788A (ja) | 縦型mosfetおよび縦型mosfetの製造方法 | |
JP6560117B2 (ja) | 半導体装置の製造方法 | |
JP2012160485A (ja) | 半導体装置とその製造方法 | |
JP4842527B2 (ja) | 半導体装置の製造方法 | |
JP2018142682A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
JP2018088527A (ja) | 炭化珪素半導体装置 | |
JP2008042018A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2019140165A (ja) | 炭化珪素半導体素子およびその製造方法 | |
JP4857698B2 (ja) | 炭化珪素半導体装置 | |
JP2011091125A (ja) | 炭化珪素半導体装置及びその製造方法 | |
US10573716B2 (en) | Method of manufacturing a silicon carbide semiconductor device including depositing a second silicon carbide semiconductor on an etched silicon carbide base region | |
JP5742712B2 (ja) | 炭化珪素半導体装置の製造方法 | |
JP2007103727A (ja) | 炭化珪素半導体装置及びその製造方法 | |
JP2020181967A (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110628 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110630 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111017 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4857697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141111 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |